CN105760584A - 一种芯片的内部走线方法及系统 - Google Patents
一种芯片的内部走线方法及系统 Download PDFInfo
- Publication number
- CN105760584A CN105760584A CN201610070045.5A CN201610070045A CN105760584A CN 105760584 A CN105760584 A CN 105760584A CN 201610070045 A CN201610070045 A CN 201610070045A CN 105760584 A CN105760584 A CN 105760584A
- Authority
- CN
- China
- Prior art keywords
- chip
- default value
- vias
- width
- physical regions
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/392—Floor-planning or layout, e.g. partitioning or placement
Abstract
本发明公开了一种芯片的内部走线方法及系统,包括接收用户选择的芯片上的所有过孔;获取所有过孔的坐标以及任意相邻两个过孔之间的横向间距和纵向间距;在规则管理器物理规则中将线宽修改为第一预设数值;分别以每个过孔的坐标为中心,在除了表面层以外的走线层分别添加横边为横向间距、宽度为第二预设数值,纵边为纵向间距、宽度为第二预设数值的相互垂直的两个矩形物理区域,其中,两个矩形物理区域分别平行于芯片的横边和纵边;在所有的矩形物理区域中走线时将线的线宽设置为第一预设数值。本发明更好的保证了阻抗的连续性以及信号的传输,极大地减小了用户的工作量,提高了精度和效率。
Description
技术领域
本发明涉及芯片内部走线技术领域,特别是涉及一种芯片的内部走线方法及系统。
背景技术
随着科技的发展,对于高端服务器来讲,内存的扩展是非常重要的,现有技术中,内存需要添加JCBUFFER芯片,该芯片最多可以扩展3倍,也就是说,原本CPU出来的DDR线可以搭载1-3个内存条,经过添加扩展JCBUFFER芯片后,就可以搭载3-9个内存条了。可见,JCBUFFER使得CPU在功能上得到了极大地增强,但这种芯片的内部的走线也是极其复杂的,过孔与过孔之间的间距非常小,为了更好的保证阻抗的连续性以及信号的传输,过孔之间区域的线宽也要变小,这样的走线设计工作量非常的大,对布线工程师来说是非常繁琐的,且人工的去调整线宽无法做到精度上的保证,精度和效率低。
因此,如何提供一种工作量小、精度和效率高的芯片的内部走线方法及系统是本领域技术人员目前需要解决的问题。
发明内容
本发明的目的是提供一种芯片的内部走线方法,更好的保证了阻抗的连续性以及信号的传输,极大地减小了用户的工作量,提高了精度和效率;本发明的另一目的是提供一种芯片的内部走线系统。
为解决上述技术问题,本发明提供了一种芯片的内部走线方法,包括:
接收用户选择的所述芯片上的所有过孔;
获取所有所述过孔的坐标以及任意相邻两个过孔之间的横向间距和纵向间距;
在规则管理器物理规则中将线宽修改为第一预设数值;
分别以每个所述过孔的坐标为中心,在除了表面层以外的走线层分别添加横边为所述横向间距、宽度为第二预设数值,纵边为所述纵向间距、宽度为所述第二预设数值的相互垂直的两个矩形物理区域,其中,两个所述矩形物理区域分别平行于所述芯片的横边和纵边;
在所有的所述矩形物理区域中走线时将线的线宽设置为所述第一预设数值。
优选地,所述接收用户选择的所述芯片上的所有过孔前,该方法还包括:
当接收到用户发送的开始指令自动化工具的命令时,自动选取过孔这个因素。
优选地,所述第一预设数值为3.45mil。
优选地,所述第二预设数值为10mil。
为解决上述技术问题,本发明还提供了一种芯片的内部走线系统,包括:
接收单元,用于接收用户选择的所述芯片上的所有过孔;
参数获取单元,用于获取所有所述过孔的坐标以及任意相邻两个过孔之间的横向间距和纵向间距;
参数修改单元,用于在规则管理器物理规则中将线宽修改为第一预设数值;
区域设置单元,用于分别以每个所述过孔的坐标为中心,在除了表面层以外的走线层分别添加横边为所述横向间距、宽度为第二预设数值,纵边为所述纵向间距、宽度为所述第二预设数值的相互垂直的两个矩形物理区域,其中,两个所述矩形物理区域分别平行于所述芯片的横边和纵边;
线宽设置单元,用于在所有的所述矩形物理区域中走线时将线的线宽设置为所述第一预设数值。
优选地,该系统还包括:
因素确定单元,用于当接收到用户发送的开始指令自动化工具的命令时,自动选取过孔这个因素。
本发明提供了一种芯片的内部走线方法及系统,该方法除了在最初需要用户选择芯片上的过孔外,后续将不再需要用户参与,会自动的依据过孔的坐标以及任意相邻两个过孔之间的横向间距和纵向间距为每个过孔都设置矩形物理区域,使得在走线时,凡是经过矩形物理区域中的线的线宽会自动设置为第一预设数值,很好的约束了芯片内部的走线,更好的保证了阻抗的连续性以及信号的传输,极大地减小了用户的工作量,提高了精度和效率。
附图说明
为了更清楚地说明本发明实施例中的技术方案,下面将对现有技术和实施例中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本发明提供的一种芯片的内部走线的过程的流程图;
图2为本发明提供的一种弹出提示用户是否执行自动化工具的命令且选择过孔这个因素时的界面图;
图3为本发明提供的一种芯片的其中一个走线层需要调整线宽的部分走线的界面图;
图4为本发明提供的一种芯片中的过孔添加矩形物理区域后的界面图;
图5为本发明提供的一种芯片中走线经过矩形物理区域调整后的界面图;
图6为本发明提供的一种芯片的内部走线系统的结构示意图。
具体实施方式
本发明的核心是提供一种芯片的内部走线方法,更好的保证了阻抗的连续性以及信号的传输,极大地减小了用户的工作量,提高了精度和效率;本发明的另一核心是提供一种芯片的内部走线系统。
为使本发明实施例的目的、技术方案和优点更加清楚,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
请参照图1,图1为本发明提供的一种芯片的内部走线的过程的流程图,该方法包括:
步骤S101:接收用户选择的芯片上的所有过孔;
首先需要说明的是,本申请中提到的芯片可以是JCBUFFER,当然,也可以是其他芯片,本发明在此不做特别的限定。
可以理解的是,在实际操作过程中,用户可以在PCB板的电路图上框选出所有需要按照特定要求(例如INTEL要求)出线的过孔。
作为优选地,接收用户选择的芯片上的所有过孔前,该方法还包括:
当接收到用户发送的开始指令自动化工具的命令时,自动选取过孔这个因素。
可以理解的是,在程序开始运行时,会弹出提示用户是否执行自动化工具的命令,请参照图2,图2为本发明提供的一种弹出提示用户是否执行自动化工具的命令且选择过孔这个因素时的界面图,当用户点击是,也即当程序端接收到用户发送的开始指令自动化工具的命令时,程序会自动选取过孔这个因素。实际上,在PCB板的整个电路图上,除了过孔外,是还有其他很多因素的,而本申请中着重介绍对过孔规划的过程,因此需要选过孔这个因素。选择的过程可以是在程序中预先设计好,也即当程序执行,出现因素选择的界面时,对于过孔这个因素已经选择好了,如图2,程序会根据相关函数自动设计软件右侧的控制面板“Find”栏中会选择“VIAS”(也即过孔)项,该种实现方式自动化程度高。当然,也可以是出现因素选择的界面时,由人为的来选择过孔这个因素。对于具体选用哪种方式本发明在此不做特别的限定,根据实际情况来选择,本实施例中优选的是当接收到用户发送的开始指令自动化工具的命令时,自动选取过孔这个因素。
另外,在选择过孔这个因素后,程序会后续会自动的对过孔进行相应规划。
请参照图3,图3为本发明提供的一种芯片的其中一个走线层需要调整线宽的部分走线的界面图。
步骤S102:获取所有过孔的坐标以及任意相邻两个过孔之间的横向间距和纵向间距;
通常情况下,这里的横向间距和纵向间距是相等的。
步骤S103:在规则管理器物理规则中将线宽修改为第一预设数值;
可以理解的是,程序会自动在规则管理器物理规则中添加INTEL_DIMM_BRFFER规则,也即线宽修改为第一预设数值,其他同默认规则。
作为优选地,第一预设数值为3.45mil。
可以理解的是,这里是按照INTEL的出线要求设置的,当然,这里的第一预设数值还可以是其他数值,根据实际情况来定,本发明在此不再限定。
步骤S104:分别以每个过孔的坐标为中心,在除了表面层以外的走线层分别添加横边为横向间距、宽度为第二预设数值,纵边为纵向间距、宽度为第二预设数值的相互垂直的两个矩形物理区域,其中,两个矩形物理区域分别平行于芯片的横边和纵边;
作为优选地,第二预设数值为10mil。
当然,这里的第二预设数值还可以为其他数值,本发明在此不做特别的限定,根据实际情况来定。
请参照图4,图4为本发明提供的一种芯片中的过孔添加矩形物理区域后的界面图。
步骤S105:在所有的矩形物理区域中走线时将线的线宽设置为第一预设数值。
在设置好的两个矩形物理区域走线时,会自动将线的线宽设置为第一预设数值。其他位置的线宽仍按常规要求设置,例如4mil。
本申请能够满足INTEL对扩展芯片要求的:在两个过孔区域的线宽变为3.45mil,走线长度为10mil,其他位置按照4mil走线,从而保证了阻抗的连续性以及信号的可靠传输。
请参照图5,图5为本发明提供的一种芯片中走线经过矩形物理区域调整后的界面图。
可以理解的是,本申请用CADENCEAXLSKILL语言开发了一款快速设置芯片内部走线的自动化工具。开始工作时,首先将Skill程式放入到布线工具安装文件中,执行该Skill程式,布线设计人员只需要框选需要调整的扩展芯片及其内部的过孔,即可约束芯片内部的走线,省时省力,同时也大大增加了PCB中信号传输的可靠性。
本发明提供了一种芯片的内部走线方法,该方法除了在最初需要用户选择芯片上的过孔外,后续将不再需要用户参与,会自动的依据过孔的坐标以及任意相邻两个过孔之间的横向间距和纵向间距为每个过孔都设置矩形物理区域,使得在走线时,凡是经过矩形物理区域中的线的线宽会自动设置为第一预设数值,很好的约束了芯片内部的走线,更好的保证了阻抗的连续性以及信号的传输,极大地减小了用户的工作量,提高了精度和效率。
请参照图6,图6为本发明提供的一种芯片的内部走线系统的结构示意图,该系统包括:
接收单元1,用于接收用户选择的芯片上的所有过孔;
参数获取单元2,用于获取所有过孔的坐标以及任意相邻两个过孔之间的横向间距和纵向间距;
参数修改单元3,用于在规则管理器物理规则中将线宽修改为第一预设数值;
区域设置单元4,用于分别以每个过孔的坐标为中心,在除了表面层以外的走线层分别添加横边为横向间距、宽度为第二预设数值,纵边为纵向间距、宽度为第二预设数值的相互垂直的两个矩形物理区域,其中,两个矩形物理区域分别平行于芯片的横边和纵边;
线宽设置单元5,用于在所有的矩形物理区域中走线时将线的线宽设置为第一预设数值。
作为优选地,该系统还包括:
因素确定单元,用于当接收到用户发送的开始指令自动化工具的命令时,自动选取过孔这个因素。
对于该系统中各单元的功能的具体介绍,请参照上述方法实施例,本发明在此不再赘述。
本发明提供了一种芯片的内部走线系统,该系统除了在最初需要用户选择芯片上的过孔外,后续将不再需要用户参与,会自动的依据过孔的坐标以及任意相邻两个过孔之间的横向间距和纵向间距为每个过孔都设置矩形物理区域,使得在走线时,凡是经过矩形物理区域中的线的线宽会自动设置为第一预设数值,很好的约束了芯片内部的走线,更好的保证了阻抗的连续性以及信号的传输,极大地减小了用户的工作量,提高了精度和效率。
需要说明的是,在本说明书中,诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来,而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
对所公开的实施例的上述说明,使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的,本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下,在其他实施例中实现。因此,本发明将不会被限制于本文所示的这些实施例,而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
Claims (6)
1.一种芯片的内部走线方法,其特征在于,包括:
接收用户选择的所述芯片上的所有过孔;
获取所有所述过孔的坐标以及任意相邻两个过孔之间的横向间距和纵向间距;
在规则管理器物理规则中将线宽修改为第一预设数值;
分别以每个所述过孔的坐标为中心,在除了表面层以外的走线层分别添加横边为所述横向间距、宽度为第二预设数值,纵边为所述纵向间距、宽度为所述第二预设数值的相互垂直的两个矩形物理区域,其中,两个所述矩形物理区域分别平行于所述芯片的横边和纵边;
在所有的所述矩形物理区域中走线时将线的线宽设置为所述第一预设数值。
2.如权利要求1所述的内部走线方法,其特征在于,所述接收用户选择的所述芯片上的所有过孔前,该方法还包括:
当接收到用户发送的开始指令自动化工具的命令时,自动选取过孔这个因素。
3.如权利要求1所述的内部走线方法,其特征在于,所述第一预设数值为3.45mil。
4.如权利要求1所述的内部走线方法,其特征在于,所述第二预设数值为10mil。
5.一种芯片的内部走线系统,其特征在于,包括:
接收单元,用于接收用户选择的所述芯片上的所有过孔;
参数获取单元,用于获取所有所述过孔的坐标以及任意相邻两个过孔之间的横向间距和纵向间距;
参数修改单元,用于在规则管理器物理规则中将线宽修改为第一预设数值;
区域设置单元,用于分别以每个所述过孔的坐标为中心,在除了表面层以外的走线层分别添加横边为所述横向间距、宽度为第二预设数值,纵边为所述纵向间距、宽度为所述第二预设数值的相互垂直的两个矩形物理区域,其中,两个所述矩形物理区域分别平行于所述芯片的横边和纵边;
线宽设置单元,用于在所有的所述矩形物理区域中走线时将线的线宽设置为所述第一预设数值。
6.如权利要求5所述的内部走线系统,其特征在于,该系统还包括:
因素确定单元,用于当接收到用户发送的开始指令自动化工具的命令时,自动选取过孔这个因素。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201610070045.5A CN105760584A (zh) | 2016-02-01 | 2016-02-01 | 一种芯片的内部走线方法及系统 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201610070045.5A CN105760584A (zh) | 2016-02-01 | 2016-02-01 | 一种芯片的内部走线方法及系统 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN105760584A true CN105760584A (zh) | 2016-07-13 |
Family
ID=56342985
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201610070045.5A Pending CN105760584A (zh) | 2016-02-01 | 2016-02-01 | 一种芯片的内部走线方法及系统 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105760584A (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110276151A (zh) * | 2019-06-27 | 2019-09-24 | 浪潮商用机器有限公司 | 一种内存区域走线的方法、系统、设备及可读存储介质 |
CN115114882A (zh) * | 2022-06-30 | 2022-09-27 | 苏州浪潮智能科技有限公司 | 绘制连接器接地过孔与相邻层挖空的方法、系统及设备 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002334124A (ja) * | 2001-05-11 | 2002-11-22 | Nec Corp | プリント配線板における配線幅調整装置及び配線幅調整方法 |
CN202142534U (zh) * | 2011-08-10 | 2012-02-08 | 北京京东方光电科技有限公司 | 阵列基板、液晶面板及显示设备 |
CN103731990A (zh) * | 2013-12-20 | 2014-04-16 | 龙芯中科技术有限公司 | 带有过孔的传输线的阻抗匹配的方法和装置 |
CN103995942A (zh) * | 2014-06-10 | 2014-08-20 | 浪潮电子信息产业股份有限公司 | 一种减小阻抗突变的封装引脚区域布线方法 |
CN105025668A (zh) * | 2015-07-02 | 2015-11-04 | 浪潮电子信息产业股份有限公司 | 一种通过添加过孔来实现走线阻抗匹配的方法 |
-
2016
- 2016-02-01 CN CN201610070045.5A patent/CN105760584A/zh active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002334124A (ja) * | 2001-05-11 | 2002-11-22 | Nec Corp | プリント配線板における配線幅調整装置及び配線幅調整方法 |
CN202142534U (zh) * | 2011-08-10 | 2012-02-08 | 北京京东方光电科技有限公司 | 阵列基板、液晶面板及显示设备 |
CN103731990A (zh) * | 2013-12-20 | 2014-04-16 | 龙芯中科技术有限公司 | 带有过孔的传输线的阻抗匹配的方法和装置 |
CN103995942A (zh) * | 2014-06-10 | 2014-08-20 | 浪潮电子信息产业股份有限公司 | 一种减小阻抗突变的封装引脚区域布线方法 |
CN105025668A (zh) * | 2015-07-02 | 2015-11-04 | 浪潮电子信息产业股份有限公司 | 一种通过添加过孔来实现走线阻抗匹配的方法 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110276151A (zh) * | 2019-06-27 | 2019-09-24 | 浪潮商用机器有限公司 | 一种内存区域走线的方法、系统、设备及可读存储介质 |
CN115114882A (zh) * | 2022-06-30 | 2022-09-27 | 苏州浪潮智能科技有限公司 | 绘制连接器接地过孔与相邻层挖空的方法、系统及设备 |
CN115114882B (zh) * | 2022-06-30 | 2023-11-03 | 苏州浪潮智能科技有限公司 | 绘制连接器接地过孔与相邻层挖空的方法、系统及设备 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO2020038040A1 (zh) | 信号链路信号质量评估方法、装置、设备及可读存储介质 | |
US7003748B1 (en) | Methods and apparatus for defining Manhattan power grid structures beneficial to diagonal signal wiring | |
US9454633B2 (en) | Via placement within an integrated circuit | |
CN105760584A (zh) | 一种芯片的内部走线方法及系统 | |
CN114386356A (zh) | 芯片设计的布线方法及装置、设备、存储介质 | |
CN112235949A (zh) | 一种印刷电路板设计中差分过孔的挖洞方法、装置及设备 | |
CN114357932B (zh) | 信号线的布线方法、装置、设备及可读存储介质 | |
CN112001148B (zh) | 一种防止pcb表层铜皮鼓皮的设计方法、程序及设备 | |
CN104552439B (zh) | 印制线路板钻孔的加工方法 | |
US10936784B2 (en) | Planning method for power metal lines | |
CN105069216A (zh) | 一种fpga布线方法及装置 | |
CN109933857B (zh) | 感知集成电路布局信息的时钟树主干拓扑生成方法及系统 | |
CN105653824A (zh) | 一种调整芯片内部走线的方法及系统 | |
US20030167453A1 (en) | Intelligent milling path creation for panelization abstract | |
CN110276151A (zh) | 一种内存区域走线的方法、系统、设备及可读存储介质 | |
CN105404715A (zh) | 一种线路板的高精度钻孔工程文件制作方法及系统 | |
CN104765931A (zh) | 一种pcb设计方法及系统 | |
CN101110091A (zh) | 辅助布设信号线的系统及方法 | |
CN100399867C (zh) | 以软件自动执行电路布局的方法 | |
CN116070576B (zh) | 差分信号线线间距修改方法、装置、电子设备及存储介质 | |
CN104039083A (zh) | 一种确定定位孔信息的方法、电子设备及印刷电路板 | |
CN114896941B (zh) | 一种时钟树的布局优化方法、优化装置和相关设备 | |
CN115130424B (zh) | 一种多层pcb板自动布线方法、装置、设备及介质 | |
CN105930554A (zh) | 一种基于Allegro的飞线自动分层的方法 | |
JP4995639B2 (ja) | 半導体集積回路の設計装置および設計方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20160713 |