CN112235949A - 一种印刷电路板设计中差分过孔的挖洞方法、装置及设备 - Google Patents
一种印刷电路板设计中差分过孔的挖洞方法、装置及设备 Download PDFInfo
- Publication number
- CN112235949A CN112235949A CN202011110530.3A CN202011110530A CN112235949A CN 112235949 A CN112235949 A CN 112235949A CN 202011110530 A CN202011110530 A CN 202011110530A CN 112235949 A CN112235949 A CN 112235949A
- Authority
- CN
- China
- Prior art keywords
- layer
- via hole
- target
- differential via
- target differential
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000013461 design Methods 0.000 title claims abstract description 99
- 238000000034 method Methods 0.000 title claims abstract description 35
- 238000012163 sequencing technique Methods 0.000 claims description 24
- 238000004590 computer program Methods 0.000 claims description 11
- 238000003466 welding Methods 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 6
- 210000000988 bone and bone Anatomy 0.000 description 5
- 238000011161 development Methods 0.000 description 4
- 230000006870 function Effects 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000012938 design process Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0005—Apparatus or processes for manufacturing printed circuits for designing circuits by computer
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/392—Floor-planning or layout, e.g. partitioning or placement
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
- H05K3/0047—Drilling of holes
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2115/00—Details relating to the type of the circuit
- G06F2115/12—Printed circuit boards [PCB] or multi-chip modules [MCM]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Architecture (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本发明公开了一种印刷电路板设计中差分过孔的挖洞方法、装置、设备及计算机可读存储介质，该方法包括：获取PCB设计文件中的目标差分过孔；确定目标差分过孔对应的目标层面；其中，目标层面包括第一类层和/或第二类层；在目标层面创建目标差分过孔对应的禁止走线区域；其中，第一类层的每个层面中的禁止走线区域包括第一过孔和第二过孔各自对应的反焊盘区域，第二类层的每个层面中的禁止走线区域包括第一过孔和第二过孔各自对应的反焊盘区域和反焊盘区域之间的连接区域；本发明能够自动在目标层面中的各个层面进行目标差分过孔相应的挖洞，避免了现有手动挖洞的方式，节省时间提升效率，且提升了目标差分过孔的信号完整性。
Description
技术领域
本发明涉及PCB设计技术领域，特别涉及一种印刷电路板设计中差分过孔的挖洞方法、装置、设备及计算机可读存储介质。
背景技术
随着现代社会科技的发展，印刷电路板(Printed Circuit Board，PCB)的运用越来越广泛。目前在市场上有多款PCB设计软件，如Cadence(一种PCB设计软件)软件；Cadence软件作为业界应用最广泛的软件，不仅是它拥有强大的功能和多款相关软件做支撑，还因为它提供了开放式的二次开发接口和较为完善的开发语言库，用户可根据自身的需要进行二次开发。skill语言是Cadence软件内置的一种基于C语言和LISP语言的高级编程语言，Cadence软件为skill语言提供了丰富的交互式函数，研究skill语言继而编写工具，投入应用可以大大提高工作效率。
在PCB设计中，为了保证高速信号线的阻抗连续性，通常会对高速信号线差分via(过孔)进行挖洞，所有层面均挖空成狗骨头形状(如图3所示的狗骨头形状)；而对于速率更高的信号，如PCIE(peripheral component interconnect express,一种高速串行计算机扩展总线标准)4.0信号，这样的挖洞方式会影响信号完整性，并且现有PCB设计过程中，需要人工对差分过孔的信号所经过和未经过的层面各层面逐一手动挖狗骨头，过程复杂且效率低下。
因此，如何能够快速便捷的对PCB设计文件中的差分过孔进行挖洞，节省时间，并提高差分过孔的信号完整性，是现今急需解决的问题。
发明内容
本发明的目的是提供一种印刷电路板设计中差分过孔的挖洞方法、装置、设备及计算机可读存储介质，以快速便捷的对PCB设计文件中的差分过孔进行挖洞，提高差分过孔的信号完整性。
为解决上述技术问题，本发明提供一种印刷电路板设计中差分过孔的挖洞方法，包括：
获取PCB设计文件中的目标差分过孔；
确定所述目标差分过孔对应的目标层面；其中，所述目标层面包括第一类层和/或第二类层，所述第一类层为所述PCB设计文件中所述目标差分过孔所连接的层面之间的层面，所述第二类层为所述PCB设计文件中第三类层之外的层面，所述第三类层包括所述第一类层和所述目标差分过孔所连接的层面；
在所述目标层面创建所述目标差分过孔对应的禁止走线区域；其中，所述第一类层的每个层面中的所述禁止走线区域包括第一过孔和第二过孔各自对应的反焊盘区域，所述第二类层的每个层面中的所述禁止走线区域包括所述第一过孔和所述第二过孔各自对应的反焊盘区域和所述反焊盘区域之间的连接区域，所述目标差分过孔包括所述第一过孔和所述第二过孔。
可选的，所述获取PCB设计文件中的目标差分过孔，包括：
获取差分过孔点击指令；
将所述差分过孔点击指令对应的差分过孔作为所述目标差分过孔。
可选的，所述确定所述目标差分过孔对应的目标层面，包括：
获取所述PCB设计文件中的全部层面并确定所述目标差分过孔的第一连接层面和第二连接层面；其中，第一连接层面和第二连接层面为所述PCB设计文件中所述目标差分过孔所连接的层面；
按目标排序规则，对所述PCB设计文件中的全部层面进行排序，并将排序后所述第一连接层面和第二连接层面之间的层面作为所述第一类层，将排序后所述第一连接层面之前和第二连接层面之后的层面作为所述第二类层；其中，所述目标排序规则为层面数由小到大排序规则或层面数由大到小排序规则，排序后所述第一连接层面的排序位置在所述第二连接层面的排序位置之前。
可选的，所述按目标排序规则，对所述PCB设计文件中的全部层面进行排序，并将排序后所述第一连接层面和第二连接层面之间的层面作为所述第一类层，将排序后所述第一连接层面之前和第二连接层面之后的层面作为所述第二类层，包括：
将所述PCB设计文件中的全部层面各自对应的元素加入到目标数列；
按所述层面数由小到大排序规则，对所述目标数列进行排序；
排序完成后，将所述目标数列中所述第一连接层面对应的元素与所述第二连接层面对应的元素之间的元素对应的层面作为所述第一类层，将所述目标数列中所述第一连接层面对应的元素之前与所述第二连接层面对应的元素之后的元素对应的层面作为所述第二类层；其中，所述第一连接层面的层面数小于所述第二连接层面的层面数。
可选的，所述目标层面包括所述第一类层时，所述在所述目标层面创建所述目标差分过孔对应的禁止走线区域，包括：
获取所述第一过孔和所述第二过孔各自对应的反焊盘形状；
根据所述反焊盘形状，在所述第一类层创建所述目标差分过孔对应的禁止走线区域。
可选的，所述目标层面包括所述第二类层时，所述在所述目标层面创建所述目标差分过孔对应的禁止走线区域，包括：
获取所述第一过孔和所述第二过孔各自对应的反焊盘形状；
所述第一过孔对应的反焊盘形状和所述第二过孔对应的反焊盘形状均为大小相同圆形时，获取所述反焊盘形状的宽度；
根据所述宽度，以所述第一过孔和所述第二过孔的平面坐标为起始点，在所述第二类层创建线形区域，并将所述线形区域作为所述第二类层中所述目标差分过孔对应的禁止走线区域。
可选的，所述目标差分过孔为所述PCB设计文件的任一PCIE4.0信号差分过孔。
本发明还提供了一种印刷电路板设计中差分过孔的挖洞装置，包括：
获取模块，用于获取PCB设计文件中的目标差分过孔；
确定模块，用于确定所述目标差分过孔对应的目标层面；其中，所述目标层面包括第一类层和/或第二类层，所述第一类层为所述PCB设计文件中所述目标差分过孔所连接的层面之间的层面，所述第二类层为所述PCB设计文件中第三类层之外的层面，所述第三类层包括所述第一类层和所述目标差分过孔所连接的层面；
创建模块，用于在所述目标层面创建所述目标差分过孔对应的禁止走线区域；其中，所述第一类层的每个层面中的所述禁止走线区域包括第一过孔和第二过孔各自对应的反焊盘区域，所述第二类层的每个层面中的所述禁止走线区域包括所述第一过孔和所述第二过孔各自对应的反焊盘区域和所述反焊盘区域之间的连接区域，所述目标差分过孔包括所述第一过孔和所述第二过孔。
本发明还提供了一种印刷电路板设计中差分过孔的挖洞设备，包括：
存储器，用于存储计算机程序；
处理器，用于执行所述计算机程序时实现如上述所述的印刷电路板设计中差分过孔的挖洞方法的步骤。
本发明还提供了一种计算机可读存储介质，所述计算机可读存储介质上存储有计算机程序，所述计算机程序被处理器执行时实现如上述所述的印刷电路板设计中差分过孔的挖洞方法的步骤。
本发明所提供的一种印刷电路板设计中差分过孔的挖洞方法，包括：获取PCB设计文件中的目标差分过孔；确定目标差分过孔对应的目标层面；其中，目标层面包括第一类层和/或第二类层，第一类层为PCB设计文件中目标差分过孔所连接的层面之间的层面，第二类层为PCB设计文件中第三类层之外的层面，第三类层包括第一类层和目标差分过孔所连接的层面；在目标层面创建目标差分过孔对应的禁止走线区域；其中，第一类层的每个层面中的禁止走线区域包括第一过孔和第二过孔各自对应的反焊盘区域，第二类层的每个层面中的禁止走线区域包括第一过孔和第二过孔各自对应的反焊盘区域和反焊盘区域之间的连接区域，目标差分过孔包括第一过孔和第二过孔；
可见，本发明通过在目标层面创建目标差分过孔对应的禁止走线区域，能够自动在目标层面中的各个层面进行目标差分过孔相应的挖洞，避免了现有手动挖洞的方式，节省时间提升效率；并且通过在第一类层和第二类层创建不同的禁止走线区域，提升了目标差分过孔的信号完整性。此外，本发明还提供了一种印刷电路板设计中差分过孔的挖洞装置、设备及计算机可读存储介质，同样具有上述有益效果。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
图1为本发明实施例所提供的一种印刷电路板设计中差分过孔的挖洞方法的流程图；
图2为本发明实施例所提供的一种第一类层中的禁止走线区域的示意图；
图3为本发明实施例所提供的一种第二类层中的狗骨头形状的禁止走线区域的示意图；
图4为本发明实施例所提供的一种目标层面中的禁止走线区域的示意图；
图5为本发明实施例所提供的一种印刷电路板设计中差分过孔的挖洞装置的结构框图；
图6为本发明实施例所提供的一种印刷电路板设计中差分过孔的挖洞设备的结构示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
请参考图1，图1为本发明实施例所提供的一种印刷电路板设计中差分过孔的挖洞方法的流程图。该方法可以包括：
步骤101：获取PCB设计文件中的目标差分过孔。
其中，本步骤中的PCB设计文件可以为包含有设计的印刷电路板(即板卡)的文件。本步骤中的目标差分过孔可以为PCB设计文件中板卡上的任一需要挖洞的差分过孔，如PCIE4.0信号的差分过孔。本步骤中的目标差分过孔可以包括两个过孔(via)，即第一过孔和第二过孔。
可以理解的是，本实施例是以包含有设计的一块板卡的PCB设计文件中该板卡的一对差分过孔的挖洞为例进行的展示，对于该板卡上的其它差分过孔的挖洞方式和其它PCB设计文件中板卡上的差分过孔的挖洞方式，可以采用与本实施例所提供的方法相同或相似的方式实现，本实施例对此不作任何限制。
具体的，对于本步骤中的目标差分过孔的具体类型，可以由设计人员根据实用场景和用户需求自行设置，如目标差分过孔可以为PCB设计文件的一对需要进行挖洞的高速信号的差分过孔，例如目标差分过孔可以为PCIE4.0信号差分过孔，即PCIE4.0信号的差分过孔。本实施例对此不作任何限制。
需要说明的是，本步骤的目的可以为处理器通过获取PCB设计文件中的目标差分过孔，确定PCB设计文件中需要进行挖洞的差分过孔。本步骤处理器通过获取PCB设计文件中的目标差分过孔后可以确定目标差分过孔的信号所要目标差分过孔所连接的层面的信息(如层面数)。
具体的，对于本步骤中处理器获取PCB设计文件中的目标差分过孔的具体方式，可以由设计人员根据使用场景和用户需求自行设置，如处理器可以根据用户点击的PCB设计文件中的差分过孔，获取目标差分过孔；例如处理器加载运行本实施例所提供的方法对应的程序(如skill语言的脚本)时，可以运行相应的命令，根据获取的用户点击差分过孔对应的指令(即差分过孔点击指令)，将用户点击的差分过孔作为目标差分过孔；也就是说，本步骤可以包括处理器获取差分过孔点击指令；将差分过孔点击指令对应的差分过孔作为目标差分过孔的步骤。处理器也可以自动识别PCB设计文件中全部需要进行挖洞的差分过孔(如PCB设计文件中全部未挖洞的PCIE4.0信号差分过孔)，并将任一上述差分过孔作为目标差分过孔。本实施例对此不作任何限制。
步骤102：确定目标差分过孔对应的目标层面；其中，目标层面包括第一类层和/或第二类层，第一类层为PCB设计文件中目标差分过孔所连接的层面之间的层面，第二类层为PCB设计文件中第三类层之外的层面，第三类层包括第一类层和目标差分过孔所连接的层面。
其中，本步骤中目标差分过孔对应的目标层面可以为PCB设计文件中目标差分过孔所在的板卡需要的挖洞的层面。本实施例中目标差分过孔对应的目标层面可以分为两类，即第一类层和第二类层；第一类层可以为目标差分过孔的信号所要经过的层面，即第一类层可以为PCB设计文件中目标差分过孔所连接的层面(即第一连接层面和第二连接层面)之间的层面，第一类层可以不包括PCB设计文件中目标差分过孔所连接的层面；第一类层可以为目标差分过孔的信号未经过的层面，第二类层可以为PCB设计文件中第三类层之外的层面，第三类层可以包括第一类层和目标差分过孔所连接的层面。
可以理解的是，对于速率较高的信号(如PCIE4.0信号)，经仿真发现，在信号经过的层面对差分过孔的单个过孔分别挖空成反焊盘形状(如圆形)，在信号未经过的层面，则一律挖空成狗骨头形状，这样的挖洞方式会使差分过孔的信号完整性更优；因此，本步骤通过确定目标差分过孔对应的目标层面，将需要挖洞的层面划分为第一类层和第二类层这两类的层面，从而可以自动按照对各个需要挖洞的层面的挖洞要求分别进行相应的挖洞。
具体的，对于本步骤中处理器确定目标差分过孔对应的目标层面的具体方式，可以由设计人员自行设置，如处理器可以通过对PCB设计文件中的全部层面进行层面数的排序，识别出PCB设计文件中的全部层面中的目标层面(即第一类层和/或第二类层)；也就是说，本步骤可以包括：获取PCB设计文件中的全部层面并确定目标差分过孔的第一连接层面和第二连接层面；按目标排序规则，对PCB设计文件中的全部层面进行排序，并将排序后第一连接层面和第二连接层面之间的层面作为第一类层，将排序后第一连接层面之前和第二连接层面之后的层面作为第二类层；其中，第一连接层面和第二连接层面为PCB设计文件中目标差分过孔所连接的层面，目标排序规则为层面数由小到大排序规则或层面数由大到小排序规则，排序后第一连接层面的排序位置在第二连接层面的排序位置之前。本实施例对此不作任何限制。
对应的，对于上述按目标排序规则，对PCB设计文件中的全部层面进行排序，并将排序后第一连接层面和第二连接层面之间的层面作为第一类层，将排序后第一连接层面之前和第二连接层面之后的层面作为第二类层的具体方式，可以由设计人员自行设置，如处理器可以利用数列中元素排序的方式，对PCB设计文件中的全部层面进行排序；例如目标排序规则为层面数由小到大排序规则时，处理器可以将PCB设计文件中的全部层面各自对应的元素加入到目标数列；按层面数由小到大排序规则，对目标数列进行排序；排序完成后，将目标数列中第一连接层面对应的元素与第二连接层面对应的元素之间的元素对应的层面作为第一类层，将目标数列中第一连接层面对应的元素之前与第二连接层面对应的元素之后的元素对应的层面作为第二类层；相应的，第一连接层面的层面数可以小于第二连接层面的层面数。目标排序规则为层面数由小到大排序规则时，处理器可以将PCB设计文件中的全部层面各自对应的元素加入到目标数列；按层面数由大到小排序规则，对目标数列进行排序；排序完成后，将目标数列中第一连接层面对应的元素与第二连接层面对应的元素之间的元素对应的层面作为第一类层，将目标数列中第一连接层面对应的元素之前与第二连接层面对应的元素之后的元素对应的层面作为第二类层；相应的，第一连接层面的层面数可以大于第二连接层面的层面数。
具体的，以PCB设计文件中板卡包括8个层面为例，本步骤中处理器可以获取板卡所有的层面，放在数列(layers)中，如layers＝list(L1,L2,L3,L4,L5,L6,L7,L8)；获取目标差分过孔所连接的层面(如第一连接层面via1和第二连接层面via2)，假设via1与via2连接的层面为layer＝list(L3，L6)；通过取layer第一个元素，判断元素在layers中的序号，假如为N1，放在数列N中；取layer第二个元素，判断元素在layers中的序号，假设为N2，放在数列N中；对数列N由小到大排序，假设依次为N1和N2，则在layers中，从N1+1到N2-1之间的层面(即L4和L5)为一类，即第一类层；另外一类除掉L3、L6以及从N1+1到N2-1之间层面的层面(即L1、L2、L7和L8)为一类，即第二类层。
步骤103：在目标层面创建目标差分过孔对应的禁止走线区域；其中，第一类层的每个层面中的禁止走线区域包括第一过孔和第二过孔各自对应的反焊盘区域，第二类层的每个层面中的禁止走线区域包括第一过孔和第二过孔各自对应的反焊盘区域和反焊盘区域之间的连接区域，目标差分过孔包括第一过孔和第二过孔。
可以理解的是，本步骤中通过在PCB设计文件中目标层面创建目标差分过孔对应的禁止走线区域，可以在后续根据创建的禁止走线区域对PCB板卡进行相应的挖洞处理。也就是说，本步骤中创建的禁止走线区域可以为目标差分过孔需要挖洞的区域。
具体的，本步骤中第一类层的每个层面中的禁止走线区域可以包括第一过孔和第二过孔各自对应的反焊盘形状的区域(即反焊盘区域)，如第一过孔和第二过孔各自对应的反焊盘区域为圆形(即反焊盘形状)的区域时，第一类层的每个层面中的禁止走线区域可以为两个圆形，如图2中的两个大小相等的圆形；本步骤中第二类层的每个层面中的禁止走线区域包括第一过孔和第二过孔各自对应的反焊盘区域和两个反焊盘区域之间的连接区域，如狗骨头形状的区域。
对应的，对于第一类层的每个层面中的禁止走线区域和第二类层的每个层面中的禁止走线区域的具体形状，可以由设计人员根据实用场景和用户需求自行设置，如第一过孔对应的反焊盘区域和第二过孔对应的反焊盘区域为两个大小相等的圆形区域时，第一类层的每个层面中的禁止走线区域可以为这两个大小相等的圆形区域，第二类层的每个层面中的禁止走线区域可以为这两个大小相等的圆形区域和两个圆形区域之间的连接区域，也就是以小于或等于圆形区域的宽度为线宽并以第一过孔和第二过孔的平面坐标为起始点创建的线形区域与两个圆形区域的并集的区域，即狗骨头形状的区域，例如图3中直接以圆形区域的宽度为线宽并以第一过孔和第二过孔的平面坐标为起始点创建的线形区域。本实施例对此不作任何限制。
相应的，对于本步骤中处理器在目标层面创建目标差分过孔对应的禁止走线区域的具体方式，可以由设计人员自行设置，如目标层面包括第一类层时，处理器可以获取第一过孔和第二过孔各自对应的反焊盘形状；根据反焊盘形状，在第一类层创建目标差分过孔对应的禁止走线区域；例如处理器可以获取目标差分过孔的单个过孔(vie)的反焊盘(antipad)形状，在第一类层的层面创建相应的禁止走线区域(Route Keepout shape)。目标层面包括第二类层时，处理器可以获取第一过孔和第二过孔各自对应的反焊盘形状；在第一过孔对应的反焊盘形状和第二过孔对应的反焊盘形状均为大小相同圆形时，获取反焊盘形状的宽度；根据宽度，以第一过孔和第二过孔的平面坐标为起始点，在第二类层创建线形区域，并将线形区域作为第二类层中目标差分过孔对应的禁止走线区域；例如处理器可以获取目标差分过孔的单个过孔(vie)的反焊盘(anti pad)形状，并获取反焊盘形状宽度W；在新建的层面上创建line(即线形区域)，宽度为W，起始点为第一过孔via1的平面坐标(即xy坐标)和第一过孔via2的平面坐标；获取line的形状，在第二类层的层面创建相应的禁止走线区域(Route Keepout shape)。目标层面包括第一类层和第二类层时，处理器可以通过上述两种方式组合的形式，分别或依次在第一类层和第二类层创建相应的禁止走线区域，如图4所示的禁止走线区域。
本实施例中，本发明实施例通过在目标层面创建目标差分过孔对应的禁止走线区域，能够自动在目标层面中的各个层面进行目标差分过孔相应的挖洞，避免了现有手动挖洞的方式，节省时间提升效率；并且通过在第一类层和第二类层创建不同的禁止走线区域，提升了目标差分过孔的信号完整性。
请参考图5，图5为本发明实施例所提供的一种印刷电路板设计中差分过孔的挖洞装置的结构框图。该装置可以包括：
获取模块10，用于获取PCB设计文件中的目标差分过孔；
确定模块20，用于确定目标差分过孔对应的目标层面；其中，目标层面包括第一类层和/或第二类层，第一类层为PCB设计文件中目标差分过孔所连接的层面之间的层面，第二类层为PCB设计文件中第三类层之外的层面，第三类层包括第一类层和目标差分过孔所连接的层面；
创建模块30，用于在目标层面创建目标差分过孔对应的禁止走线区域；其中，第一类层的每个层面中的禁止走线区域包括第一过孔和第二过孔各自对应的反焊盘区域，第二类层的每个层面中的禁止走线区域包括第一过孔和第二过孔各自对应的反焊盘区域和反焊盘区域之间的连接区域，目标差分过孔包括第一过孔和第二过孔。
可选的，获取模块10，可以包括：
指令获取子模块，用于获取差分过孔点击指令；
确定子模块，用于将差分过孔点击指令对应的差分过孔作为目标差分过孔。
可选的，确定模块20，可以包括：
层面获取子模块，用于获取PCB设计文件中的全部层面并确定目标差分过孔的第一连接层面和第二连接层面；其中，第一连接层面和第二连接层面为PCB设计文件中目标差分过孔所连接的层面；
排序子模块，用于按目标排序规则，对PCB设计文件中的全部层面进行排序，并将排序后第一连接层面和第二连接层面之间的层面作为第一类层，将排序后第一连接层面之前和第二连接层面之后的层面作为第二类层；其中，目标排序规则为层面数由小到大排序规则或层面数由大到小排序规则，排序后第一连接层面的排序位置在第二连接层面的排序位置之前。
可选的，排序子模块，可以包括：
数列单元，用于将PCB设计文件中的全部层面各自对应的元素加入到目标数列；
排序单元，用于按层面数由小到大排序规则，对目标数列进行排序；
确定单元，用于排序完成后，将目标数列中第一连接层面对应的元素与第二连接层面对应的元素之间的元素对应的层面作为第一类层，将目标数列中第一连接层面对应的元素之前与第二连接层面对应的元素之后的元素对应的层面作为第二类层；其中，第一连接层面的层面数小于第二连接层面的层面数。
可选的，目标层面包括第一类层时，创建模块30，可以包括：
第一形状获取子模块，用于获取第一过孔和第二过孔各自对应的反焊盘形状；
第一创建子模块，用于根据反焊盘形状，在第一类层创建目标差分过孔对应的禁止走线区域。
可选的，目标层面包括第二类层时，创建模块30，可以包括：
第二形状获取子模块，用于获取第一过孔和第二过孔各自对应的反焊盘形状；
宽度获取子模块，用于第一过孔对应的反焊盘形状和第二过孔对应的反焊盘形状均为大小相同圆形时，获取反焊盘形状的宽度；
第二创建子模块，用于根据宽度，以第一过孔和第二过孔的平面坐标为起始点，在第二类层创建线形区域，并将线形区域作为第二类层中目标差分过孔对应的禁止走线区域。
可选的，目标差分过孔为PCB设计文件的任一PCIE4.0信号差分过孔。
本实施例中，本发明实施例通过创建模块30在目标层面创建目标差分过孔对应的禁止走线区域，能够自动在目标层面中的各个层面进行目标差分过孔相应的挖洞，避免了现有手动挖洞的方式，节省时间提升效率；并且通过在第一类层和第二类层创建不同的禁止走线区域，提升了目标差分过孔的信号完整性。
请参考图6，图6为本发明实施例所提供的一种印刷电路板设计中差分过孔的挖洞设备的结构示意图。该设备1可以包括：
存储器11，用于存储计算机程序；处理器12，用于执行该计算机程序时实现如上述实施例所提供的印刷电路板设计中差分过孔的挖洞方法的步骤。
设备1可以包括存储器11、处理器12和总线13。
其中，存储器11至少包括一种类型的可读存储介质，该可读存储介质包括闪存、硬盘、多媒体卡、卡型存储器(例如，SD或DX存储器等)、磁性存储器、磁盘、光盘等。存储器11在一些实施例中可以是设备1的内部存储单元。存储器11在另一些实施例中也可以是设备1的外部存储设备，例如设备1上配备的插接式硬盘，智能存储卡(Smart Media Card,SMC)，安全数字(Secure Digital,SD)卡，闪存卡(Flash Card)等。进一步地，存储器11还可以既包括设备1的内部存储单元也包括外部存储设备。存储器11不仅可以用于存储安装于设备1的应用软件及各类数据，例如：执行印刷电路板设计中差分过孔的挖洞方法的程序的代码等，还可以用于暂时地存储已经输出或者将要输出的数据。
处理器12在一些实施例中可以是一中央处理器(Central Processing Unit,CPU)、控制器、微控制器、微处理器或其他数据处理芯片，用于运行存储器11中存储的程序代码或处理数据，例如执行印刷电路板设计中差分过孔的挖洞方法的程序的代码等。
该总线13可以是外设部件互连标准(peripheral component interconnect，简称PCI)总线或扩展工业标准结构(extended industry standard architecture，简称EISA)总线等。该总线可以分为地址总线、数据总线、控制总线等。为便于表示，图6中仅用一条粗线表示，但并不表示仅有一根总线或一种类型的总线。
进一步地，设备还可以包括网络接口14，网络接口14可选的可以包括有线接口和/或无线接口(如WI-FI接口、蓝牙接口等)，通常用于在该设备1与其他电子设备之间建立通信连接。
可选地，该设备1还可以包括用户接口15，用户接口15可以包括显示器(Display)、输入单元比如按键，可选的用户接口15还可以包括标准的有线接口、无线接口。可选地，在一些实施例中，显示器可以是LED显示器、液晶显示器、触控式液晶显示器以及OLED(Organic Light-Emitting Diode，有机发光二极管)触摸器等。其中，显示器也可以适当的称为显示屏或显示单元，用于显示在设备1中处理的信息以及用于显示可视化的用户界面。
图6仅示出了具有组件11-15的设备1，本领域技术人员可以理解的是，图6示出的结构并不构成对设备1的限定，可以包括比图示更少或者更多的部件，或者组合某些部件，或者不同的部件布置。
此外，本申请实施例还公开了一种计算机可读存储介质，该计算机可读存储介质上存储有计算机程序，该计算机程序被处理器执行时实现如上述实施例所提供的印刷电路板设计中差分过孔的挖洞方法的步骤。
其中，该存储介质可以包括：U盘、移动硬盘、只读存储器(Read-Only Memory，ROM)、随机存取存储器(Random Access Memory，RAM)、磁碟或者光盘等各种可以存储程序代码的介质。
说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的装置、设备及计算机可读存储介质而言，由于其与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。
以上对本发明所提供的一种印刷电路板设计中差分过孔的挖洞方法、装置、设备及计算机可读存储介质进行了详细介绍。本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想。应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以对本发明进行若干改进和修饰，这些改进和修饰也落入本发明权利要求的保护范围内。
Claims (10)
1.一种印刷电路板设计中差分过孔的挖洞方法，其特征在于，包括：
获取PCB设计文件中的目标差分过孔；
确定所述目标差分过孔对应的目标层面；其中，所述目标层面包括第一类层和/或第二类层，所述第一类层为所述PCB设计文件中所述目标差分过孔所连接的层面之间的层面，所述第二类层为所述PCB设计文件中第三类层之外的层面，所述第三类层包括所述第一类层和所述目标差分过孔所连接的层面；
在所述目标层面创建所述目标差分过孔对应的禁止走线区域；其中，所述第一类层的每个层面中的所述禁止走线区域包括第一过孔和第二过孔各自对应的反焊盘区域，所述第二类层的每个层面中的所述禁止走线区域包括所述第一过孔和所述第二过孔各自对应的反焊盘区域和所述反焊盘区域之间的连接区域，所述目标差分过孔包括所述第一过孔和所述第二过孔。
2.根据权利要求1所述的印刷电路板设计中差分过孔的挖洞方法，其特征在于，所述获取PCB设计文件中的目标差分过孔，包括：
获取差分过孔点击指令；
将所述差分过孔点击指令对应的差分过孔作为所述目标差分过孔。
3.根据权利要求1所述的印刷电路板设计中差分过孔的挖洞方法，其特征在于，所述确定所述目标差分过孔对应的目标层面，包括：
获取所述PCB设计文件中的全部层面并确定所述目标差分过孔的第一连接层面和第二连接层面；其中，第一连接层面和第二连接层面为所述PCB设计文件中所述目标差分过孔所连接的层面；
按目标排序规则，对所述PCB设计文件中的全部层面进行排序，并将排序后所述第一连接层面和第二连接层面之间的层面作为所述第一类层，将排序后所述第一连接层面之前和第二连接层面之后的层面作为所述第二类层；其中，所述目标排序规则为层面数由小到大排序规则或层面数由大到小排序规则，排序后所述第一连接层面的排序位置在所述第二连接层面的排序位置之前。
4.根据权利要求3所述的印刷电路板设计中差分过孔的挖洞方法，其特征在于，所述按目标排序规则，对所述PCB设计文件中的全部层面进行排序，并将排序后所述第一连接层面和第二连接层面之间的层面作为所述第一类层，将排序后所述第一连接层面之前和第二连接层面之后的层面作为所述第二类层，包括：
将所述PCB设计文件中的全部层面各自对应的元素加入到目标数列；
按所述层面数由小到大排序规则，对所述目标数列进行排序；
排序完成后，将所述目标数列中所述第一连接层面对应的元素与所述第二连接层面对应的元素之间的元素对应的层面作为所述第一类层，将所述目标数列中所述第一连接层面对应的元素之前与所述第二连接层面对应的元素之后的元素对应的层面作为所述第二类层；其中，所述第一连接层面的层面数小于所述第二连接层面的层面数。
5.根据权利要求1所述的印刷电路板设计中差分过孔的挖洞方法，其特征在于，所述目标层面包括所述第一类层时，所述在所述目标层面创建所述目标差分过孔对应的禁止走线区域，包括：
获取所述第一过孔和所述第二过孔各自对应的反焊盘形状；
根据所述反焊盘形状，在所述第一类层创建所述目标差分过孔对应的禁止走线区域。
6.根据权利要求1所述的印刷电路板设计中差分过孔的挖洞方法，其特征在于，所述目标层面包括所述第二类层时，所述在所述目标层面创建所述目标差分过孔对应的禁止走线区域，包括：
获取所述第一过孔和所述第二过孔各自对应的反焊盘形状；
所述第一过孔对应的反焊盘形状和所述第二过孔对应的反焊盘形状均为大小相同圆形时，获取所述反焊盘形状的宽度；
根据所述宽度，以所述第一过孔和所述第二过孔的平面坐标为起始点，在所述第二类层创建线形区域，并将所述线形区域作为所述第二类层中所述目标差分过孔对应的禁止走线区域。
7.根据权利要求1所述的设计中差分过孔的挖洞方法，其特征在于，所述目标差分过孔为所述PCB设计文件的任一PCIE4.0信号差分过孔。
8.一种印刷电路板设计中差分过孔的挖洞装置，其特征在于，包括：
获取模块，用于获取PCB设计文件中的目标差分过孔；
确定模块，用于确定所述目标差分过孔对应的目标层面；其中，所述目标层面包括第一类层和/或第二类层，所述第一类层为所述PCB设计文件中所述目标差分过孔所连接的层面之间的层面，所述第二类层为所述PCB设计文件中第三类层之外的层面，所述第三类层包括所述第一类层和所述目标差分过孔所连接的层面；
创建模块，用于在所述目标层面创建所述目标差分过孔对应的禁止走线区域；其中，所述第一类层的每个层面中的所述禁止走线区域包括第一过孔和第二过孔各自对应的反焊盘区域，所述第二类层的每个层面中的所述禁止走线区域包括所述第一过孔和所述第二过孔各自对应的反焊盘区域和所述反焊盘区域之间的连接区域，所述目标差分过孔包括所述第一过孔和所述第二过孔。
9.一种印刷电路板设计中差分过孔的挖洞设备，其特征在于，包括：
存储器，用于存储计算机程序；
处理器，用于执行所述计算机程序时实现如权利要求1至7任一项所述的印刷电路板设计中差分过孔的挖洞方法的步骤。
10.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质上存储有计算机程序，所述计算机程序被处理器执行时实现如权利要求1至7任一项所述的印刷电路板设计中差分过孔的挖洞方法的步骤。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011110530.3A CN112235949A (zh) | 2020-10-16 | 2020-10-16 | 一种印刷电路板设计中差分过孔的挖洞方法、装置及设备 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011110530.3A CN112235949A (zh) | 2020-10-16 | 2020-10-16 | 一种印刷电路板设计中差分过孔的挖洞方法、装置及设备 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN112235949A true CN112235949A (zh) | 2021-01-15 |
Family
ID=74117686
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011110530.3A Pending CN112235949A (zh) | 2020-10-16 | 2020-10-16 | 一种印刷电路板设计中差分过孔的挖洞方法、装置及设备 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112235949A (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113964613A (zh) * | 2021-12-16 | 2022-01-21 | 苏州浪潮智能科技有限公司 | 一种减小高速连接器stub的方法、装置、设备及可读介质 |
| CN115114882A (zh) * | 2022-06-30 | 2022-09-27 | 苏州浪潮智能科技有限公司 | 绘制连接器接地过孔与相邻层挖空的方法、系统及设备 |
| CN115238636A (zh) * | 2022-08-05 | 2022-10-25 | 苏州浪潮智能科技有限公司 | 一种基于可视化对via自动挖洞方法、系统及终端机 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2011134902A1 (en) * | 2010-04-29 | 2011-11-03 | International Business Machines Corporation | Circuit board having layers interconnected by conductive vias |
| CN104105339A (zh) * | 2014-07-22 | 2014-10-15 | 浪潮电子信息产业股份有限公司 | 一种过孔反焊盘 |
| TWM553914U (zh) * | 2017-06-13 | 2018-01-01 | 智邦科技股份有限公司 | 用於高速傳輸之印刷電路板 |
| US20180359848A1 (en) * | 2017-06-13 | 2018-12-13 | Accton Technology Corporation | Printed circuit board for high-speed transmission |
| CN109379835A (zh) * | 2018-10-16 | 2019-02-22 | 郑州云海信息技术有限公司 | 一种pcb板高速信号过孔设计方法、过孔结构和一种pcb板 |
| CN110502811A (zh) * | 2019-08-08 | 2019-11-26 | 苏州浪潮智能科技有限公司 | 一种pcb设计方法、设备以及存储介质 |
-
2020
- 2020-10-16 CN CN202011110530.3A patent/CN112235949A/zh active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2011134902A1 (en) * | 2010-04-29 | 2011-11-03 | International Business Machines Corporation | Circuit board having layers interconnected by conductive vias |
| CN104105339A (zh) * | 2014-07-22 | 2014-10-15 | 浪潮电子信息产业股份有限公司 | 一种过孔反焊盘 |
| TWM553914U (zh) * | 2017-06-13 | 2018-01-01 | 智邦科技股份有限公司 | 用於高速傳輸之印刷電路板 |
| US20180359848A1 (en) * | 2017-06-13 | 2018-12-13 | Accton Technology Corporation | Printed circuit board for high-speed transmission |
| CN109379835A (zh) * | 2018-10-16 | 2019-02-22 | 郑州云海信息技术有限公司 | 一种pcb板高速信号过孔设计方法、过孔结构和一种pcb板 |
| CN110502811A (zh) * | 2019-08-08 | 2019-11-26 | 苏州浪潮智能科技有限公司 | 一种pcb设计方法、设备以及存储介质 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113964613A (zh) * | 2021-12-16 | 2022-01-21 | 苏州浪潮智能科技有限公司 | 一种减小高速连接器stub的方法、装置、设备及可读介质 |
| CN115114882A (zh) * | 2022-06-30 | 2022-09-27 | 苏州浪潮智能科技有限公司 | 绘制连接器接地过孔与相邻层挖空的方法、系统及设备 |
| CN115114882B (zh) * | 2022-06-30 | 2023-11-03 | 苏州浪潮智能科技有限公司 | 绘制连接器接地过孔与相邻层挖空的方法、系统及设备 |
| CN115238636A (zh) * | 2022-08-05 | 2022-10-25 | 苏州浪潮智能科技有限公司 | 一种基于可视化对via自动挖洞方法、系统及终端机 |
| CN115238636B (zh) * | 2022-08-05 | 2024-01-19 | 苏州浪潮智能科技有限公司 | 一种基于可视化对via自动挖洞方法、系统及终端机 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN112235949A (zh) | 一种印刷电路板设计中差分过孔的挖洞方法、装置及设备 | |
| US11604916B2 (en) | Method, system, and electronic device for detecting open/short circuit of PCB design layout | |
| JP5050810B2 (ja) | Ｃａｄ装置およびｃａｄプログラム | |
| CN102855337A (zh) | 自动化布线检查系统及方法 | |
| US8413097B2 (en) | Computing device and method for checking design of printed circuit board layout file | |
| US20050114865A1 (en) | Integrating multiple electronic design applications | |
| JP4962285B2 (ja) | Ｃａｄ装置およびｃａｄプログラム | |
| CN116227407B (zh) | 形成物理版图的模块边界的方法及相关设备 | |
| JP2008165755A (ja) | 嵌合チェック支援装置および嵌合チェック支援プログラム | |
| CN1719447A (zh) | 一种印制电路板中集成设计元件的版图设计方法和装置 | |
| US20090070724A1 (en) | Information processing device, method of creating power supply system tree and program of the same | |
| US9323880B2 (en) | Apparatus and method for file translation | |
| CN109543327A (zh) | 一种pcb设计中零件摆放方法及装置 | |
| US10445458B2 (en) | Power proximity verifications for electronic circuit designs | |
| JP2007094506A (ja) | 回路検証システムと方法、及びプログラム | |
| US20160378900A1 (en) | Non-transitory computer-readable storage medium, circuit design support method, and information processing device | |
| CN114297977B (zh) | 一种切断丝印的方法和装置 | |
| US20020100008A1 (en) | Method for min-cut and ratio min-cut partitioning | |
| CN109101730B (zh) | 一种获取芯片关联元件的方法及系统 | |
| JP2004287585A (ja) | カード設計検証方法及びカード設計検証システム | |
| JP2005149445A (ja) | 電子装置の端子群割付設計方法 | |
| US7681169B2 (en) | Process for managing complex pre-wired net segments in a VLSI design | |
| CN111642084B (zh) | 金手指倒角的确定方法、确定装置、确定设备及存储介质 | |
| CN117473939B (zh) | Pcb模块化布局器件匹配方法、装置、电子设备及介质 | |
| JP2000207438A (ja) | プリント配線板設計支援装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20210115 |
|
| RJ01 | Rejection of invention patent application after publication |