JP2008165755A - 嵌合チェック支援装置および嵌合チェック支援プログラム - Google Patents
嵌合チェック支援装置および嵌合チェック支援プログラム Download PDFInfo
- Publication number
- JP2008165755A JP2008165755A JP2007307153A JP2007307153A JP2008165755A JP 2008165755 A JP2008165755 A JP 2008165755A JP 2007307153 A JP2007307153 A JP 2007307153A JP 2007307153 A JP2007307153 A JP 2007307153A JP 2008165755 A JP2008165755 A JP 2008165755A
- Authority
- JP
- Japan
- Prior art keywords
- fitting
- pin
- drawing data
- name
- check
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- Supply And Installment Of Electrical Components (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
【解決手段】嵌合チェック支援装置301は、コネクタの各ピンのピン名とネット名の対応を示すピン情報を含む図面データを取得する図面データ取得部341と、図面データ取得部341によって取得された図面データに含まれる第1のコネクタのピンと第2のコネクタのピンの対応を定義する嵌合定義部344と、嵌合定義部344によって対応付けられたピンのピン情報を比較し、異なるネット名が設定されている場合はエラー表示をおこなう嵌合チェック部345とを備える。
【選択図】 図3
Description
電気的接続部位の各電気的端子の端子名とネット名の対応を示す端子情報を含む図面データを取得する図面データ取得手段と、
前記図面データ取得手段によって取得された図面データに含まれる前記第1の電気的接続部位の電気的端子と前記第2の電気的接続部位の電気的端子の対応を定義する嵌合定義手段と、
前記嵌合定義手段によって対応付けられた電気的端子の端子情報を比較し、異なるネット名が設定されている場合はエラー表示をおこなう嵌合チェック手段と
を備えたことを特徴とする嵌合チェック支援装置。
電気的接続部位の各電気的端子の端子名とネット名の対応を示す端子情報を含む図面データを取得する図面データ取得手順と、
前記図面データ取得手順によって取得された図面データに含まれる前記第1の電気的接続部位の電気的端子と前記第2の電気的接続部位の電気的端子の対応を定義する嵌合定義手順と、
前記嵌合定義手順によって対応付けられた電気的端子の端子情報を比較し、異なるネット名が設定されている場合はエラー表示をおこなう嵌合チェック手順と
をコンピュータに実行させることを特徴とする嵌合チェック支援プログラム。
12a、12b、13a、13b IC
20 ネットワーク
31〜33、41 コネクタ
51 シンボル
52 信号結合子
61 処理選択メニュー
62 ポップアップウィンドウ
100 図面データ管理サーバ
200 部品情報管理サーバ
301〜303 嵌合チェック支援装置
310 表示部
320 入力部
330 ネットワークインターフェース部
340 制御部
341 図面データ取得部
342 コネクタ情報表示部
343 ピン情報ソート部
344 嵌合定義部
345 嵌合チェック部
346 図面データ更新部
347 嵌合データ入出力部
350 記憶部
351 図面データ記憶部
351a 図面情報
351b コネクタ情報
351c ピン情報
352 嵌合データ記憶部
352a コネクタ対応情報
352b ピン対応情報
401〜403 CAD装置
410 表示部
420 入力部
430 ネットワークインターフェース部
440 制御部
441 図面編集部
442 嵌合データ取得部
443 部品情報取得部
444 配置条件取得部
445 回路図生成/更新部
446 嵌合先属性表示部
447 嵌合先回路表示部
450 記憶部
451 図面データ記憶部
452 嵌合データ記憶部
1000 コンピュータ
1010 CPU
1020 入力装置
1030 表示装置
1040 媒体読取り装置
1050 ネットワークインターフェース装置
1060 RAM
1061 嵌合チェック支援プロセス
1070 ハードディスク装置
1071 嵌合チェック支援プログラム
1072 嵌合チェック支援用データ
1080 バス
Claims (10)
- 第1の電気的接続部位の電気的端子に割り当てられている信号と、前記第1の電気的接続部位と接続される第2の電気的接続部位の電気的端子に割り当てられている信号の対応が正しいことを確認する作業を支援する嵌合チェック支援装置であって、
電気的接続部位の各電気的端子の端子名とネット名の対応を示す端子情報を含む図面データを取得する図面データ取得手段と、
前記図面データ取得手段によって取得された図面データに含まれる前記第1の電気的接続部位の電気的端子と前記第2の電気的接続部位の電気的端子の対応を定義する嵌合定義手段と、
前記嵌合定義手段によって対応付けられた電気的端子の端子情報を比較し、異なるネット名が設定されている場合はエラー表示をおこなう嵌合チェック手段と
を備えたことを特徴とする嵌合チェック支援装置。 - 前記嵌合チェック手段による端子情報の比較に先立って、前記図面データを再取得し、端子情報を更新する図面データ更新手段をさらに備えたことを特徴とする請求項1に記載の嵌合チェック支援装置。
- 嵌合チェック手段は、ネット名ではなく、論理透過したネット名が異なる場合にエラー表示をおこなうことを特徴とする請求項1または2に記載の嵌合チェック支援装置。
- 嵌合チェック手段は、異なるネット名が設定されている場合に、異なるネット名が設定されている電気的端子を含む回路図を表示することを特徴とする請求項1または2に記載の嵌合チェック支援装置。
- 嵌合チェック手段は、異なるネット名が設定されている場合に、異なるネット名が設定されている電気的端子を含む回路図を編集する編集画面を表示することを特徴とする請求項1または2に記載の嵌合チェック支援装置。
- 第1の電気的接続部位の電気的端子に割り当てられている信号と、前記第1の電気的接続部位と接続される第2の電気的接続部位の電気的端子に割り当てられている信号の対応が正しいことを確認する作業を支援する嵌合チェック支援プログラムであって、
電気的接続部位の各電気的端子の端子名とネット名の対応を示す端子情報を含む図面データを取得する図面データ取得手順と、
前記図面データ取得手順によって取得された図面データに含まれる前記第1の電気的接続部位の電気的端子と前記第2の電気的接続部位の電気的端子の対応を定義する嵌合定義手順と、
前記嵌合定義手順によって対応付けられた電気的端子の端子情報を比較し、異なるネット名が設定されている場合はエラー表示をおこなう嵌合チェック手順と
をコンピュータに実行させることを特徴とする嵌合チェック支援プログラム。 - 前記嵌合チェック手順による端子情報の比較に先立って、前記図面データを再取得し、端子情報を更新する図面データ更新手順をさらにコンピュータに実行させることを特徴とする請求項6に記載の嵌合チェック支援プログラム。
- 嵌合チェック手順は、ネット名ではなく、論理透過したネット名が異なる場合にエラー表示をおこなうことを特徴とする請求項6または7に記載の嵌合チェック支援プログラム。
- 嵌合チェック手順は、異なるネット名が設定されている場合に、異なるネット名が設定されている電気的端子を含む回路図を表示することを特徴とする請求項6または7に記載の嵌合チェック支援プログラム。
- 嵌合チェック手順は、異なるネット名が設定されている場合に、異なるネット名が設定されている電気的端子を含む回路図を編集する編集画面を表示することを特徴とする請求項6または7に記載の嵌合チェック支援プログラム。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007307153A JP5050811B2 (ja) | 2006-12-07 | 2007-11-28 | 嵌合チェック支援装置および嵌合チェック支援プログラム |
US12/000,098 US20080301600A1 (en) | 2006-12-07 | 2007-12-07 | CAD apparatus and check support apparatus |
US12/805,297 US8510698B2 (en) | 2006-12-07 | 2010-07-22 | CAD apparatus and check support apparatus |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006330503 | 2006-12-07 | ||
JP2006330503 | 2006-12-07 | ||
JP2007307153A JP5050811B2 (ja) | 2006-12-07 | 2007-11-28 | 嵌合チェック支援装置および嵌合チェック支援プログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008165755A true JP2008165755A (ja) | 2008-07-17 |
JP5050811B2 JP5050811B2 (ja) | 2012-10-17 |
Family
ID=38871880
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007307153A Expired - Fee Related JP5050811B2 (ja) | 2006-12-07 | 2007-11-28 | 嵌合チェック支援装置および嵌合チェック支援プログラム |
Country Status (5)
Country | Link |
---|---|
US (1) | US20080141194A1 (ja) |
EP (1) | EP1942427A1 (ja) |
JP (1) | JP5050811B2 (ja) |
KR (1) | KR100952882B1 (ja) |
CN (1) | CN101196957A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013109448A (ja) * | 2011-11-18 | 2013-06-06 | Fujitsu Ltd | 回路設計プログラム、回路設計方法、および回路設計装置 |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8255865B2 (en) * | 2010-02-02 | 2012-08-28 | Synopsys, Inc. | Signal tracing through boards and chips |
JP5454216B2 (ja) * | 2010-02-23 | 2014-03-26 | 富士通株式会社 | 電子装置の設計装置、電子装置の設計プログラム、及び電子装置の設計方法 |
JP5989655B2 (ja) * | 2011-10-20 | 2016-09-07 | 株式会社図研 | マルチボード設計装置、マルチボード設計方法、プログラムおよびコンピューター読み取り可能な記録媒体 |
TW201346760A (zh) * | 2012-05-07 | 2013-11-16 | Realtek Semiconductor Corp | 檢查晶片設計中輸入輸出元件是否有連線錯誤的方法及相關的電腦可讀媒體 |
FR3002805B1 (fr) * | 2013-03-04 | 2015-02-20 | Renault Sa | Procede de traitement d'un ensemble de donnees destinees a etre utilisees ulterieurement en vue de la generation graphique d'un schema electrique d'un systeme electrique |
TWI510944B (zh) * | 2013-09-24 | 2015-12-01 | Wistron Corp | 線路圖產生方法以及使用該方法的裝置 |
CN112581561A (zh) * | 2020-12-25 | 2021-03-30 | 深圳市元征科技股份有限公司 | 一种创建引脚视图的方法、装置、电子设备和存储介质 |
CN113064771B (zh) * | 2021-03-04 | 2023-02-28 | 山东英信计算机技术有限公司 | 一种i2c链路检查方法、系统、终端及存储介质 |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0869486A (ja) * | 1994-08-30 | 1996-03-12 | Fuji Xerox Co Ltd | コネクタ情報確認装置 |
JPH09259174A (ja) * | 1996-03-26 | 1997-10-03 | Fuji Xerox Co Ltd | 回路図dbと基板dbとの照合装置 |
JPH1166118A (ja) * | 1997-08-26 | 1999-03-09 | Nec Corp | プリント基板cadシステム |
JPH11282895A (ja) * | 1998-03-31 | 1999-10-15 | Aiphone Co Ltd | 電気系cadネットデータ検証方法および電気系cadネットデータ検証プログラムを記録した媒体 |
JP2000123060A (ja) * | 1998-10-16 | 2000-04-28 | Hitachi Ltd | 回路情報と線路情報との表示方法 |
JP2001325315A (ja) * | 2000-05-16 | 2001-11-22 | Fujitsu Ltd | マルチpcb間接続設計支援装置 |
JP2004287585A (ja) * | 2003-03-19 | 2004-10-14 | Nec Corp | カード設計検証方法及びカード設計検証システム |
JP2006350451A (ja) * | 2005-06-13 | 2006-12-28 | Sharp Corp | 回路設計支援装置、および回路設計支援方法 |
JP2008165752A (ja) * | 2006-12-07 | 2008-07-17 | Fujitsu Ltd | 嵌合チェック支援装置および嵌合チェック支援プログラム |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4939668A (en) * | 1987-08-24 | 1990-07-03 | International Business Machines Corp. | System for designing intercommunications networks |
JPH0797378B2 (ja) * | 1989-02-21 | 1995-10-18 | 日本電気株式会社 | 回路図発生方式 |
JP2856640B2 (ja) * | 1993-07-08 | 1999-02-10 | 株式会社日立製作所 | 論理回路図エディタシステム |
US5987458A (en) * | 1996-09-26 | 1999-11-16 | Lockheed Martin Corporation | Automated cable schematic generation |
US6708144B1 (en) * | 1997-01-27 | 2004-03-16 | Unisys Corporation | Spreadsheet driven I/O buffer synthesis process |
CA2315548C (en) * | 2000-08-09 | 2009-05-19 | Semiconductor Insights Inc. | Advanced schematic editor |
JP2002230061A (ja) * | 2001-01-30 | 2002-08-16 | Matsushita Electric Ind Co Ltd | 半導体回路接続データベース及びこれを用いた半導体回路設計方法 |
US7039892B2 (en) * | 2001-07-24 | 2006-05-02 | Hewlett-Packard Development Company, L.P. | Systems and methods for ensuring correct connectivity between circuit designs |
US7168041B1 (en) * | 2002-06-10 | 2007-01-23 | Cadence Design Systems, Inc. | Method and apparatus for table and HDL based design entry |
JP2004213605A (ja) * | 2002-11-15 | 2004-07-29 | Fujitsu Ltd | 論理等価検証装置 |
US6868531B1 (en) * | 2002-12-27 | 2005-03-15 | Unisys Corporation | Generation of ordered interconnect output from an HDL representation of a circuit |
US7103434B2 (en) * | 2003-10-14 | 2006-09-05 | Chernyak Alex H | PLM-supportive CAD-CAM tool for interoperative electrical and mechanical design for hardware electrical systems |
JP2005149445A (ja) * | 2003-11-20 | 2005-06-09 | Hitachi Communication Technologies Ltd | 電子装置の端子群割付設計方法 |
US7275230B2 (en) * | 2004-06-11 | 2007-09-25 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Methods to gather and display pin congestion statistics using graphical user interface |
US7546571B2 (en) * | 2004-09-08 | 2009-06-09 | Mentor Graphics Corporation | Distributed electronic design automation environment |
JP2006079447A (ja) * | 2004-09-10 | 2006-03-23 | Fujitsu Ltd | 集積回路設計支援装置、集積回路設計支援方法及び集積回路設計支援プログラム |
JP4448466B2 (ja) * | 2005-03-17 | 2010-04-07 | 富士通株式会社 | 論理回路設計方法、論理回路設計プログラム及び論理回路設計装置 |
US7398500B1 (en) * | 2005-09-30 | 2008-07-08 | Taray Technologies | Netlist synthesis and automatic generation of PC board schematics |
-
2007
- 2007-09-26 US US11/902,940 patent/US20080141194A1/en not_active Abandoned
- 2007-09-28 EP EP07117528A patent/EP1942427A1/en not_active Withdrawn
- 2007-10-17 CN CNA2007101819373A patent/CN101196957A/zh active Pending
- 2007-10-17 KR KR1020070104506A patent/KR100952882B1/ko not_active IP Right Cessation
- 2007-11-28 JP JP2007307153A patent/JP5050811B2/ja not_active Expired - Fee Related
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0869486A (ja) * | 1994-08-30 | 1996-03-12 | Fuji Xerox Co Ltd | コネクタ情報確認装置 |
JPH09259174A (ja) * | 1996-03-26 | 1997-10-03 | Fuji Xerox Co Ltd | 回路図dbと基板dbとの照合装置 |
JPH1166118A (ja) * | 1997-08-26 | 1999-03-09 | Nec Corp | プリント基板cadシステム |
JPH11282895A (ja) * | 1998-03-31 | 1999-10-15 | Aiphone Co Ltd | 電気系cadネットデータ検証方法および電気系cadネットデータ検証プログラムを記録した媒体 |
JP2000123060A (ja) * | 1998-10-16 | 2000-04-28 | Hitachi Ltd | 回路情報と線路情報との表示方法 |
JP2001325315A (ja) * | 2000-05-16 | 2001-11-22 | Fujitsu Ltd | マルチpcb間接続設計支援装置 |
JP2004287585A (ja) * | 2003-03-19 | 2004-10-14 | Nec Corp | カード設計検証方法及びカード設計検証システム |
JP2006350451A (ja) * | 2005-06-13 | 2006-12-28 | Sharp Corp | 回路設計支援装置、および回路設計支援方法 |
JP2008165752A (ja) * | 2006-12-07 | 2008-07-17 | Fujitsu Ltd | 嵌合チェック支援装置および嵌合チェック支援プログラム |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013109448A (ja) * | 2011-11-18 | 2013-06-06 | Fujitsu Ltd | 回路設計プログラム、回路設計方法、および回路設計装置 |
Also Published As
Publication number | Publication date |
---|---|
US20080141194A1 (en) | 2008-06-12 |
JP5050811B2 (ja) | 2012-10-17 |
KR100952882B1 (ko) | 2010-04-13 |
KR20080052359A (ko) | 2008-06-11 |
EP1942427A1 (en) | 2008-07-09 |
CN101196957A (zh) | 2008-06-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5050810B2 (ja) | Cad装置およびcadプログラム | |
JP5050811B2 (ja) | 嵌合チェック支援装置および嵌合チェック支援プログラム | |
JP4962285B2 (ja) | Cad装置およびcadプログラム | |
US8510698B2 (en) | CAD apparatus and check support apparatus | |
US9791851B2 (en) | Quick processing system and method for SMT equipment | |
JP5050809B2 (ja) | 嵌合チェック支援装置および嵌合チェック支援プログラム | |
US7430729B2 (en) | Design rule report utility | |
CN112235949A (zh) | 一种印刷电路板设计中差分过孔的挖洞方法、装置及设备 | |
JP4544118B2 (ja) | 回路検証システムと方法、及びプログラム | |
JP2006085576A (ja) | 半導体集積回路のレイアウト方法、半導体集積回路のレイアウトプログラムおよび半導体集積回路のレイアウトシステム | |
CN109101730B (zh) | 一种获取芯片关联元件的方法及系统 | |
JP2007257327A (ja) | 設計支援装置、設計支援方法及び設計支援プログラム | |
US20080028346A1 (en) | Method and system for determining required quantity of testing points on a circuit layout diagram | |
KR20120053586A (ko) | 부품 자동삽입장치용 부품 리스트 생성장치, 그 생성방법 및 캐드장치 | |
JP5175623B2 (ja) | システム回路図設計装置、システム回路図設計方法、プログラムおよびコンピュータ読み取り可能な記録媒体 | |
JP2002132847A (ja) | 配線図作成システム | |
Brorson | Circuit design on your Linux box using gEDA | |
JP3095308B2 (ja) | 電気部品概略位置決定装置 | |
CN114357924A (zh) | 一种元器件封装的创建方法及装置 | |
JP2010128541A (ja) | 手動配置設計支援プログラム及び手動配置設計支援装置 | |
JP2002092067A (ja) | 実部品のピン配置を保持したピン番号データ作成装置及び方法並びに記録媒体 | |
JP2007058654A (ja) | 電気回路図作成支援装置 | |
KR20020056392A (ko) | 다중 인쇄회로기판 설계 방법 | |
KR19980069345A (ko) | 다중배열 인쇄회로기판의 장착좌표 입력장치 및 그 방법 | |
JPH1125153A (ja) | 電子回路設計装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100616 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111220 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120104 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120305 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120626 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120709 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150803 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |