JP5989655B2 - マルチボード設計装置、マルチボード設計方法、プログラムおよびコンピューター読み取り可能な記録媒体 - Google Patents

Description

本発明は、マルチボード設計装置、マルチボード設計方法、プログラムおよびコンピューター読み取り可能な記録媒体に関し、さらに詳細には、電気的な接続関係を持つ複数の基板より構成されるマルチボードを設計するマルチボード設計装置、マルチボード設計方法、プログラムおよびコンピューター読み取り可能な記録媒体に関する。

従来より、基板などの電気設計を行う電気設計ＣＡＤ（Ｃｏｍｐｕｔｅｒ
Ａｉｄｅｄ Ｄｅｓｉｇｎ）を利用して、例えば、電気的な接続関係を持つ複数の基板より構成されるマルチボードを設計するには、各々の基板を別々に設計した後に各基板を接続するための接続情報を作成する必要があった。
即ち、マルチボードの構成要素たる基板Ａおよび基板Ｂがコネクタにより接続されている場合には、基板Ａの設計、基板Ｂの設計および基板間接続の設計（つまり、コネクタによる基板Ａ、Ｂの接続状態の設計である。）をそれぞれ別々に行い（図１（ａ）を参照する。）、設計した設計情報をそれぞれ磁気ディスクに保存して、各設計情報を所有するようにしていた（図１（ｂ）を参照する。）。

なお、この図１（ａ）では、基板Ａの設計においては、部品１がコネクタ１のピンＡ３に接続され、基板Ｂにおいては、部品２がコネクタ２のピンＡ３に接続され、基板間接続においては、基板Ａに設けられたコネクタ１のピンＡ１と基板Ｂに設けられたコネクタ２のピンＡ１とが接続され、当該コネクタ１のピンＡ２と当該コネクタ２のピンＡ２とが接続され、当該コネクタ１のピンＡ３と当該コネクタ２のピンＡ３とが接続されている場合を示しており、基板Ａに配置した部品１は、コネクタ１のピンＡ３およびコネクタ２のピンＡ３を介して、基板Ｂに配置した部品２と接続された状態として設計されている。

こうした複数の基板より構成されるマルチボードの設計方法において、例えば、図１（ａ）に示す状態から、基板Ｂにおいて部品２の配置位置を変更し、当該変更に伴い部品２の接続先をコネクタ２のＡ１へ変更した場合（図２を参照する。）には、部品１と部品２との接続関係を維持するために、基板Ａに設けられた部品１の接続先をコネクタ１のピンＡ３からピンＡ１に変更しなければならなかった。
しかしながら、こうした基板Ａ、基板Ｂおよび基板間接続の設計では、設計者がそれぞれ別々に設計しているため、上記した部品１の接続先を変更し忘れるなどの設計者の人為的なミスにより、各設計データの情報が連携せずに、部品２と部品１との接続関係が維持されず、部品２と部品１との接続関係が維持されない場合が生じてしまっていた。

これにより、基板Ａと基板Ｂとの接続関係が維持されなくなってしまい、マルチボードの構成要素たる基板Ａおよび基板Ｂの接続関係を維持することができなくなってしまうことが問題点として指摘されていた。
さらに、設計効率を向上させるための各設計をそれぞれ別々の設計者により行う場合では、複数の設計者間で変更した情報を共有しなければならず、上記したような人為的なミスがより顕著となり、マルチボードの構成要素たる基板Ａおよび基板Ｂの接続関係を維持することができなくなってしまうことが問題点として指摘されていた。

なお、本願出願人が特許出願のときに知っている先行技術は、文献公知発明に係る発明ではないため、本願明細書に記載すべき先行技術文献情報はない。

本発明は、上記したような従来の技術の有する種々の問題点に鑑みてなされたものであり、その目的とするところは、マルチボードの構成要素（この「構成要素」としては、「プリント基板」、「半導体パッケージ」、「ＩＣチップ」などが挙げられるが、以下、「プリント基板」を例に挙げて説明することとし、「プリント基板」を、単に「基板」と適宜に称することとする。）間の接続関係を常に維持するようにしたマルチボード設計装置、マルチボード設計方法、プログラムおよびコンピューター読み取り可能な記録媒体を提供しようとするものである。

上記目的を達成するために、本発明は、複数の部品を含む電気回路が構成されるように複数の基板が電気的に接続されたマルチボードを設計するマルチボード設計装置において、上記複数の基板のうち第１の基板の設計の変更がなされた場合に、上記変更の前における上記複数の部品の電気的な接続関係が維持されるように、上記複数の基板のうち上記第１の基板にコネクタを介して接続された第２の基板の設計を変更する変更手段を有し、上記第１の基板の設計の変更は、上記第１の基板に搭載された部品と上記コネクタとの接続の変更を含み、上記第１の基板は、第１のピンおよび第２のピンを有し、上記第２の基板は、第３のピンおよび第４のピンを有し、上記変更手段は、上記第１のピンに上記第３のピンが接続され、上記第２のピンに上記第４のピンが接続された状態で上記第１の基板において上記第１のピンに接続されている第１の信号線が上記第１のピンから切り離されて上記第２のピンに接続された場合に、上記第２の基板において上記第３のピンに接続されている第２の信号線を上記第３のピンから切り離して上記第４のピンに接続するようにしたものである。

また、本発明は、上記した発明において、さらに、上記第１の基板に配置された部品を上記第２の基板に移動することを要求する編集要求（編集要求とは、設計者による部品の移動、部品の追加、部品の削除などの操作を指すものである。）を検知する部品移動検知手段と、上記部品移動検知手段による検知に基づいて、上記編集要求に応答した編集の前後において上記複数の部品の電気的な接続関係が維持されるように上記第１の基板と上記第２の基板との接続関係を変更する基板接続変更手段とを有するようにしたものである。

また、本発明は、上記した発明において、上記コネクタは、上記第１の基板に設けられた第１のコネクタと、上記第２の基板に設けられた第２のコネクタとを含み、上記第１の基板と上記第２の基板とが上記第１のコネクタと上記第２のコネクタとを介して接続され、上記第１のコネクタは複数の第１のピンを有し、上記第２のコネクタは複数の第２のピンを有し、上記マルチボード設計装置は、自動接続要求に応じて、上記複数の第１のピンと上記複数の第２のピンとの間の接続情報として、同一のピン名称を有する第１のピンと第２のピンとを電気的に接続する接続情報を発生する手段をさらに有するようにしたものである。

また、本発明は、上記した発明において、ネットワークによって接続された複数のディスプレイを含む端末を備え、所定の端末において上記マルチボードを構成する任意の基板における編集がなされると、上記所定の端末以外の端末を検知する端末検知手段と、上記端末検知手段により検知した上記所定の端末以外の端末の表示内容を変更する表示内容変更手段とを有し、複数の設計者がそれぞれの端末を利用し、並行して前記マルチボードの設計を行うようにしたものである。

また、本発明は、上記した発明において、上記マルチボードを構成する各基板間の電気的な接続関係を階層構造を用いて表示する接続関係表示手段を有するようにしたものである。

また、本発明は、上記した発明において、上記マルチボードを構成する任意の基板または任意の基板上の任意の領域を少なくとも１つ指定する基板領域指定手段と、上記基板領域指定手段により指定された基板または領域を所定の設計者のみが編集することが可能となるように、上記所定の設計者以外の設計者による該基板または該領域における編集を禁止する基板領域制御手段とを有するようにしたものである。

また、本発明は、上記した発明において、上記基板領域制御手段により上記所定の設計者以外の設計者による編集を禁止した基板もしくは領域を設計者が選択すると、上記所定の設計者の情報を表示する設計者情報表示手段を有するようにしたものである。

また、本発明は、上記した発明において、上記マルチボードの任意の基板において、所定の設計者により該任意の基板内のオブジェクトの編集が開始された編集情報を検知するオブジェクト編集検知手段と、上記オブジェクト編集検知手段により上記編集情報を検知すると、上記所定の設計者のみが該オブジェクトを編集することが可能となるように、上記所定の設計者以外の設計者による該オブジェクトの編集を禁止するオブジェクト編集制御手段とを有するようにしたものである。

また、本発明は、変更手段を備えたマルチボード設計装置によって、複数の部品を含む電気回路が構成されるように複数の基板が電気的に接続されたマルチボードを設計するマルチボード設計方法において、上記複数の基板のうち第１の基板の設計の変更がなされた場合に、上記変更手段により、上記変更の前における上記複数の部品の電気的な接続関係が維持されるように、上記複数の基板のうち上記第１の基板にコネクタを介して接続された第２の基板の設計を変更する変更工程を有し、上記第１の基板の設計の変更は、上記第１の基板に搭載された部品と上記コネクタとの接続の変更を含み、上記第１の基板は、第１のピンおよび第２のピンを有し、上記第２の基板は、第３のピンおよび第４のピンを有し、上記変更工程では、上記第１のピンに上記第３のピンが接続され、上記第２のピンに上記第４のピンが接続された状態で上記第１の基板において上記第１のピンに接続されている第１の信号線が上記第１のピンから切り離されて上記第２のピンに接続された場合に、上記第２の基板において上記第３のピンに接続されている第２の信号線を上記第３のピンから切り離して上記第４のピンに接続するようにしたものである。

また、本発明によるプログラムは、上記した本発明のマルチボード設計装置としてコンピューターを機能させるようにしたものである。

また、本発明によるコンピューター読み取り可能な記録媒体は、上記したプログラムを記録するようにしたものである。

本発明は、以上説明したように構成されているので、各基板間の接続関係を常に維持することができるようになるという優れた効果を奏するものである。

図１（ａ）は、複数の基板および当該複数の基板間を接続する基板間接続の設計において、部品１および部品２が電気的に接続されるように設計した状態を示す説明図であり、また、図１（ｂ）は、基板Ａ、基板Ｂおよび基板間接続の各々の設計データが磁気ディスク内に記憶されている状態を示す説明図である。 図２は、図１（ａ）の部品２の配置位置および接続先を変更した状態を示す説明図である。 図３は、本発明によるマルチボード設計装置のハードウエア構成を示すブロック構成説明図である。 図４は、本発明によるマルチボード設計装置の機能的構成を示すブロック構成説明図である。 図５（ａ）は、本発明によるマルチボード設計装置の構成情報設定時における表示装置の表示画面を示す説明図であり、また、図５（ｂ）は、図５（ａ）に示す設計対象たるマルチボードの構成情報を記憶した状態の構成情報記憶部を示す説明図である。 図６（ａ）（ｂ）（ｃ）は、図５（ｂ）に示す構成情報記憶部に格納された基板の構成情報たる基板データを階層構造で構成する際の手順を示す説明図である。 図７（ａ）は、構成情報記憶部に設けられた階層構造ファイルに記憶された基板間関連付け情報を示す説明図であり、また、図７（ｂ）は、図７（ａ）に示す基板間関連付け情報に基づいて表示装置における構造情報表示部での表示状態の一例を示す説明図である。 図８（ａ）（ｂ）（ｃ）は、階層構造を作成したマルチボードにおける各階層間の接続関係を設定する際の手順を示す説明図である。 図９（ａ）は、基板Ａと基板Ｂとを電気的に接続した接続情報が自動発生した状態を示す説明図であり、また、図９（ｂ）は、図９（ａ）において接続情報がない状態を示す説明図であり、また、図９（ｃ）は、図９（ａ）において接続情報がある状態を示す説明図である。 図１０（ａ）は、接続情報に対応した基板間接続情報を示す説明図であり、また、図１０（ｂ）は、図１０（ａ）の基板間接続情報に対応した接続情報が表示された状態を示す説明図である。 図１１は、各作業者が排他設定において基板の一部の領域と基板とを混在して設定した状態を示す説明図である。 図１２は、設計者Ａの端末に表示された基板データおよび設計者Ｂの端末に表示された基板データを示す説明図である。 図１３は、設計者Ａによる部品の移動により設計者Ｂの端末に表示された基板データが変更した状態を示す説明図である。 図１４（ａ）（ｂ）は、設計者Ａによる部品の移動により基板Ｂにおいて接続情報の自動変更がなされていない状態を示す説明図であり、また、図１４（ｃ）（ｄ）は、設計者Ａによる部品の移動により基板Ｂにおいて接続情報の自動変更がなされた状態を示す説明図である。 図１５は、本発明によるマルチボード設計装置においてなされる接続情報変更処理の処理ルーチンを示すフローチャートである。 図１６（ａ）（ｂ）（ｃ）（ｄ）（ｅ）（ｆ）（ｇ）は、接続情報変更処理における具体例を説明するための説明図であり、また、図１６（ａ）は、部品「ＩＣ１」の接続先をコネクタ「ＣＮ１−１」のピン「Ａ１」からピン「Ａ３」に変更した状態を示す説明図であり、また、図１６（ｂ）は、基板間接続情報にコネクタ「ＣＮ１−１」のピン「Ａ１」が存在する状態を示す説明図であり、また、図１６（ｃ）は、層接続情報からコネクタ「ＣＮ１−１」のピン「Ａ１」と接続されている基板Ｂにおけるコネクタ「ＣＮ１−２」のピン「Ａ１」を取得した状態を示す説明図であり、また、図１６（ｄ）は、基板Ｂの設計データ中にコネクタ「ＣＮ１−２」のピン「Ａ１」と接続する部品「ＩＣ１１」が存在する状態を示す説明図であり、また、図１６（ｅ）は、基板間接続情報にコネクタ「ＣＮ１−１」のピン「Ａ３」が存在する状態を示す説明図であり、また、図１６（ｆ）は、基板間接続情報からコネクタ「ＣＮ１−１」のピン「Ａ３」と接続されている基板Ｂにおけるコネクタ「ＣＮ１−２」のピン「Ａ３」を取得した状態を示す説明図であり、また、図１６（ｇ）は、基板Ｂに設けられた部品「ＩＣ１１」の接続先がコネクタ「ＣＮ１−２」のピン「Ａ１」からピン「Ａ３」に変更された状態を示す説明図である。 図１７は、複数の設計者による並行設計を行った際の、各設計者による変更情報を他の設計者の端末に反映する処理を示す説明図である。 図１８は、本発明によるマルチボード設計装置においてなされる変更情報反映処理の処理ルーチンを示すフローチャートである。 図１９は、本発明によるマルチボード設計装置において、複数の設計者により並行設計を行う際に、全ての設計者が全ての基板に対して編集可能となっている状態を示す説明図である。 図２０は、本発明によるマルチボード設計装置においてなされる同一オブジェクト編集禁止処理の処理ルーチンを示すフローチャートである。 図２１は、設計者Ａ、Ｂ、Ｃによりマルチボード１００を並行設計する際に、設計者Ａが基板Ａに配置された部品「ＩＣ１」を編集した情報が設計者Ｂおよび設計者Ｃの端末に出力される状態を示す説明図である。 図２２は、複数の基板よりなるマルチボード１００を設計者Ａ、Ｂ、Ｃにより並行設計する際に、設計者Ｂおよび設計者Ｃが各端末において編集領域を設定した場合に、設定した編集領域の内容に基づいて、各端末における表示内容が変更された状態を示す説明図である。 図２３は、複数の基板よりなるマルチボード１００を設計者Ａ、Ｂ、Ｃにより並行設計する際に、設計者Ｂが領域Ｂを排他設定した状態を示す説明図である。 図２４（ａ）は、基板Ａと基板Ｂ、基板Ｃとがケーブルで接続された設計対象が表示画面に表示された状態を示す説明図であり、また、図２４（ｂ）は、基板Ａ上に下パッケージ、ＩＣチップ、上パッケージが順に積層された設計対象が表示画面に表示された状態を示す説明図であり、また、図２４（ｃ）は、８層基板が設計対象として表示画面に表示された状態を示す説明図である。 図２５は、設計者Ａが部品「ＩＣ１」の配置位置を変更したという変更情報が、設計者Ｂおよび設計者Ｃの端末に反映されるとともに、反映された情報に対して目印が付加された状態を示す説明図である。 図２６は、作業者Ａが基板Ａを排他設定するととともに、作業者Ｂが基板Ｂを排他設定した状態を示す説明図である。

以下、添付の図面を参照しながら、本発明によるマルチボード設計装置、マルチボード設計方法、プログラムおよびコンピューター読み取り可能な記録媒体の実施の形態の一例を詳細に説明するものとする。
まず、図３には、本発明によるマルチボード設計装置のハードウエア構成を示すブロック構成説明図が示されている。
この本発明によるマルチボード設計装置１０は、公知のパーソナルコンピューターや汎用コンピューターなどで実現されており、その動作を中央処理装置（ＣＰＵ）１２を用いて制御するようにしている。

そして、このＣＰＵ１２には、バス１４を介して、ＣＰＵの制御のためのプログラムや各種のデータなどを記憶するリードオンリメモリ（ＲＯＭ）やＣＰＵ１２のためのワーキングエリアとして用いられる記憶領域などを備えたランダムアクセスメモリ（ＲＡＭ）などから構成される記憶装置１６と、外部に接続される各種機器の入出力インターフェース回路（Ｉ／Ｏ）２６とが接続されている。
また、このマルチボード設計装置１０においては、ＣＰＵ１２の制御により生成された各種データを出力するプリンターなどの出力装置１８と、ＣＰＵ１２の制御に基づいて各種の表示を行うＣＲＴや液晶パネルなどの画面を備えた表示装置２０と、表示装置２０の表示画面上における任意の位置を指定するための入力装置たるマウスなどのポインティングデバイス２２と、任意の文字を入力するための入力装置たるキーボードなどの文字入力デバイス２４とを有して構成されている。

さらに、このマルチボード設計装置１０においては、ハードディスクなどの外部記憶装置２８がＩ／Ｏ２６を介して接続されているとともに、コンパクトディスク（ＣＤ）やデジタルバーサタイルディスク（ＤＶＤ）などのようなコンピューター読み取り可能な記録媒体（以下、単に「記録媒体」と適宜に称する。）３０へＣＰＵ１２の制御に基づき生成された各種データを書き込んだり、記録媒体３０から記憶装置１６へ各種データを読み込んだりするためのリードライト装置３２がＩ／Ｏ２６を介して接続されている。
ここで、後述するマルチボード設計装置１０により各種処理を実行するためのプログラムや当該各種処理に用いる各種データは、記憶装置１６のＲＯＭやＲＡＭへ予め記憶するようにしてもよいし、外部記憶装置２８や記憶媒体３０から記憶装置１６のＲＡＭへ読み込むようにしてもよい。

また、マルチボード設計装置１０に通信機能を設けるようにして、後述するマルチボード設計装置１０による各種処理を実行するためのプログラムや当該各種処理に用いる各種データを、通信により外部からマルチボード設計装置１０の記憶装置１６のＲＡＭへ読み込むようにしてしてもよい。
なお、以下の説明においては、マルチボード設計装置１０の理解を容易にするために、記憶装置１６にマルチボード設計装置１０による各種処理を実行するためのプログラムの他、当該各種処理に用いる各種データが予め記憶されているものとする。

次に、図４を参照しながら、本発明によるマルチボード設計装置１０について、詳細に説明することとする。図４は、本発明によるマルチボード設計装置の機能的構成を表すブロック構成説明図である。
このマルチボード設計装置１０は、設計対象たるマルチボードを構成する基板の電気的な接続関係を示す基板間関連付け情報を階層構造を用いて作成する基板間関連付け情報作成部５０と、基板間関連付け情報作成部５０において作成した階層構造における各基板間の電気的な接続情報を示す基板間接続情報を設定する基板間接続情報設定部５２とから構成され、当該設計対象の構成情報を設定する構成情報設定部５４と、構成情報設定部５４により設定した構成情報が設計者により変更されると、変更された情報（以下、変更情報と称する。）を本装置が検知する変更情報検知部５６と、変更情報検知部５６により検知した変更情報と、構成情報設定部５４で設定した構成情報とに基づいて設計対象の各階層間の接続情報を本装置が変更する接続情報変更部５８と、記憶装置１６に記憶されている基板の設計データ、基板間関連付け情報および基板間接続情報に基づいて設計対象たるマルチボードの３次元形状データ（以下、「３次元形状データ」を「モデルデータ」と適宜に称することとする。）を作成するとともに、基板間関連付け情報およびモデルデータを表示し、接続情報変更部５８により変更した変更内容に基づいて、表示装置２０に表示する表示内容を本装置が変更する表示内容変更部６０と、所定の設計者のみが設計可能な領域を設定する設計可能領域設定部６２と、設計可能領域設定部６２において設定した所定の設計者以外の設計者による操作を禁止する排他制御部６４と、構成情報設定部５４において設定された構成情報を本装置が記憶するとともに、変更情報検知部５６で検知した変更情報に基づいて構成情報を本装置が変更して記憶する構成情報記憶部６６とを有して構成されている。
なお、本実施の形態においては、電気的に接続された複数の基板より構成されるマルチボードを設計対象として説明することとする。また、こうしたマルチボードは、ＣＡＤやＣＡＭなどのような電子基板設計装置などで作成された電子基板の設計データであり、上記したように記憶装置１６に既に記憶されている。

より詳細には、構成情報設定部５４における基板間関連付け情報作成部５０は、設計対象を構成する所定の構成要素を単位として基板間関連付け情報を作成するものであり、例えば、複数の基板より構成されるマルチボードに対しては、マルチボードを構成する各基板を単位として基板間関連付け情報を作成するようにしたものである。
また、構成情報設定部５４における基板間接続情報設定部５２は、基板間関連付け情報作成部５０で作成した基板間関連付け情報における階層構造の構成要素間の電気的な接続情報を設定するものであり、例えば、複数の基板より構成されるマルチボードに対しては、マルチボードを構成する各基板間の電気的な接続情報を設定するものである。

さらに、変更情報検知部５６は、設計者の操作により基板間関連付け情報あるいはモデルデータ（後述する。）が変更されると、変更された基板間関連付け情報あるいはモデルデータの変更情報を検知するものであり、検知した変更情報は構成情報記憶部６６に出力されて、構成情報記憶部６６に記憶される。
また、変更情報検知部５６は、設計者の操作によりオブジェクト（後述する。）の編集が開始（終了）されたことを示す編集情報や所定の設計者以外の編集を禁止する排他設定が行われたことを示す設定情報を本装置が検知し、検知した各種情報を構成情報記憶部６６に出力し、記憶する。
接続情報変更部５８は、変更情報検知部５６が検知し、構成情報記憶部６６に記憶した変更情報および構成情報設定部５４の構成情報に基づいて本装置が接続情報を変更するものである。

具体的には、変更前の構成情報設定部５４で設定した構成情報における電気的な接続関係が維持されるように、変更情報に関連する構成情報を本装置が変更するものである。
また、表示内容変更部６０は、接続情報変更部５８により変更した変更内容に基づいて、表示装置２０に表示される表示内容を本装置が変更するものである。
また、表示内容変更部６０では、例えば、複数の設計者により設計を行う際に、所定の設計者以外の設計者により行われた設計変更箇所について、明確になるよう本装置が表示状態を変更する、あるいは、所定のマークや変更内容を通知するメッセージを表示するなどの処理を行うものである。

表示内容変更部６０は、基板間関連付け情報作成部５０により作成された基板間関連付け情報および基板間接続情報設定部５２により作成された基板間接続情報を表示するとともに、記憶装置１６に記憶された基板の設計データ、基板間関連付け情報および基板間接続情報に基づいて設計対象のモデルデータを作成して表示する。
さらに、表示内容変更部６０は、設計可能領域設定部６２により設計可能な領域を設定した場合に、この設定内容に基づいて、設計者に対して設計が不可能な領域が明確になるように、例えば、設計が不可能な領域を本装置がグレーアウトで表示したり、あるいは、設計が不可能な領域を所定の線分で囲むとともに、当該領域上に編集禁止を示すマークを表示するようにする。
また、表示内容変更部６０は、例えば、複数の設計者により設計を行う際に、各設計者が使用する端末の表示画面上に表示された表示内容を検知するものである。

設計可能領域設定部６２は、複数の設計者により設計を行う際に、各設計者が設計可能な領域を設定するものであり、設計対象において設計を行う領域を各設計者が自身で設定したり、あるいは、所定の設計者が、それぞれの設計者が設計を行う領域を設定したりするものである。

また、排他制御部６４は、複数の設計者により設計を行う際に、設計可能領域設定部６２において設定した設計者に対する設計可能領域において他の設計者による操作を禁止する排他制御をするものである。
さらに、排他制御部６４は、複数の設計者により設計を行う際に、設計可能領域設定部６２において設定されず、全ての設計者が設計可能な領域において、いずれかの設計者が所定のオブジェクト（後述する。）を操作中に他の設計者による当該所定のオブジェクトの操作を排他制御するものである。

構成情報記憶部６６は、予め各基板の設計データを記憶するとともに、構成情報設定部５４において設定した構成情報を記憶する。さらに、変更情報検知部５６で本装置が検知した変更情報に基づいて構成情報を変更して記憶するとともに、接続情報変更部５８により変更した構成情報を記憶するものである。
なお、こうした構成情報記憶部６６は、複数の設計者による並行設計を行う場合には、変更情報検知部５６で本装置が検知した変更情報を記憶して、各設計者が使用する端末に出力するものである。また、格納された基板データを必要に応じて各設計者が使用する端末に出力するものである。基板データとは、複数の基板により構成される設計対象における各基板を表すデータである。

以上の構成において、本発明によるマルチボード設計装置１０により、マルチボード１００を設計する場合、つまり、マルチボード１００の構成要素たる複数の基板を編集する場合について説明する。
まず、図５乃至図１２を参照しながら、構成情報設定部５４における設定について説明する。
この構成情報設定部５４における設定は、基板間関連付け情報作成部５０による設計の対象となるマルチボード１００に対して、当該マルチボード１００の構成要素たる各基板を単位として階層構造を作成するとともに、基板間接続情報設定部５２による当該各基板の接続情報を設定する作業を行う。
はじめに、基板間関連付け情報作成部５０によるマルチボード１００に対する階層構造の作成について説明する。

ここで、図５（ａ）には、本発明によるマルチボード設計装置の構成情報設定時における表示装置の表示画面を表す説明図が示されており、また、図５（ｂ）には、図５（ａ）に示す設計の対象たるマルチボードの構成情報を記憶した状態の構成情報記憶部を表す説明図が示されており、また、図６（ａ）（ｂ）（ｃ）には、図５（ｂ）に示す構成情報記憶部に格納された基板の構成情報たる基板データを階層構造で構成する際の手順を説明するための説明図が示されており、また、図７（ａ）には、構成情報記憶部に設けられた階層情報に記憶された基板間関連付け情報を表す説明図が示されており、図７（ｂ）には、図７（ａ）に示す基板間関連付け情報に基づいて表示装置における構造情報表示部での表示状態の一例を表す説明図が示されている。

マルチボード設計装置１０においては、図５（ａ）に示すような表示装置２０における表示画面上で設計者が設計作業を行うものであるが、この表示装置２０の画面上には、設計の対象となるマルチボード１００が３次元形状のモデルデータとして表示されるモデルデータ表示部２０ａと、マルチボード１００の構造情報が表示される構造情報表示部２０ｂとが表示されることとなる。即ち、設計者は、構造情報表示部２０ｂに表示された内容や、モデルデータ表示部２０ａに表示された内容を編集することで、基板データを編集し、マルチボードの設計を行うこととなる。
以下の説明においては、この図６（ａ）に示すマルチボード１００における階層構造の作成について説明することとする。

こうした階層構造の作成については、基板間関連付け情報作成部５０において処理がなされ、まず、設計者が構造情報表示部２０ｂの階層構造タブ２０ｂａを選択し、構造情報表示部２０ｂに表示された開くボタン７０をクリックすると、データリストウインドウ７２が開く。そして、このデータリストウインドウ７２に表示されたデータリストから「基板Ａ」を選択して、基板Ａを構造情報表示部２０ｂに表示するとともに、基板Ａのモデルデータをモデルデータ表示部２０ａに表示する（図６（ａ）を参照する。）。
なお、新たに基板データを作成する場合には、構造情報表示部２０ｂに表示された新規ボタン７４をクリックし、新規の基板データを作成するものである。なお、こうした新規の基板データの作成については、公知の技術を用いることができるため、その詳細な説明は省略することとする。

次に、階層構造に基板Ｂを追加する場合には、構造情報表示部２０ｂに表示された基板Ａを選択して、追加削除設定メニュー７６を表示し、表示した追加削除設定メニュー７６から「追加」を選択する。追加削除設定メニュー７６において「追加」を選択すると、階層設定メニュー７８が表示され、表示された階層設定メニュー７８から「下層階」を選択し、階層設定メニュー７８から「下層階」を選択した際に開かれたデータリストウインドウ８０に表示されたデータリストから「基板Ｂ」を選択する。これにより、基板Ｂが構造情報表示部２０ｂにおいて基板Ａの下位階層のデータとして追加されるとともに、基板Ｂのモデルデータがモデルデータ表示部２０ａにおいて基板Ａ上に表示される（図６（ｂ）を参照する。）。

同様にして、基板Ｃおよび基板Ｄについても、追加削除設定メニュー７６で「追加」を選択して、表示装置２０の表示画面上に基板Ｃおよび基板Ｄを階層構造に追加するとともに、基板Ｃおよび基板Ｄのモデルデータを表示する（図６（ｃ）を参照する。）。
即ち、階層構造に基板Ｃを追加する場合には、構造情報表示部２０ｂに表示された基板Ｂを選択して、追加削除設定メニュー７６を表示し、表示した追加削除設定メニュー７６から「追加」を選択する。追加削除設定メニュー７６において「追加」を設定すると、階層設定メニュー７８が表示され、表示された階層設定メニュー７８から「同階層」を選択し、階層設定メニュー７８から「同階層」を選択した際に開かれたデータリストウインドウ８０に表示されたデータリストから「基板Ｃ」を選択する。これにより、基板Ｃが構造情報表示部２０ｂにおいて基板Ｂの同位階層のデータとして追加されるとともに、基板Ｃのモデルデータがモデルデータ表示部２０ａにおいて基板Ａ上に表示される。
なお、基板Ｃを階層構造に追加する場合には、構造情報表示部２０ｂに表示された基板Ａを選択し、追加削除設定メニュー７６から「追加」を選択し、階層設定メニュー７８から「下階層」を選択し、データリストウインドウ８０のデータリストから「基板Ｃ」を選択することにより、基板Ｃが構造情報表示部２０ｂにおいて基板Ａの下位階層において基板Ｂの同位階層のデータとして追加されるとともに、基板Ｃのモデルデータがモデルデータ表示部２０ａにおいて基板Ａ上に表示されるようにしてもよい。

また、階層構造に基板Ｄを追加する場合には、構造情報表示部２０ｂに表示された基板Ｃを選択して、追加削除設定メニュー７６を表示し、表示した追加削除設定メニュー７６から「追加」を選択する。追加削除設定メニュー７６において「追加」を設定すると、階層設定メニュー７８が表示され、表示された階層設定メニュー７８から「下階層」を選択し、階層設定メニュー７８から「下階層」を選択した際に開かれたデータリストウインドウ８０に表示されたデータリストから「基板Ｄ」を選択する。これにより、基板Ｄが構造情報表示部２０ｂにおいて基板Ｃの下位階層のデータとして追加されるとともに、基板Ｄのモデルデータがモデルデータ表示部２０ａにおいて基板Ｃ上に表示される。
こうしてマルチボード１００の階層構造が作成されると、作成された階層構造は、各基板の設計データ（つまり、各基板の基板データである。）がそれぞれ別々のファイルに記憶されている構成情報記憶部６６の階層情報に基板間関連付け情報として記憶される（図５（ｂ）を参照する。）。なお、この構成情報記憶部６６において各ファイルに記憶される基板の設計データとしては、基板のモデルデータ（つまり、基板の３次元形状データである。）、部品のモデルデータ（つまり、部品の３次元形状データである。）、部品の配置情報、電気的接続情報などが格納されている。

この基板間関連付け情報としては、例えば、図７（ａ）に示すようにして、図７（ｂ）に示す表示装置２０の表示画面の構造情報表示部２０ｂに示された表示された階層構造に対応するように、ＩＤや親ＩＤを付加されて記憶される。
即ち、各基板それぞれにＩＤが付加されるとともに、下位階層の基板には、親の階層（上位階層）に位置する基板のＩＤが親ＩＤとして付加されて記憶される。
具体的には、基板Ａについては、ＩＤとして「１」が付加されるとともに、親ＩＤは付加されず、基板Ｂについては、ＩＤとして「２」が付加されるとともに、親ＩＤとして基板ＡのＩＤである「１」が付加される。また、基板Ｃについては、ＩＤとして「３」が付加されるとともに、親ＩＤとして基板ＡのＩＤである「１」が付加され、基板Ｄについては、ＩＤとして「４」が付加されるとともに、親ＩＤとして基板ＣのＩＤである「３」が付加される。

次に、基板間接続情報設定部５２によるマルチボード１００を構成する各基板の接続関係の設定について説明する。
ここで、図８（ａ）（ｂ）（ｃ）には、階層構造を作成したマルチボードにおける各階層間の接続関係を設定する際の手順を説明するための説明図が示されており、また、図９（ａ）には、基板Ａと基板Ｂとを電気的に接続した接続情報が自動発生した状態を表す説明図が示されており、また、図９（ｂ）には、接続情報がない状態を表す説明図が示されており、また、図９（ｃ）には、接続情報がある状態を表す説明図が示されており、また、図１０（ａ）には、接続情報に対応した基板間接続情報を表す説明図が示されており、また、図１０（ｂ）には、図１０（ａ）の基板間接続情報に対応した接続情報が表示された状態を表す説明図が示されている。

階層構造が作成されたマルチボード１００において、マルチボード１００の構成要素たる各基板間の電気的な接続関係を設定する。まず、電気的な接続関係を設定する２つの基板を選択する。なお、以下の説明においては、基板Ａと基板Ｂとの間の電気的な接続関係を設定する場合について説明する。
構造情報表示部２０ｂに表示された階層構造のリストから「基板Ａ」と「基板Ｂ」とを選択すると、構造情報表示部２０ｂに接続ボタン８２が表示され、接続ボタン８２をクリックする（図８（ａ）を参照する。）。

すると、接続部品選択ウインドウ８４が表示されて、接続部品選択ウインドウ８４内に基板Ａと基板Ｂとのそれぞれの基板に配置された部品の一覧が表示され、基板Ａと基板Ｂとをどの部品によって接続するかを選択し、接続部品選択ウインドウ８４内に表示された次へボタン８６をクリックする（図８（ｂ）を参照する。）。
具体的には、図８（ｂ）に示すように、接続部品選択ウインドウ８４には、基板Ａおよび基板Ｂに配置された部品の一覧が表示され、「基板Ａの部品」として「ＩＣ１」、「ＩＣ２」、「ＣＮ１−１」が表示され、「基板Ｂの部品」として「ＩＣ１１」、「ＩＣ１２」、「ＣＮ１−２」が表示される。そして、表示された部品の中から、基板Ａと基板Ｂとを電気的に接続する部品を選択し、「基板Ａの部品」からコネクタである「ＣＮ１−１」を選択するとともに「基板Ｂの部品」からコネクタである「ＣＮ１−２」を選択する。

こうして、基板Ａおよび基板Ｂにおいてそれぞれ部品を選択すると、当該部品における接続ピン選択ウインドウ８８が表示されて、接続ピン選択ウインドウ８８内にＣＮ１−１およびＣＮ１−２のそれぞれのコネクタに設けられたピンの一覧が表示され、ＣＮ１−１とＣＮ１−２とをどのピンによって接続するかを選択し、接続ピン選択ウインドウ８８内に表示された自動接続ボタン９０をクリックする（図８（ｃ）を参照する。）。
具体的には、図８（ｃ）に示すように、接続ピン選択ウインドウ８８には、ＣＮ１−１およびＣＮ１−２に設けられたピンの一覧が表示され、「ＣＮ１−１のピン」として「ＣＮ１−１（Ａ１）」、「ＣＮ１−１（Ａ２）」、「ＣＮ１−１（Ａ３）」が表示され、「ＣＮ１−２のピン」として「ＣＮ１−２（Ａ１）」、「ＣＮ１−２（Ａ２）」、「ＣＮ１−２（Ａ３）」が表示される。

そして、コネクタ「ＣＮ１−１」およびコネクタ「ＣＮ１−２」のピン一覧が表示された状態で自動接続ボタン９０をクリックすると、ピン名称（Ａ１、Ａ２、Ａ３で記載した部分である。）が同一のピン同士を電気的に接続すべきことを示す接続情報が自動発生する（図９（ａ）を参照する。）。
なお、異なるピン名称のピン間で接続する場合には、ピン一覧に表示されたピン名称をコネクタ「ＣＮ１−１」およびコネクタ「ＣＮ１−２」において選択し、その後、接続ボタン９４をクリックすることで、指定したピン間に接続情報が発生することとなる。
こうした接続情報を発生していない場合には、図９（ｂ）に示すような状態となってしまう。
即ち、図９（ｂ）に示すように、接続情報を発生していない場合には、基板Ａ上に設けられた部品「ＩＣ１」はコネクタ「ＣＮ１−１」のピン「Ａ１」に接続され、基板Ｂ上に設けられた部品「ＩＣ１１」はコネクタ「ＣＮ１−２」のピン「Ａ１」に接続されているが、部品「ＩＣ１」と部品「ＩＣ１１」とは接続された状態となっていない。このため、基板Ａと基板Ｂとは電気的に接続されていない状態となっている。

一方、図９（ｃ）に示すように、接続情報を発生した場合には、コネクタ「ＣＮ１−１」のピン「Ａ１」とコネクタ「ＣＮ１−２」のピン「Ａ２」とが接続情報により接続しているため、部品「ＩＣ１」と部品「ＩＣ１１」とが接続された状態となる。このため、基板Ａと基板Ｂとが電気的に接続された状態となる。
こうして基板Ａと基板Ｂとの電気的な接続関係を設定した後に、同様にして、基板Ａと基板Ｃとの電気的な接続関係を設定するとともに、基板Ｃと基板Ｄとの電気的な接続関係を設定する。

そして、各基板間の電気的な接続関係を設定すると、設定された接続関係は、構成情報記憶部６６の階層情報に基板間接続情報として記憶される（図５（ｂ）を参照する。）。
この基板間接続情報としては、例えば、図１０に示すようにして、図１０（ａ）に示すような接続関係が本装置により記憶される。
即ち、上位階層の基板情報を親情報とし、下位階層の基板情報を子情報として記憶される。
具体的には、親情報としては「親設計データ」、「親部品」、「親ピン」が記憶され、子情報としては「子設計データ」、「子部品」、「子ピン」が記憶され、基板Ａに配置したコネクタＣＮ１−１のピンＡ１と基板Ｂに配置したコネクタＣＮ１−２のピンＡ１とが電気的に接続された場合には、図１０（ａ）の１行目に示すように、親設計データとして「基板Ａ」、親部品として「ＣＮ１−１」、親ピンとして「Ａ１」が記憶されるとともに、子設計データとして「基板Ｂ」、子部品として「ＣＮ１−２」、子ピンとして「Ａ１」が記憶される。

同様にして、基板Ａに配置したコネクタＣＮ１−１のピンＡ２と基板Ｂに配置したコネクタＣＮ１−２のピンＡ２とが電気的に接続された場合には、図１０（ａ）の２行目に示すように、親設計データとして「基板Ａ」、親部品として「ＣＮ１−１」、親ピンとして「Ａ２」が記憶されるとともに、子設計データとして「基板Ｂ」、子部品として「ＣＮ１−２」、子ピンとして「Ａ２」が記憶され、基板Ａに配置したコネクタＣＮ１−１のピンＡ３と基板Ｂに配置したコネクタＣＮ１−２のピンＡ３とが電気的に接続された場合には、図１０（ａ）の３行目に示すように、親設計データとして「基板Ａ」、親部品として「ＣＮ１−１」、親ピンとして「Ａ３」が記憶されるとともに、子設計データとして「基板Ｂ」、子部品として「ＣＮ１−２」、子ピンとして「Ａ３」が記憶される。

このようにして構成情報を作成した設計対象となるマルチボード１００について、次に、複数の設計者により並行して設計を行う場合について説明する。
なお、マルチボード設計装置１０を利用して、複数の設計者により設計対象となるマルチボード１００を並行して設計する場合には、各設計者が使用する端末がネットワークにより接続されている。

具体的には、図１２乃至図１６を参照しながら、マルチボード１００において、基板Ａの設計を設計者Ａが行い、基板Ｂの設計を設計者Ｂが行う場合について説明する。なお、図１２以降においては、説明の理解を容易にするために、表示装置２０の表示画面の表示をモデルデータ表示部２０ａを中心として表示する。また、必要に応じて、表示画面の左上にはマルチボード１００の全体図が表示されるとともに、左下には基板の階層構造が表示され、当該構成構造においては、設計中の基板がハイライト表示されている。
設計者Ａの表示装置２０の表示画面においては、左下の階層構造では基板Ａがハイライト表示され、設計者Ｂの表示装置２０の表示画面においては、左下の階層構造では基板Ｂがハイライト表示されている（図１２を参照する。）。
なお、このマルチボード１００においては、構成情報設定部５４により各基板の接続関係が設定しており、基板Ａの部品「ＩＣ１」と基板Ｂの部品「ＩＣ１１」とは、コネクタ「ＣＮ１−１」およびコネクタ「ＣＮ１−２」を介して電気的な接続情報により接続されるよう設定している。また、部品「ＩＣ１」はコネクタ「ＣＮ１−１」のピン「Ａ１」に接続され、部品「ＩＣ１１」はコネクタ「ＣＮ１−２」のピン「Ａ１」に接続されるよう設定している。

その後、設計者Ａが部品「ＩＣ１」を基板Ａ上で移動するとともに、この部品「ＩＣ１」の接続先をコネクタ「ＣＮ１−１」のピン「Ａ１」からピン「Ａ３」に変更すると、変更情報検知部５６、接続情報変更部５８および表示内容変更部６０における処理により設計者Ｂが編集している基板Ｂの接続情報が自動変更される。つまり、基板Ｂにおいては、部品「ＩＣ１１」の接続先がコネクタ「ＣＮ１−２」のピン「Ａ１」からピン「Ａ３」に自動変更される（図１３を参照する。）。
このようにして、一方の基板における接続情報の変更に伴って、他方の基板の接続情報を自動的に変更することにより、マルチボード１００の構成要素たる各基板間の電気的な接続関係が維持された状態で各基板データを並行して設計することが可能となる。

ここで、こうした一方の基板における接続情報の変更に伴って、他方の基板の接続情報を自動的に変更するような構成がない場合には、図１４（ｂ）に示すように、基板Ａに設けられた部品「ＩＣ１」と基板Ｂに設けられた部品「ＩＣ１１」とが接続されていない状態となる。
即ち、一方の基板における接続情報の変更に伴って、他方の基板の接続情報を自動的に変更されない場合には、設計者Ａによる部品「ＩＣ１」の接続先の変更前では、図１４（ａ）に示すように、コネクタ「ＣＮ１−１」のピン「Ａ１」とコネクタ「ＣＮ１−２」のピン「Ａ１」を介して、部品「ＩＣ１」と部品「ＩＣ１１」とが接続された状態となっているのに対し、設計者Ａによる部品「ＩＣ１」の接続先をコネクタ「ＣＮ１−１」のピン「Ａ１」からピン「Ａ３」に変更した後では、図１４（ｂ）に示すように、部品「ＩＣ１１」とコネクタ「ＣＮ１−２」におけるピンの接続を変更していないために部品「ＩＣ１」と部品「ＩＣ１１」とが接続されていない状態となっている。このため、この場合には、基板Ａと基板Ｂとが接続していない状態となっている。

一方、マルチボード設計装置１０においては、一方の基板における接続情報の変更に伴って、他方の基板の接続情報を自動的に変更するような構成を備えることにより、各基板の接続状態（各部品の接続状態）を維持することができ、各基板データの複数の設計者による並行設計を可能にしている。
即ち、マルチボード設計装置１０では、上記したようにして、コネクタ「ＣＮ１−１」のピン「Ａ１」とコネクタ「ＣＮ１−２」のピン「Ａ１」を介して、部品「ＩＣ１」と部品「ＩＣ１１」とが接続された状態（図１４（ｃ）を参照する。）から、設計者Ａが部品「ＩＣ１」の接続先をコネクタ「ＣＮ１−１」のピン「Ａ１」からピン「Ａ３」へ変更すると、部品「ＩＣ１１」の接続先がコネクタ「ＣＮ１−２」のピン「Ａ１」からピン「Ａ３」に自動的に変更される（図１４（ｄ）を参照する。）。このため、部品「ＩＣ１」と部品「ＩＣ１１」との接続状態を維持しながら、各基板データの複数の設計者による並行設計を可能にしている。

次に、一方の基板における接続情報の変更に伴って、他方の基板の接続情報を自動的に変更する処理について説明する。
複数の基板により構成されるマルチボードにおいて、所定の基板に部品が配置されるとともに、当該所定の基板以外の基板に配置された部品と接続関係にある所定の部品が設計者により移動されたとすると、まず、所定の部品の移動先が確認され、所定の部品の移動先が所定の基板であるか否かが判断される。
そして、所定の部品の移動先が所定の基板でないと判断されると、当該所定の部品と当該部品と接続関係にある部品とを電気的な接続情報により直接接続した状態とする。

即ち、図１２に示すようなマルチボードにおいて、基板Ａに配置された部品「ＩＣ１」が設計者により基板Ｂに移動されると、基板ＢにおいてコネクタＣＮ１−１、ＣＮ１−２を介して部品「ＩＣ１」と接続関係にあった部品「ＩＣ１１」と、基板Ｂに移動した部品「ＩＣ１」とに電気的な接続情報を発生させて、部品「ＩＣ１」と部品「ＩＣ１１」とを直接接続した状態とする。なお、部品「ＩＣ１」とコネクタ「ＣＮ１−１」との間の電気的な接続情報と、部品「ＩＣ１１」とコネクタ「ＣＮ１−２」との間の電気的な接続情報は本装置により削除される。
また、基板Ａに配置された部品「ＩＣ１」が設計者により基板Ｃあるいは基板Ｄに移動すると、基板ＢにおいてコネクタＣＮ１−１、ＣＮ１−２を介して部品「ＩＣ１」と接続関係にあった部品「ＩＣ１１」と、基板Ｃあるいは基板Ｄに移動した部品「ＩＣ１」とに電気的に接続情報を発生させて、部品「ＩＣ１」と部品「ＩＣ１１」とを直接接続した状態とする。

一方、所定の部品の移動先が所定の基板内であり、かつ、所定の部品の接続先が設計者により変更されたと判断されると、接続情報変更処理が開始され、電気的な接続関係が維持されるように基板の接続情報が自動的に変更される。
具体的には、所定の基板に配置された所定の部品の接続先が変更されると、当該所定の部品と接続する当該所定の基板以外に配置された部品の接続先が自動的に変更される。例えば、部品「ＩＣ１」の接続先がコネクタ「ＣＮ１−１」のピン「Ａ１」からピン「Ａ３」に変更されると、部品「ＩＣ１１」の接続先がコネクタ「ＣＮ１−２」のピン「Ａ１」からピン「Ａ３」に自動的に変更される。
こうして、部品におけるコネクタなどのピンへの接続先が変更されると、接続情報変更処理が開始され、当該所定の基板以外の基板における接続情報が自動的に変更されることとなる。

即ち、図１２に示すようなマルチボードにおいて、設計者により基板Ａに配置された部品「ＩＣ１」の接続先が変更されると、接続情報変更処理が開始されるものである。
なお、以下の説明においては、図１５のフローチャートを用いて接続情報変更処理の処理内容について説明するとともに、具体例として、設計者Ａが基板Ａに設けられた部品「ＩＣ１」の接続先を、コネクタ「ＣＮ１−１」のピン「Ａ１」からピン「Ａ３」に変更した際の接続情報変更処理について説明する（図１６を参照する。）。

ここで、図１５のフローチャートには、この接続情報変更処理の詳細な処理内容が示されており、この接続情報変更処理においては、まず、設計者により一方の基板において他方の基板と接続する部品（例えば、コネクタである。）におけるピンへの接続が変更されると、変更情報検知部５６において変更した情報を検知する（ステップＳ１５０２）。
具体的には、設計者Ａが基板Ａ上の部品「ＩＣ１」の接続先を、コネクタ「ＣＮ１−１」のピン「Ａ１」からピン「Ａ３」に変更すると、変更情報検知部５６において、部品「ＩＣ１」の接続先が、コネクタ「ＣＮ１−１」のピン「Ａ１」からピン「Ａ３」に変更されたとの情報を検知する（図１６（ａ）を参照する。）

ステップＳ１５０２の処理で検知した情報と、構成情報設定部５４において設定され、構成情報記憶部６６に記憶された構成情報とから、変更する前の接続先のピン（以下、変更前ピンと称する。）と、変更した後の接続先のピン（以下、「変更後ピン」と称する。）を取得する（ステップＳ１５０４）。
具体的には、ステップＳ１５０２の処理で検知した情報から部品「ＩＣ１」の変更前の接続先であるコネクタ「ＣＮ１−１」のピン「Ａ１」を取得し、構成情報記憶部６６に記憶された構成情報から部品「ＩＣ１」の変更後の接続先であるコネクタ「ＣＮ１−１」のピン「Ａ３」を取得する。

そして、取得した変更前ピンが構成情報設定部５４における基板間接続情報設定部５２において設定された基板間接続情報内に存在するか否かの判断を行う（ステップＳ１５０６）。
具体的には、設計者Ａが部品「ＩＣ１」の接続先を変更する前の接続先であるコネクタ「ＣＮ１−１」のピン「Ａ１」の情報が、基板間接続情報内に存在するか否かの判断を行う。
このステップＳ１５０６の判断処理において、変更前ピンが基板間接続情報に存在しないと判断されると、接続情報の変更を行うことなく接続情報変更処理を終了する。

また、ステップＳ１５０６の判断処理において、変更前ピンが基板間接続情報に存在すると判断されると、接続情報変更部５８において、基板間接続情報から変更前ピンと接続されている他方の基板におけるピン（以下、「ピン１」と称する。）を取得し（ステップＳ１５０８）、構成情報記憶部６６に記憶された他方の基板の設計データ中にピン１と接続する部品が存在するか否かの判断を行う（ステップＳ１５１０）。
具体的には、ステップＳ１５０６の判断処理では、図１６（ｂ）に示すように、基板間接続情報にコネクタ「ＣＮ１−１」のピン「Ａ１」が存在するか否かの判断を行うものである。

また、ステップＳ１５０８の処理では、基板間接続情報からコネクタ「ＣＮ１−１」のピン「Ａ１」と接続されている基板Ｂにおけるコネクタ「ＣＮ１−２」のピン「Ａ１」を取得する（図１６（ｃ）を参照する。）。
そして、ステップＳ１５１０の判断処理においては、ステップＳ１５０８の処理で取得したコネクタ「ＣＮ１−２」のピン「Ａ１」と接続する部品があるか否かの判断を行うこととなる。
このステップＳ１５１０の判断処理において、他方の基板の設計データ中にピン１と接続する部品が存在しないと判断されると、接続情報の変更を行うことなく接続情報変更処理を終了する。

一方、ステップＳ１５１０の判断処理において、他方の基板の設計データ中にピン１と接続する部品が存在すると判断されると、当該部品を取得し（ステップＳ１５１２）、次いで、変更後ピンが基板間接続情報に存在するか否かの判断を行う（ステップＳ１５１４）。
具体的には、ステップＳ１５１０の判断処理において、基板Ｂの設計データ中にコネクタ「ＣＮ１−２」のピン「Ａ１」と接続する部品「ＩＣ１１」が存在すると判断されると（図１６（ｄ）を参照する。）、ステップＳ１５１２の処理で、この部品「ＩＣ１１」を記憶する。
その後、ステップＳ１５１４の処理で、コネクタ「ＣＮ１−１」のピン「Ａ３」の情報が、基板間接続情報内に存在するか否かの判断を行う。

ステップＳ１５１４の判断処理において、変更後ピンが基板間接続情報に存在しないと判断されると、接続情報の変更を行うことなく接続情報変更処理を終了する。
また、ステップＳ１５１４の判断処理において、変更後ピンが基板間接続情報に存在されると判断されると、接続情報変更部５８において、基板間接続情報から変更後ピンと接続されている他方の基板におけるピン（以下、「ピン２」と称する。）を取得し（ステップＳ１５１６）、ステップＳ１５１２の処理において取得した部品の接続先をピン１からピン２に変更する（ステップＳ１５１８）。
具体的には、ステップＳ１５１４の判断処理では、図１６（ｅ）に示すように、基板間接続情報にコネクタ「ＣＮ１−１」のピン「Ａ３」の情報があるか否かの判断を行うものである。

また、ステップＳ１５１６の処理では、基板間接続情報からコネクタ「ＣＮ１−１」のピン「Ａ３」と接続されている基板Ｂにおけるコネクタ「ＣＮ１−２」のピン「Ａ３」を取得する（図１６（ｆ）を参照する。）。
そして、ステップＳ１５１８の処理で、基板Ｂに設けられた部品「ＩＣ１１」の接続先をコネクタ「ＣＮ１−２」のピン「Ａ１」からピン「Ａ３」に変更する。
こうして、ステップＳ１５１６の処理において接続情報を変更した情報は、接続情報変更部５８から構成情報記憶部６６に出力されて記憶されるとともに、接続情報変更部５８から表示内容変更部６０にも出力されて、当該情報の内容に基づいて表示装置２０の表示画面に表示された表示内容を変更する（ステップＳ１５２０）。

具体的には、モデルデータ表示部２０ａにおいては、基板Ｂに設けられた部品「ＩＣ１１」の接続先がコネクタ「ＣＮ１−２」のピン「Ａ１」からピン「Ａ３」に変更される（図１６（ｇ）を参照する。）。
その後、表示装置２０の表示画面の表示が変更された後に、接続情報変更処理を終了する。
なお、こうした接続情報変更処理については、設計者がモデルデータなどを移動するなどして何らかの編集を行った場合に、処理が開始されるようにしてもよい。この場合には、ステップＳ１５０２の処理とステップＳ１５０４の処理との間に、変更前ピンと変更後ピンとを取得することができたか否かの判断処理を設け、取得することができた場合には、ステップＳ１５０４の処理に進み、取得することができなかった場合には、接続情報変更処理を終了するものとする。

ここで、複数の設計者による並行設計では、ある設計者が設計作業により変更した変更情報をリアルタイムに他の設計者が共有するものである。
以下の説明においては、図１７を参照しながら、こうした各設計者による変更情報を他の設計者の端末（基板などの編集がなされた端末以外のネットワークによって接続されたディスプレイを含む端末）へリアルタイムに反映する処理について説明する。
図１７には、複数の設計者による並行設計を行った際の、各設計者による変更情報を他の設計者の端末に反映する処理を説明する説明図が示されている。
こうした複数の設計者による並行設計では、まず、各設計者が基板データを編集するために、ネットワーク上に接続された磁気ディスクから基板データを呼び出し、その後、基板データは各端末のメモリー内に格納され、各設計者はメモリー内の基板データを編集することとなる。

そして、所定の端末において所定の設計者により複数の基板より構成される設計対象たるマルチボードに変更がなされると、当該所定の端末に設けられたメモリーが変更され、これを変更情報検知部５６が検知すると、変更情報を他の端末に反映させる変更情報反映処理が開始される。そして、この変更情報反映処理により、当該所定の設計者により変更された変更情報が他の設計者の端末へ出力され、他の設計者の端末ではリアルタイムに基板データが変更される。
なお、以下の説明においては、図１８のフローチャートを用いて変更情報反映処理の処理内容について説明するとともに、具体例として、設計者Ａ、Ｂ、Ｃによりマルチボード１００を並行設計する際に、設計者Ａが基板Ａに設けられた部品「ＩＣ１」を移動させた場合について説明する（図１７を参照する。）。

ここで、図１８のフローチャートには、この変更情報反映処理の詳細な処理内容が示されており、この変更情報反映処理においては、まず、変更情報検知部５６で検知した変更情報が磁気ディスクに出力され、当該変更情報に基づいて磁気ディスク内に格納された基板データが変更される（ステップＳ１８０２）。
次に、表示内容変更部６０が所定の端末以外の端末で、設計対象における変更された領域を表示している端末および当該領域内を編集している端末を検知する（ステップＳ１８０４）。
その後、表示内容変更部６０において検知された端末に対して変更情報が出力され（ステップＳ１８０６）、当該端末のメモリーに格納された基板データが変更される（ステップＳ１８０８）。
そして、表示内容変更部６０により、各端末（つまり、ステップＳ１８０４の処理で検知された端末である。）において、変更された基板データに基づいて表示内容を変更される（ステップＳ１８１０）。

具体的には、設計者Ａにより基板Ａに配置した部品「ＩＣ１」を配置位置ａに移動されると、設計者Ａの端末のメモリーに格納された基板Ａの基板データにおける部品「ＩＣ１」が配置位置ａに変更される。この端末のメモリーに格納された基板データが変更されると、変更情報検知部５６において、基板Ａに配置した部品「ＩＣ１」が配置位置ａに変更されたとの変更情報が検知されて、変更情報反映処理が開始される。
変更情報反映処理が開始されると、基板Ａに配置した部品「ＩＣ１」が配置位置ａに変更されたとの変更情報が変更情報検知部５６により磁気ディスクに出力され、磁気ディスク内の基板Ａの基板データ中で部品「ＩＣ１」が配置位置ａに変更される（ステップＳ１８０２の処理）。

次に、表示内容変更部６０において、設計者Ａの端末以外の端末で、基板Ａを表示している端末および基板Ａを編集している端末を検知する（ステップＳ１８０４の処理）。
その後、基板Ａを表示している端末である、設計者Ｂおよび設計者Ｃの各端末に対して変更情報が出力され（ステップＳ１８０６の処理）、設計者Ｂの端末のメモリーに格納された基板Ａの基板データを変更するとともに、設計者Ｃの端末のメモリーに格納された基板Ａの基板データを変更する（ステップＳ１８０８の処理）。
そして、設計者Ｂおよび設計者Ｃの端末において、変更された基板データに基づいて、基板Ａの表示内容を変更する（ステップＳ１８１０の処理）。

ここで、複数の基板より構成される設計対象たるマルチボードを複数の設計者で並行設計する際には、各設計者は設計対象のどのオブジェクトでも編集可能となっている。なお、オブジェクトとは、基板データ内の部品や部品間を接続した配線パターンなどである。
例えば、設計者Ａが基板Ａに配置された部品「ＩＣ１」を移動し、設計者Ｂが基板Ａに配置された部品「ＩＣ２」を移動し、設計者Ｃが基板Ｂに配置された部品「ＩＣ３」を移動するとき、設計者Ａと設計者Ｂとは、同一基板である基板Ａ上のオブジェクトを編集し、設計者Ｃは基板Ｂのオブジェクトを編集しており、全ての設計者が全ての基板に対して編集可能となっている（図１９を参照する。）。
このとき、マルチボード設計装置１０においては、所定の設計者が編集中のオブジェクトに対しては、他の設計者による編集を行うことができない排他制御がなされる。

以下、異なる設計者による同一オブジェクト編集時の排他制御について説明する。
設計者による基板データ中のオブジェクトの編集が開始されると、所定の設計者が所定の端末において所定のオブジェクトの編集を開始したという編集情報が変更情報検知部５６において検知されて、同一オブジェクト編集禁止処理が開始され、異なる設計者による同一オブジェクトの編集が不可能な状態とされる。
なお、以下の説明においては、図２０のフローチャートを用いて同一オブジェクト編集禁止処理の処理内容について説明するとともに、具体例として、設計者Ａ、Ｂ、Ｃによりマルチボード１００を並行設計する際に、設計者Ａが基板Ａに配置された部品「ＩＣ１」を編集する場合について説明する（図２１を参照する。）。

ここで、図２０のフローチャートには、この同一オブジェクト編集禁止処理の詳細な処理内容が示されており、この同一オブジェクト編集禁止処理においては、まず、検知された編集情報が磁気ディスクに出力されるとともに、当該磁気ディスクに格納された基板データにおいて編集情報を反映する（ステップＳ２００２）。
次に、表示内容変更部６０において、所定の端末以外の端末で、所定のオブジェクトを表示している端末を検知する（ステップＳ２００４）。
その後、表示内容変更部６０において検知された端末に対して、所定のオブジェクトの編集が開始されたとの編集情報が出力され（ステップＳ２００６）、当該端末において、排他制御部６４により所定のオブジェクトへの編集が不可能な状態とされるとともに、表示内容変更部６０により編集が開始された所定のオブジェクトに編集禁止マークが表示され、当該所定のオブジェクトが所定の設計者により編集中であることが表示画面に表示される（ステップＳ２００８）。

そして、所定の設計者による所定の端末における所定のオブジェクトへの編集が終了すると、所定の設計者による所定のオブジェクトの編集が終了したとの編集情報が変更情報検知部５６により検知されて（ステップＳ２０１０）、検知された編集情報が磁気ディスクに出力されるとともに、当該磁気ディスクに格納された基板データにおいて編集情報を反映する（ステップＳ２０１２）。
すると、表示内容変更部６０において、ステップＳ２００４の処理で検知した端末に対して、所定のオブジェクトの編集が終了したとの編集情報が出力され（ステップＳ２０１４）、ステップＳ２００４の処理で検知した端末において、排他制御部６４により編集が不可能となっていた所定のオブジェクトが編集可能とされるとともに、表示内容変更部６０により当該所定のオブジェクトに表示された編集禁止マークが削除され、当該所定のオブジェクトが所定の設計者により編集中であるとの表示画面における表示が削除される（ステップＳ２０１６）。

具体的には、設計者Ａにより基板Ａに配置された部品「ＩＣ１」の編集が開始されると、変更情報検知部５６において、基板Ａに配置された部品「ＩＣ１」の編集が開始されたとの編集情報が検知されて、同一オブジェクト編集禁止処理が開始される。
同一オブジェクト編集禁止処理が開始されると、基板Ａに配置した部品「ＩＣ１」の編集が開始されたとの編集情報が変更情報検知部５６により磁気ディスクに出力され、磁気ディスクに格納された基板Ａの基板データ中で部品「ＩＣ１」が編集処理中とされる（ステップＳ２００２の処理）。

次に、表示内容変更部６０において、設計者Ａの端末以外の端末で、部品「ＩＣ１」を表示している端末を検知する（ステップＳ２００４の処理）。
その後、部品「ＩＣ１」を表示している端末である、設計者Ｂおよび設計者Ｃの各端末に対して、設計者Ａによる部品「ＩＣ１」の編集が開始された編集情報が出力され（ステップＳ２００６の処理）、設計者Ｂの端末において、部品「ＩＣ１」の編集が不可能な状態とされるとともに、部品「ＩＣ１」に編集禁止マークが表示され、部品「ＩＣ１」が設計者Ａにより編集中であることが表示画面の右下に表示される。同様に、設計者Ｃの端末において、部品「ＩＣ１」の編集が不可能な状態とされるとともに、部品「ＩＣ１」に編集禁止マークが表示され、部品「ＩＣ１」が設計者Ａにより編集中であることが表示画面の右下に表示される（ステップＳ２００８の処理）。
これにより、部品「ＩＣ１」については、設計者Ａのみが編集可能となり、設計者Ｂおよび設計者Ｃは設計不可能となる。

その後、設計者Ａによる部品「ＩＣ１」への編集が終了すると、設計者Ａによる部品「ＩＣ１」の編集が終了したとの編集情報が変更情報検知部５６により検知され（ステップＳ２０１０の処理）、検知された編集情報が磁気ディスクに出力されるとともに、磁気ディスクに格納された基板Ａの基板データ中で部品「ＩＣ１」の編集処理が終了したとされる（ステップＳ２０１２の処理）。
すると、表示内容変更部６０において、設計者Ｂおよび設計者Ｃの端末に対して、設計者Ａによる部品「ＩＣ１」の編集が終了したとの編集情報が出力され（ステップＳ２０１４の処理）、設計者Ｂの端末において部品「ＩＣ１」の編集が可能な状態とされるとともに、部品「ＩＣ１」に対して表示された編集禁止マークが削除され、部品「ＩＣ１」が設計者Ａにより編集中であるとの表示が表示画面から削除される。同様に、設計者Ｃの端末において部品「ＩＣ１」の編集が可能な状態とされるとともに、部品「ＩＣ１」に対して表示された編集禁止マークが削除され、部品「ＩＣ１」が設計者Ａにより編集中であるとの表示が表示画面から削除される（ステップＳ２０１６）。

また、マルチボード設計装置１０においては、複数の設計者による複数の基板より構成される設計対象たるマルチボードの並行設計の際に、所定の設計者が編集可能な領域たる編集領域を指定し、指定した編集領域を当該所定の設計者のみが編集可能とする排他制御を行うことができる。
例えば、複数の基板よりなるマルチボード１００を設計者Ａ、Ｂ、Ｃにより並行設計する際に、設計者Ｂおよび設計者Ｃが各端末において編集領域を設定した場合には、設定した編集領域の内容に基づいて、各端末における表示内容が変更され（図２２を参照する。）、それぞれの設計者が編集可能な領域が設定される。

ここで、図２３を参照しながら、複数の基板よりなるマルチボード１００を設計者Ａ、Ｂ、Ｃにより並行設計する際に、設計者Ｂが端末において設計者Ｂのみが編集可能な領域を設定した場合について説明する。
設計者Ｂがポインティングデバイス２２により基板Ａ中の領域Ｂを指定すると（なお、こうした領域については、ポインティングデバイス２２により任意に形成するようにしてもよいし、予め決められた形状とするようにしてもよい。）、排他設定ウインドウ９２が表示される。そして、設計者Ｂがこの排他設定ウインドウ９２に表示された「排他設定」を選択すると、設計可能領域設定部６２により設計者Ｂのみが編集可能な領域として設定されて、領域Ｂが設計者Ｂにより排他設定されたこととなる。

設計者Ｂによる排他設定がなされると、変更情報検知部５６において、基板Ａの領域Ｂが設計者Ｂの編集可能な領域として設定されとの設定情報が検知され、検知された設定情報が磁気ディスクに出力されるとともに、当該磁気ディスクに格納された基板Ａの基板データに設定情報が反映される。
つまり、磁気ディスクに格納された基板Ａの基板データに、領域Ｂを設計者Ｂのみが編集可能な領域と設定される。
次に、表示内容変更部６０において、基板Ａが表示されている端末を検知し、検知した端末に対して、設定情報が出力される。
すると、設計者Ａの端末においては、基板Ａの領域Ｂにハッチングがされるとともに、領域Ｂ上に編集禁止マークが表示される。これにより、設計者Ａは基板Ａの領域Ｂの編集が不可能となる。また、設計者Ｂが基板Ａの領域Ｂを排他設定した旨のメッセージが表示画面中に表示される。

また、設計者Ｂの端末においては、基板Ａ上で指定した領域Ｂの外枠が太線で表示され、設計者Ｂが自身で設定した領域Ｂが識別し易く表示される。
さらに、設計者Ｃの端末においては、基板Ａの領域Ｂにハッチングがされるとともに、領域Ｂ上に編集禁止マークが表示される。これにより、設計者Ｃは基板Ａの領域Ｂの編集が不可能となる。また、設計者Ｂが基板Ａの領域Ｂを排他設定した旨のメッセージが表示画面中に表示される。
こうした設定を行った後に、各設計者が編集可能な領域で編集を行うこととなる。

その後、設計者Ｂによる編集が終了すると、設計者Ｂは領域Ｂを指定して排他設定ウインドウ９２を表示し、排他設定ウインドウ９２に表示された「排他解除」を選択する。これにより、領域Ｂの排他設定が解除される。
設計者Ｂの排他設定が解除されると、変更情報検知部５６において、基板Ａの領域Ｂの排他設定が解除されたとの解除情報が検知され、検知された解除情報が磁気ディスクに出力されるとともに、当該磁気ディスクに格納された基板Ａの基板データに解除情報が反映される。
つまり、磁気ディスクに格納された基板Ａの基板データに、領域Ｂを設計者Ｂのみが編集可能な領域とする設定を解除する。

そして、表示内容変更部６０において、基板Ａが表示されている端末を検知し、検知した端末に対して解除情報が出力される。
すると、設計者Ａの端末においては、基板Ａの領域Ｂになされたハッチングが削除されるとともに、領域Ｂ上に表示された編集禁止マークが削除される。これにより、設計者Ａは基板Ａ全体の編集が可能となる。また、表示画面中に表示されていた、設計者Ｂが基板Ａの領域Ｂを排他設定した旨のメッセージが削除される。
また、設計者Ｂの端末においては、基板Ａ上で指定した領域Ｂの外枠の太線が削除され、領域Ｂの表示が削除される。

さらに、設計者Ｃの端末においては、基板Ａの領域Ｂになされたハッチングが削除されるとともに、領域Ｂ上に表示された編集禁止マークが削除される。これにより、設計者Ａは基板Ａ全体の編集が可能となる。また、表示画面中に表示されていた、設計者Ｂが基板Ａの領域Ｂを排他設定した旨のメッセージが削除される。
なお、こうして排他設定された領域においては、排他設定した設計者以外の設計者による手動による編集は不可能であるが、上記したような接続情報変更処理により自動的に変更される対象が当該排他設定された領域に存在する場合には、接続情報変更処理による自動変更が有効となる。
また、例えば、設計対象が８層よりなる基板である場合には、１〜４層を設計者Ｂのみが編集可能とし、５〜８層を設計者Ｃのみが編集可能にするなど、層を指定することにより排他制御することも可能である。

以上において説明したように、本発明によるマルチボード設計装置１０は、複数の基板より構成されるマルチボードにおいて、設計者による編集がなされると、必要に応じて各基板間における接続関係が維持されるように、自動的に接続先が変更されるようにした。
また、本発明によるマルチボード設計装置１０は、複数の設計者により、複数の基板より構成されるマルチボードを並行設計する際に、各設計者が変更した変更情報がリアルタイム各設計者の端末に反映されるようにした。
さらに、本発明によるマルチボード設計装置１０は、所定の設計者が編集中の部品や所定の設計者が指定した領域について排他制御するようにした。

つまり、本発明によるマルチボード設計装置１０は、複数の設計者による並行設計の際に、各設計者が基板データを変更した情報が、他の設計者が表示もしくは編集している基板データにリアルタイムに反映されるとともに、接続先のピンが自動変更されて複数の基板データ間の接続関係が維持されるようになされている。
このため、本発明によるマルチボード設計装置１０によれば、各基板データおよび各設計者が編集しているデータに複数の設計者が変更した内容がリアルタイムに反映されて、各設計者が編集しているデータの同期をとりながら複数の設計者で並行設計することが可能となる。

また、本発明によるマルチボード設計装置１０によれば、複数の基板により構成されるマルチボードにおいて、電気的に接続された各基板データにおいて常に接続関係を維持しながら設計を行うことが可能となる。
さらに、電気的に接続された複数の基板を複数の設計者で並行設計した場合にも、各設計者が設計したデータを常に同期するようになるので、より効率的に電気設計を行うことができる。

なお、上記した実施の形態は、以下の（１）乃至（１０）に示すように変形することができるものである。

（１）上記した実施の形態においては、設計対象として複数の基板がコネクタにより接続された構成のマルチボード１００の場合について説明したが、設計対象としては、ケーブルで接続されたプリント基板や、ＰｏｎＰ（Ｐａｃｋａｇｅ ｏｎ Ｐａｃｋａｇｅ）など、実装方法に依存しない複数基板より構成されるものとしてもよい。
このため、階層構造を構成する要素は、プリント基板という要素だけではなく半導体パッケージ、ＩＣチップ、インターポーザ基板あるいは、多層基板の層構造など任意の要素で階層構造を構成し、部品などの配置および配線設計をすることが可能となっている。
具体的には、基板Ａと基板Ｂ、基板Ｃとケーブルで接続された設計対象では、図２４（ａ）に示すように、構成情報表示部２０ｂには、基板Ａの下位階層に基板Ｂおよび基板Ｃが構成された階層構造が表示されている。
このように、ケーブル接続した複数の基板について配置、配線などの設計（編集）が可能となっている。

また、図２４（ｂ）に示すような構成の設計対象では、構成情報表示部２０ｂには、基板Ａの下位階層にインターポーザ基板を含む下パッケージが構成され、下パッケージの下位階層にＩＣチップと上パッケージとが構成された階層構造が表示されている。
このように、プリント基板、半導体パッケージ、ＩＣチップ（半導体）を統合しＴＳＶ（Ｔｈｒｏｕｇｈ Ｓｉｌｉｃｏｎ Ｖｉａ）を用いた配線、配置などの設計が可能となっている。なお、図２４（ｂ）に示す設計対象では、ＩＣチップからＴＳＶを経由して基板Ａ上の部品に配線されている構成が示されている。

さらに、図２４（ｃ）に示すような構成の設計対象では、構成情報表示部２０ｂには、基板Ａの１〜４層と、５〜８層とを分割した構成で階層構造が表示されている。
このように、１〜４層と５〜８層とを別々に配置や配線などの設計を行い、その後、１〜８層を張り合わせて１枚の基板を設計する。
即ち、マルチボード設計装置１０においては、設計対象となるマルチボードの実装方法（ＰｏｎＰ、ケーブル接続プリント基板など）や構成要素（ＩＣチップ、半導体パッケージ、プリント基板）に依存することなく設計可能となっている。

（２）上記した実施の形態においては、変更情報反映処理において、ステップＳ１８１０の処理では、単に、他の設計者が変更した内容に表示内容を変更するようにしたが、このとき、他の設計者が変更した箇所については、表示内容を変更する際に、例えば、所定の色で表示したり、旗マークなどの所定のマークを付すようにしてもよい。さらに、表示内容の変更点について説明するメッセージを表示するようにしてもよい。
具体的には、設計者Ａが基板Ａに配置された部品「ＩＣ１」を、基板Ｂに移動した場合（図２５を参照する。）、設計者Ａが部品「ＩＣ１」を移動すると、他の設計者の端末では移動した部品「ＩＣ１」に旗マークが表示される。
設計者Ｂおよび設計者Ｃの端末の表示画面上に表示される全体表示画面では、部品「ＩＣ１」に旗マークが表示される。

また、設計者Ｂの表示画面では設計中の基板Ｂ上の部品「ＩＣ１」にも旗マークが表示される。一方、基板Ａを設計している設計者Ｃの表示画面では基板Ｂに移動した部品「ＩＣ１」が基板Ａ上から削除される。
また、設計者Ｂおよび設計者Ｃの端末の表示画面の下方側には、設計者Ａが基板Ａの部品「ＩＣ１」を基板Ｂに移動した旨のメッセージが表示される。
なお、設計者Ａが基板Ａに配置された部品「ＩＣ１」を、基板Ｂに移動した場合には、部品「ＩＣ１」と部品「ＩＣ３」との接続情報も、基板Ａと基板Ｂとのコネクタを経由して接続されていたものが、基板Ｂ内で部品「ＩＣ１」と部品「ＩＣ３」とが直接接続された接続情報に変更されている。

（３）上記した実施の形態においては、排他設定において、所定の設計者が、当該所定の設計者のみが設計を行う領域を設定するようにしたが、これに限られるものではないことは勿論であり、所定の設計者が、各設計者それぞれが設計を行う領域を設定し、各設計者は当該所定の設計者が設定した領域のみで編集作業を行うことができるようにしてもよい。

（４）上記した実施の形態においては、編集禁止とした部品や領域に対して編集禁止マークを表示するようにしたが、これに限られるものではないことは勿論であり、編集禁止マークに加えて、編集禁止領域の表示色を変更するようしたり、編集できない設計者が編集禁止領域内を編集しようとした際には、警告表示を行うようにしてもよい。

（５）上記した実施の形態においては、排他設定において、基板の一部の領域を指定するようにしたが、これに限られるものではないことは勿論であり、排他設定において基板全体を指定するようにしてもよいし（図２６を参照する。）、基板の一部の領域と基板全体とを混在して指定するようにしてもよい（図１１を参照する。）。

具体的には、排他設定において基板全体を設定する場合には、例えば、図２６に示すように、複数の基板よりなるマルチボード１００を設計者Ａ、Ｂ、Ｃにより並行設計する際に、設計者Ａが基板Ａを排他設定し、設計者Ｂが基板Ｂを排他設定する場合には、まず、設計者Ａが基板Ａを指定して、排他設定ウインドウ９２を表示させ、排他設定ウインドウ９２において「排他設定」を選択する。これにより、設計者Ａのみが基板Ａを編集可能となる。また、設計者Ｂが基板Ｂを指定して、排他設定ウインドウ９２を表示させ、排他設定ウインドウ９２において「排他設定」を選択することにより、設計可能領域設定部６２により設計者Ｂのみが編集可能な領域として基板Ｂが設定され、設計者Ｂのみが基板Ｂを編集可能となる。
すると、設計者Ａの端末においては、マルチボード１００が表示された全体図において、基板Ｂにハッチングがなされるとともに、基板Ｂ上に編集禁止マークが表示される。

また、設計者Ｂの端末においては、マルチボード１００が表示された全体図において、基板Ａにハッチングがなされるとともに、基板Ａ上に編集禁止マークが表示される。
さらに、設計者Ｃの端末においては、マルチボード１００が表示画面に表示されているため、全体図は表示されておらず、基板Ａおよび基板Ｂにハッチングがなされるとともに、基板Ａおよび基板Ｂ上に編集禁止マークが表示される。
これにより、設計者Ａは基板Ｂについて編集することが不可能となるとともに、基板Ａについては設計者Ａのみが編集可能となり、設計者Ｂは基板Ａについて編集することが不可能となるとともに、基板Ｂについては設計者Ｂのみが編集可能となり、設計者Ｃは基板Ａおよび基板Ｂについて編集することが不可能となる。

また、排他設定において、一人の設計者が複数の基板の領域を設定する、あるいは、基板の一部の領域と基板全体とが混在して設定する場合には、例えば、図１１に示すように、複数の基板よりなるマルチボード１００を設計者Ａ、Ｂ、Ｃにより並行設計する際に、設計者Ａが基板Ａの領域Ａ１、領域Ａ２および基板Ｂの領域Ｂ１について排他設定し、設計者Ｂが基板Ａの領域Ａ３、領域Ａ４および基板Ｂの領域Ｂ２について排他設定し、設計者Ｃが基板Ｃおよび基板Ｄを排他設定する場合には、まず、設計者Ａが基板Ａの領域Ａ１、領域Ａ２および基板Ｂの領域Ｂを指定して、排他設定ウインドウ９２を表示させ、排他設定ウインドウ９２において「排他設定」を選択する。これにより、設計可能領域設定部６２によって、設計者Ａのみが編集可能な領域として基板Ａの領域Ａ１、領域Ａ２および基板Ｂの領域Ｂが設定され、設計者Ａのみが基板Ａの領域Ａ１、領域Ａ２および基板Ｂの領域Ｂを編集可能となる。

また、設計者Ｂが基板Ｂの領域Ａ３、領域Ａ４および基板Ｂの領域Ｂ２を指定して、排他設定ウインドウ９２を表示させ、排他設定ウインドウ９２において「排他設定」を選択する。これにより、設計可能領域設定部６２によって、設計者Ｂのみが編集可能な領域として基板Ａの領域Ａ３、領域Ａ４および基板Ｂの領域Ｂ２が設定され、設計者Ｂのみが基板Ａの領域Ａ３、領域Ａ４および基板Ｂの領域Ｂ２を編集可能となる。
さらに、設計者Ｃが基板Ｃおよび基板Ｄを指定して、排他設定ウインドウ９２を表示させ、排他設定ウインドウ９２において「排他設定」を選択する。これにより、設計可能領域設定部６２によって、設計者Ａのみが編集可能な領域として基板Ｃおよび基板Ｄが設定され、設計者Ｃのみが基板Ｃおよび基板Ｄを編集可能となる。
すると、設計者Ａの端末においては、基板Ａの領域Ａ３、領域Ａ４、基板Ｂの領域Ｂ２、基板Ｃおよび基板Ｄにハッチングがなされるとともに、基板Ａの領域Ａ３、領域Ａ４、基板Ｂの領域Ｂ２、基板Ｃおよび基板Ｄ上に編集禁止マークが表示される。

また、設計者Ｂの端末においては、基板Ａの領域Ａ１、領域Ａ２、基板Ｂの領域Ｂ１、基板Ｃおよび基板Ｄにハッチングがなされるとともに、基板Ａの領域Ａ１、領域Ａ２、基板Ｂの領域Ｂ１、基板Ｃおよび基板Ｄ上に編集禁止マークが表示される。
さらに、設計者Ｃの端末においては、基板Ａの領域Ａ１、領域Ａ２、領域Ａ３、領域Ａ４および基板Ｂの領域Ｂ１、領域Ｂ２にハッチングがなされるとともに、基板Ａの領域Ａ１、領域Ａ２、領域Ａ３、領域Ａ４および基板Ｂの領域Ｂ１、領域Ｂ２上に編集禁止マークが表示される。

これにより、設計者Ａは、基板Ａの領域Ａ３、領域Ａ４、基板Ｂの領域Ｂ２、基板Ｃおよび基板Ｄについて編集が不可能になり、基板Ａの領域Ａ１、領域Ａ２および基板Ｂの領域Ｂ１のみを編集することが可能となる。
また、設計者Ｂは、基板Ａの領域Ａ１、領域Ａ２、基板Ｂの領域Ｂ１、基板Ｃおよび基板Ｄについて編集が不可能になるとともに、基板Ａの領域Ａ３、領域Ａ４および基板Ｂの領域Ｂ２のみを編集することが可能となる。
さらに、設計者Ｃは、基板Ａの領域Ａ１、領域Ａ２、領域Ａ３、領域Ａ４および基板Ｂの領域Ｂ１、領域Ｂ２について編集が不可能になるとともに、基板Ｃおよび基板Ｄのみを編集することが可能となる。

なお、排他設定において基板の一部の領域と基板全体とが混在して設定する場合には、設計者Ａが基板Ａの領域Ａ１と基板Ｃとを指定するなど、一人の設計者が領域と基板とを混在して排他設定することも可能である。
また、上記した、排他設定時に基板全体を設定したり、基板の一部の領域と基板全体とが混在して設定したりする場合は、実施の形態に記載した排他設定において基板の一部の領域を設定する場合と同様の工程により排他設定が実現される。

また、こうした（５）に示す変形例は、（１）に記載の変形例と組み合わせると、マルチボードの構成要素（プリント基板、半導体パッケージ、ＩＣチップなど）や当該構成要素上の領域を指定することにより、他の設計者が指定した領域を編集不可能とする排他制御を行うことができるものである。

（６）上記した実施の形態における構成情報の表示においては、設計者が基板間の接続関係を瞬時に確認できるように、マルチボードを構成する各基板間の接続関係を示す階層構造を用いて簡易的に表示するようにしてもよい（図７（ｂ）を参照する。）。
具体的には、基板Ａと基板Ｂ、基板Ａと基板Ｃ、基板Ｃと基板Ｄを、基板間接続情報によって電気的に接続した場合には、接続した各基板間を図７（ｂ）の基板間関連付け表示に示す電気的接続線で接続し、基板間関連付け情報と併せて基板間関連付け表示として表示する。図７（ｂ）の基板間関連付け表示を表示することにより、設計者は基板Ａと基板Ｂ、基板Ａと基板Ｃ、基板Ｃと基板Ｄが電気的に接続されていることが瞬時に確認できる。
また、基板Ｂと基板Ｃ、ならびに、基板Ｂと基板Ｄは電気的に接続されていないことも瞬時に確認できる。
さらに、設計者によって表示された基板間関連付け表示の中から所定の基板が選択されたとき、選択された基板と電気的な接続関係を持つ基板を本装置がハイライト表示するようにしてもよい。

（７）上記した実施の形態において、図７（ｂ）に示す３次元形状で表示された設計データ（つまり、モデルデータである。）上のオブジェクトが設計者によって選択されたときに、基板間接続情報から電気的な接続関係を持つ基板間関連付け表示の基板をハイライト表示もしくは色を変えるなどしてもよい。
これにより、設計者がオブジェクトを選択した際に、設計に影響する基板を瞬時に把握することができる。

（８）上記した実施の形態においては、編集が禁止された基板および基板上の領域を設計者が選択した際に、その基板および基板上の領域を編集可能な設計者の連絡先（例えば、設計者の氏名、設計者の所属部署、設計者の内線番号など）を表示するようにしてもよい。
なお、この場合には、設計者が排他設定時に表示する設計者の連絡先を登録しておく必要がある。

（９）上記した実施の形態においては、複数の基板を含むマルチボードを設計するためのマルチボード設計をする際に、複数の基板のうちの１つの基板に対する編集要求（編集要求とは、基板に配置された部品の電気的な接続先を変更する、部品を移動する、部品を削除する、部品を追加するなど設計者による操作をさすものである。）を検知する編集要求検知手段と、当該編集要求に係る編集により上記マルチボードの全体における電気的な接続関係が変更を受ける場合に、上記編集要求検知手段による検知に応じて、当該変更を打ち消すように上記複数の基板のうち他の基板の設計データを変更する変更手段とを備えるようにしてもよい。

（１０）上記した実施の形態ならびに上記した（１）乃至（９）に示す変形例は、適宜に組み合わせるようにしてもよい。

本発明は、複数の基板から構成される設計対象物を設計する際に用いて好適である。

１０ マルチボード設計装置
１２ ＣＰＵ
１４ バス
１６ 記憶装置
１８ 出力装置
２０ 表示装置
２２ ポインティングデバイス
２４ 文字入力デバイス
２６ Ｉ／Ｏ
２８ 外部記憶装置
３０ 記録媒体
３２ リードライト装置
５０ 基板間関連付け情報作成部
５２ 基板間接続情報設定部
５４ 構成情報設定部
５６ 変更情報検知部
５８ 接続情報変更部
６０ 表示内容変更部
６２ 設計可能領域設定部
６４ 排他制御部
６６ 構成情報記憶部
１００ マルチボード

Claims (11)

1. 複数の部品を含む電気回路が構成されるように複数の基板が電気的に接続されたマルチボードを設計するマルチボード設計装置において、
   前記複数の基板のうち第１の基板の設計の変更がなされた場合に、前記変更の前における前記複数の部品の電気的な接続関係が維持されるように、前記複数の基板のうち前記第１の基板にコネクタを介して接続された第２の基板の設計を変更する変更手段を有し、
   前記第１の基板の設計の変更は、前記第１の基板に搭載された部品と前記コネクタとの接続の変更を含み、
   前記第１の基板は、第１のピンおよび第２のピンを有し、前記第２の基板は、第３のピンおよび第４のピンを有し、
   前記変更手段は、前記第１のピンに前記第３のピンが接続され、前記第２のピンに前記第４のピンが接続された状態で前記第１の基板において前記第１のピンに接続されている第１の信号線が前記第１のピンから切り離されて前記第２のピンに接続された場合に、前記第２の基板において前記第３のピンに接続されている第２の信号線を前記第３のピンから切り離して前記第４のピンに接続する
   ことを特徴とするマルチボード設計装置。
2. 請求項１に記載のマルチボード設計装置において、さらに、
   前記第１の基板に配置された部品を前記第２の基板に移動することを要求する編集要求を検知する部品移動検知手段と、
   前記部品移動検知手段による検知に基づいて、前記編集要求に応答した編集の前後において前記複数の部品の電気的な接続関係が維持されるように前記第１の基板と前記第２の基板との接続関係を変更する基板接続変更手段と
   を有することを特徴とするマルチボード設計装置。
3. 請求項１に記載のマルチボード設計装置において、
   前記コネクタは、前記第１の基板に設けられた第１のコネクタと、前記第２の基板に設けられた第２のコネクタとを含み、前記第１の基板と前記第２の基板とが前記第１のコネクタと前記第２のコネクタとを介して接続され、
   前記第１のコネクタは複数の第１のピンを有し、前記第２のコネクタは複数の第２のピンを有し、
   前記マルチボード設計装置は、自動接続要求に応じて、前記複数の第１のピンと前記複数の第２のピンとの間の接続情報として、同一のピン名称を有する第１のピンと第２のピンとを電気的に接続する接続情報を発生する手段をさらに有する
   ことを特徴とするマルチボード設計装置。
4. 請求項１に記載のマルチボード設計装置において、
   ネットワークによって接続された複数のディスプレイを含む端末を備え、所定の端末において前記マルチボードを構成する任意の基板における編集がなされると、前記所定の端末以外の端末を検知する端末検知手段と、
   前記端末検知手段により検知した前記所定の端末以外の端末の表示内容を変更する表示内容変更手段と
   を有し、
   複数の設計者がそれぞれの端末を利用し、並行して前記マルチボードの設計を行う
   ことを特徴とするマルチボード設計装置。
5. 請求項１に記載のマルチボード設計装置において、
   前記マルチボードを構成する各基板間の電気的な接続関係を階層構造を用いて表示する接続関係表示手段
   を有することを特徴とするマルチボード設計装置。
6. 請求項１に記載のマルチボード設計装置において、
   前記マルチボードを構成する任意の基板または任意の基板上の任意の領域を少なくとも１つ指定する基板領域指定手段と、
   前記基板領域指定手段により指定された基板または領域を所定の設計者のみが編集することが可能となるように、前記所定の設計者以外の設計者による該基板または該領域における編集を禁止する基板領域制御手段と
   を有することを特徴とするマルチボード設計装置。
7. 請求項６に記載のマルチボード設計装置において、
   前記基板領域制御手段により前記所定の設計者以外の設計者による編集を禁止した基板もしくは領域を設計者が選択すると、前記所定の設計者の情報を表示する設計者情報表示手段
   を有することを特徴とするマルチボード設計装置。
8. 請求項１に記載のマルチボード設計装置において、
   前記マルチボードの任意の基板において、所定の設計者により該任意の基板内のオブジェクトの編集が開始された編集情報を検知するオブジェクト編集検知手段と、
   前記オブジェクト編集検知手段により前記編集情報を検知すると、前記所定の設計者のみが該オブジェクトを編集することが可能となるように、前記所定の設計者以外の設計者による該オブジェクトの編集を禁止するオブジェクト編集制御手段と
   を有することを特徴とするマルチボード設計装置。
9. 変更手段を備えたマルチボード設計装置によって、複数の部品を含む電気回路が構成されるように複数の基板が電気的に接続されたマルチボードを設計するマルチボード設計方法において、
   前記複数の基板のうち第１の基板の設計の変更がなされた場合に、前記変更手段により、前記変更の前における前記複数の部品の電気的な接続関係が維持されるように、前記複数の基板のうち前記第１の基板にコネクタを介して接続された第２の基板の設計を変更する変更工程を有し、
   前記第１の基板の設計の変更は、前記第１の基板に搭載された部品と前記コネクタとの接続の変更を含み、
   前記第１の基板は、第１のピンおよび第２のピンを有し、前記第２の基板は、第３のピンおよび第４のピンを有し、
   前記変更工程では、前記第１のピンに前記第３のピンが接続され、前記第２のピンに前記第４のピンが接続された状態で前記第１の基板において前記第１のピンに接続されている第１の信号線が前記第１のピンから切り離されて前記第２のピンに接続された場合に、前記第２の基板において前記第３のピンに接続されている第２の信号線を前記第３のピンから切り離して前記第４のピンに接続する
   ことを特徴とするマルチボード設計方法。
10. 請求項１、２、３、４、５、６、７または８のいずれか１項に記載のマルチボード設計装置としてコンピューターを機能させるためのプログラム。
11. 請求項１０に記載のプログラムを記録したコンピューター読み取り可能な記録媒体。