JPH0327474A - 半導体集積回路用ネットリストの修正方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体集積回路用ネットリストの修正方法、特
に１つのブロック内の構成要素を別なブ１ つ ロック内に移動するようなネットリストの修正をコンピ
ュータを用いて自動的に行うことのできる修正方法に関
する。

〔従来の技術〕

半導体集積回路の設計では、まず論理設計が行われ、設
計された論理回路についての論理シミュレーションが行
われ、続いて具体的なレイアウト設計がなされることに
なる。ここで、論理設計時においても、レイアウト設計
時においても、半導体集積回路の各構成要素（たとえば
、ＡＮＤ回路、ＮＯＲ回路などの論理素子）についての
情報は、階層構造をもったブロックごとに分類されたネ
ットリストとして表現される。通常は論理設計時に作成
したネットリストは、そのままレイアウト設計時にも流
用されることになる。

〔発明が解決しようとする課題〕

しかしながら、論理設計時のネットリストをレイアウト
設計時に全くそのままの形で流用できる例は少なく、通
常は多少の修正が必要になる。

般に、１つのブロック内の構威要素を別なプロック内に
移動するような修正が必要になる。ネットリストが図形
的なデータとして与えられている場合には、このような
修正は比較的簡単に行えるが、文字データとして与えら
れている場合には、この修正は非常に困難であり、誤り
が発生しやすい作業となる。

そこで本発明は、１つのブロック内の構成要素を別なブ
ロック内に移動するようなネットリストの修正をコンピ
ュータを用いて自動的に行うことのできる半導体集積回
路用ネットリストの修正方法を提供することを目的とす
る。

〔課題を解決するための手段〕

本発明は、半導体集積回路の各構成要素を階層構造をも
ったブロックに分類し、各ブロックごとにブロック内の
接続関係を示すブロックデータを定義することにより構
成されるネットリストを、修正する方法において、 移動対象と、この移動対象の所属する移動元ブロックと
、この移動対象を移動すべき移動先ブロックと、を特定
する移動命令を入力する段階と、３ ４ 移動元ブロックのブロックデータから移動対象に関連し
たデータを抽出する段階と、 この抽出データに対する移動処理を行った場合に、新端
子を設定する必要の有無を判定する段階と、 新端子設定が不要な場合に、抽出データに対応する箇所
を、上位階層のブロックデータに基づいて移動先ブロッ
クのブロックデータ内にみつけ、移動元ブロックのブロ
ックデータから抽出データを削除するとともに、移動先
ブロックのブロックデータ内の対応箇所に、抽出データ
に対応するデータを付加する段階と、 新端子設定が必要な場合に、移動元ブロックおよび移動
先ブロックのブロックデータに新端子データを付加する
とともに、上位階層のブロックデータに新端子間を接続
するデータを付加する段階と、 を行うようにしたものである。

〔作　用〕

この方法によれば、まず移動元ブロックから移動対象に
関連したデータが抽出される。この抽出データすべてに
対して移動処理がなされることになるが、この移動処理
は基本的には、移動元ブロックからの当該データの削除
と、移動先ブロックへの当該データに対応するデータの
付加と、いう２つの処理からなる。移動先ブロック内で
のデータ付加箇所は、上位階層のブロックデータを参照
して決めることができる。また、移動処理を行うにあた
って、新端子を設定する必要がある場合には、移動元お
よび移動先の双方のブロックに新端子が設定され、更に
上位階層のブロックデータにも、この新端子に関する情
報が付加される。このような処理が自動化されることに
より、オペレータは移動元ブロックと、移動先ブロック
と、移動対象と、を入力するだけの作業を行えばよい。

〔実施例〕

以下本発明を図示する一実施例に基づいて詳述する。第
１図は本発明の一実施例に係る半導体集積回路用ネット
リストの修正方法の手順を示す流れ図である。この手順
についての説明を行う前に、５ 半導体集積回路の設計プロセスの概略を第２図の工程図
に沿って簡単に説明しておく。はじめに、プロセスＰ１
において、システム設計がなされる。

これはシステム全体の概括的な設計である。続くプロセ
スＰ２において論理設計がなされる。すなわち、論理回
路レベルで集積回路の設計がなされることになる。前述
のように、このとき、各論理回路素子の接続関係を示す
ために、階層構造をもったネットリストが作成される。

このネットリストの階層構造の一例を第３図に示す。こ
こで、Ａ．Ｂ，　　Ｃは個々の論理素子を示す。このよ
うに、各論理素子は５つのブロックに分類されており、
さらに、この５つのブロックを統括するためにトップと
呼ばれる最上泣ブロックが設けられている。

このように、この例では、Ａ，Ｂ，Ｃで示す個々の論理
素子レベルの第１階層ブロックと、ブロック１〜５で示
す中間レベルの第２階層ブロックと、トップと記した最
高位レベルの第３階層ブロックと、の３つの階層レベル
が設けられている。複雑な集積回路では、更に階層数が
多くなる。

続いて、この設計された論理回路についての論理シミュ
レーションがプロセスＰ３において実行される。シミュ
レーションの結果、不都合があれば論理設計に修正を加
えることになる。論理シミュレーションがパスすると、
プロセスＰ４で具体的なレイアウト設計が行われる。す
なわち、半導体ウエハを加工するためのマスクパターン
のレイアウトが決められる。このとき、前述のように、
プロセスＰ２の論理設計で作成したネットリストを流用
することになるが、一部修正を加える必要が生じる。た
とえば、プロセスＰ２の論理設計におけるネットリスト
は第３図に示すようなものであったが、プロセスＰ４の
レイアウト設計におけるネットリストは第４図に示すよ
うなものにする必要が生じる。すなわち、論理設計時に
はブロック２に所属していた論理素子Ａを、レイアウト
設計時にはブロック１に所属させる必要が生じている。

このような、ブロック間における論理素子移動は、論理
素子を実際に半導体ウエハ面上にレイアウトする場合の
レイアウト効率の向上などの要７ ８ 求から必要になる。たとえば、第５図に示すように、論
理設計時のブロックは破線で示すような分類でよかった
が、実際のレイアウトを考えると配線が非常に長くなる
などの弊害が生じ、実線で示すような分類にした方が効
率的であるというような事態が生じるのである。この場
合、第３図に示すようなネットリストを流用するために
、ブロック２に所属する論理素子Ａをブロック１に移動
させるような修正が必要になる。本発明による方法では
、移動元となるブロック２、移動先となるブロック１、
そして移動対象となる論理素子Ａ１を特定する人力を行
うだけで、ネットリストの自動修正が行われる。

以下、この自動修正の手順を具体例に基づいて説明する
。ここでは説明の便宜上、第６図に示すような３層から
なる論理回路についての修正手順を説明する。最上位の
階層にはブロックＴＯＰが形成され、中間位の階層には
ブロックＢｌ，Ｂ２が形成され、最下位の階層にはブロ
ックＸ１〜Ｘ４が形成されている。ブロックＸ１〜Ｘ４
は実際にはＮＡＮＤ回路、インバータ回路などの論理素
子である。ブロックＢ１内にはＸ１〜Ｘ４の４つの論理
素子が所属しており、ブロックＢ２内にはＸ１〜Ｘ３の
３つの論理素子が所属している。各論理素子内の符号Ａ
，　Ｂ，　　Ｃ，　　Ｉ，　Ｏなどは、この論理素子の
端子名を示す。また、ブロックＢｌ内のＮ１〜Ｎ６およ
びブロックＢ２内のＮ１〜Ｎ７は、各端子間のノードを
示すものであり、各ブロックの輪郭線上に記された．Ｎ
１、．Ｎ２といった符号は、ブロックの端子名を示す。

更に、両ブロック間の接続線にも、Ｎｌ，Ｎ２といった
ノード名が付されている。

このような論理回路についてのネットリストは、第７図
に示すようなものになる。ここで、Ｂｌ，Ｂ２はそれぞ
れブロックＢｌ，Ｂ２内の接続関係を示すブロックデー
タであり、ＴＯＰはブロックＴＯＰ内の接続関係、すな
わちブロックＢｌ，Ｂ２相互間の接続関係を示すブロッ
クデータてある。

いずれのブロックデータも、見出しとしてＮｌ−Ｎ２−
などのノード名が先行し、その後にこのノ９ ードに接続されている端子名が後続する。端子名にはそ
の前に記号「，」を付して示す。たとえば、符号“Ｎ１
″はノードを示すものであるが、符号．Ｎ１”は端子を
示すものである。また、端子名の区切りには記号「，」
を用いており、１つのノードに関するデータの最後には
記号「；」を用いている。以上の規則を理解すれば、第
７図のブロックデータが第６図の論理回路を表現してい
ることがわかるであろう。たとえば、ＴＯＰの「Ｎ１−
」の欄のｒＢ１　　．Ｎ１，Ｂ２　．Ｎ５Ｊなるデータ
は、ブロックＴＯＰに所属するノードＮ１には、ブロッ
クＢ１の端子．Ｎ１と、ブロックＢ２の端子．Ｎ５と、
が接続されていることを示している。また、Ｂ１のｒＮ
ｌ日」の欄のｒ．Ｎ１，Ｘｉ　　．Ａ，Ｘ４　　．１１
　；Ｊなるデータは、ブロックＢ１に所属するノードＮ
１には、端子．Ｎ１と、ブロックＸ１の端子．Ａと、ブ
ロックＸ４の端子．１１と、が接続されていることを示
している。

さて、いま論理設計において第６図に示すような回路に
ついてのネットリストが作成されていたが、レイアウト
設計では、ブロックＢ１に所属する論理素子Ｘ１を、ブ
ロックＢ２に移動する必要が生じたものとする。この結
果、第６図の回路図は第８図の回路図のように修正され
ねばならず、第７図のネットリストは第９図のネットリ
ストのように修正されねばならない。以下に説明する手
順に従えば、第７図のネットリストを第９図のネットリ
ストに自動的に修正することが可能である。

それでは第１図の流れ図に沿ってこの手順を説明する。

まず、ステップＳ１において移動命令の入力を行う。コ
ンピュータには第７図に示すネットリストがデータとし
て与えられているが、オペレータは更に移動命令として
、移動元ブロック名、移動先ブロック名、移動対象、の
３つを特定する入力をコンピュータに与えるのである。

この例の場合、移動元ブロック名としてブロックＢ１、
移動先ブロック名としてブロックＢ２、移動対象として
ブロック（論理素子）ＸＩが入力される。

続くステップＳ２では、移動元ブロックのブロックデー
タから、移動対象に関連したデータが抽１１ １２ 出される。すなわち、第７図に示す移動元ブロックＢ１
のブロックデータから、移動対象Ｘ１に関連したデータ
が抽出される。具体的には、Ｂ１のノードＮ１の欄から
ｒＸ１　　．ＡＪなるデータが、ノードＮ２の欄からｒ
Ｘ１　　．ＢＪなるデータが、ノードＮ３の欄からｒＸ
１　　．ＣＪなるデータが、抽出の対象となる。ここで
は、この３つのデータを順に１つずつ抽出することにす
る。はじめに、Ｂ１のノードＮ１の欄からｒＸ１　　．
’ＡＪなるデータが抽出されたものとしよう。

続くステップＳ３では、この抽出データに対する移動処
理を行った場合に、新端子を設定する必要があるか否か
が判断される。新端子設定の必要性の有無の判断は、次
のようにして行うことができる。すなわち、当該抽出デ
ータを削除した場合に、当該ノード欄に端子が２個以上
残る場合には新端子設定の必要はないが、端子が２個以
上残らない場合には新端子設定の必要が生じる。いまの
例の場合、Ｂ１のノードＮ１の欄からｒＸ１　　．ＡＪ
なるデータを削除したとしても、まだｒ．ＮＩＪやｒＸ
４．ＩＩＪなるデータが残る。すなわちノードＮ１欄に
は、２個の端子が残るので、新端子設定の必要はない。

そこで、ステップＳ４へと進むことになる。

ステップＳ４では、上位階層データに基づいて、移動先
ブロックの対応箇所の判別が行われる。すなわち、抽出
データｒＸ１　　．ＡＪに対応する箇所が、移動先ブロ
ックＢ２内に見付けられることになる。これは、具体的
には次のようにして行われる。すなわち、まず、抽出デ
ータｒＸ１　　．ＡＪが記されているノード欄に記され
ているブロックの端子をみつける。この場合、端子．Ｎ
１である。

そこで、上位階層であるＴＯＰ内のブロックデータから
、移動元のブロックＢ１の端子．Ｎ１が記されているノ
ード欄を探し、その欄で移動先のブロックＢ２について
の端子名を確認する。この例テハ、ＴＯＰのノードＮｌ
（７）欄に、ｒＸ１　　．ＮＩＪが探し出され、この欄
のｒＸ２　．Ｎ５Ｊなるデータから端子．Ｎ５が確認さ
れる。そこで、今度は移動先のブロックＢ２についての
ブロックデータから、端子．Ｎ５が記されたノードを探
す。結局、Ｂ２のノードＮ５の欄に、ｒ　．Ｎ５Ｊが探
し出される。しがたって、対応箇所はＢ２のノードＮ５
の欄ということになる。

続くステップＳ５では、移動元から抽出データｒＸ１　
　．ＡＪが削除され、移動先の対応箇所にこれに対応し
たデータｒＸ４　．ＡＪが付加される。

ここで、削除されたデータの「Ｘ１」が、付加されたデ
ータでは「Ｘ４」に修正されているが、これは移動先の
ブロック２内での次のブロック名（ブロック２内には既
にＸ１〜Ｘ３の３つのブロックが設けられているので、
次のブロック名はＸ４になる）に修正したものである。

かくして、第７図の８１のノードＮ１欄から、データｒ
Ｘ１．ＡＪが削除され、Ｂ２のノードＮ５欄に、データ
ｒＸ４　　．ＡＪが付加される。すなわち、第９図のＢ
１のノードＮ１欄、およびＢ２のノードＮ５欄が得られ
る。

そして、ステップＳ８において、すべてのデータが抽出
されたか否かが判断される。この例の場合、まだ２つの
データが残っているので、再びステップＳ２へと戻り、
今度は、Ｂ１のノードＮ２の欄からｒＸ１　　．ＢＪな
るデータが抽出される。

そして、ステップ８３〜Ｓ５において、前回と同様の処
理がなされる。その結果、第７図の８１のノードＮ２欄
から、データｒＸ１　　．ＢＪが削除され、Ｂ２のノー
ドＮ７欄に、データｒＸ４　　．ＢＪが付加される。す
なわち、第９図の８１のノードＮ２欄、およびＢ２のノ
ードＮ７欄が得られる。

再びステップＳ８を経てステップＳ２へと戻り、今度は
Ｂ１のノードＮ３欄からｒＸ１　　．ＣＪなるデータが
抽出される。このデータに関しては、ステップＳ３で新
端子設定が必要である旨の判断がなされる。なぜなら、
ノードＮ３欄からｒＸＩＣ」なるデータを削除してしま
うと、ｒＸ２　　．ＩＪなる端子しか残らなくなってし
まうためである。

そこで、今回はステップＳ６へと進むことになる。

ステップＳ６では、移動元ブロックおよび移動先ブロッ
クに新端子データが設定される。まず、移動元ブロック
では、抽出データが削除され、代１５ １６ わりに新端子データが例加される。すなわち、データｒ
Ｘ１　　．ＣＪが削除され、新端子データ「．Ｎ３Ｊが
付加され、第７図の８１のノードＮ３欄は、第９図のＢ
１のノードＮ３欄のように修正される。一方、移動先ブ
ロックでは、第９図の８２に示すように、新たなノード
欄Ｎ８が作られ、ここに新端子データｒ　．Ｎ８Ｊと、
抽出データ「Ｘ１　．Ｃ」に対応したデータｒＸ４　．
ＣＪとが記される。

続くステップＳ７では、上位階層データに新端子間接続
データの設定が行われる。すなわち、ステップＳ６で設
定された新端子．Ｎ３と．Ｎ８との接続を示すデータが
、第９図のＴＯＰに設けられた新しいノードＮ３欄に記
される。

以上ですべての抽出データについての処理が完了したの
で、ステップＳ８を経て全手順が終了する。結局、第７
図に示すネットリストが第９図に示すネットリストに修
正され、ブロックＢｌ内の論理素子Ｘ１がブロックＢ２
内に移動したことになる。更にブロックＢ１内の論理素
子Ｘ２についてもブロック２内への移動を行いたい場合
には、第９図のように修正されたネットリストに対して
再度の修正処理を繰り返せばよい。オペレータは常に移
動元および移動先のブロックと、移動対象の指定を行う
だけであり、オペレータの行う作業は非常に単純なもの
となる。

〔発明の効果〕

以上のとおり本発明の半導体集積回路用ネットリストの
修正方法によれば、移動元ブロックから移動対象に関連
したデータを抽出し、移動元ブロックからこの抽出デー
タを削除し、上位階層のブロックデータに基づいて移動
先ブロックへ抽出データに対応するデータを付加する処
理を行い、必要があれば新端子の設定処理を行うように
したため、１つのブロック内の構成要素を別なブロック
内に移動するようなネットリストの修正をコンピュータ
を用いて自動的に行うことができるようになる。

【図面の簡単な説明】

第１図は本発明に係る半導体集積回路用ネットリストの
修正方法の手順を示す流れ図、第２図は一般的な半導体
集積回路の設計プロセスを示す図、第３図は論理設計時
に作成したネットリストを示す図、第４図はレイアウト
設計時に必要なネットリストを示す図、第５図はレイア
ウト設計時にネットリストに修正を加える必要のあるこ
とを説明するレイアウト図、第６図は修正前の論理回路
図、第７図は修正前のネットリスト図、第８図は修正後
の論理回路図、第９図は修正後のネットリスト図である
。 ＴＯＰ・・・最上位のブロック、Ｂｌ，Ｂ２・・・中間
位のブロック、Ｘ１〜Ｘ４・・・最下位のブロック（論
理素子）、Ｎ１〜Ｎ８・・・ノード、．Ｎ１〜．Ｎ８・
・・端子。

Claims (1)

1. 【特許請求の範囲】 半導体集積回路の各構成要素を階層構造をもったブロッ
   クに分類し、各ブロックごとにブロック内の接続関係を
   示すブロックデータを定義することにより構成されるネ
   ットリストを、修正する方法において、 移動対象と、この移動対象の所属する移動元ブロックと
   、この移動対象を移動すべき移動先ブロックと、を特定
   する移動命令を入力する段階と、前記移動元ブロックの
   ブロックデータから前記移動対象に関連したデータを抽
   出する段階と、前記抽出データに対する移動処理を行っ
   た場合に、新端子を設定する必要の有無を判定する段階
   と、 新端子設定が不要な場合に、前記抽出データに対応する
   箇所を、上位階層のブロックデータに基づいて前記移動
   先ブロックのブロックデータ内にみつけ、前記移動元ブ
   ロックのブロックデータから前記抽出データを削除する
   とともに、前記移動先ブロックのブロックデータ内の前
   記対応箇所に、前記抽出データに対応するデータを付加
   する段階と、 新端子設定が必要な場合に、前記移動元ブロックおよび
   前記移動先ブロックのブロックデータに新端子データを
   付加するとともに、上位階層のブロックデータに新端子
   間を接続するデータを付加する段階と、 を備えることを特徴とする半導体集積回路用ネットリス
   トの修正方法。