JP6395368B2 - 並行編集システム、並行編集方法、プログラムおよびメモリ媒体 - Google Patents
並行編集システム、並行編集方法、プログラムおよびメモリ媒体 Download PDFInfo
- Publication number
- JP6395368B2 JP6395368B2 JP2013226761A JP2013226761A JP6395368B2 JP 6395368 B2 JP6395368 B2 JP 6395368B2 JP 2013226761 A JP2013226761 A JP 2013226761A JP 2013226761 A JP2013226761 A JP 2013226761A JP 6395368 B2 JP6395368 B2 JP 6395368B2
- Authority
- JP
- Japan
- Prior art keywords
- electronic component
- editing system
- parallel
- parallel editing
- editing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims description 8
- 230000004044 response Effects 0.000 claims description 6
- 230000006870 function Effects 0.000 claims description 5
- 238000012217 deletion Methods 0.000 claims description 4
- 230000037430 deletion Effects 0.000 claims description 4
- 241000700159 Rattus Species 0.000 description 8
- 230000010365 information processing Effects 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
Description
Claims (17)
- 複数の端末からの編集要求に従って電気回路を編集するための並行編集システムであって、
前記複数の端末のうちの1つの端末によって第1オブジェクトがロック対象として選択された場合に、前記第1オブジェクト、および、前記第1オブジェクトに対して所定の接続関係を有する第2オブジェクトを、前記複数の端末のうち前記第1オブジェクトをロック対象として選択した端末以外の端末によって所定の編集ができないロック状態にするロック部を備える、
ことを特徴とする並行編集システム。 - 前記第1オブジェクトは、第1電子部品であり、
前記第1オブジェクトに対して前記所定の接続関係を有する前記第2オブジェクトは、前記第1電子部品と接続されるべき第2電子部品、又は、前記第1電子部品と接続された第2電子部品を含む、
ことを特徴とする請求項1に記載の並行編集システム。 - 前記第1オブジェクトは、第1電子部品であり、
前記第1オブジェクトに対して前記所定の接続関係を有する前記第2オブジェクトは、前記第1電子部品に対して他の電子部品を介することなく接続されるべき電子部品、又は、前記第1電子部品に対して他の電子部品を介することなく接続された電子部品を含む、 ことを特徴とする請求項1に記載の並行編集システム。 - 前記第1オブジェクトは、第1電子部品であり、
前記第1オブジェクトに対して前記所定の接続関係を有する前記第2オブジェクトは、前記第1電子部品と接続されるべき第2電子部品、又は、前記第1電子部品と接続された第2電子部品のうち、前記第1電子部品の複数のピンと接続されるべき第2電子部品、又は、前記第1電子部品の複数のピンと接続された第2電子部品を含む、
ことを特徴とする請求項1に記載の並行編集システム。 - 前記第1オブジェクトは、第1電子部品であり、
前記第1オブジェクトに対して前記所定の接続関係を有する前記第2オブジェクトは、前記第1電子部品と接続されるべき第2電子部品、又は、前記第1電子部品と接続された第2電子部品のうち、差動信号対の配線路によって前記第1電子部品と接続されるべき第2電子部品、又は、差動信号対の配線路によって前記第1電子部品と接続された第2電子部品を含む、
ことを特徴とする請求項1に記載の並行編集システム。 - 前記第1オブジェクトは、第1電子部品であり、
前記第1オブジェクトに対して前記所定の接続関係を有する前記第2オブジェクトは、前記第1電子部品と接続されるべき第2電子部品、又は、前記第1電子部品と接続された第2電子部品のうち、所定長よりも短い配線路によって前記第1電子部品と接続されるべき第2電子部品、又は、所定長よりも短い配線路によって前記第1電子部品と接続された第2電子部品を含む、
ことを特徴とする請求項1に記載の並行編集システム。 - 前記所定の編集は、前記第1オブジェクトの移動および削除、ならびに、前記第2オブジェクトの移動および削除を含む、
ことを特徴とする請求項1乃至6のいずれか1項に記載の並行編集システム。 - 前記所定の編集は、前記第1オブジェクトと前記第2オブジェクトとの接続を含む、
ことを特徴とする請求項7に記載の並行編集システム。 - 前記所定の編集は、前記第1オブジェクトと前記第1オブジェクトに対して前記所定の接続関係を有しない第3オブジェクトとの接続、および、前記第2オブジェクトと前記第3オブジェクトとの接続を含む、
ことを特徴とする請求項7又は8に記載の並行編集システム。 - 前記第1オブジェクトが編集対象として選択されたことに応じて前記第1オブジェクトがロック対象として選択される、
ことを特徴とする請求項1乃至9のいずれか1項に記載の並行編集システム。 - 前記第1オブジェクトが前記電気回路を構成する複数のオブジェクトのうち予め設定されたオブジェクトに該当し、かつ、前記第1オブジェクトが編集対象として選択された場合に、当該選択に応じて前記第1オブジェクトがロック対象として選択される、
ことを特徴とする請求項1乃至10のいずれか1項に記載の並行編集システム。 - 前記ロック部は、前記第1オブジェクトのロック対象としての指定が解除されたことに応じて前記第1オブジェクトおよび前記第2オブジェクトのロック状態を解除する、
ことを特徴とする請求項1乃至11のいずれか1項に記載の並行編集システム。 - 前記ロック部は、前記第1オブジェクトあるいは前記第2オブジェクトの編集対象としての選択が解除されたことに応じて前記第1オブジェクトおよび前記第2オブジェクトのロック状態を解除する、
ことを特徴とする請求項12に記載の並行編集システム。 - 前記所定の接続関係を設定する設定部を更に備える、
ことを特徴とする請求項1乃至13のいずれか1項に記載の並行編集システム。 - 複数の端末とネットワークで接続されたサーバが、前記複数の端末からの編集要求に従って電気回路を編集する並行編集方法であって、
前記サーバが、前記複数の端末のうちの1つの端末によって第1オブジェクトがロック対象として選択された場合に、前記第1オブジェクト、および、前記第1オブジェクトに対して所定の接続関係を有する第2オブジェクトを、前記複数の端末のうち前記第1オブジェクトをロック対象として選択した端末以外の端末によって所定の編集ができないロック状態にする工程を含む、
ことを特徴とする並行編集方法。 - 複数の端末とネットワークで接続されたサーバを、請求項1乃至14のいずれか1項に記載の並行編集システムのロック部として機能させるためのプログラム。
- 複数の端末とネットワークで接続されたサーバを、請求項1乃至14のいずれか1項に記載の並行編集システムのロック部として機能させるためのプログラムを格納したメモリ媒体。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013226761A JP6395368B2 (ja) | 2013-10-31 | 2013-10-31 | 並行編集システム、並行編集方法、プログラムおよびメモリ媒体 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013226761A JP6395368B2 (ja) | 2013-10-31 | 2013-10-31 | 並行編集システム、並行編集方法、プログラムおよびメモリ媒体 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015088009A JP2015088009A (ja) | 2015-05-07 |
JP6395368B2 true JP6395368B2 (ja) | 2018-09-26 |
Family
ID=53050721
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013226761A Active JP6395368B2 (ja) | 2013-10-31 | 2013-10-31 | 並行編集システム、並行編集方法、プログラムおよびメモリ媒体 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6395368B2 (ja) |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2712858B2 (ja) * | 1991-03-20 | 1998-02-16 | 株式会社日立製作所 | 設計支援装置 |
US5295081A (en) * | 1992-10-30 | 1994-03-15 | International Business Machines Corporation | Concurrent interactive wire editing |
JPH09269953A (ja) * | 1996-04-01 | 1997-10-14 | Ricoh Co Ltd | Cad支援装置 |
JPH10307855A (ja) * | 1997-05-08 | 1998-11-17 | Nec Corp | プリント配線板の配線方法 |
JP4156274B2 (ja) * | 2002-05-29 | 2008-09-24 | 富士通株式会社 | 対話型フロアプランナ装置 |
JP4437759B2 (ja) * | 2005-03-11 | 2010-03-24 | 三菱電機株式会社 | プリント基板設計装置およびプリント基板設計方法 |
JP2007299244A (ja) * | 2006-05-01 | 2007-11-15 | Fujitsu Ltd | Cadシステム |
JP5699719B2 (ja) * | 2011-03-18 | 2015-04-15 | 富士通株式会社 | スイッチング電源回路方式判定処理方法,cad装置およびcadプログラム |
-
2013
- 2013-10-31 JP JP2013226761A patent/JP6395368B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2015088009A (ja) | 2015-05-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5989655B2 (ja) | マルチボード設計装置、マルチボード設計方法、プログラムおよびコンピューター読み取り可能な記録媒体 | |
Alpert | The ISPD98 circuit benchmark suite | |
US8166443B2 (en) | Method of shield line placement for semiconductor integrated circuit, design apparatus for semiconductor integrated circuit, and design program for semiconductor integrated circuit | |
US8910100B1 (en) | System and method for automatically reconfiguring chain of abutted devices in electronic circuit design | |
US8762927B2 (en) | Processing method of electric information in CAD system, processing device of electric information in CAD system, program and computer-readable storage medium | |
US7590963B2 (en) | Integrating multiple electronic design applications | |
KR20170072314A (ko) | 모듈 방식으로 조립된 전자장치를 위한 3d 프린팅된 기판을 생성하는 방법 | |
US8103988B2 (en) | Use of breakouts in printed circuit board designs | |
JP4843583B2 (ja) | 情報処理装置、電源系統ツリー作成方法およびプログラム | |
JP6395368B2 (ja) | 並行編集システム、並行編集方法、プログラムおよびメモリ媒体 | |
JP4841672B2 (ja) | 引出し配線方法、引出し配線プログラムおよび引出し配線装置 | |
US20120079445A1 (en) | Circuit board designing device and non-transitory computer-readable medium | |
US8584077B1 (en) | User-controllable connectivity engine for electronic design automation tools | |
JP6324708B2 (ja) | 並行編集システム、並行編集方法、プログラムおよびメモリ媒体 | |
JP2017143193A (ja) | 配線基板、配線基板設計方法、配線基板設計支援装置、及びプログラム | |
JP4668974B2 (ja) | 半導体装置の設計方法、半導体装置設計システム及びコンピュータプログラム | |
JP2953051B2 (ja) | 導体パターン相互間のクリアランスをチェックする方法 | |
JP6234180B2 (ja) | 並行編集システム、並行編集方法、プログラムおよびメモリ媒体 | |
JP3181353B2 (ja) | 多層プリント配線板設計cad装置 | |
US10521542B2 (en) | Computer-readable recording medium storing electrical design support program, electrical design support method, and information processing apparatus | |
JP2011198028A (ja) | 回路設計支援装置およびプログラム | |
CN108228964B (zh) | 电路绘制方法及电路绘制系统 | |
JP2924517B2 (ja) | Cadによる配線設計の際の表示方法 | |
JP3229715B2 (ja) | 多層プリント板の穴データ管理方法 | |
JP2006011507A (ja) | 基板埋め込み部品のテストポイント設定方式 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160622 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170612 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170714 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170912 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180223 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180817 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180828 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6395368 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |