JP2011198028A - 回路設計支援装置およびプログラム - Google Patents
回路設計支援装置およびプログラム Download PDFInfo
- Publication number
- JP2011198028A JP2011198028A JP2010064050A JP2010064050A JP2011198028A JP 2011198028 A JP2011198028 A JP 2011198028A JP 2010064050 A JP2010064050 A JP 2010064050A JP 2010064050 A JP2010064050 A JP 2010064050A JP 2011198028 A JP2011198028 A JP 2011198028A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- data
- constraint condition
- constraint
- component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
【解決手段】 回路設計支援装置10は,回路図毎に,回路の要素,要素の接続,制約条件へのリンクを含む回路データを記憶する回路データ記憶部3,回路図毎に,設計上の制約条件を示す制約条件データを記憶する制約条件データ記憶部4,ユーザ操作をもとに回路データを入力・編集して,編集対象となった要素を保持する回路編集制御部11,ユーザ操作をもとに制約条件データを入力・編集する制約条件編集制御部12,回路データが編集された場合に,編集対象の要素に設定された制約条件データの内容を,制約の種別,設定された要素の種別をもとに更新する制約条件更新部13,回路データ等を表示する表示部14および出力する回路データ等を生成する出力データ生成部15を備える。
【選択図】 図5
Description
回路データの修正処理後に,その修正内容にあわせてシステムが自動で制約条件データを更新しようとした場合に,回路内のどの要素(部品,ネット等)が,どのように編集(追加,削除,移動等)されたかを把握する必要がある。そのため,既に複数回の編集がなされた後の回路データにもとづいて,編集前の状態の制約条件を更新しようとしても適切な更新ができない。
回路データの編集処理のたびに関連する制約条件データを更新しようとした場合に,近年の回路設計の高密度化に伴って編集処理の処理速度低下が懸念される。すなわち,作成される回路データが大規模化しているため,作成される制約条件数も膨大になり,回路データの編集のたびに関連する制約条件すべてを抽出して更新する処理は,結果として回路データの編集処理速度の低下を招くため現実的ではない。具体的には,5000の制約条件が設定され,1つの制約条件に対して平均5個の要素が設定対象になっていたと仮定すると,制約条件に関連する要素は,5000×5=25000となる。
図11および図12を用いて,部品配置に関する制約条件の一例を説明する。
図13および図14を用いて,パスに関する制約条件の一例を説明する。
図15および図16を用いて,ネットに関する制約条件の一例を説明する。
回路設計支援装置10の回路編集制御部11は,入力手段を介してユーザの回路図入力の操作があると,部品データ記憶部2の部品のライブラリデータをもとに,ユーザの操作により入力されたデータにもとづいて回路データを作成して回路データ記憶部3へ格納する。なお,回路図の入力処理における回路編集制御部11の動作は,一般的な回路設計CADシステムの回路図の入力処理と同様であるので詳細な説明を省略する。
制約条件更新部13は,入力手段を介してユーザの制約条件入力の操作があると,ユーザの操作にもとづいて制約条件データを作成して制約条件データ記憶部4へ格納する。
回路編集制御部11は,入力手段を介してユーザの回路図編集の操作があると,回路データ記憶部3から読み出した回路図データをユーザの編集操作にもとづいて修正してその回路データを更新する。回路編集制御部11は,編集処理を開始すると,選択要素テーブル18を作成して,ユーザの編集操作によって編集対象として選択された要素(選択要素)のIDを対応するテーブルから抽出して選択要素テーブル18に登録する。
制約条件更新部13は,ステップS3の処理で回路データの編集がなされると,制約条件データ記憶部4に格納されている,関連する制約条件データの内容を更新する。
制約条件編集制御部12は,ステップS4の処理で更新されなかった制約条件について,入力手段を介したユーザの制約条件の入力の操作にもとづいて,制約条件データ記憶部4の制約条件データを更新する。具体的には,制約条件編集制御部12は,選択要素テーブル18に登録された選択要素のうち,制約条件が設定されているが未更新のものについて,ユーザ操作によって選択できるようにし,ユーザ操作にもとづく制約条件の編集処理を行う。
図25は,部品削除による制約条件の更新処理の処理フロー例を示す図である。
図26は,部品移動による制約条件の更新処理の処理フロー例を示す図である。
図30は,ネット削除による制約条件の更新処理の処理フロー例を示す図である。
2 部品データ記憶部
3 回路データ記憶部
4 制約条件データ記憶部
10 回路設計支援装置
11 回路編集制御部
12 制約条件編集制御部
13 制約条件更新部
14 表示部
15 出力データ生成部
Claims (4)
- 回路図毎に,回路を構成する要素,および設定された制約条件へのリンクを含む回路データを記憶する回路データ記憶部と,
回路図毎に,設定対象となる回路の要素,および制約条件の内容を含む制約条件データを記憶する制約条件データ記憶部と,
前記回路データ記憶部に記憶された前記回路データの内容を編集して,該編集後の内容で該回路データを更新する処理を行う回路編集制御部と,
前記回路データ記憶部から編集の対象となった要素の回路データを抽出して,該抽出した回路データの制約条件へのリンクをもとに,前記制約条件データ記憶部から,前記選択要素に関連する制約条件データを特定して,前記特定した制約条件データの内容を変更する制約条件更新部とを備える
ことを特徴とする回路設計支援装置。 - 前記制約条件更新部は,前記特定した制約条件データが示す指示内容が前記回路の要素のパスに関するものである場合に,前記選択要素を含む回路データをもとに,前記制約条件データの設定対象である1つの要素から他の要素への間を,要素の出力ピンをキーにパスをトレースする処理と,前記トレースによって特定した要素をもとに前記制約条件の設定対象となる要素を更新する処理とを行う
ことを特徴とする請求項1に記載の回路設計支援装置。 - 回路図毎に,回路を構成する要素,および設定された制約条件へのリンクを含む回路データを記憶する回路データ記憶部と,
回路図毎に,設定対象となる回路の要素,および制約条件の内容を含む制約条件データを記憶する制約条件データ記憶部とを備えるコンピュータに,
前記回路データ記憶部に記憶された前記回路データの内容を編集する回路データ編集処理と,
前記回路データ記憶部から編集の対象となった要素の回路データを抽出して,該抽出した回路データの制約条件へのリンクをもとに,前記制約条件データ記憶部から,前記選択要素に関連する制約条件データを特定して,前記特定した制約条件データの内容を変更する制約条件更新処理とを
実行させることを特徴とする回路設計支援プログラム。 - 前記コンピュータに,
前記制約条件更新処理において,
前記特定した制約条件データが示す指示内容が前記回路の要素のパスに関するものである場合に,前記選択要素を含む回路データをもとに,前記制約条件データの設定対象である1つの要素から他の要素への間を,要素の出力ピンをキーにパスをトレースする処理と,
前記トレースによって特定した要素をもとに前記制約条件の設定対象となる要素を更新する処理とを実行させる
ことを特徴とする請求項3に記載の回路設計支援プログラム。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010064050A JP2011198028A (ja) | 2010-03-19 | 2010-03-19 | 回路設計支援装置およびプログラム |
US13/036,636 US8539433B2 (en) | 2010-03-19 | 2011-02-28 | Circuit design aiding apparatus and computer-readable recording medium storing circuit design aiding program |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010064050A JP2011198028A (ja) | 2010-03-19 | 2010-03-19 | 回路設計支援装置およびプログラム |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011198028A true JP2011198028A (ja) | 2011-10-06 |
Family
ID=44648225
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010064050A Pending JP2011198028A (ja) | 2010-03-19 | 2010-03-19 | 回路設計支援装置およびプログラム |
Country Status (2)
Country | Link |
---|---|
US (1) | US8539433B2 (ja) |
JP (1) | JP2011198028A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115792584A (zh) * | 2023-02-07 | 2023-03-14 | 青岛青软晶尊微电子科技有限公司 | 基于大数据的集成电路实验方法及装置 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8612916B1 (en) * | 2012-12-10 | 2013-12-17 | Xilinx, Inc. | System and method for import and export of design constraints |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008140304A (ja) * | 2006-12-05 | 2008-06-19 | Fujitsu Ltd | Cad装置およびcadプログラム |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5553002A (en) * | 1990-04-06 | 1996-09-03 | Lsi Logic Corporation | Method and system for creating and validating low level description of electronic design from higher level, behavior-oriented description, using milestone matrix incorporated into user-interface |
US5867399A (en) * | 1990-04-06 | 1999-02-02 | Lsi Logic Corporation | System and method for creating and validating structural description of electronic system from higher-level and behavior-oriented description |
US5544067A (en) * | 1990-04-06 | 1996-08-06 | Lsi Logic Corporation | Method and system for creating, deriving and validating structural description of electronic system from higher level, behavior-oriented description, including interactive schematic design and simulation |
JP2893439B2 (ja) | 1995-07-12 | 1999-05-24 | 株式会社図研 | 文字列表示装置 |
WO2004084277A2 (en) * | 2003-03-19 | 2004-09-30 | Mentor Graphics Corporation | Retiming circuits using a cut-based approach |
US7370301B2 (en) * | 2004-12-17 | 2008-05-06 | Stmicroelectronics, Inc. | Method and apparatus for mixing static logic with domino logic |
US7284210B2 (en) * | 2005-02-03 | 2007-10-16 | International Business Machines Corporation | Method for reconfiguration of random biases in a synthesized design without recompilation |
US7404161B2 (en) * | 2005-06-08 | 2008-07-22 | Sun Microsystems, Inc. | Fullchip functional equivalency and physical verification |
-
2010
- 2010-03-19 JP JP2010064050A patent/JP2011198028A/ja active Pending
-
2011
- 2011-02-28 US US13/036,636 patent/US8539433B2/en not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008140304A (ja) * | 2006-12-05 | 2008-06-19 | Fujitsu Ltd | Cad装置およびcadプログラム |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115792584A (zh) * | 2023-02-07 | 2023-03-14 | 青岛青软晶尊微电子科技有限公司 | 基于大数据的集成电路实验方法及装置 |
CN115792584B (zh) * | 2023-02-07 | 2023-06-23 | 青岛青软晶尊微电子科技有限公司 | 基于大数据的集成电路实验方法及装置 |
Also Published As
Publication number | Publication date |
---|---|
US20110231807A1 (en) | 2011-09-22 |
US8539433B2 (en) | 2013-09-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101946398B1 (ko) | Smt 설비 쾌속 제조 절차 시스템 및 방법 | |
CN102959511B (zh) | Gui程序制作辅助装置、gui程序制作辅助方法、程序及集成电路 | |
US6230305B1 (en) | Methods and apparatus for configuring schematic diagrams | |
JP2009245445A (ja) | 設計、調達及び製造の協働のためのシステム及び方法 | |
US20060259891A1 (en) | System and method of generating an auto-wiring script | |
US7590963B2 (en) | Integrating multiple electronic design applications | |
US9304981B1 (en) | System and method for providing an inter-application overlay to communicate information between users and tools in the EDA design flow | |
JP2008009574A (ja) | 設計検証装置,設計検証プログラム,設計検証方法およびcadシステム | |
CN111427577A (zh) | 代码处理方法、装置及服务器 | |
JP5691743B2 (ja) | 実装設計支援プログラム、方法及び装置 | |
JP2011198028A (ja) | 回路設計支援装置およびプログラム | |
JP4648194B2 (ja) | プリント基板設計指示支援方法およびその装置 | |
JP5489535B2 (ja) | システム構成設計装置、システム構成設計プログラム及び記録媒体 | |
US20120221298A1 (en) | Design Assist Device, Method, and Program | |
JP2007233464A (ja) | 回路図作成装置及び回路図作成プログラム | |
US20160378900A1 (en) | Non-transitory computer-readable storage medium, circuit design support method, and information processing device | |
JP2013161370A (ja) | 製品全体エレキ仕様の編集・検証システム | |
WO2004059537A1 (ja) | 製品設計支援システム、製品設計支援方法及びプログラム | |
JP7147537B2 (ja) | プルアップ/プルダウン抵抗検証プログラム、プルアップ/プルダウン抵抗検証方法、及び情報処理装置 | |
JP6981296B2 (ja) | バス配線探索プログラム、バス配線探索方法および情報処理装置 | |
JP4146803B2 (ja) | 設計支援システム | |
US8584077B1 (en) | User-controllable connectivity engine for electronic design automation tools | |
JP3150527B2 (ja) | プリント配線板の改造支援装置 | |
JP2008262265A (ja) | セルコンセプトを用いた設計方法、図面作成装置、プログラム、および記録媒体 | |
JP2004178170A (ja) | 設計製造データ管理システム及びプログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130108 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130711 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130716 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130912 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20131210 |