JP2011198028A - 回路設計支援装置およびプログラム - Google Patents

回路設計支援装置およびプログラム Download PDF

Info

Publication number
JP2011198028A
JP2011198028A JP2010064050A JP2010064050A JP2011198028A JP 2011198028 A JP2011198028 A JP 2011198028A JP 2010064050 A JP2010064050 A JP 2010064050A JP 2010064050 A JP2010064050 A JP 2010064050A JP 2011198028 A JP2011198028 A JP 2011198028A
Authority
JP
Japan
Prior art keywords
circuit
data
constraint condition
constraint
component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010064050A
Other languages
English (en)
Inventor
Mitsuru Sato
満 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2010064050A priority Critical patent/JP2011198028A/ja
Priority to US13/036,636 priority patent/US8539433B2/en
Publication of JP2011198028A publication Critical patent/JP2011198028A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/39Circuit design at the physical level
    • G06F30/398Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

【課題】 制約条件が設定された回路図の設計において,回路図を編集した場合に,関連する制約条件を更新する装置を提供する。
【解決手段】 回路設計支援装置10は,回路図毎に,回路の要素,要素の接続,制約条件へのリンクを含む回路データを記憶する回路データ記憶部3,回路図毎に,設計上の制約条件を示す制約条件データを記憶する制約条件データ記憶部4,ユーザ操作をもとに回路データを入力・編集して,編集対象となった要素を保持する回路編集制御部11,ユーザ操作をもとに制約条件データを入力・編集する制約条件編集制御部12,回路データが編集された場合に,編集対象の要素に設定された制約条件データの内容を,制約の種別,設定された要素の種別をもとに更新する制約条件更新部13,回路データ等を表示する表示部14および出力する回路データ等を生成する出力データ生成部15を備える。
【選択図】 図5

Description

本発明は,プリント基板(PCB)等の回路設計を支援するための回路設計支援装置に関する。
プリント基板等の開発では,回路の仕様設計,回路設計,実装設計,解析,基板試作,製造の各段階を経て作業が行われる。
従来の回路設計では,制約条件が設定される対象となる信号(ネット)は僅かであり,設計者が目視で制約条件設定の適否を確認することによって,回路設計の品質を十分に保証することができた。しかし,近年のテクノロジの進化に伴い,伝送速度の高速化(超100MHz〜),低電圧化等によって制約条件が設定される対象の比率が高まり,人手によって管理することが困難となってきた。
このような背景から,設計上の制約条件を,設計の上流段階(例えば,回路設計段階)で定義し,後工程(下流)の設計段階(例えば,実装設計段階)でチェック(DRC)を行うことによって,回路設計の品質を確保するという設計手法(制約ドリブン)が知られている。
回路設計CADシステムで,制約条件を表現したり処理したりする方法はいくつか知られている。
回路設計用の設計図面データを効率よく編集するために,各要素を含むレイヤで表示するCAD装置であって,要素同士を関連付けるデータ構造を生成して,レイヤの要素を削除する場合にその要素に関連するデータ構造で関連付けられた他の要素を削除する編集を行うものが知られている。
また,プリントアウトされた指示書における読み間違いを防止するために,あるシステムにおいて図面データの図形に付加された文字列を,他のシステムの画面上でその図形を表示する場合に,付加された文字列も表示させる装置が知られている。
特開2008−140304号公報 特開平9−26989号公報
上述の制約ドリブン設計のような設計手法による回路設計では,通常,回路の仕様変更や部品変更などの理由から,回路設計の修正が頻繁に発生する。このような回路設計の変更に同期して,関連する制約条件も変更されることが非常に重要である。
しかし,回路設計の仕様を示す情報(回路設計仕様)と,設計上の制約条件を示す情報(制約条件)とが個別に管理されており,設計者は,回路設計仕様と制約条件とをそれぞれ個々に修正していた。
具体的には,通常,回路設計者は,回路図のデータを入力した後に制約条件のデータを入力していく。そのため,制約条件のデータが入力された後に,回路図の内容が修正されると,回路図の修正内容を制約条件へ反映させるために,制約条件も修正しなければならない。例えば,回路に搭載する部品名を変更した場合に関連する制約条件の部品名も修正する必要がある。
回路設計の高密度化によって必要な制約条件の数が膨大なものとなる傾向にあり,回路図が修正された場合に,修正内容に制約条件を整合させるための修正作業の工数も増大して,この修正作業に多大な労力がかかっていた。
そこで,回路データの編集後に制約条件データを自動更新する処理をシステムで実現することについて,本願の発明者がいくつかの手法を考察したところ,以下の課題を認識するに至った。
(1)編集済みの回路データをもとに制約条件データを更新する手法
回路データの修正処理後に,その修正内容にあわせてシステムが自動で制約条件データを更新しようとした場合に,回路内のどの要素(部品,ネット等)が,どのように編集(追加,削除,移動等)されたかを把握する必要がある。そのため,既に複数回の編集がなされた後の回路データにもとづいて,編集前の状態の制約条件を更新しようとしても適切な更新ができない。
(2)回路データの編集処理毎に制約条件データも更新する手法
回路データの編集処理のたびに関連する制約条件データを更新しようとした場合に,近年の回路設計の高密度化に伴って編集処理の処理速度低下が懸念される。すなわち,作成される回路データが大規模化しているため,作成される制約条件数も膨大になり,回路データの編集のたびに関連する制約条件すべてを抽出して更新する処理は,結果として回路データの編集処理速度の低下を招くため現実的ではない。具体的には,5000の制約条件が設定され,1つの制約条件に対して平均5個の要素が設定対象になっていたと仮定すると,制約条件に関連する要素は,5000×5=25000となる。
1つの要素が編集されるたびに,その要素に関連した制約条件を更新しようとした場合に,制約条件が設定されている要素25000個の中から更新対象を検索しなければならない。また,制約条件が設定されていない要素が編集された場合には,制約条件の更新が不要であるにもかかわらず,制約条件の検索が行われるため,無駄な処理が発生する。 本発明の目的は,回路設計が変更される場合に,関連する制約条件も連動して変更される処理を可能とする回路設計支援装置を提供することである。
また,本発明の別の目的は,上記の回路設計支援装置で実現される処理動作を,コンピュータに実行させるための回路設計支援プログラムを提供することである。
なお,本発明の前記ならびに他の目的と新規な特徴は,明細書の記述および添付する図面から明らかになるものである。
本願において開示される回路設計支援装置は,1)回路図毎に,回路を構成する要素,および設定された制約条件へのリンクを含む回路データを記憶する回路データ記憶部と,2)回路図毎に,設定対象となる回路の要素,および制約条件の内容を含む制約条件データを記憶する制約条件データ記憶部と,3)前記回路データ記憶部に記憶された前記回路データの内容を編集して,該編集後の内容で該回路データを更新する処理を行う回路編集制御部と,4)前記回路データ記憶部から編集の対象となった要素の回路データを抽出して,該抽出した回路データの制約条件へのリンクをもとに,前記制約条件データ記憶部から,前記選択要素に関連する制約条件データを特定して,前記特定した制約条件データの内容を変更する制約条件更新部とを備える。
上記の回路設計支援装置によれば,回路データと関連する制約条件データとをリンクにより対応づけて記憶させておき,回路データの編集処理において,編集対象となった回路の要素に制約条件が設定されていた場合には,その制約条件データを特定して,制約条件の内容を更新する。
これにより,ユーザ操作によって回路データが編集された場合に,編集対象となった要素に関連する制約条件データをリンクによって特定するため,制約条件データ記憶部内の検索処理を行わずに,内容の更新が必要となる制約条件データを特定して,制約条件の設定対象となる要素を更新することができる。
よって,回路データ編集に伴う制約条件データの更新に関する処理負担を軽減させることが可能となる。
一実施の形態における,プリント基板開発の工程例を示す図である。 一実施の形態における,部品配置の指示例を示す図である。 一実施の形態における,ネット状態の指示としてのネット配線長の指示例を示す図である。 一実施の形態における,回路データと制約条件データの変更の例を示す図である。 回路設計支援システムの一実施形態における構成例を示す図である。 一実施形態における,回路データ記憶部のデータ構成例を示す図である。 一実施形態における,回路図の例を示す図である。 図7に示す回路図についての回路データの構成例を示す図である。 一実施形態における,回路データ記憶部のデータ構成例を示す図である。 一実施形態における,制約条件データ記憶部のデータ構成例を示す図である。 一実施形態における,部品配置に関する制約条件の図示例を示す図である。 図11に示す制約条件を示す制約条件データの例を示す図である。 一実施形態における,パスに関する制約条件の図示例を示す図である。 図13に示す制約条件を示す制約条件データの例を示す図である。 一実施形態における,ネットに関する制約条件の図示例を示す図である。 図15に示す制約条件を示す制約条件データの例を示す図である。 一実施形態として開示する回路設計支援装置の処理の流れの概要を示す図である。 制約条件入力処理(ステップS2)のより詳細な処理フロー図である。 一実施形態における,選択要素テーブルの例を示す図である。 回路図編集処理(ステップS3)のより詳細な処理フロー図である。 制約条件更新処理(ステップS4)のより詳細な処理フロー図である。 部品用の更新処理(ステップS44)のより詳細な処理フロー図である。 パス用の更新処理(ステップS45)のより詳細な処理フロー図である。 ネット用の更新処理(ステップS46)のより詳細な処理フロー図である。 一実施形態における,部品削除による制約条件の更新処理の処理フロー例を示す図である。 一実施形態における,部品移動による制約条件の更新処理の処理フロー例を示す図である。 ネットに部品が挿入されてパス構成が変更された状態の例を示す図である。 図27の上部に示すネットの状態に対する制約条件データ例を示す図である。 図27の下部に示すネットの状態に対する制約条件データ例を示す図である 一実施形態における,ネット削除による制約条件の更新処理の処理フロー例を示す図である。 一実施形態として開示する回路設計支援装置10のハードウェア構成例を示す図である。
以下に,本発明の実施の一形態として開示する回路設計支援システムを説明する。
図1は,プリント基板開発の工程例を示す図である。
プリント基板の設計では,図1に示す各工程で,以下の作業が行われる。
仕様設計(P1): 設計者が,システム要件(例えば,実現する機能,部品構成,動作周波数,バス構成等),製造条件(配置制限,層数等)などの仕様を決定するプロセス。仕様が記述された仕様書(仕様書データ)が出力される。
フロアプランニングおよび解析(P2): プリント基板の製造工程において問題が発生しないように,設計者が,仕様書にもとづいて,回路設計(P3)での制約条件を検討し,制約条件データを作成するプロセス。制約条件データが出力される。
制約条件データは,部品の配置位置,配線長,配線間隔,バイパスコンデンサ数等のネットの状態などの回路設計時(P3)のための制約(指示内容)を示すデータである。
回路設計(P3): 回路設計者が,システムの機能を実現するために,複数の部品(IC,抵抗,コンデンサ等),電源・アースなどを,ネット(線)で接続していく設計プロセス。また,回路設計者は,必要に応じて制約条件を設定する。回路データ,制約条件データが出力される。
回路データは,部品,電源,アース等のプリント基板の構成要素と,それらの接続情報(ネットリスト)を含むデータである。
フロアプランニングおよび解析(P4): プリント基板の製造工程での問題発生を防止するために,設計者が,実装設計(P5)での制約条件を検討し,作成するプロセス。
制約条件データは,実装設計(P5)時の制約となる制約条件を示すデータである。
実装設計(P5): 実装設計者が,回路設計(P3)で作成されたネットリスト,制約条件データを用いて,指定された制約条件に適合するようにプリント基板上に部品を配置・配線していく設計プロセス。
ネットリストの情報に加えて,実装設計(P5)で作成される,部品やネットの実際の形状,基板上の位置情報が含まれるレイアウトデータが出力される。
解析(確認)(P6): 製造上の問題が発生しないかどうか,レイアウトデータを用いて解析を行うプロセス。フロアプランニングおよび解析(P2,P4)と同様の処理内容であるが,レイアウトデータを用いるために,より高精度な解析を行う。
このプロセスにおいて,レイアウトデータが,CAMデータ(CAM:Computer Aided Manufacturing)データに変換される。CAMデータは,製造工程での実際のプリント基板を製作するためのデータであり,製造工場の生産ラインに渡されるものである。
基板試作(P7): プリント基板を製造するプロセス。なお,試作したプリント基板で実機試験を行い,問題がなければ実際の製品の量産工程に進んでいく。
図1に示す工程では,回路設計(P3)では,回路設計者が,回路設計支援システムによって,主に部品同士の論理的接続に関する設計を行い,回路データと制約条件データとが出力される。実装設計(P5)では,実装設計者が,回路データと制約条件データをもとに,プリント基板上での実際の配置や配線について設計を行う。
回路設計(P3)から実装設計(P5)へ,制約条件データが回路データとは別に受け渡される。制約条件は,以前は「実装指示書」などの印刷物形式で受け渡されていたが,近年では,回路設計支援システム(回路設計CADシステム)から,実装設計支援システム(実装設計CADシステム)へ電子データとして受け渡される。
回路データは,制約条件データと共に,EDIF(Electronic Design Interchange Format)形式などのデータとして受け渡される。EDIFは,電子設計データ交換用の,電子回路の回路図,配線情報(ネットリスト)を表現する中立のフォーマット(データ形式)である。
制約条件データで指定される指示内容は,部品の配置位置,部品の配列,ネット(線)の状態などに関するものであり,例えば以下のようなものがある。
図2は,部品配置の指示例を示す図である。
「部品配置」は,任意の部品の近くに他の部品を配置することについての指示である。図2に示す例では,部品C1,C2,C3は,部品I1から20ミリメートル[mm]以内に配置されるという制約を示す。
図3は,ネット状態の指示として,ネット配線長の指示例を示す図である。
「ネット配線長」は,部品ピン間に接続されたネットの配線長を示す指示である。図3に示す例では,部品I1の部品ピン1(以下,部品ピンI1.1)から部品I2の部品ピン2(以下,部品ピンI2.2)までの線長は,10mm以内に配置されるという制約を示す。
次に,図1に示す回路設計の工程について,本発明者が検討した問題を説明する。
図1に示す工程の開発作業では,回路設計者は,仕様書にもとづいて回路図のデータを入力して,その後に制約条件を入力するという作業順序が一般的である。そのような開発作業の工程において,図4(A)に示すように,回路設計者が,回路データの編集操作を行って,プリント基板に搭載される部品(コンデンサ)C1〜C3の名前をC4〜C6に変更したと仮定する。この変更によって,回路データの該当する部品(コンデンサ)の部品名がC1〜C3からC4〜C6へ変更される。ユーザの編集対象となった部品に,図4(B)に示すような制約条件「部品C1,C2,C3は部品I1から20mm以内に配置」が設定されている場合には,編集対象となった部品に設定されている制約条件を検索して,その制約条件データの部品名もC4,C5,C6に変更されなければならない。
図5は,本願に開示する回路設計支援システムの一実施形態における構成例を示す図である。
回路設計支援システム1は,回路設計を支援するCADシステムであって,回路設計支援装置10,部品データ記憶部2,回路データ記憶部3,および制約条件データ記憶部4を備える。
回路設計支援装置10は,設計者であるユーザの操作によって,回路設計および制約条件設定を行って,実装設計に使用されるデータを出力する。回路設計支援装置10は,回路編集制御部11,制約条件編集制御部12,制約条件更新部13,表示部14,および出力データ生成部15を備える。
部品データ記憶部2は,回路で使用される部品の種別や仕様を示すライブラリデータを保存する記憶部である。部品データは,各部品の,種別,形状,型番,仕様,価格,メーカ等の情報を含む。
回路データ記憶部3は,ユーザ操作によって入力または編集された回路データを記憶する記憶部である。回路データは,回路を構成する要素および要素の接続を示す情報であって,回路を構成する部品,各部品の部品ピン,および部品ピン同士を接続するネット(線)の情報を含むものである。1つの回路図に1つの回路データが生成される。
制約条件データ記憶部4は,ユーザ操作によって入力または編集された制約条件データを記憶する記憶部である。制約条件データは,回路を構成する要素の配置や配線についての制約を示す情報である。1つの制約条件に1つの制約条件データが生成される。
部品データ記憶部2,回路データ記憶部3,および制約条件データ記憶部4は,外部記憶装置または別のデータベースシステムとして実施することができる。
回路設計支援装置10の回路編集制御部11は,マウス,キーボード等の入力手段(図示しない)を介して得たユーザ操作をもとに,回路図の作成または編集を行って,回路図に対応する回路データを回路データ記憶部3へ格納する処理部である。
回路編集制御部11は,ユーザ操作をもとに,部品データ記憶部2から,使用する部品を選択して回路図へ入力して回路データを作成して回路データ記憶部3へ格納したり,回路データ記憶部3に記憶されている回路データを編集したりする。
制約条件編集制御部12は,入力手段を介して得たユーザ操作をもとに,制約条件を示す制約条件データを作成して制約条件データ記憶部4に格納したり,制約条件データ記憶部4に記憶されている制約条件データを編集したりする処理部である。
制約条件更新部13は,制約条件データ記憶部4から,回路編集制御部11による回路データの編集処理において編集対象となった要素に関連する制約条件データを選択して,選択した制約条件データに対して必要な更新を行う処理部である。
表示部14は,ディスプレイ等の出力手段(図示しない)に,回路データ記憶部3の回路データや制約条件データ記憶部4の制約条件データをもとに,回路図や制約条件を図示する処理部である。
出力データ生成部15は,回路データ記憶部3および制約条件データ記憶部4から,実装設計の工程で仕様される実装設計支援システムへ受け渡すデータを出力する処理部である。
次に,回路設計支援システム1で使用されるデータを説明する。
図6は,回路データ記憶部3のデータ構成例を示す図である。
回路データ記憶部3には,1つの回路図に対して1つの回路データが記憶される。回路データは,回路図テーブル21,部品テーブル22,ネットテーブル23,および部品ピンテーブル24を有する。これら4つのテーブルは,それぞれ,回路図の構成に対応したリンクを有する。
回路図テーブル21は,回路図の全体の情報を管理するデータテーブルである。1つの回路図に対して1つの回路図テーブルが作成される。回路図テーブル21は,複数の部品テーブル22,およびネットテーブル23へのリンクを有する。
部品テーブル22は,回路図テーブル21に含まれる部品の情報を管理するデータテーブルである。ユーザによって部品が回路図に追加されると,回路図テーブル21に部品テーブル22が1つ追加される。部品テーブル22は,複数の部品ピンテーブル24へのリンクを有する。
部品ピンテーブル24は,部品が備える1または複数の部品ピン各々の情報を管理するデータテーブルである。部品ピンテーブル24は,親の部品テーブル22へのリンクおよび接続されているネットテーブル23へのリンクを有する。
1つの部品ピンテーブル24が複数の部品テーブル22(親)に属することはない。また,部品が有する部品ピンの数は,部品データ記憶部2の部品のライブラリデータで定義されているので,ユーザが,回路設計の段階で部品ピン数を変更することはできない。
部品が回路図に追加されて,追加された部品の部品テーブル22が生成されると,その部品が有するピン数分の部品ピンテーブル24が自動的に作成される。
ネットテーブル23は,回路図テーブル21に含まれるネットの情報を管理するデータテーブルである。ユーザによってネットが回路図に追加されると,回路図テーブル21にネットテーブル23が1つ追加される。ネットテーブル23は,接続されている部品ピンテーブル24へのリンクを有する。
図7は,回路図の例を示す図,図8は,図7に示す回路図についての回路データの構成例を示す図である。
図7に示す回路図Sampleは,部品ピンPAを持つ部品A,部品ピンPR1,PR2を持つ部品R,部品ピンPC1,PC2を持つ部品C,および部品ピンPBを持つ部品Bで構成される。また,部品ピンPA,PR1がネットN1で,部品ピンPR2,PC1がネットN2で,部品ピンPC2,PBがネットN3で,それぞれ接続されている。
図8に示すように,回路図Sampleを示す回路データは,回路図テーブル21である「Sampleテーブル」,部品テーブル22である「Aテーブル」,「Bテーブル」,「Rテーブル」,「Cテーブル」,ネットテーブル23である「N1テーブル」,「N2テーブル」,「N3テーブル」,部品ピンテーブル24である「PAテーブル」,「PBテーブル」,「PR1テーブル」,「PR2テーブル」,「PC1テーブル」,「PC2テーブル」で構成される。そして,「Sampleテーブル」から各部品テーブルと各ネットテーブルへリンクされて,各部品テーブルとその部品ピンの部品ピンテーブルとがリンクされている。さらに,ネットテーブルと,そのネットが接続する部品ピンテーブルとがリンクされている。
図9は,ネットテーブル,部品テーブルおよび部品ピンテーブルのデータ構成例を示す図である。
図9(A)に示すネットテーブル23は,ID,名前,属性,接続部品ピンへのリンク,制約条件へのリンク等のデータ項目(記憶領域)を有する。
「ID」は,回路データ記憶部3内でネットテーブル23を一意に識別する情報が記憶される領域である。「名前」は,ネットの名称である。「属性」は,ネットが持つ性質などの情報が記憶される領域である。なお,属性の詳細については,直接関係しないために説明を省略する。「接続部品ピンへのリンク」は,接続されている部品ピンの部品ピンテーブル24へのリンクを示す情報が記憶される領域である。「制約条件へのリンク」は,設定されている制約条件データへのリンク情報が記憶される領域である。
図9(B)に示す部品テーブル22は,ID,名前,属性,部品ピンへのリンク,制約条件へのリンク等のデータ項目(記憶領域)を有する。
「ID」は,回路データ記憶部3内で部品テーブル22を一意に識別する情報が記憶される領域である。「名前」は,部品の名称である。「属性」は,部品が持つ性質などの情報が記憶される領域である。なお,属性の詳細説明は上述と同様省略する。「部品ピンへのリンク」は,自部品が有する部品ピンの部品ピンテーブル24へのリンクを示す情報が記憶される領域である。「制約条件へのリンク」は,設定されている制約条件データへのリンク情報が記憶される領域である。
図9(C)に示す部品ピンテーブル24は,ID,名前,属性,部品へのリンク,接続ネットへのリンク,制約条件へのリンクのデータ項目(記憶領域)を有する。
「ID」は,回路データ記憶部3内で部品ピンテーブル24を一意に識別する情報が記憶される領域である。「名前」は,部品ピンの名称である。「属性」は,部品が持つ性質などの情報が記憶される領域である。なお,属性の詳細説明は上述と同様省略する。「部品へのリンク」は,自部品ピンが属する部品の部品テーブル22へのリンクを示す情報が記憶される領域である。「接続ネットへのリンク」は,接続するネットへのリンク情報が記憶される領域である。「制約条件へのリンク」は,設定されている制約条件データへのリンク情報が記憶される領域である。
ネットテーブル23,部品テーブル22および部品ピンテーブル24の「制約条件へのリンク」は,本発明の一実施の形態として開示する回路設計支援システム1で使用される回路データに追加された新規な情報記憶領域である。
図10は,制約条件データ記憶部4のデータ構成例を示す図である。
制約条件データ記憶部4には,1つの制約条件に対して1つの制約条件データが記憶される。制約条件データは,制約条件テーブル41および設定対象テーブル42を有する。
制約条件テーブル41は,ID,制約条件名,設定対象へのリンク,条件種別,指示内容等のデータ項目(記憶領域)を有する。
「ID」は,制約条件作成時に,制約条件データ記憶部4内で制約条件テーブル41を一意に識別する情報が記憶される領域である。「制約条件名」は,制約条件の名称である。「設定対象へのリンク」は,制約条件を設定する対象(部品,ネット,部品ピン)へのリンクを示す情報が記憶される領域である。制約条件が設定される各要素に対して,1つの設定対象のテーブル42が作成されリンクが設定される。「条件種別」は,条件の種別(例えば,配線長,部品配置等)を示す情報が記憶される領域である。「指示内容」は,制約条件の指示内容(例えば,「20mm以下」といった配線長の数値等)を示す情報が記憶される領域である。
設定対象テーブル42は,ID,種別,名前等のデータ項目(記憶領域)を有する。
「ID」は,制約条件の設定対象を,回路データ記憶部3内で一意に識別する情報が記憶される領域である。「種別」は,設定対象の要素の種別(部品,部品ピン,ネット)を示す情報が記憶される領域である。「名前」は,設定対象の要素の名前を示す情報が記憶される領域である。
制約条件テーブル41の「指示内容」に記述される制約条件には,例えば以下のようなものがある。
(1)部品配置に関する制約条件
図11および図12を用いて,部品配置に関する制約条件の一例を説明する。
部品配置に関する制約条件とは,プリント基板の実装時に部品の配置を制約する条件である。部品配置に関する制約条件の一例として,図11に示すように,「部品C1,C2,C3は,部品I1から20mm以内に配置」という指示内容が設定される。
図12は,図11の制約条件を示す制約条件データの例を示す図である。
制約条件データとして,1つの制約条件テーブル41と制約条件に関連する4つの要素(I1,C1,C2,C3)に対応する4つの設定対象テーブル42が作成される。
制約条件テーブル41では,指示内容に“I1から20mm以内”が記述され,「設定対象へのリンク」には,4つの設定対象テーブル42への各リンクが設定される。
(2)パスに関する制約条件
図13および図14を用いて,パスに関する制約条件の一例を説明する。
パスに関する制約条件とは,部品の配列がどのような状態であるかを制約する条件である。パスに関する制約条件の一例として,図13に示すように,「部品ピンI1.1から部品ピンI2.2は線長10mm以内」という指示内容が設定される。
図14は,図13の制約条件を示す制約条件データの例を示す図である。
制約条件データとして,1つの制約条件テーブル41と制約条件に関連する2つの要素(部品ピンI1.1,I2.2)に対応する2つの設定対象テーブル42が作成される。
制約条件テーブル41では,指示内容に“10mm以内”が記述され,「設定対象へのリンク」には,2つの設定対象テーブル42への各リンクが設定される。
(3)ネットに関する制約条件
図15および図16を用いて,ネットに関する制約条件の一例を説明する。
ネットに関する制約条件とは,プリント基板の実装時に部品同士を接続するネット自身がどのような状態であるかを制約する条件である。ネットに関する制約条件の一例として,図15に示すように,「指定ネットへのビア数の指定について,ネットN1にはビアが2個以上必要」という指示内容が設定される。
図16は,図15の制約条件を示す制約条件データの例を示す図である。
制約条件データとして,1つの制約条件テーブル41と制約条件に関連する1つの要素(N1)に対応する1つの設定対象テーブル42が作成される。
制約条件テーブル41では,条件種別に“ビア数”,指示内容に“2個以上”がそれぞれ記述され,「設定対象へのリンク」には,1つの設定対象テーブル42へのリンクが設定される。
次に,回路設計支援装置10の処理の流れを説明する。
図17は,回路設計支援装置10の処理の流れの概要を示す図である。
回路図入力処理(ステップS1):
回路設計支援装置10の回路編集制御部11は,入力手段を介してユーザの回路図入力の操作があると,部品データ記憶部2の部品のライブラリデータをもとに,ユーザの操作により入力されたデータにもとづいて回路データを作成して回路データ記憶部3へ格納する。なお,回路図の入力処理における回路編集制御部11の動作は,一般的な回路設計CADシステムの回路図の入力処理と同様であるので詳細な説明を省略する。
制約条件入力処理(ステップS2):
制約条件更新部13は,入力手段を介してユーザの制約条件入力の操作があると,ユーザの操作にもとづいて制約条件データを作成して制約条件データ記憶部4へ格納する。
図18は,制約条件入力処理(ステップS2)のより詳細な処理フロー図である。
回路設計支援装置10は,制約条件作成コマンドが実行されると,制約条件編集制御部12を起動する(ステップS21)。制約条件編集制御部12は,入力手段を介したユーザ操作にもとづいて制約条件の設定対象となる要素(部品,部品ピン,ネット)を選択して(ステップS22),制約条件の種別,指示内容を設定する(ステップS23)。
制約条件編集制御部12は,ステップS22,S23の各処理で設定された内容の制約条件データ(制約条件テーブル41,設定対象テーブル42)を作成して制約条件データ記憶部4に格納する(ステップS24)。
次に,制約条件更新部13は,回路データ記憶部3の回路データから,制約条件の設定対象となった各要素のテーブに作成した制約条件データへのリンクを設定する(ステップS25)。具体的には,制約条件更新部13は,回路データ記憶部3の回路データから,制約条件の設定対象となった各要素のIDをもとに部品テーブル22,部品ピンテーブル24,ネットテーブル23を取り出して,取り出した各テーブルの「制約条件へのリンク」に作成した制約条件テーブル41のIDを設定する。
回路図編集処理(ステップS3):
回路編集制御部11は,入力手段を介してユーザの回路図編集の操作があると,回路データ記憶部3から読み出した回路図データをユーザの編集操作にもとづいて修正してその回路データを更新する。回路編集制御部11は,編集処理を開始すると,選択要素テーブル18を作成して,ユーザの編集操作によって編集対象として選択された要素(選択要素)のIDを対応するテーブルから抽出して選択要素テーブル18に登録する。
図19は,選択要素テーブル18の例を示す図である。
選択要素テーブル18は,回路編集制御部11,制約条件編集制御部12によって作成される一時的なデータテーブルであり,選択要素毎に,その要素のIDおよび種別が登録される。回路編集制御部11,制約条件編集制御部12は,ユーザの操作によって編集対象が選択されるたびに,選択された回路図の要素(部品,部品ピン,ネット)や制約条件に対応するテーブル(部品テーブル22,部品ピンテーブル24,ネットテーブル23,制約条件テーブル41)から,選択要素を特定する情報(IDおよび種別)を求めて選択要素テーブル18に登録する。
図20は,回路図編集処理(ステップS3)のより詳細な処理フロー図である。
回路編集制御部11は,入力手段を介したユーザ操作により,編集対象となる要素を選択して(ステップS31),選択要素に対応するテーブルから,その要素のID,種別を選択要素テーブル18へ追加する(ステップS32)。次に,回路編集制御部11は,ユーザ操作をもとに編集コマンド(追加/削除/移動など)の処理を実行して,回路データを更新する(ステップS33)。
なお,回路編集制御部11の一般的編集処理における詳細な処理動作は,一般的な回路設計CADシステムの回路図編集処理と同様であるので詳細な説明を省略する。
制約条件更新処理(ステップS4):
制約条件更新部13は,ステップS3の処理で回路データの編集がなされると,制約条件データ記憶部4に格納されている,関連する制約条件データの内容を更新する。
図21は,制約条件更新処理(ステップS4)のより詳細な処理フロー図である。
制約条件更新部13は,選択要素テーブル18に登録された選択要素のIDをもとに,回路データ内の対応するテーブルを調べて制約条件データへのリンクがあるかを判定する(ステップS41)。
選択要素テーブル18の選択要素に制約条件データへのリンクがある場合に(ステップS41のY),制約条件データのリンクに設定されている制約条件テーブル41のIDから,更新対象となる制約条件データを決定する(ステップS42)。選択要素テーブル18の選択要素に制約条件データへのリンクがない場合に(ステップS41のN)処理を終了する。
制約条件更新部13は,更新対象に決定した制約条件データの制約条件テーブル41の設定対象から,リンク先の条件を判定する(ステップS43)。
リンク先の条件とは,選択要素の種別に対応してどの更新処理を行うかという判定条件である。例えば,予め,部品用の更新処理,パス用の更新処理,およびネット用の更新処理を定めておき,設定対象テーブル42の種別,または,制約条件テーブルの条件種別,またはこれらの組み合わせから,実行する更新処理を判定する条件が,リンク先条件として設定される。
制約条件更新部13は,設定対象テーブル42の種別が“部品”である場合に,リンク先の条件を「部品」と判定し,設定対象テーブル42の種別が“ネット”である場合に,リンク先の条件を「ネット」と,制約条件テーブル41の条件種別が“配線長”かつ設定対象テーブル42の種別が“部品ピン”の場合に,リンク先の条件を「パス」と判定する。
制約条件更新部13は,判定結果が部品である場合に(ステップS43の部品),ステップS44の部品用の更新処理へ進み,判定結果がパスである場合に(ステップS43のパス),ステップS45のパス用の更新処理へ進み,判定結果がネットである場合に(ステップS43のネット),ステップS46のネット用の更新処理へ進む。
図22は,部品用の更新処理(ステップS44)のより詳細な処理フロー図である。
制約条件更新部13は,更新対象の制約条件データに,未更新の部品があるかを判定する(ステップS441)。未更新の部品があれば(ステップS441のY),さらに,制約条件更新部13は,設定対象の部品は削除されたかを判定する(ステップS442)。制約条件更新部13は,設定対象の部品が削除されていれば(ステップS442のY),制約条件データの設定対象から,該当部品を削除する(ステップS443)。制約条件更新部13は,設定対象の部品が削除されていなければ(ステップS442のN),制約条件データの設定対象の該当部品の部品名を最新のものに更新する(ステップS444)。
制約条件更新部13は,未更新の部品がなければ(ステップS441のN),処理を終了する。
図23は,パス用の更新処理(ステップS45)のより詳細な処理フロー図である。
制約条件更新部13は,更新対象の制約条件データの設定対象テーブル42の要素(部品ピン)間を,対応する回路データにもとづいて,ドライバピンをキーにしてパスをトレースする(ステップS451)。そして,制約条件更新部13は,トレースした部品ピンを設定対象として設定対象テーブル42を生成して,制約条件データを更新する(ステップS452)。
図24は,ネット用の更新処理(ステップS46)のより詳細な処理フロー図である。
制約条件更新部13は,更新対象の制約条件データに,未更新のネットがあるかを判定する(ステップS461)未更新の部品があれば(ステップS461のY),さらに,制約条件更新部13は,設定対象のネットは削除されたかを判定する(ステップS462)。制約条件更新部13は,設定対象のネットが削除されていれば(ステップS462のY),制約条件データの設定対象から,該当ネットを削除する(ステップS463)。制約条件更新部13は,設定対象のネットが削除されていなければ(ステップS462のN),制約条件データの設定対象の該当ネットのネット名を最新のものに更新する(ステップS464)。制約条件更新部13は,未更新のネットがなければ(ステップS461のN),処理を終了する。
制約条件再入力/変更処理(ステップS5):
制約条件編集制御部12は,ステップS4の処理で更新されなかった制約条件について,入力手段を介したユーザの制約条件の入力の操作にもとづいて,制約条件データ記憶部4の制約条件データを更新する。具体的には,制約条件編集制御部12は,選択要素テーブル18に登録された選択要素のうち,制約条件が設定されているが未更新のものについて,ユーザ操作によって選択できるようにし,ユーザ操作にもとづく制約条件の編集処理を行う。
回路設計支援装置10では,回路データを構成する各要素(部品,部品ピン,ネット)の各テーブルに制約条件へのリンクを設定して,回路データと制約条件データとの間にリンクを張ることによって,回路データの編集によって,更新が必要となる制約条件を直ちに特定することができ,制約条件データ記憶部4に対する検索処理を省くことができる。
次に,制約条件の更新処理の具体例を説明する。
(1)部品削除による制約条件の更新の場合
図25は,部品削除による制約条件の更新処理の処理フロー例を示す図である。
図25は,制約条件の入力処理(図17:ステップS2)で,部品に関する制約条件「部品C1,C2,C3は部品I1から20mm以内に配置」(図11)という制約条件が設定された後に,回路図の編集処理(ステップS3)で,部品C1が削除された場合の,制約条件の更新処理(ステップS4)の処理例である。
ユーザが,回路図入力処理(図17:ステップS1)で作成した回路データを編集する場合に,回路図の編集処理において,部品C1が編集対象として選択されると(ステップS60),回路編集制御部11は,選択された部品C1の部品テーブル22をもとに,部品C1のID,種別を選択要素テーブル18へ追加する(ステップS61)。
そして,ユーザ操作によって削除コマンドが実行されると(ステップS62),制約条件更新部13は,選択要素テーブル18に登録された選択要素(部品C1)のIDから,部品C1の部品テーブル22を取得する(ステップS63)。そして,回路編集制御部11は,編集対象部品C1に関連するデータを回路データから削除する。例えば,図8に示す回路データの場合に,部品C1の部品テーブル22,部品ピンPC1,PC2の部品ピンテーブル24が削除される(ステップS64)。
制約条件更新部13は,選択要素テーブル18の選択要素(部品C1)の部品テーブル22の制約条件へのリンクをもとに,部品C1が制約条件(制約条件テーブル41のID)を持っているかを判定する(ステップS65)。選択要素(部品C1)が制約条件を持っていれば(ステップS65のY),制約条件更新部13は,制約条件データ記憶部4から,制約条件へのリンクの設定をもとに該当する制約条件データを更新する(ステップS65)。すなわち,制約条件更新部13は,選択要素(部品C1)の部品テーブル22の制約条件へのリンクに設定されたIDに対応する制約条件テーブル41を特定して,その制約対象へのリンクでリンクされている部品C1を設定対象とする設定対象テーブル42を削除し,制約条件テーブル41を更新する。一方,選択要素(部品C1)が制約条件を持っていなければ(ステップS65のN),制約条件更新部13は,処理を終了する。
(2)部品移動による制約条件の更新の場合
図26は,部品移動による制約条件の更新処理の処理フロー例を示す図である。
図26は,制約条件の入力処理(図17:ステップS2)で,ネットに関する制約条件「部品ピンI1.1から部品ピンI2.2は線長10mm以内」(図13)という制約条件が設定された後に,回路図の編集処理(ステップS3)で,部品ピンI1.1と部品ピンI2.2のパスの間に部品R1が挿入されてパス構成が変更された場合の,制約条件の更新処理(ステップS4)の処理例である。
図27は,部品ピンI1.1と部品ピンI2.2とで構成されるネットN1の状態(図の上部)から,ネットN1の部品ピンI1.1と部品ピンI2.2との間に部品R1が挿入されてパス構成が変更された状態(図の下部)を示す図である。
図28は,ネットN1の制約条件「部品ピンI1.1から部品ピンI2.2は線長10mm以内」を示す制約条件テーブル41,設定対象テーブル42の例を示す図である。
ユーザが,回路図の入力処理(図17:ステップS1)で作成した回路データを編集する場合に,回路図の編集処理において,部品R1が編集対象として選択されると(ステップS70),回路編集制御部11は,選択された部品R1の部品データ22をもとに,部品R1のID,種別を選択要素テーブル18へ追加する(ステップS71)。
そして,ユーザ操作によって移動コマンドが実行されると(ステップS72),制約条件更新部13は,選択要素テーブル18に登録された選択要素(部品R1)のIDから,選択要素(部品R1)の部品テーブル22を取得する(ステップS73)。
さらに,回路編集制御部11は,部品R1がネットN1に挿入されると,(ステップS74),編集対象の部品R1のデータを回路データへ追加する。例えば,図8に示す回路データの場合に,部品R1の部品テーブル22を追加して,関係するリンクを更新する。ここで,ネットN1は,部品ピンI1.1から部品ピンR1.1の間のネットに変更される。そして,部品I2の部品ピンI2.2から部品R2の部品ピンR1.2の間のネットN2については,回路データが新たに作成される。
回路編集制御部11は,部品R1が挿入されたネットN1のネットテーブル23をもとに,ネットN1のID,種別を選択要素テーブル18へ追加する(ステップS75)。
制約条件更新部13は,選択要素テーブル18の選択要素(部品R1)の部品テーブル22の制約条件へのリンク,および選択要素(ネットN1)のネットテーブル23の制約条件へのリンクをもとに,部品R1,ネットN1が制約条件(制約条件テーブルのID)を持っているかを判定する(ステップS76)。
部品R1またはネットN1が制約条件を持っていれば(ステップS76のY),制約条件更新部13は,制約条件データ記憶部4から,制約条件へのリンクに設定されたIDをもとに該当する制約条件データを更新する(ステップS77)。ここで,ネットN1が制約条件を持つとすると,制約条件更新部13は,ネットN1のネットテーブル23の制約条件へのリンクに設定されたIDに対応する制約条件テーブル41を特定する。そして,制約条件更新部13は,編集後の回路データをもとに,制約対象となっている部品ピンI1.1から部品ピンI2.2へ,ドライバピンをキーにパスをトレースして部品ピンR1.1,R1.2を検出すると,検出した部品ピンR1.1,R1.2を設定対象とする設定対象テーブル42を追加する。一方,ネットN1,部品R1がいずれも制約条件を持っていなければ,(ステップS76のN),制約条件更新部13は,処理を終了する。
図29は,ネットN1,N2に関係する制約条件「部品ピンI1.1から部品ピンI2.2は線長10mm以内」を示す制約条件データが更新された場合の,制約条件テーブル41,および設定対象テーブル42の例を示す図である。
(3)ネット削除による制約条件の更新の場合
図30は,ネット削除による制約条件の更新処理の処理フロー例を示す図である。
図30は,制約条件の入力処理(図17:ステップS2)で,ネットに関する制約条件「指定ネットへのビア数の指定について,ネットN1にはビアが2個以上必要」(図15)という制約条件が設定された後に,回路図の編集処理(ステップS3)で,ネットが削除されたときの制約条件の更新処理(ステップS4)の処理例である。
ユーザが,回路図の入力処理(図17:ステップS1)で作成した回路データを編集する場合に,回路図の編集処理において,ネットN1が編集対象として選択されると(ステップS80),回路編集制御部11は,選択されたネットN1のネットデータ23をもとに,ネットN1のID,種別を選択要素テーブル18へ追加する(ステップS81)。
そして,ユーザ操作によって削除コマンドが実行されると(ステップS82),制約条件更新部13は,選択要素テーブル18に登録された選択要素(ネットN1)のIDから,ネットN1のネットテーブル23を取得する(ステップS83)。そして,回路編集制御部11は,編集対象ネットN1に関連するデータを削除する。例えば,図8に示す回路データの場合に,ネットN1のネットテーブル23が削除される(ステップS84)。
制約条件更新部13は,選択要素テーブル18の選択要素(ネットN1)のネットテーブル23の制約条件へのリンクをもとに,ネットN1が制約条件(制約条件テーブルのID)を持っているかを判定する(ステップS85)。ネットN1が制約条件を持っていれば(ステップS85のY),制約条件更新部13は,制約条件データ記憶部4から,制約条件へのリンクに設定されたIDをもとに該当する制約条件データを更新する(ステップS86)。制約条件更新部13は,ネットN1のネットテーブル23の制約条件へのリンクに設定されたIDに対応する制約条件テーブル41を削除する。
制約条件更新部13は,上述の更新処理において,選択要素テーブル18に登録された選択要素に対応する制約条件データの設定対象(要素)に変更がない場合には,制約条件データの更新処理を行わない。
この場合に,制約条件テーブル41の指示内容の変更が必要な可能性があるため,制約条件の再入力/変更処理(図17:ステップS5)の処理において,ユーザによって指示内容が変更される。
そのため,制約条件更新部13は,選択要素テーブル18の選択要素に,何らかのフラグを付与して,対応する制約条件データが未更新であることを示すようにしてもよい。
選択要素テーブル18に登録された選択要素への未更新のフラグ付与によって,回路データの編集対象となったが制約条件データが更新されていない要素が特定可能となるため,制約条件編集制御部12は,制約条件の再入力/変更処理(ステップS5)で,この選択要素テーブル18の未更新のフラグにもとづいて,ユーザ操作による変更が必要な制約条件を提示するようにしてもよい。
図31に,回路設計支援装置10のハードウェア構成例を示す。
図31に示すように,回路設計支援装置10は,CPU101,主記憶部(メモリ)103,入出力インターフェィス105,外部記憶装置110,入力装置(キーボード等)120,出力装置(ディスプレイ等)130を備えるコンピュータ100によって実施することができる。
また,回路設計支援装置10は,コンピュータ100が実行可能なプログラムによって実施することができる。この場合に,回路設計支援装置10が有すべき機能の処理内容を記述したプログラムが提供される。提供されたプログラムをコンピュータ100が実行することによって,上記に説明した回路設計支援装置10の処理機能がコンピュータ100上で実現される。
すなわち,回路設計支援装置10の回路編集制御部11,制約条件編集制御部12,制約条件更新部13,表示部14,および出力データ生成部15は,プログラムで構成することができ,部品データ記憶部2,回路データ記憶部3,制約条件データ記憶部4は,外部記憶装置110で構成することができる。
なお,部品データ記憶部2,回路データ記憶部3,制約条件データ記憶部4は,回路設計支援システム1と独立したデータベースシステムとして構成することも可能である。
また,コンピュータ100は,可搬型記録媒体から直接プログラムを読み取り,そのプログラムに従った処理を実行することもできる。また,コンピュータ100は,サーバコンピュータからプログラムが転送されるごとに,逐次,受け取ったプログラムに従った処理を実行することもできる。
さらに,このプログラムは,コンピュータ100で読み取り可能な記録媒体に記録しておくことができる。
以上説明したように,本発明の一実施の形態として開示される回路設計支援装置10は,以下のような仕組みを備えて,いったん入力されて回路データ記憶部3に記憶された回路データが編集された場合に,その編集内容をもとに,制約条件データ記憶部4に記憶されている,編集対象となった要素に関連する制約条件データを特定して,さらに,制約条件の設定対象を更新することによって,回路データと制約条件データとを一致させることができる。
(1)回路設計支援装置10は,制約条件を作成時に,関連する回路データと制約条件データとの相互リンクを示すリンク情報を保持する仕組みを有する。
(2)回路設計支援装置10は,回路データの編集処理の際に,編集対象となる要素,および編集内容(追加/削除/移動など)と上記(1)のリンク情報とを用いて,更新対象となる制約条件の絞込みを行う仕組みを有する。
(3)回路設計支援装置10は,パス用の更新処理,すなわち,部品間の接続(パス)に関する制約条件の更新処理として,編集された回路データをもとに,ドライバーピン(出力ピン)をキーにしてパスのトレースを行う仕組みを有する。
従来,回路データを編集した際に,回路データ記憶部3の回路データに対する編集結果を制約条件データ記憶部4の制約条件データに反映させようとすると,処理速度が低下するという問題点があったが,上記の仕組みを利用することにより解決することができる。
回路設計支援装置10は,回路データに設けたリンクを辿ることによって更新が必要な制約条件を特定することができるため,処理負担が大きい検索処理が不要となる。
また,回路設計支援装置10によれば,処理速度の低下を招くことなく,別個の回路データの編集内容を制約条件データにほぼ自動的に反映させて,両データの不一致を少なくすることができる。
また,回路設計支援装置10によれば,回路データの編集に伴って更新が必要な制約条件データ数自体を少なくするため,制約条件の更新のユーザの作業負担を軽減させることができる。
1 回路設計支援システム
2 部品データ記憶部
3 回路データ記憶部
4 制約条件データ記憶部
10 回路設計支援装置
11 回路編集制御部
12 制約条件編集制御部
13 制約条件更新部
14 表示部
15 出力データ生成部

Claims (4)

  1. 回路図毎に,回路を構成する要素,および設定された制約条件へのリンクを含む回路データを記憶する回路データ記憶部と,
    回路図毎に,設定対象となる回路の要素,および制約条件の内容を含む制約条件データを記憶する制約条件データ記憶部と,
    前記回路データ記憶部に記憶された前記回路データの内容を編集して,該編集後の内容で該回路データを更新する処理を行う回路編集制御部と,
    前記回路データ記憶部から編集の対象となった要素の回路データを抽出して,該抽出した回路データの制約条件へのリンクをもとに,前記制約条件データ記憶部から,前記選択要素に関連する制約条件データを特定して,前記特定した制約条件データの内容を変更する制約条件更新部とを備える
    ことを特徴とする回路設計支援装置。
  2. 前記制約条件更新部は,前記特定した制約条件データが示す指示内容が前記回路の要素のパスに関するものである場合に,前記選択要素を含む回路データをもとに,前記制約条件データの設定対象である1つの要素から他の要素への間を,要素の出力ピンをキーにパスをトレースする処理と,前記トレースによって特定した要素をもとに前記制約条件の設定対象となる要素を更新する処理とを行う
    ことを特徴とする請求項1に記載の回路設計支援装置。
  3. 回路図毎に,回路を構成する要素,および設定された制約条件へのリンクを含む回路データを記憶する回路データ記憶部と,
    回路図毎に,設定対象となる回路の要素,および制約条件の内容を含む制約条件データを記憶する制約条件データ記憶部とを備えるコンピュータに,
    前記回路データ記憶部に記憶された前記回路データの内容を編集する回路データ編集処理と,
    前記回路データ記憶部から編集の対象となった要素の回路データを抽出して,該抽出した回路データの制約条件へのリンクをもとに,前記制約条件データ記憶部から,前記選択要素に関連する制約条件データを特定して,前記特定した制約条件データの内容を変更する制約条件更新処理とを
    実行させることを特徴とする回路設計支援プログラム。
  4. 前記コンピュータに,
    前記制約条件更新処理において,
    前記特定した制約条件データが示す指示内容が前記回路の要素のパスに関するものである場合に,前記選択要素を含む回路データをもとに,前記制約条件データの設定対象である1つの要素から他の要素への間を,要素の出力ピンをキーにパスをトレースする処理と,
    前記トレースによって特定した要素をもとに前記制約条件の設定対象となる要素を更新する処理とを実行させる
    ことを特徴とする請求項3に記載の回路設計支援プログラム。
JP2010064050A 2010-03-19 2010-03-19 回路設計支援装置およびプログラム Pending JP2011198028A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2010064050A JP2011198028A (ja) 2010-03-19 2010-03-19 回路設計支援装置およびプログラム
US13/036,636 US8539433B2 (en) 2010-03-19 2011-02-28 Circuit design aiding apparatus and computer-readable recording medium storing circuit design aiding program

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010064050A JP2011198028A (ja) 2010-03-19 2010-03-19 回路設計支援装置およびプログラム

Publications (1)

Publication Number Publication Date
JP2011198028A true JP2011198028A (ja) 2011-10-06

Family

ID=44648225

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010064050A Pending JP2011198028A (ja) 2010-03-19 2010-03-19 回路設計支援装置およびプログラム

Country Status (2)

Country Link
US (1) US8539433B2 (ja)
JP (1) JP2011198028A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115792584A (zh) * 2023-02-07 2023-03-14 青岛青软晶尊微电子科技有限公司 基于大数据的集成电路实验方法及装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8612916B1 (en) * 2012-12-10 2013-12-17 Xilinx, Inc. System and method for import and export of design constraints

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008140304A (ja) * 2006-12-05 2008-06-19 Fujitsu Ltd Cad装置およびcadプログラム

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5553002A (en) * 1990-04-06 1996-09-03 Lsi Logic Corporation Method and system for creating and validating low level description of electronic design from higher level, behavior-oriented description, using milestone matrix incorporated into user-interface
US5867399A (en) * 1990-04-06 1999-02-02 Lsi Logic Corporation System and method for creating and validating structural description of electronic system from higher-level and behavior-oriented description
US5544067A (en) * 1990-04-06 1996-08-06 Lsi Logic Corporation Method and system for creating, deriving and validating structural description of electronic system from higher level, behavior-oriented description, including interactive schematic design and simulation
JP2893439B2 (ja) 1995-07-12 1999-05-24 株式会社図研 文字列表示装置
WO2004084277A2 (en) * 2003-03-19 2004-09-30 Mentor Graphics Corporation Retiming circuits using a cut-based approach
US7370301B2 (en) * 2004-12-17 2008-05-06 Stmicroelectronics, Inc. Method and apparatus for mixing static logic with domino logic
US7284210B2 (en) * 2005-02-03 2007-10-16 International Business Machines Corporation Method for reconfiguration of random biases in a synthesized design without recompilation
US7404161B2 (en) * 2005-06-08 2008-07-22 Sun Microsystems, Inc. Fullchip functional equivalency and physical verification

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008140304A (ja) * 2006-12-05 2008-06-19 Fujitsu Ltd Cad装置およびcadプログラム

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115792584A (zh) * 2023-02-07 2023-03-14 青岛青软晶尊微电子科技有限公司 基于大数据的集成电路实验方法及装置
CN115792584B (zh) * 2023-02-07 2023-06-23 青岛青软晶尊微电子科技有限公司 基于大数据的集成电路实验方法及装置

Also Published As

Publication number Publication date
US20110231807A1 (en) 2011-09-22
US8539433B2 (en) 2013-09-17

Similar Documents

Publication Publication Date Title
KR101946398B1 (ko) Smt 설비 쾌속 제조 절차 시스템 및 방법
CN102959511B (zh) Gui程序制作辅助装置、gui程序制作辅助方法、程序及集成电路
US6230305B1 (en) Methods and apparatus for configuring schematic diagrams
JP2009245445A (ja) 設計、調達及び製造の協働のためのシステム及び方法
US20060259891A1 (en) System and method of generating an auto-wiring script
US7590963B2 (en) Integrating multiple electronic design applications
US9304981B1 (en) System and method for providing an inter-application overlay to communicate information between users and tools in the EDA design flow
JP2008009574A (ja) 設計検証装置,設計検証プログラム,設計検証方法およびcadシステム
CN111427577A (zh) 代码处理方法、装置及服务器
JP5691743B2 (ja) 実装設計支援プログラム、方法及び装置
JP2011198028A (ja) 回路設計支援装置およびプログラム
JP4648194B2 (ja) プリント基板設計指示支援方法およびその装置
JP5489535B2 (ja) システム構成設計装置、システム構成設計プログラム及び記録媒体
US20120221298A1 (en) Design Assist Device, Method, and Program
JP2007233464A (ja) 回路図作成装置及び回路図作成プログラム
US20160378900A1 (en) Non-transitory computer-readable storage medium, circuit design support method, and information processing device
JP2013161370A (ja) 製品全体エレキ仕様の編集・検証システム
WO2004059537A1 (ja) 製品設計支援システム、製品設計支援方法及びプログラム
JP7147537B2 (ja) プルアップ/プルダウン抵抗検証プログラム、プルアップ/プルダウン抵抗検証方法、及び情報処理装置
JP6981296B2 (ja) バス配線探索プログラム、バス配線探索方法および情報処理装置
JP4146803B2 (ja) 設計支援システム
US8584077B1 (en) User-controllable connectivity engine for electronic design automation tools
JP3150527B2 (ja) プリント配線板の改造支援装置
JP2008262265A (ja) セルコンセプトを用いた設計方法、図面作成装置、プログラム、および記録媒体
JP2004178170A (ja) 設計製造データ管理システム及びプログラム

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130108

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130711

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130716

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130912

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20131210