JP2008009574A - 設計検証装置,設計検証プログラム,設計検証方法およびcadシステム - Google Patents

設計検証装置,設計検証プログラム,設計検証方法およびcadシステム Download PDF

Info

Publication number
JP2008009574A
JP2008009574A JP2006177437A JP2006177437A JP2008009574A JP 2008009574 A JP2008009574 A JP 2008009574A JP 2006177437 A JP2006177437 A JP 2006177437A JP 2006177437 A JP2006177437 A JP 2006177437A JP 2008009574 A JP2008009574 A JP 2008009574A
Authority
JP
Japan
Prior art keywords
component
data
design verification
circuit
net
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006177437A
Other languages
English (en)
Inventor
Mitsuru Sato
満 佐藤
Takehiro Yamazaki
健弘 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2006177437A priority Critical patent/JP2008009574A/ja
Priority to US11/589,170 priority patent/US7657853B2/en
Priority to KR1020070061548A priority patent/KR100873885B1/ko
Publication of JP2008009574A publication Critical patent/JP2008009574A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/32Circuit design at the digital level
    • G06F30/33Design verification, e.g. functional simulation or model checking
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/39Circuit design at the physical level
    • G06F30/398Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

【課題】電子回路の開発時に設計検証を行う設計検証装置に関し,DRC(Design Rule Check )の処理時間を短縮することが可能となる技術を提供する。
【解決手段】CADシステム10において,回路設計処理部12は,回路設計の処理によって作成された回路図の回路データを回路データベース13に記憶する。論理種別自動設定部17は,回路データベース13に記憶された回路データから各部品の論理種別を判別し,回路データの各部品に設定する。DRC用データ作成部15は,回路データベース13に記憶された回路データに論理透過ネットを付加することにより,DRCに特化したDRC用データを作成し,DRC用データベース16に記憶する。DRC実行部14は,DRC用データベース16に記憶されたDRC用データを用いてDRCを実行する。
【選択図】図1

Description

本発明は,プリント基板などの電子回路の開発時に行う設計検証の技術に関するものであり,特に,設計検証用のデータを用意することにより,設計検証の処理時間を短縮することが可能となる設計検証装置,設計検証プログラム,設計検証方法およびCADシステムに関するものである。
図19は,プリント基板の開発フローである。プリント基板などの電子回路の開発は,仕様設計(P10),回路設計(P12),実装設計(P14),解析(P15),基板試作(P16)といった各段階を追って作業が行われる。
仕様設計(P10)は,システム要件(実現する機能,部品構成,動作周波数,バス構成)や,製造条件(配置制限,層数)などの仕様を決定するプロセスである。仕様書は,仕様設計(P10)時に決定された仕様が書かれた文書である。
フロアプランニング&解析(P11,P13)は,回路設計(P12),実装設計(P14)時の制約条件を検討し,作成するプロセスである。フロアプランニング&解析(P11,P13)の結果によっては,仕様自体の修正を行う。制約条件(設計制約DB)は,プリント基板の製造時に問題が発生しないようにするために,仕様設計(P10),フロアプランニング&解析(P11,P13)の段階で作成された回路設計(P12),実装設計(P14)時の制約(例えば,部品配置位置,ネットの配線長,配線間隔,バイパスコンデンサの数など)である。
フロアプランニング&解析(P11,P13)では,仕様設計(P10)の段階で決定された仕様から,実際の層構成,部品配置,配線形態を設計時の制約条件として作成する。また,作成された制約条件を用いて,解析(電源ノイズ解析など)を行う。この解析により,プリント基板の製造時に問題が発生しないかを検証し,問題があれば制約条件を見直して修正する。このように,問題が発生しないように修正しながら検証した制約条件を守り,回路設計(P12)および実装設計(P14)を行うことによって,従来はプリント基板の製造の段階に進んでから発覚していた問題の発生を,開発フローの早い段階で防ぐことができる。
回路設計(P12)は,システムの機能を実現するために,複数の部品(IC,抵抗,コンデンサなど)や電源,アースを,ネット(線)で接続する設計プロセスである。ネットリストは,回路設計(P12)で作成される回路データである。ネットリストには,部品,電源,アースなどのプリント基板の構成要素と,それらの接続情報とが含まれる。
実装設計(P14)は,回路設計(P12)で作成されたデータを用いて,実際に基板上への配置/配線を行う設計プロセスである。レイアウトデータは,実装設計(P14)で作成されるデータである。レイアウトデータには,ネットリストの情報に加え,部品やネットの実際の形状,基板上の位置情報が含まれる。
解析(P15)は,製造上の問題が発生しないかどうかを,レイアウトデータを用いて解析するプロセスである。基本的にはフロアプランニング&解析(P11,P13)の段階で行われる内容と同じであるが,レイアウトデータがある分,解析の精度は高い。CAM(Computer Aided Manufacturing)データは,工場の生産ラインに渡され,実際のプリント基板を製作するためのデータであり,レイアウトデータから変換される。
基板試作(P16)は,プリント基板の試作品を製造するプロセスである。試作されたプリント基板で実機試験を行い,問題がなければ,実際のプリント基板の製造(製品の量産)が開始される。
図20は,CADシステムの構成例を示す図である。プリント基板の設計者は,図19に示す開発フロー中の回路設計(P12)の段階において,回路設計用のアプリケーションを用いて回路設計を行う。CADシステム110は,部品ライブラリ111,回路設計処理部112,回路データベース113,DRC実行部114を備える。
回路設計処理部112は,設計者による入出力装置120からの操作を受け,回路設計の処理を行う。設計者は,入出力装置120を操作し,部品ライブラリ111から利用する部品を選択し,回路図に入力する。部品ライブラリ111は,回路に使用される部品のライブラリである。回路データベース113は,設計者が作成した回路図の回路データを記憶するデータベースである。作成された(または作成中の)回路図は,入出力装置120に出力表示される。
DRC実行部114は,CADシステム110における設計検証部115であり,設計された回路図(回路データベース113に記憶された回路データ)について,DRC(Design Rule Check )を実行する。回路設計が完了した後,その回路の正しさ(設計基準を満たしているかどうか)を検証する作業が必要となる。その検証のための仕組みとして,回路の正当性を設計ルールに基づいて自動的にチェックするDRCと呼ばれる仕組みが用いられる。
DRCでチェックする検証項目には,大きく分けて,回路図の記法上の誤りを指摘する図面チェックと,回路の論理構成上の誤りを指摘する論理チェックとがある。図面チェックでは,十字結線チェックや,図面枠外への部品配置チェック,文字と部品の重なりチェックなど,回路図の記法上の誤りがないかどうかのチェックを行う。論理チェックでは,未接続の電源ピンがないかどうかのチェックや,ネット内に入力ピンまたは出力ピンが1つもないものがあるかどうかのチェック,ドットロジック(入力ピンが複数の出力ピンから駆動されているようなケース)のチェックなど,回路の論理構成上の誤りがないかどうかのチェックを行う。
DRCを実行すると,DRC実行部114は,上記のようなルールに違反する箇所を設計者に対してレポートする。誤りを指摘された場合には,設計者は,そのレポート(DRC実行結果)に従って回路図を修正する。
また,論理チェックによって回路の論理構成の正当性を検証する場合,論理的に入力と出力とが同じ値になる部品(入力ピンの信号=出力ピンの信号)については,その部品がないものとして考えてよい。このような論理的に透過できる部品を,論理透過部品と呼ぶ。
論理透過部品には,例えば,ダンピング抵抗やカップリングコンデンサなどがある。電源やアースと接続されていない,一般信号のネットの間に接続される抵抗を,ダンピング抵抗と呼ぶ。コンデンサは電気を溜める部品であり,それだけだと単に電池の代わりとして利用することが考えられるが,そのようなコンデンサの利用法は電子回路では少ない。コンデンサは,交流電流は通すが直流は通さない性質があるため,両側の電位が違っていて交流だけは伝達したい場合に使用される。このような用途で使用されるコンデンサを,カップリングコンデンサと呼ぶ。
従来は,このような部品の論理種別(ダンピング抵抗,カップリングコンデンサなど)は,設計者によって,CADシステム110に手入力で入力されていた。
なお,部品の論理種別とは,その部品の回路上での特性によって分類された論理的な種別をいう。また,部品種別とは,部品そのものの種類をいう。例えば,部品種別が“抵抗”である部品は,“ダンピング抵抗”,“プルアップ抵抗”,“プルダウン抵抗”など,回路上での役割にあわせて論理的に分類されるが,それが部品の論理種別である。
図21は,回路データの構成例を示す図である。回路データベース113に記憶される回路データは,回路図テーブル130,部品テーブル131,部品ピンテーブル132,ネットテーブル133の4つのデータテーブルからなる。各データテーブルは,それぞれ回路の構成に見合ったリンクを持つ。図中“*”は1または複数であることを示す。
回路図テーブル130は,回路図全体の情報を管理するデータテーブルである。1つの回路図につき1つの回路図テーブル130が作成される。回路図テーブル130は,複数の部品テーブル131へのリンク,複数のネットテーブル133へのリンクを持つ。
部品テーブル131は,回路図に含まれる部品の情報を管理するデータテーブルである。設計者によって部品が回路図に追加されると,部品テーブル131が1つ追加される。部品テーブル131は,複数の部品ピンテーブル132へのリンクを持つ。
部品ピンテーブル132は,各部品が持つ複数の部品ピンの情報を管理するテーブルである。部品ピンテーブル132は,親の部品テーブル131へのリンク,接続されているネットテーブル133へのリンクを持つ。1つの部品ピンが複数の親に属することはない。また,それぞれの部品がいくつの部品ピンを持つかは,部品ライブラリ111に定義されているので,設計者が回路設計の段階で変更することはできない。部品が回路図に追加されると,その部品が持つピン数分の部品ピンテーブル132が,自動で作成される。
ネットテーブル133は,回路図に含まれるネットの情報を管理するデータテーブルである。設計者によってネットが回路図に追加されると,ネットテーブル133が1つ追加される。ネットテーブル133は,接続されている部品ピンテーブル132へのリンクを持つ。
図22は,回路図の例を示す図である。図22の回路図(Sample)において,部品Aは部品ピンPAを持ち,部品Bは部品ピンPBを持ち,部品Rは部品ピンPR1,部品ピンPR2を持ち,部品Cは部品ピンPC1,部品ピンPC2を持つ。また,ネットN1は部品ピンPAと部品ピンPR1とを接続し,ネットN2は部品ピンPR2と部品ピンPC1とを接続し,ネットN3は部品ピンPC2と部品ピンPBとを接続する。図22において,部品R,部品Cが,それぞれ論理透過部品として考えるべき抵抗,コンデンサであるものとする。
図23は,回路図のデータベース構造の例を示す図である。図23は,図22に示す回路図(Sample)をデータベース構造で示した例である。図22に示す回路図の論理的な接続において,部品ピンPAから部品ピンPBを取得する場合,次のような手順でデータベースにアクセスする必要がある。
(手順1)部品Aの部品ピンPAからネットN1を取得する。
(手順2)ネットN1から部品ピンPR1を取得する。
(手順3)部品ピンPR1から部品Rを取得する。
(手順4)部品Rは論理透過部品(抵抗)であるため,部品Rから部品ピンPR2を取得する。
(手順5)部品ピンPR2からネットN2を取得する。
(手順6)ネットN2から部品ピンPC1を取得する。
(手順7)部品ピンPC1から部品Cを取得する。
(手順8)部品Cは論理透過部品(コンデンサ)であるため,部品Cから部品ピンPC2を取得する。
(手順9)部品ピンPC2からネットN3を取得する。
(手順10)ネットN3から部品ピンPBを取得する。
図24は,DRC実行部による論理チェック処理フローチャートである。DRC実行部114による論理チェック処理は,チェックする内容によって異なる。ここでは,1つのネットに接続されている部品ピンに入力ピンが存在するかをチェックする処理を例に説明する。この処理では,1つのネットに接続されている部品ピンに入力ピンがない場合,エラーを出力する。このような接続は,回路として正常でない可能性がある。なお,処理開始前の各テーブルの処理済みフラグは,初期設定値(OFF)であるものとする。
まず,回路図からすべてのネットを取得する(ステップS100)。すなわち,回路図テーブル130からリンクされているすべてのネットテーブル133を取得する。以下では,同様に各テーブルの情報を用いて処理を行うものとする。
ステップS100で取得されたネットに未処理(=処理済みフラグOFF)のネットがなければ(ステップS101),処理を終了する。
ステップS100で取得されたネットに未処理(=処理済みフラグOFF)のネットがあれば(ステップS101),未処理のネットを1つ選択し(ステップS102),後述の部品ピン探索処理を行い(ステップS103),部品ピンリストを作成する。部品ピンリストは,論理透過部品を論理的に透過して探索を行った場合に,論理的に同じネットに接続されていると判断される部品ピンのリストである。
部品ピン探索処理によって作成された部品ピンリストの中に入力ピンが存在しなければ(ステップS104),ステップS102で選択されたネットについてのエラー情報を出力する(ステップS105)。ステップS101の処理に戻る。ステップS105で出力するエラー情報は,例えば,「『ネット名』は入力ピンと接続されていません」といったエラーメッセージなどである。
図25は,部品ピン探索処理フローチャートである。部品ピン探索処理は,ネットを入力として処理を行う。
まず,取得された(または選択された)ネットに接続されている部品ピンをすべて取得する(ステップS110)。すなわち,ネットテーブル133からリンクされたすべての部品ピンテーブル132を取得する。また,取得された(または選択された)ネットの処理済みフラグをONにする(ステップS111)。
ステップS110で取得された部品ピンに未処理(=処理済みフラグOFF)の部品ピンがなければ(ステップS112),処理を終了する。
ステップS110で取得された部品ピンに未処理(=処理済みフラグOFF)の部品ピンがあれば(ステップS112),未処理の部品ピンを1つ選択し(ステップS113),ステップS113で選択された部品ピンの処理済みフラグをONにする(ステップS114)。
ステップS113で選択された部品ピンの親部品が論理透過部品であれば(ステップS115),その親部品においてステップS113で選択された部品ピンと反対側の部品ピンを取得し(ステップS116),ステップS116で取得された部品ピンの処理済みフラグをONにする(ステップS117)。ステップS116で取得された部品ピンに接続されているネットを取得し(ステップS118),再帰的に,部品ピン探索処理を行う(ステップS119)。ステップS112の処理に戻る。なお,論理透過部品か否かは部品の論理種別などをもとに判別する。
ステップS113で選択された部品ピンの親部品が論理透過部品でなければ(ステップS115),ステップS113で選択された部品ピンを部品ピンリストに記録する(ステップS120)。ステップS112の処理に戻る。
なお,回路の検証に関する先行技術が記載された文献としては,例えば特許文献1などがある。特許文献1には,大規模半導体集積回路(LSI)の実装設計における遅延計算のアナログシミュレーションの処理時間を短縮する技術が記載されている。
特開2001−101245号公報
従来,回路設計のアプリケーションにおいてDRCを実行する場合には,回路データベース113に記憶された回路データを利用する。しかし,回路図が大規模なものになると,部品数やネット数が増加し,DRCのチェックに処理時間がかかってしまうという問題があった。通常,DRCでは数十〜数百以上の種類のチェックを行なうので,毎回図22,図23を例に説明したような手順で回路構造を参照すると,回路規模が大きくなればなるほど膨大な処理時間を費やすこととなる。
さらに,DRCにおいて論理透過部品の検出に必要となる部品の論理種別は,従来,設計者が手入力する必要があり,部品数が多い場合には,設計者の作業量を増やす原因となっていた。論理透過に関係する部品の論理種別が正しく設定されないとDRCが誤った結果を出力するため,本来の設計に対するエラーと,部品の論理種別の設定ミスや設定不足による擬似エラーとが混在してしまい,原因の切り分けや対処に時間がかかるという問題があった。
なお,特許文献1の技術は,プリント基板(PCB:Printed Circuit Board )の回路設計における設計基準検証(DRC)の処理時間短縮を目的とする技術ではない。一般に,PCB回路設計段階では,遅延計算のアナログシミュレーションは実施されない。それは,配線の遅延計算に必要な情報(部品や配線の位置情報などレイアウトデータが持つ情報)がないためである。つまり,回路設計段階のデータには,特許文献1に記載された技術を用いることはできない。
仮に特許文献1に記載された技術を用いたとしても,遅延計算のアナログシミュレーションにおいて不要とされる節点情報は,プリント基板(PCB)の回路設計における設計基準検証(DRC)において不要なものではなく,必要なデータまで削減する可能性があり,適用は現実的でない。電流経路とDRCについては関係がないため,特許文献1における電流経路検索寄生容量集約手段と特定配線寄生抵抗抽出手段とによって,データ削減することはできない。
本発明は,上記の問題点の解決を図り,DRCの処理時間を短縮することが可能となる技術を提供することを目的とする。また,本発明は,設計者が自ら部品の論理種別を手入力する手間を削減し,論理種別の設定ミスや設定不足によるDRCの擬似エラーを削減する技術を提供することを目的とする。
本発明は,上記の課題を解決するため,設計された回路のデータから,論理透過部品をスルーして論理チェックに必要な部品ピン同士を結んだ論理透過ネットの概念が導入されたDRC用のデータ(設計検証用のデータ)をあらかじめ作成し,そのDRC用のデータを用いてDRCを実行することを特徴とする。これにより,DRCを実行するたびに論理透過部品の検出を行う必要がなくなるので,DRCの処理時間を大幅に削減することが可能となる。
また,本発明は,部品の種別,接続形態,配置位置などの回路のデータから,その部品の論理種別を自動的に取得し,取得された論理種別をその部品のデータに設定することを特徴とする。これにより,設計者自らが部品の論理種別を手入力する手間を削減し,論理種別の設定ミスや設定不足によるDRCの擬似エラーを削減することができる。
具体的には,本発明は,設計された回路図のデータである回路データを用いて設計された回路図の設計検証を行う設計検証装置であって,回路データの情報をもとに,回路図中の第1の部品に接続される第2の部品を探索し,その第2の部品が,入力と出力が論理的に同値の論理透過部品であるかどうかを判別し,論理透過部品である場合に,さらにその第2の部品に接続される部品を探索することにより,前記論理透過部品以外の部品同士を接続したネットの情報である論理透過ネットのデータを作成し,作成された論理透過ネットのデータを回路データに加えたデータである設計検証用データを作成する手段と,前記設計検証用データを記憶する設計検証用データ記憶手段と,前記設計検証用データ記憶手段に記憶された設計検証用データを用いて,前記論理透過ネットに接続される部品を辿ることにより設計検証を実行する手段とを備えることを特徴とする。
また,本発明は,上記の設計検証装置であって,前記回路データの情報をもとに,設計された回路図に配置された部品の一部またはすべてについて,回路図における部品の接続形態と部品種別から,少なくとも前記論理透過部品であるか否かの識別に用いる部品の論理種別を判別し,得られた論理種別を回路データ中のそれぞれの部品のデータに自動設定する手段を備えることを特徴とする。
また,本発明は,設計者による回路図の設計を支援するCADシステムであって,設計者の指示により回路図を作成する手段と,前記作成された回路図のデータである回路データを記憶する手段と,回路データの情報をもとに,回路図中の第1の部品に接続される第2の部品を探索し,その第2の部品が,入力と出力が論理的に同値の論理透過部品であるかどうかを判別し,論理透過部品である場合に,さらにその第2の部品に接続される部品を探索することにより,前記論理透過部品以外の部品同士を接続したネットの情報である論理透過ネットのデータを作成し,作成された論理透過ネットのデータを回路データに加えたデータである設計検証用データを作成する手段と,前記設計検証用データを記憶する設計検証用データ記憶手段と,前記設計検証用データ記憶手段に記憶された設計検証用データを用いて,前記論理透過ネットに接続される部品を辿ることにより設計検証を実行する手段とを備えることを特徴とする。
本発明により,DRCを実行するたびに論理透過部品の検出を行う必要がなくなるので,DRCの処理時間を大幅に削減することが可能となる。また,部品の一部またはすべての論理種別を自動的に設定することができるようになるので,設計者自らが部品の論理種別を手入力する手間を削減することが可能となり,論理種別の設定ミスや設定不足によるDRCの擬似エラーを削減することが可能となる。
以下,本発明の実施の形態について,図を用いて説明する。
図1は,本発明の実施の形態によるCADシステムの構成例を示す図である。CADシステム10は,部品ライブラリ11,回路設計処理部12,回路データベース13,DRC実行部14,DRC用データ作成部15,DRC用データベース16,論理種別自動設定部17を備える。DRC実行部14,DRC用データ作成部15,DRC用データベース16,論理種別自動設定部17は,本実施の形態のCADシステム10における設計検証部18である。
回路設計処理部12は,設計者による入出力装置20からの操作を受け,回路設計の処理を行う。設計者は,入出力装置20を操作し,部品ライブラリ11から利用する部品を選択し,回路図に入力する。部品ライブラリ11は,回路に使用される部品のライブラリである。回路データベース13は,設計者が作成した回路図の回路データを記憶するデータベースである。作成された(または作成中の)回路図は,入出力装置20に出力表示される。この回路設計処理部12による処理は,従来技術と同様である。
DRC実行部14は,設計された回路図について,DRCを実行する。本実施の形態では,回路データベース13に記憶された回路データではなく,DRC用データベース16に記憶されたDRC用データを用いてDRCを実行する。なお,図面チェックの場合には,従来と同様に回路データベース13に記憶された回路データを用いてDRCを実行するようにしてもよい。
DRC用データ作成部15は,回路データベース13に記憶された回路データから,DRCに特化したDRC用データを作成する。作成されたDRC用データは,DRC用データベース16に記憶される。
論理種別自動設定部17は,各部品の部品種別,接続形態,配置位置など,回路データベース13に記憶された回路データの情報から回路図上の各部品の論理種別を判別し,得られた論理種別を回路データベース13に記憶された回路データの各部品に設定する。
図2は,本実施の形態によるDRC用データの構成例を示す図である。DRC用データベース16に記憶されるDRC用データは,回路図テーブル30,部品テーブル31,部品ピンテーブル32,ネットテーブル33,論理透過ネットテーブル34の5つのテーブルからなる。図21に示す回路データの構成に,論理透過ネットテーブル34を加えた構成となっている。図中“*”は1または複数であることを示す。
回路図テーブル30は,複数の部品テーブル31へのリンク,複数のネットテーブル33へのリンク,複数の論理透過ネットテーブル34へのリンクを持つ。部品テーブル31は,自らに属する複数の部品ピンテーブル32へのリンクを持つ。部品ピンテーブル32は,親の部品テーブル31へのリンク,接続されているネットテーブル33へのリンク,接続されている論理透過ネットテーブル34へのリンクを持つ。ネットテーブル33は,接続されている部品ピンテーブル32へのリンクを持つ。論理透過ネットテーブル34は,接続されている部品ピンテーブル32へのリンクを持つ。
図3は,本実施の形態による回路図テーブルのデータ構造の例を示す図である。回路図テーブル30は,プリント基板(回路)を構成する部品やネットの情報を含んだテーブルである。回路図テーブル30は,回路図名,部品テーブルへのリンク,ネットテーブルへのリンク,論理透過ネットテーブルへのリンクなどの情報を持つ。
図4は,本実施の形態による部品テーブルのデータ構造の例を示す図である。部品テーブル31は,プリント基板を構成する部品を表現するテーブルである。部品テーブル31は,ID,部品名,処理済みフラグ,部品種別,論理種別,部品ピンテーブルへのリンクなどの情報を持つ。部品種別には,抵抗,コンデンサなど,部品そのものの種類を表す値が入る。論理種別には,プルダウン抵抗,プルアップ抵抗など,部品種別からさらに細分化された部品の特性を表す値が入る。処理済みフラグは,任意の処理が実行されたかを判別するためのフラグである。
図5は,本実施の形態による部品ピンテーブルのデータ構造の例を示す図である。部品ピンテーブル32は,部品が持つピン(ネットを接続する部分)を表現するテーブルである。部品ピンテーブル32は,ID,部品ピン名,入出力属性,処理済みフラグ,親の部品テーブルへのリンク,ネットテーブルへのリンク,論理透過ネットテーブルへのリンクなどの情報を持つ。入出力属性には,入力(IN),出力(OUT),双方向(INOUT)などの属性が入る。
図6は,本実施の形態によるネットテーブルのデータ構造の例を示す図である。ネットテーブル33は,部品と部品とを接続するためのネット(線)を表現するテーブルである。ネットテーブル33は,ID,ネット名,処理済みフラグ,ネット属性,部品ピンテーブルへのリンクなどの情報を持つ。ネット属性には,一般ネット,電源ネット(電源と接続されているネット),アースネット(アースと接続されているネット)などのネットの属性を表す値が入る。
図7は,本実施の形態による論理透過ネットテーブルのデータ構造の例を示す図である。論理透過ネットテーブル34は,論理透過部品をスルーし,論理的に透過できない部品同士を接続したネットを表現するテーブルである。論理的に透過できる部品はスルーされるため,論理的に透過できない部品の部品ピンのみをリンクとして保持する。論理透過ネットテーブル34は,ID,論理透過ネット名,処理済みフラグ,部品ピンテーブルへのリンクなどの情報を持つ。
図8は,論理透過ネットの概念を説明する図である。図8は,図22の回路図(Sample)に論理透過ネットLT1を設定した例である。あらかじめ論理的に透過できる部品をスルーして論理チェックに必要な部品ピン同士を結んだ論理透過ネットの概念を導入する。図8において,部品Rと部品Cとは論理透過部品である。そのため,論理透過ネットLT1は,論理的に透過できない部品Aの部品ピンPAと,論理的に透過できない部品Bの部品ピンPBとを結ぶ形となる。なお,図8では説明上論理透過ネットを図示しているが,論理透過ネットは,DRC用データに設定される情報であり,作成された回路図に設定される情報ではない。
図9は,回路図のDRCデータベース構造の例を示す図である。図9は,図8に示す回路図(Sample)を,DRC用データベース16のデータベース構造で示した例である。以下,図8に示す回路図の論理的な接続において,部品ピンPAから部品ピンPBを取得する場合のデータベースへのアクセス手順を説明する。
(手順1)部品Aの部品ピンPAから論理透過ネットLT1を取得する。
(手順2)論理透過ネットLT1から部品ピンPBを取得する。
このように,論理透過ネットの概念を用いることにより,図22,図23で説明した手順を大幅に削減することができる。論理透過ネットを用いたDRCの論理チェックの処理速度は,論理透過部品(抵抗やコンデンサなど)が多いほど,またDRCチェック項目が多いほど効果を発揮する。
図10は,本実施の形態のDRC実行部による論理チェック処理フローチャートである。DRC実行部14による論理チェック処理は,チェックする内容によって異なる。ここでは,図24と同様に,1つのネットに接続されている部品ピンに入力ピンが存在するかをチェックする処理を例に説明する。なお,処理開始前の各テーブルの処理済みフラグは,初期設定値(OFF)であるものとする。
まず,回路図からすべての論理透過ネットを取得する(ステップS10)。すなわち,回路図テーブル30からリンクされているすべての論理透過ネットテーブル34を取得する。以下では,同様に各テーブルの情報を用いて処理を行うものとする。
ステップS10で取得された論理透過ネットに未処理(=処理済みフラグOFF)の論理透過ネットがなければ(ステップS11),処理を終了する。
ステップS10で取得された論理透過ネットに未処理(=処理済みフラグOFF)の論理透過ネットがあれば(ステップS11),未処理の論理透過ネットを1つ選択し(ステップS12),その論理透過ネットが持つすべての部品ピンを取得する(ステップS13)。
ステップS13で取得されたすべての部品ピンの入出力属性を確認し,入力ピンが存在しなければ(ステップS14),ステップS12で選択された論理透過ネットについてのエラー情報を出力する(ステップS15)。ステップS12で選択された論理透過ネットの処理済みフラグをONにし(ステップS16),ステップS11の処理に戻る。ステップS15で出力するエラー情報は,例えば,「『論理透過ネット名』は入力ピンと接続されていません」といったエラーメッセージなどである。
ここでは,入力ピンの存在チェックの例を説明したが,未接続の電源ピンがないかどうかのチェック,ネット内に出力ピンが1つもないものがあるかどうかのチェック,ドットロジックのチェックなども,論理透過ネットを用いることにより,同様に高速にチェックすることができる。
次に,DRC用データ作成部15による論理透過ネットの作成処理について説明する。ここでは,まず,図8の回路図の例を用いて,具体的な処理手順の例を説明する。なお,以下の処理手順の開始前の各テーブルの処理済みフラグは,初期設定値(OFF)であるものとする。
(手順1)Sampleの回路図から,各部品(部品A,部品B,部品R,部品C)を取得する。
(手順2)この時点では,部品A,部品B,部品R,部品Cのすべてが未処理(=処理済みフラグOFF)の部品である。取得された各部品の論理種別から,部品Rと部品Cとが論理透過部品であることが分かる。ここでは,論理透過部品ではない部品A,部品Bのうち部品Aを選択し,その部品Aから処理を始めるものとする。
(手順3)部品Aの部品ピンPAを取得する。部品Aは論理透過部品でないため,部品ピンPAを論理透過ネット部品ピンリストに記録する。部品ピンPAの処理済フラグをONにする。ここで,論理透過ネット部品ピンリストは,作成する論理透過ネットに接続される部品ピンのリストである。
(手順4)部品ピンPAに接続されているネットN1を取得する。
(手順5)ネットN1から部品ピンPR1を取得する(部品ピンPAは処理済であるため)。部品ピンPR1の処理済フラグをONにする。
(手順6)部品ピンPR1の親部品である部品Rは論理透過部品であるため,部品ピンPR1を論理透過ネット部品ピンリストには加えない。部品Rから部品ピンPR2を取得する(部品ピンPR1は処理済であるため)。部品ピンPR2の処理済フラグをONにする。
(手順7)部品ピンPR2に接続されているネットN2を取得する。
(手順8)部品Cは部品Rと同様に論理透過部品であるため,以下(手順5)から(手順7)と同様の処理を行い,ネットN3を取得する。
(手順9)ネットN3から,部品ピンPBを取得する。部品ピンPBの親部品である部品Bは論理透過部品でないため,部品ピンPBを論理透過ネット部品ピンリストに記録する。
(手順10)最終的に,論理透過部品でない部品A,部品Bの部品ピンPA,部品ピンPBが論理透過ネット部品ピンリストに記録された状態となる。論理透過ネットLT1を作成し,部品ピンPA,部品ピンPBへのリンクを張る。
このように,DRC用データ作成部15によって回路全体の論理透過ネットを作成しておくことにより,その後のDRC実行部14による論理チェック処理を高速に行なうことができる。
図11は,本実施の形態のDRC用データ作成部による論理透過ネット作成処理フローチャートである。処理開始前の各テーブルの処理済みフラグは,初期設定値(OFF)であるものとする。
まず,回路図からすべての部品を取得する(ステップS20)。すなわち,回路図テーブル30からリンクされているすべての部品テーブル31を取得する。以下では,同様に各テーブルの情報を用いて処理を行うものとする。
ステップS20で取得された部品に未処理(=処理済みフラグOFF)の部品がなければ(ステップS21),処理を終了する。
ステップS20で取得された部品に未処理(=処理済みフラグOFF)の部品があれば(ステップS21),未処理の部品を1つ選択し(ステップS22),その部品の処理済みフラグをONにし(ステップS23),その部品に属するすべての部品ピンを取得する(ステップS24)。なお,未処理の部品を選択するときには,論理種別を確認して論理透過部品でない部品を選択する。
ステップS24で取得された部品ピンに未処理(=処理済みフラグOFF)の部品ピンがなければ(ステップS25),ステップS21の処理に戻る。
ステップS24で取得された部品ピンに未処理(=処理済みフラグOFF)の部品ピンがあれば(ステップS25),未処理の部品ピンを1つ選択し(ステップS26),その部品ピンを論理透過ネット部品ピンリストに記録し(ステップS27),その部品ピンの処理済みフラグをONにする(ステップS28)。後述の論理透過部品探索処理を行う(ステップS29)。論理透過ネット部品ピンリストをもとに,論理透過ネットを作成する(ステップS30)。すなわち,論理透過ネット部品ピンリストに記録された部品ピンのテーブルへのリンクを持つ論理透過ネットテーブル34を作成する。なお,論理透過ネットテーブル34の作成ごとに,論理透過ネット部品ピンリストはクリアしておく。ステップS25の処理に戻る。
図12は,論理透過部品探索処理フローチャートである。論理透過部品探索処理は,部品ピンを入力として処理を行う。
まず,取得された(または選択された)部品ピンに接続されているネットを取得する(ステップS40)。取得されたネットに接続されているすべての部品ピンを取得する(ステップS41)。
ステップS41で取得された部品ピンに未処理(=処理済みフラグOFF)の部品ピンがなければ(ステップS42),処理を終了する。
ステップS41で取得された部品ピンに未処理(=処理済みフラグOFF)の部品ピンがあれば(ステップS42),ステップS41で取得された部品ピンから未処理の部品ピンを1つ選択し(ステップS43),その選択された部品ピンの処理済みフラグをONにする(ステップS44)。
ステップS43で選択された部品ピンの親部品が論理透過部品であれば(ステップS45),ステップS43で選択された部品ピンの親部品の処理済みフラグをONにする(ステップS46)。親部品においてステップS43で選択された部品ピンの反対側の部品ピンを取得し(ステップS47),そのステップS47で取得された部品ピンの処理済みフラグをONにする(ステップS48)。再帰的に,論理透過部品探索処理を行う(ステップS49)。ステップS42の処理に戻る。なお,論理透過部品か否かは部品の論理種別などをもとに判別する。
ステップS43で選択された部品ピンの親部品が論理透過部品でなければ(ステップS45),ステップS43で選択された部品ピンを論理透過ネット部品ピンリストに記録し(ステップS50),ステップS42の処理に戻る。
次に,各部品の論理種別の自動設定について説明する。DRC用データ作成部15によって論理透過ネットを作成する際には,各部品について論理透過部品であるか否かを判別するために,各部品に論理種別が設定されている必要がある。ここでは,論理種別自動設定部17によって,各部品の部品種別,接続形態,配置位置など,回路データベース13に記憶された回路データの情報からその部品の論理種別を自動的に判別し,回路データベース13に記憶された回路データの各部品テーブルに設定する。なお,各部品の論理種別は,すべて自動で設定するようにしてもよいし,一部を自動で設定して残りを設計者が手動で設定するようにしてもよい。
論理透過部品となる部品には,前述のダンピング抵抗やカップリングコンデンサを含め,様々なものがある。ここでは,論理透過部品となる5種類の抵抗の例を,図を用いて説明する。
図13は,プルダウン抵抗を説明する図である。2端子の抵抗部品であり,一方の端子が一般ネット,もう一方の端子がアースネットに接続されているものを,プルダウン抵抗という。
図14は,プルアップ抵抗を説明する図である。2端子の抵抗部品であり,一方の端子が一般ネット,もう一方の端子が電源ネットに接続されているものを,プルアップ抵抗という。
図15は,テブナン抵抗を説明する図である。図13に示すプルダウン抵抗と図14に示すプルアップ抵抗とが同一ネットに存在する場合,両方の抵抗を合わせてテブナン抵抗という。
図16は,ダンピング抵抗を説明する図である。2端子の抵抗部品であり,2つの端子がどちらも一般ネットに接続されているものを,ダンピング抵抗という。
図17は,差動終端抵抗を説明する図である。2端子の抵抗部品であり,2つの端子が平衡伝送路として設定されたネットにそれぞれ接続されているものを,差動終端抵抗という。
このように,各部品の論理種別を決定するための条件がはっきりしているため,回路データベース13に記憶された回路データの情報を解析することにより,自動的に各部品の論理種別を判別/設定することが可能である。例えば,部品テーブル31の部品種別が抵抗であり,2つの部品ピンテーブル32へのリンクを持ち,さらにそれらの部品ピンテーブル32の一方がネット属性がアースネットであるネットテーブル33へのリンクを持ち,もう一方がネット属性が一般ネットであるネットテーブル33へのリンクを持つ場合に,その部品がプルダウン抵抗であると容易に判断することができる。
図18は,本実施の形態の論理種別自動設定部による論理種別自動設定処理フローチャートである。ここでは,判別が容易なプルダウン抵抗,プルアップ抵抗,ダンピング抵抗についての論理種別を自動設定する例を示す。他の論理種別の部品についても,論理種別に応じた判別処理ロジックにより,同様に論理種別の自動設定を行うことができる。なお,処理開始前の各テーブルの処理済みフラグは,初期設定値(OFF)であるものとする。
まず,回路図からすべての部品を取得する(ステップS60)。すなわち,回路図テーブル30からリンクされているすべての部品テーブル31を取得する。以下では,同様に各テーブルの情報を用いて処理を行うものとする。
ステップS60で取得された部品に未処理(=処理済みフラグOFF)の部品がなければ(ステップS61),処理を終了する。
ステップS60で取得された部品に未処理(=処理済みフラグOFF)の部品があれば(ステップS61),未処理の部品を1つ選択し(ステップS62),その選択された部品の処理済みフラグをONにする(ステップS63)。
ステップS62で選択された部品の部品種別が抵抗でなければ(ステップS64),または,ステップS62で選択された部品の部品ピンへのリンクが2つでなければ(ステップS65),ステップS61の処理に戻る。
ステップS62で選択された部品の部品種別が抵抗であり(ステップS64),かつ,ステップS62で選択された部品の部品ピンへのリンクが2つであれば(ステップS65),その選択された部品が持つ2つの部品ピンを取得する(ステップS66)。ステップS66で取得された2つの部品ピンにそれぞれ接続されているネットを取得する(ステップS67)。
ステップS67で取得された2つのネットのネット属性が両方とも一般ネットである場合には(ステップS68),ステップS62で選択された部品の論理種別にダンピング抵抗を設定し(ステップS69),ステップS61の処理に戻る。
ステップS67で取得された2つのネットのネット属性の一方が一般ネットであり,もう一方がアースネットである場合には(ステップS70),ステップS62で選択された部品の論理種別にプルダウン抵抗を設定し(ステップS71),ステップS61の処理に戻る。
ステップS67で取得された2つのネットのネット属性の一方が一般ネットであり,もう一方が電源ネットである場合には(ステップS72),ステップS62で選択された部品の論理種別にプルアップ抵抗を設定し(ステップS73),ステップS61の処理に戻る。
プルダウン抵抗,プルアップ抵抗,ダンピング抵抗のいずれでもない場合には,そのままステップS61の処理に戻る。
図18に示すように,回路データベース13に記憶された回路データの各テーブルの情報から判別することにより,各部品の論理種別を自動的に設定することができる。なお,すべての部品の論理種別を自動設定するのではなく,一部の部品について論理種別を手動で設定するようにしてもよい。
以上説明した実施の形態による設計検証に関する処理は,コンピュータとソフトウェアプログラムとによって実現することができ,そのプログラムをコンピュータ読み取り可能な記録媒体に記録することも,ネットワークを通して提供することも可能である。
以上,本発明の実施の形態について説明したが,本発明はこれに限るものではない。例えば,本実施の形態では,本発明を図19に示す回路設計(P12)の段階での設計検証に適用する例を示したが,本発明を図19に示す実装設計(P14)の段階での設計検証に適用することも容易に可能である。
本発明の実施の形態によるCADシステムの構成例を示す図である。 本実施の形態によるDRC用データの構成例を示す図である。 本実施の形態による回路図テーブルのデータ構造の例を示す図である。 本実施の形態による部品テーブルのデータ構造の例を示す図である。 本実施の形態による部品ピンテーブルのデータ構造の例を示す図である。 本実施の形態によるネットテーブルのデータ構造の例を示す図である。 本実施の形態による論理透過ネットテーブルのデータ構造の例を示す図である。 論理透過ネットの概念を説明する図である。 回路図のDRCデータベース構造の例を示す図である。 本実施の形態のDRC実行部による論理チェック処理フローチャートである。 本実施の形態のDRC用データ作成部による論理透過ネット作成処理フローチャートである。 論理透過部品探索処理フローチャートである。 プルダウン抵抗を説明する図である。 プルアップ抵抗を説明する図である。 テブナン抵抗を説明する図である。 ダンピング抵抗を説明する図である。 差動終端抵抗を説明する図である。 本実施の形態の論理種別自動設定部による論理種別自動設定処理フローチャートである。 プリント基板の開発フローである。 CADシステムの構成例を示す図である。 回路データの構成例を示す図である。 回路図の例を示す図である。 回路図のデータベース構造の例を示す図である。 DRC実行部による論理チェック処理フローチャートである。 部品ピン探索処理フローチャートである。
符号の説明
10 CADシステム
11 部品ライブラリ
12 回路設計処理部
13 回路データベース
14 DRC実行部
15 DRC用データ作成部
16 DRC用データベース
17 論理種別自動設定部
18 設計検証部
20 入出力装置

Claims (5)

  1. 設計された回路図のデータである回路データを用いて設計された回路図の設計検証を行う設計検証装置であって,
    回路データの情報をもとに,回路図中の第1の部品に接続される第2の部品を探索し,その第2の部品が,入力と出力が論理的に同値の論理透過部品であるかどうかを判別し,論理透過部品である場合に,さらにその第2の部品に接続される部品を探索することにより,前記論理透過部品以外の部品同士を接続したネットの情報である論理透過ネットのデータを作成し,作成された論理透過ネットのデータを回路データに加えたデータである設計検証用データを作成する手段と,
    前記設計検証用データを記憶する設計検証用データ記憶手段と,
    前記設計検証用データ記憶手段に記憶された設計検証用データを用いて,前記論理透過ネットに接続される部品を辿ることにより設計検証を実行する手段とを備える
    ことを特徴とする設計検証装置。
  2. 請求項1に記載された設計検証装置であって,
    前記回路データの情報をもとに,設計された回路図に配置された部品の一部またはすべてについて,回路図における部品の接続形態と部品種別から,少なくとも前記論理透過部品であるか否かの識別に用いる部品の論理種別を判別し,得られた論理種別を回路データ中のそれぞれの部品のデータに自動設定する手段を備える
    ことを特徴とする設計検証装置。
  3. 設計された回路図のデータである回路データを用いて設計された回路図の設計検証を行う設計検証装置のコンピュータに実行させるための設計検証プログラムであって,
    前記コンピュータを,
    回路データの情報をもとに,回路図中の第1の部品に接続される第2の部品を探索し,その第2の部品が,入力と出力が論理的に同値の論理透過部品であるかどうかを判別し,論理透過部品である場合に,さらにその第2の部品に接続される部品を探索することにより,前記論理透過部品以外の部品同士を接続したネットの情報である論理透過ネットのデータを作成し,作成された論理透過ネットのデータを回路データに加えたデータである設計検証用データを作成する手段と,
    前記設計検証用データを記憶する設計検証用データ記憶手段と,
    前記設計検証用データ記憶手段に記憶された設計検証用データを用いて,前記論理透過ネットに接続される部品を辿ることにより設計検証を実行する手段として,
    機能させるための設計検証プログラム。
  4. 設計された回路図のデータである回路データを用いて設計された回路図の設計検証を行う設計検証装置のコンピュータが行う設計検証方法であって,
    回路データの情報をもとに,回路図中の第1の部品に接続される第2の部品を探索し,その第2の部品が,入力と出力が論理的に同値の論理透過部品であるかどうかを判別し,論理透過部品である場合に,さらにその第2の部品に接続される部品を探索することにより,前記論理透過部品以外の部品同士を接続したネットの情報である論理透過ネットのデータを作成し,作成された論理透過ネットのデータを回路データに加えたデータである設計検証用データを作成する過程と,
    前記設計検証用データを設計検証用データ記憶手段に記憶する過程と,
    前記設計検証用データ記憶手段に記憶された設計検証用データを用いて,前記論理透過ネットに接続される部品を辿ることにより設計検証を実行する過程とを有する
    ことを特徴とする設計検証方法。
  5. 設計者による回路図の設計を支援するCADシステムであって,
    設計者の指示により回路図を作成する手段と,
    前記作成された回路図のデータである回路データを記憶する手段と,
    回路データの情報をもとに,回路図中の第1の部品に接続される第2の部品を探索し,その第2の部品が,入力と出力が論理的に同値の論理透過部品であるかどうかを判別し,論理透過部品である場合に,さらにその第2の部品に接続される部品を探索することにより,前記論理透過部品以外の部品同士を接続したネットの情報である論理透過ネットのデータを作成し,作成された論理透過ネットのデータを回路データに加えたデータである設計検証用データを作成する手段と,
    前記設計検証用データを記憶する設計検証用データ記憶手段と,
    前記設計検証用データ記憶手段に記憶された設計検証用データを用いて,前記論理透過ネットに接続される部品を辿ることにより設計検証を実行する手段とを備える
    ことを特徴とするCADシステム。
JP2006177437A 2006-06-28 2006-06-28 設計検証装置,設計検証プログラム,設計検証方法およびcadシステム Pending JP2008009574A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2006177437A JP2008009574A (ja) 2006-06-28 2006-06-28 設計検証装置,設計検証プログラム,設計検証方法およびcadシステム
US11/589,170 US7657853B2 (en) 2006-06-28 2006-10-30 Verification apparatus, design verification method, and computer aided design apparatus
KR1020070061548A KR100873885B1 (ko) 2006-06-28 2007-06-22 설계 검증 장치, 설계 검증 방법 및 cad 시스템

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006177437A JP2008009574A (ja) 2006-06-28 2006-06-28 設計検証装置,設計検証プログラム,設計検証方法およびcadシステム

Publications (1)

Publication Number Publication Date
JP2008009574A true JP2008009574A (ja) 2008-01-17

Family

ID=38878377

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006177437A Pending JP2008009574A (ja) 2006-06-28 2006-06-28 設計検証装置,設計検証プログラム,設計検証方法およびcadシステム

Country Status (3)

Country Link
US (1) US7657853B2 (ja)
JP (1) JP2008009574A (ja)
KR (1) KR100873885B1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009238209A (ja) * 2008-03-04 2009-10-15 Nec Corp 回路検証装置、回路検証プログラムおよび回路検証方法
JP2010250440A (ja) * 2009-04-13 2010-11-04 Dainippon Printing Co Ltd 対象物間のネットワーク解析装置
US9087175B2 (en) 2013-03-22 2015-07-21 Fujitsu Limited Information processing apparatus and design verification method

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008146356A1 (ja) * 2007-05-28 2008-12-04 Fujitsu Limited 自動配線装置,自動配線方法,自動配線プログラム,及び同プログラムを記録したコンピュータ読取可能な記録媒体
JP4883124B2 (ja) * 2009-03-31 2012-02-22 日本電気株式会社 配線検証システム、配線検証方法、及び配線検証プログラム
JP2012069000A (ja) * 2010-09-24 2012-04-05 Fujitsu Ltd 回路基板設計装置及び回路基板設計プログラム
US8286113B1 (en) * 2011-01-11 2012-10-09 Xilinx, Inc. Verification of logic core implementation
US11270056B2 (en) * 2020-08-06 2022-03-08 Bqr Reliability Engineering Ltd. Method and apparatus for verifying electronic circuits

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07175845A (ja) * 1993-12-16 1995-07-14 Nec Corp 論理シミュレーション用回路変換方式
JP2000200297A (ja) * 1999-01-07 2000-07-18 Nec Corp アナログ部品削除情報付与システム
JP2004295690A (ja) * 2003-03-27 2004-10-21 Fujitsu Ltd 電気回路図自動生成装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001101245A (ja) 1999-09-28 2001-04-13 Nec Ic Microcomput Syst Ltd 設計支援装置及び設計支援方法
JP2003233636A (ja) 2002-02-06 2003-08-22 Fujitsu Ltd 回路検証装置
JP2005202928A (ja) 2003-12-19 2005-07-28 Fujitsu Ltd レイアウト処理装置、レイアウト処理方法、及びプログラム
JP4530883B2 (ja) 2004-09-30 2010-08-25 富士通セミコンダクター株式会社 シミュレーションモデル生成方法
US7287236B2 (en) * 2004-09-30 2007-10-23 Alcatel Lucent Electronic device connectivity analysis methods and systems
JP2006106865A (ja) 2004-09-30 2006-04-20 Nec Corp 論理回路設計検証装置および方法、プログラム

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07175845A (ja) * 1993-12-16 1995-07-14 Nec Corp 論理シミュレーション用回路変換方式
JP2000200297A (ja) * 1999-01-07 2000-07-18 Nec Corp アナログ部品削除情報付与システム
JP2004295690A (ja) * 2003-03-27 2004-10-21 Fujitsu Ltd 電気回路図自動生成装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009238209A (ja) * 2008-03-04 2009-10-15 Nec Corp 回路検証装置、回路検証プログラムおよび回路検証方法
JP4586926B2 (ja) * 2008-03-04 2010-11-24 日本電気株式会社 回路検証装置、回路検証プログラムおよび回路検証方法
US8037436B2 (en) 2008-03-04 2011-10-11 Nec Corporation Circuit verification apparatus, a method of circuit verification and circuit verification program
JP2010250440A (ja) * 2009-04-13 2010-11-04 Dainippon Printing Co Ltd 対象物間のネットワーク解析装置
US9087175B2 (en) 2013-03-22 2015-07-21 Fujitsu Limited Information processing apparatus and design verification method

Also Published As

Publication number Publication date
KR100873885B1 (ko) 2008-12-15
KR20080001624A (ko) 2008-01-03
US20080005708A1 (en) 2008-01-03
US7657853B2 (en) 2010-02-02

Similar Documents

Publication Publication Date Title
US6708144B1 (en) Spreadsheet driven I/O buffer synthesis process
US7134096B2 (en) System and method for design, procurement and manufacturing collaboration
KR100873885B1 (ko) 설계 검증 장치, 설계 검증 방법 및 cad 시스템
US7802222B2 (en) Generalized constraint collection management method
US7644382B2 (en) Command-language-based functional engineering change order (ECO) implementation
US20080109780A1 (en) Method of and apparatus for optimal placement and validation of i/o blocks within an asic
US6502229B2 (en) Method for inserting antenna diodes into an integrated circuit design
US7117464B2 (en) System and method for evaluating signal coupling between differential traces in a package design
US11574101B2 (en) Techniques for providing optimizations based on categories of slack in timing paths
US7076410B1 (en) Method and apparatus for efficiently viewing a number of selected components using a database editor tool
US20050223348A1 (en) System and method for evaluating signal trace discontinuities in a package design
EP1643400A2 (en) Electronic device connectivity analysis methods and systems
US8756048B2 (en) Method for technology porting of CAD designs, and computer program product therefor
US6014508A (en) Method of adding constrained cluster points to interconnection nets in integrated circuit chips and packages
US5991521A (en) Method and system of checking for open circuit connections within an integrated-circuit design represented by a hierarchical data structure
US20040163056A1 (en) System and method for evaluating signal coupling between vias in a package design
US6968515B2 (en) Semiconductor circuit designing apparatus and a semiconductor circuit designing method in which the number of steps in a circuit design and a layout design is reduced
US20050050506A1 (en) System and method for determining connectivity of nets in a hierarchical circuit design
US20230409296A1 (en) Providing metric data for patterns usable in a modeling environment
US20230111938A1 (en) Testbenches for electronic systems with automatic insertion of verification features
Doner et al. Smart PCB Digital Factory Technical Publication
JP2011003080A (ja) 接続検証支援装置
CN110941941A (zh) 用于电路设计的检查系统以及检查方法
JP2005301498A (ja) 論理データ作成方法及び論理シミュレータ
JP2002288254A (ja) 不具合回路検出システム及び回路設計方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090309

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101027

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101109

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110308