JP2011003080A - 接続検証支援装置 - Google Patents
接続検証支援装置 Download PDFInfo
- Publication number
- JP2011003080A JP2011003080A JP2009146678A JP2009146678A JP2011003080A JP 2011003080 A JP2011003080 A JP 2011003080A JP 2009146678 A JP2009146678 A JP 2009146678A JP 2009146678 A JP2009146678 A JP 2009146678A JP 2011003080 A JP2011003080 A JP 2011003080A
- Authority
- JP
- Japan
- Prior art keywords
- attribute
- wiring
- terminal
- unit
- connection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Abstract
【課題】 プリント基板の回路設計段階において論理的接続関係の検証を簡易に行なうことができる接続検証支援装置を提供する。
【解決手段】 配線属性付与部112でネットリスト中の配線のネット名を抽出して機能連想キーワードテーブル111を参照して機能属性を付与するとともに、端子属性付与部113で端子機能属性データ114を参照してネットリスト中の端子に機能属性を付与し、これら互いに接続された配線および端子の機能属性の一致/不一致を属性検査部115で検査して、不一致が検出された配線に対してメッセージ出力部116で警告メッセージを行なう。
【選択図】 図1
【解決手段】 配線属性付与部112でネットリスト中の配線のネット名を抽出して機能連想キーワードテーブル111を参照して機能属性を付与するとともに、端子属性付与部113で端子機能属性データ114を参照してネットリスト中の端子に機能属性を付与し、これら互いに接続された配線および端子の機能属性の一致/不一致を属性検査部115で検査して、不一致が検出された配線に対してメッセージ出力部116で警告メッセージを行なう。
【選択図】 図1
Description
本発明は、プリント基板の回路設計用の接続検証支援装置に関する。
プリント基板の回路設計においては、先ず、コンピュータ上の回路設計用CADツールを用いて回路図を編集することにより回路設計が行なわれる。回路設計が終了すると、その回路のデータからネットリストが生成され、そのネットリストに基づいて、コンピュータ上の基板レイアウト設計用CADツールを用いて基板レイアウト等の物理設計が行なわれる。
回路図を編集する作業においては、プリント基板に搭載予定の電気部品に対応したシンボルを回路設計用CADツールの画面上に配置し、そのシンボルの端子を配線でつなぐことにより端子間の接続関係を入力する。個々の配線には、設計者により任意の名前が付与されるか、もしくはCADツールによってユニークな名前が付与される。また、回路設計用CADツールの画面上で配線をつながなくても、複数の端子それぞれにつながれた配線に同一の名前(ネット名)が付与されることにより、電気的につながれた配線とみなされる。
ここで、設計者のケアレスミスなどにより、誤った配線接続が行なわれたり不適切なネット名が付与されると、設計者の意図しない配線パターンの基板が製作されてしてしまう可能性がある。
今日の回路設計用CADツールには、これらのミスを防ぐ機能として、シミュレーション機能やDRC(デザインルールチェック)機能などを持つものがある。シミュレーション機能の主な役割としては、動作検証による論理的接続関係のチェックがある。また、DRC機能の主な役割としては、端子の入出力等の物理属性の整合性や、未結線などの機械的接続関係のチェックなどがある。
例えば、シミュレーション機能を持つ回路設計用CADツールとして、特許文献1に、遅延情報ファイルを読み込んだ後、実際の配線遅延となる遅延値を計算する配線遅延計算部と、シミュレーション実行の際に使用する異なる配線毎の遅延値を持つノード情報テーブルを自動的に作成する自動ノード生成部を設けることによって、精度の高い論理シミュレーションを可能にした論理シミュレータが提案されている。
また、特許文献2には、接続情報に基づいてタイミング検証を行なう基板設計装置において、ネット名等に対応する接続情報をグラフィカルに表示して情報定義を容易にする技術が提案されている。
さらに、特許文献3には、FPGA(Field Programmable Gate Array)を搭載する基板の論理検証を行なう基板論理検証装置において、FPGA単体の論理シミュレ−ションのテストデ−タを、基板の論理検証に利用することで、基板自体の論理シミュレ−ションの効率化を図る技術が提案されている。
また、特許文献4には、図形を入力するCAD装置と論理シミュレ−ションを1つのワークステーションの環境内に構築することによって設計の効率化および論理検証効率を向上させるシミュレ−ション機能付設計支援装置が提案されている。
しかし、シミュレーション機能を持つ回路設計用CADツールは高価であり、また関連する基板上の各部品のモデルを準備したりテストパターンを作成したりする等、事前の準備に大きな工数を要する。特に、使用する部品のメーカーは多岐に渡るため、モデルはメーカーごとに異なる上、記述内容が望む形式であるとは限らない。このため、回路設計用CADツールによるプリント基板の回路設計段階でのシミュレーションはあまり行なわれていないのが実情である。一般には、このシミュレーションに代えて、設計者の作業による回路レビューを実施して論理的接続関係を検証する方法が多く採用されている。しかし、設計者の作業により論理的接続関係を検証する方法では、チェック漏れ(抜け)が考えられる。また、ネット数が数千から数万におよぶ規模のプリント基板の場合には、大きな工数が発生する。従って、プリント基板の回路設計段階において論理的接続関係の検証を行なうことは困難である。
一方、DRC機能を持つ回路設計用CADツールにおいては、事前準備はあまり必要ではなく、処理自体もコンピュータが自動的に行なうので簡単かつ高速に処理することが可能である。しかし、対象は単純な機械的接続関係の検証であり、論理的接続関係の検証は行なわれていない。
本発明は、上記事情に鑑み、プリント基板の回路設計段階において論理的接続関係の検証を簡易に行なうことができる接続検証支援装置を提供することを目的とする。
上記目的を達成する本発明の接続検証支援装置は、配線と電気部品の端子との接続対応関係を表わすネットリストの接続の検証を支援する接続検証支援装置であって、
信号の属性とその属性を表わすキーワードとの対応関係が記憶された記憶部と、
ネットリスト中の配線のネット名を抽出し、上記記憶部に記憶されたキーワードを含む配線に、そのキーワードに対応付けられた属性を付与する配線属性付与部と、
ネットリスト中の端子に属性を付与する端子属性付与部と、
ネットリスト中の互いに接続された配線および端子の属性の一致/不一致を検査する属性検査部と、
上記属性検査部による検査結果が不一致の場合に、不一致が検出された配線を示す警告メッセージを出力するメッセージ出力部とを備えたことを特徴とする。
信号の属性とその属性を表わすキーワードとの対応関係が記憶された記憶部と、
ネットリスト中の配線のネット名を抽出し、上記記憶部に記憶されたキーワードを含む配線に、そのキーワードに対応付けられた属性を付与する配線属性付与部と、
ネットリスト中の端子に属性を付与する端子属性付与部と、
ネットリスト中の互いに接続された配線および端子の属性の一致/不一致を検査する属性検査部と、
上記属性検査部による検査結果が不一致の場合に、不一致が検出された配線を示す警告メッセージを出力するメッセージ出力部とを備えたことを特徴とする。
本発明の接続検証支援装置は、ネットリストから取得した、信号の属性を表わすキーワードを含む配線に、そのキーワードに対応付けられた属性を付与するとともに、ネットリスト中の端子に属性を付与し、これら互いに接続された配線および端子の属性の一致/不一致を検査して、不一致が検出された配線に対して警告メッセージを行なうものである。このようにすることにより、ネットリストから取得した配線の属性と、この配線に対応するネットリスト中の端子の属性との整合性が得られているか否かを確認することができる。ここで、配線の属性と端子の属性との整合性が得られていない場合は、設計者が意図しない配線が行なわれているため、その配線に対して警告が行なわれる。従って、プリント基板の回路設計段階において論理的接続関係の検証を簡易に行なうことができる。
ここで、上記端子属性付与部が、上記配線属性付与部によって属性が付与された配線に接続される全ての端子の機能の属性を取得するものであり、
上記属性検査部が、上記配線それぞれについてその配線に接続される全ての端子について一致/不一致を検査することで、端子同士の接続を検査するものであることが好ましい。
上記属性検査部が、上記配線それぞれについてその配線に接続される全ての端子について一致/不一致を検査することで、端子同士の接続を検査するものであることが好ましい。
このように、配線それぞれについてその配線に接続される全ての端子同士の接続を検査すると、プリント基板の回路設計段階における論理的接続関係の検証の精度を高めることができる。
また、上記本発明の接続検証支援装置において、上記ネットリストは、複数の階層からなる階層構造の回路を表わすものであり、
上記配線属性付与部が、ネットリスト中の、複数の階層に亘って互いに接続される配線に階層ごとの属性を付与するものであり、
上記属性検査部が、複数の階層に亘って接続される各配線に付与された属性、およびその各配線に接続される端子の属性の一致/不一致を検査するものであることも好ましい。
上記配線属性付与部が、ネットリスト中の、複数の階層に亘って互いに接続される配線に階層ごとの属性を付与するものであり、
上記属性検査部が、複数の階層に亘って接続される各配線に付与された属性、およびその各配線に接続される端子の属性の一致/不一致を検査するものであることも好ましい。
このようにすると、複数の階層からなる階層構造の回路を表わすネットリストにおいても、配線および端子の属性の一致/不一致を検査することができる。
本発明によれば、プリント基板の回路設計段階において論理的接続関係の検証を簡易に行なうことができる接続検証支援装置が提供される。
以下、図面を参照して本発明の実施の形態を説明する。
図1は、本発明の接続検証支援装置の一実施形態の構成を示す図である。
図1に示す接続検証支援装置110は、配線と電気部品の端子との接続対応関係を表わすネットリストの接続の検証を支援する接続検証支援装置である。この接続検証支援装置110には、機能連想キーワードテーブル111と、配線属性付与部112と、端子属性付与部113と、端子機能属性データ114と、属性検査部115と、メッセージ出力部116とが備えられている。
ここで、機能連想キーワードテーブル111が、本発明の記憶部の一例に相当する。この機能連想キーワードテーブル111には、あらかじめ定義された信号の機能に関連付けられたキーワードが登録されている。例えば、メモリなどに対する書込み信号に対しては「WE」,「WR」、読み出し信号に対しては「RE」,「RD」,「OE」、クロック信号に対しては「CK」,「CLK」,「MHZ」,「KHZ」といったキーワードが登録されている。ある程度一般的なキーワードならCADツールの提供業者(ツールベンダ)による初期設定データの提供による登録が可能である。また、ユーザーが独自に関連付けできるようにしておけば、後述する検証のさらなる精度の向上が期待できる。
この機能連想キーワードテーブル111の具体的な例としては、信号の機能属性とキーワードがリスト形式になったEXCELデータや、テキストファイルがある。
また、機能連想キーワードテーブル111へのキーワードの登録方法として、ワイルドカードや数字等を表わすエスケープシーケンスが使用可能であるような登録方法もある。この方法によれば、例えば電源電圧を供給するための電源レールのネット名(配線名)のキーワードを%dV%dなどとして、%dを一文字の数字で表わすことで、5V電源系のキーワードを「5V0」、3.3V電源系のキーワードを「3V3」などと個々に登録しなくても、電源系のキーワードのパターンとして認識させることができる。
配線属性付与部112は、ネットリスト中の配線のネット名を抽出し、そのネット名に含まれる、機能連想キーワードテーブル111に登録されたキーワードを含む配線に、そのキーワードに対応付けられた機能属性を付与する。ネットリストには、配線と電気部品の端子との接続対応関係が表わされている。より具体的には、配線のネット名と、この配線に接続される電気部品の端子番号とが対応付けて示されている。例えば、SRAM部品の1番端子とプロセッサ部品の3番端子が配線「SRAM_WE」で接続される場合、ネットリストは、配線のネット名「SRAM_WE」と、SRAM部品の1番端子を表わす記号とが対応付けられて記載されている。配線属性付与部112は、ネットリストから個々の配線を抽出し、その配線ごとに機能キーワードデータベースから機能属性を推定して付与する。このような処理は、例えば、ネット名の文字列の中に含まれているキーワードの検索を簡単に行なうことができる。
端子属性付与部113は、配線属性付与部112によって機能属性が付与された配線に接続される全ての端子の機能の属性を取得し、それら端子に付与する。
端子機能属性データ114は、ネットリストに表わされた端子(端子番号)とその端子の機能属性との対応関係を示す情報である。例えば、端子機能属性データ114において、SRAM部品の1番端子を表わす記号には、この端子の機能属性として「メモリの読出し信号用」が対応づけて登録されている。
ここで、上述した端子属性付与部113は、個々のネットリストに含まれる端子について、この端子機能属性データ114を検索して機能属性を抽出することによって、その端子に機能属性を付与する。このようにすることにより、端子に機能属性を付与する作業を自動化することができる。
属性検査部115は、ネットリスト中の互いに接続された配線および端子の機能属性の一致/不一致を検査する。詳細には、この属性検査部115は、配線それぞれについてその配線に接続される全ての端子について一致/不一致を検査することで、端子同士の接続を検査する。
メッセージ出力部116は、属性検査部115による検査結果が不一致の場合に、不一致が検出された配線を示す警告メッセージを出力する。
本実施形態の接続検証支援装置110では、各配線において、そのネット名から推定される機能属性と、その配線に接続される端子の機能属性とが付与され、それら互いに接続された配線および端子の機能属性が一致しているか否かが検査される。検査された結果、それら配線および端子の機能属性が不一致である場合は、その配線は設計者の意図に反する誤接続の可能性があるので、そのネット名等の情報をメッセージ出力部116で出力する。例えば、SRAM_WEというネット名の配線に、メモリ部品の読出し信号用の端子が接続されていれば、設計者が書き込み信号という機能属性にすることを意図したであろう配線を、メモリの読み出し信号端子につないでしまったミスが存在すると推定される。本実施形態では、このような推定される設計者の意図に反する接続を容易にチェックすることが可能となる。
ここで、機能属性の推定レベルを多段階に設定してもよい。例えば、配線属性付与部112においてキーワードと一致する文字数を少なくすればあいまいさを広くした機能属性の推定ができる。これにより判定レベルの精度を多段階に設定することが可能となる。尚、ネット名にキーワードが使用されておらず機能属性が推定できない場合の取り扱いについては、問題なしと判定する。
また、本実施形態では、同一の配線の端子間だけで機能属性の推定の判定が行なわれる。このため、例えば、CADツールによって機械的にユニークな配線名が付けられた場合であっても、少なくとも端子間における整合性の検査が可能となる。
図2は、図1に示す接続検証支援装置で実行される処理ルーチンのフローを示す図である。
先ず、ステップS1において、配線属性付与部112でネットリストを読み込む。次に、ステップS2において、ネットリスト中の1つの配線のネット名を抽出する。さらに、ステップS3において、ネット名から機能属性を推定する。より詳細には、ネット名に、機能連想キーワードテーブル111のいずれかのキーワードが含まれているか否かを調べていき、キーワードが含まれている場合には、そのキーワードに対応付けられた機能属性を、ネットに付与する。ネットに付与された機能属性は、ネット機能属性部12aに記憶される。
次に、ステップS4において、端子属性付与部113が、上記ステップS2で抽出された対象のネットに接続することが示された端子を抽出する。さらに、ステップS5において、端子の機能属性を抽出する。即ち、端子機能属性データ114を参照して、ステップS4において抽出した端子番号に対応する機能属性を読み出して、その端子に機能属性を付与する。端子に付与された機能属性は、端子機能属性部12bに記憶される。
ステップS6では、次の端子、即ち、対象のネットに接続された端子のうち、上記ステップS5で機能属性付与が行なわれていない端子があるか否かが判定される。次の端子があると判定された場合は、ステップS4に戻る。一方、次の端子がない、即ち、対象のネットに接続された全ての端子について上記ステップS5の処理が施されたと判定された場合は、ステップS7に進む。
ステップS7では、属性検査部115でこのネットの機能属性の整合性を判定する。即ち、ネット機能属性部12aに記憶されたネットの機能属性と端子機能属性部12bに記憶された端子の機能属性とから、ネットおよび端子の機能属性の一致/不一致を検査する。ここで、属性検査部115による検査結果が不一致の場合は、不一致が検出された配線を示す情報を、ログファイル部12cに記憶する。
さらに、ステップS8において、次のネットがあるか否かが判定される。次のネットがあると判定された場合は、ステップS2に戻る。一方、次のネットがない、即ち、ネットリスト中の全てのネットについて整合性判定が実行されたと判定された場合は、ステップS9に進む。
ステップS9では、メッセージ出力部116でログファイル部12cを参照し、不一致が検出された配線を示す警告メッセージを出力して、このフローを終了する。ユーザは、警告メッセージを参照して、意図しない接続の有無を確認する。
ここで、ネットリストが、複数の階層からなる階層構造の回路を表わす場合がある。
図3は、2つの階層からなる階層構造の回路を表わすネットリストを示す図である。
この回路200は、図3の上部,下部にそれぞれ示す第1,第2の階層からなる2つの階層構造を有する。
第1の階層は、主回路ブロック210,220と、主回路ブロック210の入力側に配線されたネット230,240と、主回路ブロック210と主回路ブロック220との間に配線されたネット250,260と、主回路ブロック220の出力側に配線されたネット270とを有する。
第2の階層は、主回路ブロック210を構成する構成要素からなるものであり、副回路ブロック211,212と、副回路ブロック211の入力側に配線されたローカルネット213,214と、副回路ブロック211と副回路ブロック212との間に配線されたローカルネット215と、副回路ブロック212の出力側に配線されたローカルネット216,217とを有する。
このような回路200を表わすネットリストが、図1に示す接続検証支援装置110で読み込まれる。
配線属性付与部112は、上記ネットリスト中の、2つの階層に亘って互いに接続される階層ごとのネットに機能属性を付与する。
属性検査部115は、2つの階層に亘って接続される各ネットに付与された機能属性、および各ネットに接続される端子の機能属性の一致/不一致を検査する。
階層構造を有する場合は、図3に示すように、電気的に接続されていて一体となるネットでも各階層で別のネット名(例えば、ネット230とローカルネット213、ネット240とローカルネット214等)を付けることが可能である。そうした場合に、この接続検証支援装置110では、ネットリストをフラット化する前の各階層におけるネットの名称が含まれた段階でネットの階層間での接続の一致/不一致を検査することができる。
上述した実施形態では、ネットリスト中の端子が、電子部品の端子番号として表わされている場合の例を説明したが、ネットリスト中の端子は、ネット名と同様にして、任意に名称を付与したものであってもよい。以下では、このような場合における実施形態について説明する。
図4は、端子名が付与された端子を有するネットリストの接続を支援する接続検証支援装置の構成を示す図、図5は、図4に示す接続検証支援装置で実行される処理ルーチンのフローを示す図である。
尚、図1に示す接続検証支援装置110の構成要素と同じ構成要素には同一の符号を付すとともに、図2に示すフロートの処理と同じ処理には同一の符号(ステップS)を付し、異なる点について説明する。
図4に示す接続検証支援装置130は、図1に示す接続検証支援装置110と比較し、端子属性付与部113が端子属性付与部133に置き換えられている。また、図5に示すフローは、図2に示すフローと比較し、ステップS5がステップS15に置き換えられている。
即ち、図4に示す接続検証支援装置130では、図5のステップS15に示すように、端子属性付与部133が機能連想キーワードテーブル111を参照して、端子名にもとづいて端子の機能属性を抽出し、端子に付与する。
このようにすると、端子が端子名で表わされた場合であってもネットの機能属性と端子の機能属性との整合性を高い精度で得ることができる。
尚、回路設計用CADツールに、各ネットに機能属性を入力する手段と、それを保存する手段を持たせることによっても、上述したと同様のネットリストの接続の検証を実現することが可能となるが、本実施形態の接続検証支援装置110,130では、従来より使用されてきたネット名を利用することで、そのような新たな設定作業の手間をかけずにネットリストの接続の検証を実現することができる。
12a ネット機能属性部
12b 端子機能属性部
12c ログファイル部
110,130 接続検証支援装置
111 機能連想キーワードテーブル
112 配線属性付与部
113,133 端子属性付与部
114 端子機能属性データ
115 属性検査部
116 メッセージ出力部
200 回路
210,220 主回路ブロック
211,212 副回路ブロック
213,214,215,216,217 ローカルネット
230,240,250,260,270 ネット
12b 端子機能属性部
12c ログファイル部
110,130 接続検証支援装置
111 機能連想キーワードテーブル
112 配線属性付与部
113,133 端子属性付与部
114 端子機能属性データ
115 属性検査部
116 メッセージ出力部
200 回路
210,220 主回路ブロック
211,212 副回路ブロック
213,214,215,216,217 ローカルネット
230,240,250,260,270 ネット
Claims (3)
- 配線と電気部品の端子との接続対応関係を表わすネットリストの接続の検証を支援する接続検証支援装置であって、
信号の属性と該属性を表わすキーワードとの対応関係が記憶された記憶部と、
ネットリスト中の配線のネット名を抽出し、前記記憶部に記憶されたキーワードを含む配線に、該キーワードに対応付けられた属性を付与する配線属性付与部と、
ネットリスト中の端子に属性を付与する端子属性付与部と、
ネットリスト中の互いに接続された配線および端子の属性の一致/不一致を検査する属性検査部と、
前記属性検査部による検査結果が不一致の場合に、不一致が検出された配線を示す警告メッセージを出力するメッセージ出力部とを備えたことを特徴とする接続検証支援装置。 - 前記端子属性付与部が、前記配線属性付与部によって属性が付与された配線に接続される全ての端子の機能の属性を取得するものであり、
前記属性検査部が、前記配線それぞれについて該配線に接続される全ての端子について一致/不一致を検査することで、端子同士の接続を検査するものであることを特徴とする請求項1記載の接続検証支援装置。 - 前記ネットリストは、複数の階層からなる階層構造の回路を表わすものであり、
前記配線属性付与部が、ネットリスト中の、複数の階層に亘って互いに接続される配線に階層ごとの属性を付与するものであり、
前記属性検査部が、複数の階層に亘って接続される各配線に付与された属性、および該各配線に接続される端子の属性の一致/不一致を検査するものであることを特徴とする請求項1または2記載の接続検証支援装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009146678A JP2011003080A (ja) | 2009-06-19 | 2009-06-19 | 接続検証支援装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009146678A JP2011003080A (ja) | 2009-06-19 | 2009-06-19 | 接続検証支援装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011003080A true JP2011003080A (ja) | 2011-01-06 |
Family
ID=43560976
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009146678A Withdrawn JP2011003080A (ja) | 2009-06-19 | 2009-06-19 | 接続検証支援装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2011003080A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2023504070A (ja) * | 2019-11-29 | 2023-02-01 | ユニグループ スプレッドトラム コミュニケーションズ (ホイチョウ) カンパニー,リミテッド | 回路原理図のチェック方法、装置及びシステム |
-
2009
- 2009-06-19 JP JP2009146678A patent/JP2011003080A/ja not_active Withdrawn
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2023504070A (ja) * | 2019-11-29 | 2023-02-01 | ユニグループ スプレッドトラム コミュニケーションズ (ホイチョウ) カンパニー,リミテッド | 回路原理図のチェック方法、装置及びシステム |
EP4068146A4 (en) * | 2019-11-29 | 2023-05-31 | Unigroup Spreadtrum Communications (Huizhou) Co., Ltd. | SCHEMATIC CIRCUIT DIAGRAM VERIFICATION METHOD, APPARATUS AND SYSTEM |
US11960806B2 (en) | 2019-11-29 | 2024-04-16 | Unigroup Spreadtrum Communications (Huizhou) Co., Ltd. | Method and apparatus for checking schematic circuit diagram and non-transitory computer-readable storage medium |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9665676B2 (en) | Integrated circuit design system | |
US10678973B2 (en) | Machine-learning design enablement platform | |
US8037436B2 (en) | Circuit verification apparatus, a method of circuit verification and circuit verification program | |
US9342647B2 (en) | Integrated circuit design method and apparatus | |
US20070124709A1 (en) | Method and system for design rule checking for an SiP device | |
US9147034B1 (en) | Circuit layout verification method | |
US7424690B2 (en) | Interconnect integrity verification | |
JPH05167046A (ja) | ファクトリ・プログラムドデバイスの製造システム及び製造方法 | |
US10997332B1 (en) | System and method for computing electrical over-stress of devices associated with an electronic design | |
CN104933214A (zh) | 集成电路设计方法和装置 | |
US7900178B2 (en) | Integrated circuit (IC) design method, system and program product | |
CN105740487A (zh) | 基于工艺设计包的版图与原理图一致性验证方法 | |
US8762907B2 (en) | Hierarchical equivalence checking and efficient handling of equivalence checks when engineering change orders are in an unsharable register transfer level | |
US7657853B2 (en) | Verification apparatus, design verification method, and computer aided design apparatus | |
US10970456B1 (en) | Identifying root cause of layout versus schematic errors | |
CN112668264A (zh) | 3d芯片的电源网络验证方法及相关设备 | |
CN113705143A (zh) | 一种自动化仿真系统和自动化仿真方法 | |
JP4544118B2 (ja) | 回路検証システムと方法、及びプログラム | |
John et al. | Ai workbench-conceptual workflow to develop ai models for si/pi-applications in pcb development | |
JP2011003080A (ja) | 接続検証支援装置 | |
US9996643B2 (en) | Integrated circuit modeling method using resistive capacitance information | |
CN112784523A (zh) | 提取cis像元阵列电路寄生电阻电容的方法和系统 | |
US10783307B1 (en) | System and method for power-grid aware simulation of an IC-package schematic | |
JP2000195960A (ja) | 半導体集積回路の遅延計算装置及びその方法並びにタイミング検証装置及びその方法 | |
CN117807948B (zh) | 顶层网表文件的生成方法、装置、计算机设备及存储介质 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20120904 |