CN112668264A - 3d芯片的电源网络验证方法及相关设备 - Google Patents

Abstract

本申请实施例通过提供一种3D芯片的电源网络验证方法及相关设备，实现了对堆叠式芯片的电源网络验证功能。其中包括：通过版图电路图对比测试，分别确定3D芯片中每个芯片的电源网络的网表信息，网表信息中包含有基于版图电路图对比测试得出的通孔信息，通孔信息为每个芯片之间互联通孔的信息；分别对每个芯片电源网络执行等效电阻提取操作，得到每个芯片电源网络对应的电阻网络信息，电阻网络信息中包括通孔位置的信息；将所述通孔信息及所述通孔位置的信息均与目标电阻网络进行合并，得到待测试电阻网络，其中，所述目标电阻网络包括所述电阻网络信息在添加了模拟环境信息后得到的数据；对待测试电阻网络执行仿真测试，得到电源网络验证结果。

Description

3D芯片的电源网络验证方法及相关设备

技术领域

本发明实施例涉及芯片技术领域，具体地说，涉及一种3D芯片的电源网络验证方法及相关设备。

背景技术

随着科技的发展，算力需求的增加，芯片技术也随之快速发展。其中在芯片运行过程中都有专用于为芯片提供电源的电源网络，这个电源网络可以为芯片提供工作时所需的稳定电源。因此，电源网络的优劣将直接影响到芯片能否正常运行。这样，对芯片的电源网络进行完整性分析和测试就成为芯片设计过程之中的重要环节。

目前，在对芯片的电源网络进行分析和测试时都需要将电源网络提取成等效的电阻网络，并基于该等效的电阻网络添加相应的电流负载和电压源来执行压降和电迁移仿真操作，从而得到验证结果。然而在实际应用中，现有的测试方式仅针对单层芯片，而由于目前堆叠式芯片的工艺日渐成熟，越来越多的芯片采用堆叠式芯片工艺设计，即3D IC。例如，常见的方式是将一颗芯片倒装焊装在基板上，另外一颗芯片以键合的方式安装在其上。这样，在堆叠式芯片中各个芯片之间是存在连接关系的，这就使得现有的芯片的电源网络分析时，仅依靠将芯片的电源网络等效提取出电阻网络在进行仿真测试，忽略了各个芯片之间连接情况，从而使得现有的芯片电源的分析、验证方式并不适合堆叠式芯片，因此，如何对堆叠式芯片的电源网络进行验证成为了领域内亟待解决的问题。

发明内容

在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本申请实施例的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。

本申请实施例通过提供一种3D芯片的电源网络验证方法及相关设备，以及实现对堆叠式芯片的电源网络验证功能。

为至少部分地解决上述问题，第一方面，本申请实施例提供了一种3D芯片的电源网络验证方法，包括：

通过版图电路图对比测试，分别确定所述3D芯片中每个芯片的电源网络的网表信息，其中，所述网表信息中包含有基于版图电路图对比测试得出的通孔信息，所述通孔信息包括所述每个芯片之间互联通孔的信息；

分别对所述每个芯片电源网络执行等效电阻提取操作，得到所述每个芯片电源网络对应的电阻网络信息，其中，所述电阻网络信息中包括通孔位置的信息；

将所述通孔信息及所述通孔位置的信息均与目标电阻网络进行合并，得到待测试电阻网络，其中，所述目标电阻网络包括所述电阻网络信息在添加了模拟环境信息后得到的数据，所述模拟环境信息包括电压源信息及电流负载信息；

对所述待测试电阻网络执行仿真测试，得到电源网络验证结果。

可选的，所述通过版图电路图对比测试，分别确定所述3D芯片中每个芯片的电源网络的网表信息，包括：

获取所述每个芯片的所述电源网络的版图信息，所述版图信息为从芯片数据中提取的电源网络的信息；

获取所述电源网络的初始网表信息，其中，所述初始网表信息是基于版图电路图对比测试中的预设设置信息构建的；

根据所述初始网表信息及所述版图信息执行版图电路图对比测试，得到所述通孔信息，其中，所述通孔信息是从所述版图电路图对测试的测试结果中确定的；

根据所述测试结果对所述初始网表信息进行修改，得到所述网表信息。

可选的，所述获取所述每个芯片的所述电源网络的版图信息，包括：

从所述芯片数据中提取所述电源网络的版图数据，其中，所述芯片数据包括芯片的版图信息；

为所述电源网络的版图数据添加电源网络标识，得到所述电源网络的版图信息，其中，所述电源网络标识用于区分不同的电源网络的版图信息。

可选的，所述为所述电源网络的版图数据添加电源网络标识，得到所述电源网络的版图信息，包括：

将所述电源网络的版图数据输入至版图数据库中，得到版图图形信息；

在所述版图图形信息中添加对应标注指令的电源网络标识，所述标注指令是从用户输入信息中确定的。

可选的，所述获取所述电源网络的初始网表信息，包括：

通过所述预设设置信息构建初始网表信息，其中，所述预设设置信息中包含有默认的导通逻辑。

可选的，所述通孔信息中包括通孔数量，

所述根据所述初始网表信息及所述版图信息执行版图电路图对比测试，得到所述通孔信息，包括：

根据版图电路图对比测试，在所述初始网表信息与所述版图信息中确定导通报错路径数量，其中，所述导通报错路径数量是基于所述版图信息的导通逻辑与所述初始网表信息中默认的导通逻辑之间差异确定的；

根据所述导通报错路径数量确定通孔数量，其中，所述通孔数量用于表征所述3D芯片中所述每个芯片之间互联通孔的数量，所述通孔数量与所述导通报错路径数量一致。

所述根据所述测试结果对所述初始网表信息进行修改，得到所述网表信息，包括：

根据所述通孔数量，在所述初始网表信息中添加对应所述通孔数量的通孔路径，得到所述网表信息。

可选的，在所述分别对所述每个芯片电源网络执行等效电阻提取操作之前，所述方法还包括：

根据所述网表信息及对应的版图信息执行版图电路图对比测试，并根据测试结果确定是否存在报错信息，其中，所述报错信息用于提示网表信息与版图信息之间的导通逻辑不一致；

若存在报错信息，则输出警示信息以排查出现报错信息的网表信息；

所述分别对所述每个芯片电源网络执行等效电阻提取操作，得到所述每个芯片电源网络对应的电阻网络信息，包括：

若确定不存在报错信息，则分别对所述3D芯片中的所述每个芯片执行等效电阻提取操作，得到所述每个芯片的所述电源网络对应的电阻网络信息。

可选的，所述分别对所述每个芯片电源网络执行等效电阻提取操作，得到所述每个芯片电源网络对应的电阻网络信息，包括：

对所述电源网络对应的版图信息执行版图寄生电容电阻参数提取操作，得到所述电阻网络信息，其中，所述电阻网络信息中还包括电阻数量；

在根据所述通孔信息及所述通孔位置的信息合并目标电阻网络得到待测试电阻网络之前，所述方法还包括：

若所述3D芯片中所述每个芯片的所述电源网络的电阻数量不一致，确定所述3D芯片的电源网络存在设计错误。

可选的，在所述根据所述通孔信息及所述通孔位置的信息合并目标电阻网络得到待测试电阻网络之前，所述方法还包括：

根据管脚关系、所述电压源信息及所述电流负载信息设置模拟环境信息，其中，所述电压源信息包括电压源标识、电压值以及电压源的坐标位置，所述电流信息包括电流负载、电流值及电流负载的坐标位置；

根据所述模拟环境信息及所述电阻网络信息生成所述目标电阻网络。

可选的，所述根据所述通孔信息及所述通孔位置的信息合并目标电阻网络得到待测试电阻网络，包括：

通过所述通孔数量及所述通孔位置的信息，确定通孔连接次序；

将所述3D芯片的全部芯片的目标电阻网络按照所述通孔连接次序合并得到对应所述3D芯片的整体目标电阻网络，并将所述整体目标电阻网络确定为所述待测试电阻网络。

可选的，所述方法还包括：

将所述电源网络验证结果导入至预设目标图形库，以便得到图形化后的电源网络验证结果。

第二方面，本申请实施例提供了一种3D芯片的电源网络验证装置，包括：

第一确定单元，用于通过版图电路图对比测试，分别确定所述3D芯片中每个芯片的电源网络的网表信息，其中，所述网表信息中包含有基于版图电路图对比测试得出的通孔信息，所述通孔信息包括所述每个芯片之间互联通孔的信息；

提取单元，用于分别对所述每个芯片电源网络执行等效电阻提取操作，得到所述每个芯片电源网络对应的电阻网络信息，其中，所述电阻网络信息中包括通孔位置的信息；

合并单元，用于将所述通孔信息及所述通孔位置的信息均与目标电阻网络进行合并，得到待测试电阻网络，其中，所述目标电阻网络包括所述电阻网络信息在添加了模拟环境信息后得到的数据，所述模拟环境信息包括电压源信息及电流负载信息；

测试单元，用于对所述待测试电阻网络执行仿真测试，得到电源网络验证结果。

可选的，所述第一确定单元，包括：

第一获取模块，用于获取所述每个芯片的所述电源网络的版图信息，所述版图信息为从芯片数据中提取的电源网络的信息；

第二获取模块，用于获取所述电源网络的初始网表信息，其中，所述初始网表信息是基于版图电路图对比测试中的预设设置信息构建的；

测试模块，用于根据所述初始网表信息及所述版图信息执行版图电路图对比测试，得到所述通孔信息，其中，所述通孔信息是从所述版图电路图对测试的测试结果中确定的；

修改模块，用于根据所述测试结果对所述初始网表信息进行修改，得到所述网表信息。

可选的，所述第一获取模块，包括：

提取子模块，用于从所述芯片数据中提取所述电源网络的版图数据，其中，所述芯片数据包括芯片的版图信息；

添加子模块，用于为所述电源网络的版图数据添加电源网络标识，得到所述电源网络的版图信息，其中，所述电源网络标识用于区分不同的电源网络的版图信息。

可选的，所述添加子模块，具体用于将所述电源网络的版图数据输入至版图数据库中，得到版图图形信息，并在所述版图图形信息中添加对应标注指令的电源网络标识，所述标注指令是从用户输入信息中确定的。

可选的，所述第二获取模块，包括：

设置子模块，用于通过所述预设设置信息构建初始网表信息，其中，所述预设设置信息中包含有默认的导通逻辑。

可选的，所述通孔信息中包括通孔数量，

所述测试模块，包括：

第一确定子模块，用于根据版图电路图对比测试，在所述初始网表信息与所述版图信息中确定导通报错路径数量，其中，所述导通报错路径数量是基于所述版图信息的导通逻辑与所述初始网表信息中默认的导通逻辑之间差异确定的；

第二确定子模块，用于根据所述导通报错路径数量确定通孔数量，其中，所述通孔数量用于表征所述3D芯片中所述每个芯片之间互联通孔的数量，所述通孔数量与所述导通报错路径数量一致。

所述修改模块，包括：

添加子模块，用于根据所述通孔数量，在所述初始网表信息中添加对应所述通孔数量的通孔路径，得到所述网表信息。

可选的，所述装置还包括：

第二确定单元，用于根据所述网表信息及对应的版图信息执行版图电路图对比测试，并根据测试结果确定是否存在报错信息，其中，所述报错信息用于提示网表信息与版图信息之间的导通逻辑不一致；

输出单元，用于若存在报错信息，则输出警示信息以排查出现报错信息的网表信息；

所述提取单元，具体用于若确定不存在报错信息，则分别对所述3D芯片中的所述每个芯片执行等效电阻提取操作，得到所述每个芯片的所述电源网络对应的电阻网络信息。

可选的，所述提取单元，具体用于对所述电源网络对应的版图信息执行版图寄生电容电阻参数提取操作，得到所述电阻网络信息，其中，所述电阻网络信息中还包括电阻数量；

所述装置还包括：

第三确定单元，用于若所述3D芯片中所述每个芯片的所述电源网络的电阻数量不一致，确定所述3D芯片的电源网络存在设计错误。

可选的，所述装置还包括：

设置单元，用于根据管脚关系、所述电压源信息及所述电流负载信息设置模拟环境信息，其中，所述电压源信息包括电压源标识、电压值以及电压源的坐标位置，所述电流信息包括电流负载、电流值及电流负载的坐标位置；

生成单元，用于根据所述模拟环境信息及所述电阻网络信息生成所述目标电阻网络。

可选的，所述合并单元，包括：

确定模块，用于通过所述通孔数量及所述通孔位置的信息，确定通孔连接次序；

合并模块，用于将所述3D芯片的全部芯片的目标电阻网络按照所述通孔连接次序合并得到对应所述3D芯片的整体目标电阻网络，并将所述整体目标电阻网络确定为所述待测试电阻网络。

可选的，所述装置还包括：

导入单元，用于将所述电源网络验证结果导入至预设目标图形库，以便得到图形化后的电源网络验证结果。

第三方面，本发明实施例还提供了一种电子设备，包括至少一个处理器、以及与处理器连接的至少一个存储器、总线；其中，处理器、存储器通过总线完成相互间的通信；处理器用于调用存储器中的程序指令，以执行所述第一方面中任一项3D芯片的电源网络验证方法。

第四方面，本发明实施例还提供了一种计算机可读存储介质，其上存储有程序，该程序被处理器执行时实现所述第一方面中任一项所述的3D芯片的电源网络验证方法。

相比现有技术，本发明实施例中提供的逻辑芯片电容电路至少包括以下有益效果：

本发明实施例提供的3D芯片的电源网络验证方法及相关设备，其方法包括：通过版图电路图对比测试，分别确定所述3D芯片中每个芯片的电源网络的网表信息；分别对所述每个芯片电源网络执行等效电阻提取操作，得到所述每个芯片电源网络对应的电阻网络信息；将所述通孔信息及所述通孔位置的信息均与目标电阻网络进行合并，得到待测试电阻网络；对所述待测试电阻网络执行仿真测试，得到电源网络验证结果，从而实现针对3D芯片的电源网络验证功能。在上述方案中，由于所述网表信息中包含有基于版图电路图对比测试得出的通孔信息，而该通孔信息为所述每个芯片之间互联通孔的信息，且所述电阻网络信息中包括通孔位置的信息，这样就确保了在合并目标电阻网络得到待测试电阻网络时能够基于通孔信息及通孔位置的信息进行合并，确保了合并后的电阻网络能够代表3D芯片中全部芯片的电源网络组合后的等效电阻网络，继而为后续基于该合并后得到的待测试电阻网络的仿真测试的准确性奠定了基础。同时，在仿真测试过程中的所述目标电阻网络是所述电阻网络信息在添加了模拟环境信息后得到的，且该模拟环境信息包括电压源信息及电流负载信息，从而使得该电阻网络能够置于一种较为真实的环境下的进行测试的效果，继而在整体上的保障了3D芯片的电源网络的验证结果的准确性。

相应地，本发明实施例提供的逻辑芯片和电子设备，也同样具有上述技术效果。

附图说明

为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图：

图1为本发明实施例提供的一种3D芯片的电源网络验证方法的步骤流程图；

图2为本发明实施例提供的一种3D芯片的电源网络验证方法具体执行过程中验证结果的显示示意图；

图3为本发明实施例提供的一种3D芯片的电源网络验证装置示意性结构框图；

图4为本发明实施例提供的另一种3D芯片的电源网络验证装置示意性结构框图；

图5为本发明实施例提供的一种电子设备的示意性结构框图；

图6为本发明实施例提供的一种计算机可读存储介质的示意性结构框图。

具体实施方式

下面结合附图以及实施例对本发明做进一步的详细说明，以令本领域技术人员参照说明书文字能够据以实施。

应当理解，本文所使用的诸如“具有”、“包含”以及“包括”术语并不排除一个或多个其它元件或其组合的存在或添加。

除此之外，还需要说明的是，除非另有明确的规定和限定，术语“设置”、“连接”应做广义理解。例如，可以是固定连接，也可以是可拆卸连接；可以是直接相连，也可以通过中间媒介间接相连；可以是一体地连接，也可以是两个元件内部的连通。也可以是两个元件之间可以进行信号传递、数据通信。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本申请中的具体含义。

第一方面，为实现堆叠式芯片的电源网络的验证功能，本申请实施例提供一种3D芯片的电源网络验证方法，解决了现有技术中的电源网络验证方法不适用堆叠式芯片的电源网络验证的问题，具体方案的实施步骤可以如图1所示，其中包括：

101、通过版图电路图对比测试，分别确定所述3D芯片中每个芯片的电源网络的网表信息。

其中，所述网表信息中包含有基于版图电路图对比测试得出的通孔信息，所述通孔信息包括所述每个芯片之间互联通孔的信息。

102、分别对每个芯片电源网络执行等效电阻提取操作，得到每个芯片电源网络对应的电阻网络信息。

其中，所述电阻网络信息中包括通孔位置的信息。

103、将通孔信息及通孔位置的信息均与目标电阻网络合并，得到待测试电阻网络。

其中，所述目标电阻网络是所述电阻网络信息在添加了模拟环境信息后得到的，所述模拟环境信息包括电压源信息及电流负载信息。

104、对待测试电阻网络执行仿真测试，得到电源网络验证结果。

在步骤101中，该版图电路图对比测试实际上是一种应用于芯片设计过程中的验证测试方法，即LVS，全称为Layout Versus Schematics，是Dracul(版图验证程序)的验证工具，常用来验证芯片的版图和逻辑图之间是否匹配。也就是说，通过LVS可以判断版图和逻辑图的导通逻辑是否一致，当检测出不一致时，则输出所有不一致的地方。一般来说，LVS能够首先把版图、逻辑图转化为对应的电路模型，然后同时跟踪两种电路模型，并判断二者之间导通逻辑是否一致，若测试过程中测试到二者一致，则输出匹配的指示信息；反之，若测试过程中发现二者并不一致，则在测试到每个不一致的导通路径时，生成一个报错信息，并在测试完成后输出全部报错信息以反馈出测试对比的二者间全部不一致的情况。

因此，通过上述对版图电路图对比测试的描述可知，在本实施例中的对此测试在已知芯片的电源网络的版图的情况下，可以利用对比结果来反推出芯片的电源网络所对应的网表信息。同时，由于3D芯片实际上是堆叠式芯片，具体由不同的芯片堆叠而成，例如，常见的可由两个芯片相互堆叠构成。因此，在步骤101中实际上需要确定3D芯片中每个芯片的电源网络分别对应的网表信息。例如，芯片1的网表信息1及芯片2的网表信息2。

示例性的，在步骤101中，由于确定网表信息的过程需要获取到版图信息后、利用初始网表信息与版图信息对比来确定通孔信息，因此该通过版图电路图对比测试，分别确定该3D芯片中每个芯片的电源网络的网表信息，其执行过程可以如图2所示，其中包括：

201、获取每个芯片的该电源网络的版图信息。

其中，该版图信息为从芯片数据中提取的电源网络的信息。

201、获取电源网络的初始网表信息。

其中，该初始网表信息是基于版图电路图对比测试中的预设设置信息构建的。

203、根据初始网表信息及版图信息执行版图电路图对比测试，得到通孔信息。

其中，该通孔信息是从该版图电路图对测试的测试结果中确定的。

204、根据该试结果对初始网表信息进行修改，得到网表信息。

这样，在上述步骤中通过利用初始网表信息及版图信息执行版图电路图对比测试的过程中，由于初始网表信息中包含的导通逻辑仅仅是默认的导通逻辑，并不符合当前版图信息的导通逻辑，这就可以通过测试得到的测试结果反推有多少的导通路径未在初始网表信息中，从而侧面反映了芯片之间的通孔连接关系，继而确定通孔信息，继而实现了基于通孔信息对初始网表信息修改得到对应版图信息的网表信息的功能。

示例性的，由于在实际应用中，芯片的版图中不仅包括有电源网络部分，还包含有其他的组成部分，这样在获取版图的过程中实际上版图中非电源网络的部分是没有必要进行分析的，因此在本实施例中可以从芯片的原始版图中仅获取包含电源网络部分的版图信息，示例性的可以直接获取包含电源网络部分的GDS文件，该GDS为记录版图信息的文件。同时，本实施例该的方法在执行过程中，由于3D芯片中至少包含有两个芯片，为了确保后续验证过程的准确性，还需要对这两个芯片的电源网络对应的版图分别添加标识以避免后续步骤的混淆。基于此，在上述步骤中，当步骤201中获取该每个芯片的该电源网络的版图信息执行时，还可以具体包括：首先，从该芯片数据中提取该电源网络的版图数据，其中，该芯片数据包括芯片的版图信息；然后，为该电源网络的版图数据添加电源网络标识，得到该电源网络的版图信息，其中，该电源网络标识用于区分不同的电源网络的版图信息。

通过从芯片数据中获取电源网络的版图信息，可以避免在后续操作过程中非电源网络部分的分析，减少了分析时的数据量，提高了整个方案的执行效率。同时，为每个电源网络添加对应的电源网络标识，能够在后续对多个芯片的每个电源网络进行分析和操作时避免发生混淆的可能，保障了后续操作结果的准确性。

示例性的，在添加电源网络标识的过程中，还可以基于可视化界面执行标识的添加操作。因此，为该电源网络的版图数据添加电源网络标识，得到该电源网络的版图信息，可以具体包括：首先，将该电源网络的版图数据输入至版图数据库中，得到版图图形信息；然后，在该版图图形信息中添加对应标注指令的电源网络标识，该标注指令是从用户输入信息中确定的。例如，在实际操作时可以为电源网络添加对应的电源网络标识“vdd_xmc”。这样可以基于可视化操作执行电源网络标识的添加功能，便于用户基于需要进行修改。

示例性的，在上述步骤202中，该获取该电源网络的初始网表信息，其过程可以为具体为：通过该版图电路图对比测试程序的预设设置信息构建初始网表信息。其中，该预设设置信息中包含有默认的导通逻辑。由于步骤202该的方法是为了确定电源网络实际的网表信息，因此，在未知实际的网表信息的情况下，需要根据版图电路图对比测试程序的默认设置来构建初始网表信息。

例如，该初始网表信息可以为：

.subckt aa 1

Rxmc 1 2 0.001$[r_xmc]

.ends

.subckt CHIP_LP41 vdd_xmc

x1xmc vdd_xmc aa

cxmc vdd_xmc vdd_xmc$[cvia1]

.ends

另外，由于现有技术中对常规芯片的电源网络执行版图电路图对比测试时，无需考虑芯片之间的连接关系(仅有一个芯片)，因此在其默认的网表信息中必然也不存在反映芯片间连接关系的互联通孔，因此，在确定了芯片的电源网络的版图信息以及初始网表信息后，可以基于上述步骤203进行对比测试，从而得到通孔信息，尤其是通孔信息中的通孔数量。

示例性的，确定通孔信息的过程可以是通过版图电路图对比测试时检测到的报错信息确定的，因此该根据该初始网表信息及该版图信息执行版图电路图对比测试，得到该通孔信息，可以包括：

首先，根据版图电路图对比测试，在该初始网表信息与该版图信息中确定导通报错路径数量，其中，该导通报错路径数量是基于该版图信息的导通逻辑与该初始网表信息中默认的导通逻辑之间差异确定的；

然后，根据该导通报错路径数量确定通孔数量，其中，该通孔数量用于表征该3D芯片中该每个芯片之间互联通孔的数量，该通孔数量与该导通报错路径数量一致。

其中该导通报错路径是包含在报错信息中，且由于每一个导通报错路径都能够反映一个互联通孔，因此基于上述版图电路图对比测试能够基于导通报错路径反推有多少个通孔，继而得通孔数量。

由于初始网表信息与实际所需的网表信息之间的区别仅在于互联通孔，因此在获知了通孔数量后，则可以基于该通孔数量对初始网表信息进行修改可以得到对应芯片的电源网络实际的网表信息，即本发明实施例该的网表信息。因此，前述步骤该根据该测试结果对该初始网表信息进行修改，得到该网表信息，可以具体执行为：根据该通孔数量，在该初始网表信息中添加对应该通孔数量的通孔路径，得到该网表信息。

例如，运行LVS(版图电路图对比测试)后，由于测试后得到的测试结果会因初始网表信息与芯片的电源网络的版图之间不一致，从而出现报错情况，即r_xmc文件，而每一个r_xmc文件则表明一个导通错误，在此，可根据报错文件里的r_xmc的数量，确定出导通报错路径数量，然后基于该通报错路径数量确定通孔数量(每个r_xmc对应一个hb-pad，其中，hb-pad为3D IC中的互连通孔)即二者之间数量一致。再以此通孔数量来修改网表。譬如，如果通孔数量为2620时，则基于前述实施例中的初始网表信息的示例，在此对初始网表信息修改后得到的网表信息可以为：

.subckt aa 1

Rxmc 1 2 0.001$[r_xmc]

.ends

.subckt CHIP_LP41 vdd_xmc

x1xmc vdd_xmc aa

x2xmc vdd_xmc aa

...

...

x2620xmc vdd_xmc aa

cxmc vdd_xmc vdd_xmc$[cvia1]

.ends

基于上述方法，能够通过导通报错路径的与通孔之间的关系，直接确定出初始网表信息中缺失的通孔数量，并以此作为修改初始网表信息的依据，能够确保修改后得到的网表信息与实际的电源网络的版图信息相一致，能够反映实际的电源网络的导通情况，确保了后续执行仿真模拟时测试结果的准确性。

示例性的，当对初始网表信息进行修改后得到网表信息后，为了进一步确保所得到的网表信息的准确性，还可以再次执行版图电路图对比测试，其中此次版图电路图对比测试中所使用的是前述步骤得到网表信息以及芯片的电源网络的版图信息，由此，在步骤102分别对该每个芯片电源网络执行等效电阻提取操作之前，还可以包括：

根据该网表信息及对应的版图信息执行版图电路图对比测试，并根据测试结果确定是否存在报错信息，其中，该报错信息用于提示网表信息与版图信息之间的导通逻辑不一致；

若存在报错信息，则输出警示信息以排查出现报错信息的网表信息，反之，若确定不存在报错信息，则说明得到的网表信息与芯片的电源网络的版图信息是一致的，该网表信息是正确的，因此可以执行步骤102中的步骤，即若确定不存在报错信息，则分别对该3D芯片中的该每个芯片执行等效电阻提取操作，得到该每个芯片的该电源网络对应的电阻网络信息。

通过在确定网表信息后再次执行版图电路图对比测试，能够作为后续步骤执行前的验证操作，能够在检测到报错信息时输出警示信息以提示用户排查网表信息中的错误，避免基于错误的网表信息影响后续步骤结果的问题。

示例性的，在步骤102中，该分别对该每个芯片电源网络执行等效电阻提取操作，得到该每个芯片电源网络对应的电阻网络信息，可以包括：

通过预设程序，对该电源网络对应的版图信息执行版图寄生电容电阻参数提取操作，得到该电阻网络信息，其中，该电阻网络信息中还包括电阻数量；

在上述步骤的具体执行过程中，可以利用预设程序来执行电阻网络的提取操作，同时该电阻参数可以包括电阻位置、电阻宽度、电阻所在层名称等信息，同时由于预设程序在使用过程中默认的可能是精简模式，而精简模式会将提取出的电阻网络中的很多细节删除，为了避免删除带来的误差，还需要在提取的过程中设置该预设程序采用非精简模式提取全部的电阻网络。

示例性的，由于本实施例该的方法是针对3D芯片的，而该芯片中包含互相堆叠的不同芯片，基于芯片之间连接关系的原理，在针对不同的芯片的电源网络执行的电阻网络的提取过程中，其得到的电阻数量应该是一致的，即(x1xmc)对应的数量是一致的，因此提取了电阻网络后还可以就3D芯片中的每个芯片的电源网络所提取的电阻网络按照电阻数量进行对比，以确保芯片是否在设计过程中存在缺陷，因此，在根据该通孔信息及该通孔位置的信息合并目标电阻网络得到待测试电阻网络之前，该方法还包括：

若该3D芯片中该每个芯片的该电源网络的电阻数量不一致，确定该3D芯片的电源网络存在设计错误。

由于实际应用中每个芯片的该电源网络的电阻数量应该是一致的，当发现其中存在不一致的情况时，则说明芯片的电源网络在设计过程中存在设计错误。可以在模拟仿真测试前发现电源网络存在的问题，无需再执行后续步骤，提高了电源网络的验证的效率。

示例性的，在步骤103之前，实际上还需要将提出的电阻网络添加相应的电压源、电流负载等，以形成完整的电路网络，这样，在该根据该通孔信息及该通孔位置的信息合并目标电阻网络得到待测试电阻网络之前，该方法还可以包括：

首先，根据管脚关系、该电压源信息及该电流负载信息设置模拟环境信息，其中，该电压源信息包括电压源标识、电压值以及电压源的坐标位置，该电流信息包括电流负载、电流值及电流负载的坐标位置，管脚关系用于表征电阻网络与电压源、电流负载之间的对应关系；

然后，根据该模拟环境信息及该电阻网络信息生成该目标电阻网络。

本实施例该的方法在具体实施过程中可以包括：在电源网络对应的电阻网络中添加模拟环境信息，即添加管脚、电压源及电流负载。其中，当3D芯片中由两个芯片构成时，在每个芯片的电源网络所对应的电阻网络上都要添加模拟环境信息，从而产生对应每个芯片的电源网络的目标电阻网络，而每个目标电阻网络中分别包含有电压源的信息文件、电流负载的信息文件：

例如：对应电压源的信息文件可以如表1所示,其中分别涉及电压源标识、电压值、电压源的坐标位置。

表1

对应电流负载的信息文件可以如表2所示，其中分别涉及电流负载、电流值以及电流负载的坐标位置。

表2

示例性的，在步骤103中，该根据该通孔信息及该通孔位置的信息合并目标电阻网络得到待测试电阻网络，在具体执行时可以按照下述过程执行：

首先，通过该通孔数量及该通孔位置的信息，确定通孔连接次序；

然后，将该3D芯片的全部芯片的目标电阻网络按照该通孔连接次序合并得到对应该3D芯片的整体目标电阻网络，并将该整体目标电阻网络确定为该待测试电阻网络。

其中，在实际操作过程中，可以通过预设软件将两个环境下的网表信息复制到其中一个环境的运行目录中。通过通孔位置的信息合并这两个目标电阻网络，即按网表信息中通孔的连接次序将这两个网表信息合并。另外在合并的过程中可以再次检查两个网表中的通孔数量是否一致，且是否与LVS测试(版图电路图对比测试)得到的通孔数量相同。例如：判断这两个网表信息中的通孔数量是否都是2620，以及是否与前述步骤中对初始网表信息执行LVS版图电路图测试中得到的导通报错路径数量一致，从而为后续基于本步骤得到的待测试电阻网络的测试结果的准确性奠定基础。

示例性的，为了实现可视化效果，以及提高在后续排查过程中的便捷性，在上述步骤104基于仿真模拟测试得到测试结果后，还可以将该电源网络验证结果导入至预设目标图形库，以便得到图形化后的电源网络验证结果。在实际应用中，由于在步骤104中执行仿真测试时是通过执行IREM实现的，其中，IR为压降分析，EM为电迁移分析，一般在一起进行仿真。仿真测试的测试结果由两个文件构成，分别为：EM.skill及IR.skill，其中，EM.skill为电迁移分析的结果，IR.skill为压降分析的结果。这样，当得到仿真测试的测试结果后可以将这两个文件导入到Cadence软件中，该Cadence软件为用于对电子系统和半导体进行设计的仿真测试软件，从而利用Cadence软件向外输出测试结果对应的图像界面，从而实现将测试结果输出为可视化图形的功能。

第二方面，基于上述该方法的同一发明构思，本说明书实施例还提供一种3D芯片的电源网络验证装置，其实现的功能和效果如前述第一方面该的方法，其执行的过程在此不再一一赘述，示例性的，该装置如图3所示，其中包括：

第一确定单元31，可以用于通过版图电路图对比测试，分别确定该3D芯片中每个芯片的电源网络的网表信息，其中，该网表信息中包含有基于版图电路图对比测试得出的通孔信息，该通孔信息包括该每个芯片之间互联通孔的信息；

提取单元32，可以用于分别对该每个芯片电源网络执行等效电阻提取操作，得到该每个芯片电源网络对应的电阻网络信息，其中，该电阻网络信息中包括通孔位置的信息；

合并单元33，可以用于将第一确定单元31确定的通孔信息及所述通孔位置的信息均与提取单元32提取出的电阻网络信息后得到的目标电阻网络进行合并，得到待测试电阻网络，其中，所述目标电阻网络包括所述电阻网络信息在添加了模拟环境信息后得到的数据，该模拟环境信息包括电压源信息及电流负载信息；

测试单元34，可以对合并单元33得到的待测试电阻网络执行仿真测试，得到电源网络验证结果。

可选的，如图4所示，该第一确定单元31，包括：

第一获取模块311，可以用于获取该每个芯片的该电源网络的版图信息，该版图信息为从芯片数据中提取的电源网络的信息；

第二获取模块312，可以用于获取该电源网络的初始网表信息，其中，该初始网表信息是基于版图电路图对比测试中的预设设置信息构建的；

测试模块313，可以用于根据该第二获取模块312获取的初始网表信息及该第一获取模块311获取的版图信息执行版图电路图对比测试，得到该通孔信息，其中，该通孔信息是从该版图电路图对测试的测试结果中确定的；

修改模块314，可以用于根据该测试模块313得到的测试结果对该初始网表信息进行修改，得到该网表信息。

可选的，如图4所示，该第一获取模块311，包括：

提取子模块3111，可以用于从该芯片数据中提取该电源网络的版图数据，其中，该芯片数据包括芯片的版图信息；

添加子模块3112，可以用于为该提取子模块3111提取的电源网络的版图数据添加电源网络标识，得到该电源网络的版图信息，其中，该电源网络标识可以用于区分不同的电源网络的版图信息。

可选的，如图4所示，该添加子模块3112，具体可以用于将该电源网络的版图数据输入至版图数据库中，得到版图图形信息，并在该版图图形信息中添加对应标注指令的电源网络标识，该标注指令是从用户输入信息中确定的。

可选的，如图4所示，该第二获取模块312，包括：

设置子模块3121，可以用于通过该版图电路图对比测试程序的预设设置信息构建初始网表信息，其中，该预设设置信息中包含有默认的导通逻辑。

可选的，如图4所示，该通孔信息中包括通孔数量，

该测试模块313，包括：

第一确定子模块3131，可以用于根据版图电路图对比测试，在该初始网表信息与该版图信息中确定导通报错路径数量，其中，该导通报错路径数量是基于该版图信息的导通逻辑与该初始网表信息中默认的导通逻辑之间差异确定的；

第二确定子模块3132，可以用于根据该第一确定子模块3131确定的导通报错路径数量确定通孔数量，其中，该通孔数量可以用于表征该3D芯片中该每个芯片之间互联通孔的数量，该通孔数量与该导通报错路径数量一致。

该修改模块314，包括：

添加子模块3141，可以用于根据该通孔数量，在该初始网表信息中添加对应该通孔数量的通孔路径，得到该网表信息。

可选的，如图4所示，该装置还包括：

第二确定单元35，可以用于根据该第一确定单元31确定的网表信息及对应的版图信息执行版图电路图对比测试，并根据测试结果确定是否存在报错信息，其中，该报错信息可以用于提示网表信息与版图信息之间的导通逻辑不一致；

输出单元36，可以用于若第二确定单元35确定存在报错信息，则输出警示信息以排查出现报错信息的网表信息；

该提取单元32，具体可以用于若第二确定单元35确定不存在报错信息，则分别对该3D芯片中的该每个芯片执行等效电阻提取操作，得到该每个芯片的该电源网络对应的电阻网络信息。

可选的，如图4所示，该提取单元32，具体可以用于通过预设程序，对该电源网络对应的版图信息执行版图寄生电容电阻参数提取操作，得到该电阻网络信息，其中，该电阻网络信息中还包括电阻数量；

该装置还包括：

第三确定单元37，可以用于若该提取单元32提取出的3D芯片中该每个芯片的该电源网络的电阻数量不一致，确定该3D芯片的电源网络存在设计错误。

可选的，如图4所示，该装置还包括：

设置单元38，可以用于根据管脚关系、该电压源信息及该电流负载信息设置模拟环境信息，其中，该电压源信息包括电压源标识、电压值以及电压源的坐标位置，该电流信息包括电流负载、电流值及电流负载的坐标位置；

生成单元39，可以用于根据该设置单元38得到的模拟环境信息及该电阻网络信息生成该目标电阻网络以便合并单元33基于该目标电阻网络执行合并操作。

可选的，如图4所示，该合并单元33，包括：

确定模块331，可以用于通过该通孔数量及该通孔位置的信息，确定通孔连接次序；

合并模块332，可以用于将该3D芯片的全部芯片的目标电阻网络按照该确定模块331确定的通孔连接次序合并得到对应该3D芯片的整体目标电阻网络，并将该整体目标电阻网络确定为该待测试电阻网络。

可选的，如图4所示，该装置还包括：

导入单元40，可以用于将该测试单元34得到的电源网络验证结果导入至预设目标图形库，以便得到图形化后的电源网络验证结果。

示例性的，图5示出的是与本发明实施例提供的3D芯片的电源网络验证装置的部分结构的示意图。该3D芯片的电源网络验证装置的装置包括存储器501，该存储器501用于存储执行前述第一实施例中该方法的程序。该3D芯片的电源网络验证装置的装置还包括处理器502，与该存储器501连接，该处理器502被配置为用于执行该存储器501中存储的程序。

该处理器502执行该计算机程序时实现上述第一实施例中3D芯片的电源网络验证装置的方法中的步骤。或者，该处理器执行该计算机程序时实现上述第二实施例的3D芯片的电源网络验证装置的装置中各模块/单元的功能。

示例性的，本实施例还提供了一种计算机可读存储介质，如图6所示，其上存储有计算机程序601，该计算机程序601被处理器执行时实现前述第一方面该的实施例中任一项该的3D芯片的电源网络验证方法。

本实施例提供了一种3D芯片的电源网络验证方法及相关设备，其中包括：通过版图电路图对比测试，分别确定该3D芯片中每个芯片的电源网络的网表信息；分别对该每个芯片电源网络执行等效电阻提取操作，得到该每个芯片电源网络对应的电阻网络信息；将所述通孔信息及所述通孔位置的信息均与目标电阻网络进行合并，得到待测试电阻网络；对所述待测试电阻网络执行仿真测试，得到电源网络验证结果，从而实现针对3D芯片的电源网络验证功能。在上述方案中，由于该网表信息中包含有基于版图电路图对比测试得出的通孔信息，而该通孔信息为该每个芯片之间互联通孔的信息，且该电阻网络信息中包括通孔位置的信息，这样就确保了在合并目标电阻网络得到待测试电阻网络时能够基于通孔信息及通孔位置的信息进行合并，确保了合并后的电阻网络能够代表3D芯片中全部芯片的电源网络组合后的等效电阻网络，继而为后续基于该合并后得到的待测试电阻网络的仿真测试的准确性奠定了基础。同时，在仿真测试过程中的该目标电阻网络是该电阻网络信息在添加了模拟环境信息后得到的，且该模拟环境信息包括电压源信息及电流负载信息，从而使得该电阻网络能够置于一种较为真实的环境下的进行测试的效果，继而在整体上的保障了3D芯片的电源网络的验证结果的准确性。

在本发明中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接或彼此可通讯；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系，除非另有明确的限定。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。

尽管本发明的实施方案已公开如上，但其并不仅仅限于说明书和实施方式中所列运用，它完全可以被适用于各种适合本发明的领域，对于熟悉本领域的人员而言，可容易地实现另外的修改，因此在不背离权利要求及等同范围所限定的一般概念下，本发明并不限于特定的细节与这里示出与描述的图例。

Claims (10)

1.一种3D芯片的电源网络验证方法，其特征在于，包括：

通过版图电路图对比测试，分别确定所述3D芯片中每个芯片的电源网络的网表信息，其中，所述网表信息中包含有基于版图电路图对比测试得出的通孔信息，所述通孔信息包括所述每个芯片之间互联通孔的信息；

分别对所述每个芯片电源网络执行等效电阻提取操作，得到所述每个芯片电源网络对应的电阻网络信息，其中，所述电阻网络信息中包括通孔位置的信息；

将所述通孔信息及所述通孔位置的信息均与目标电阻网络进行合并，得到待测试电阻网络，其中，所述目标电阻网络包括所述电阻网络信息在添加了模拟环境信息后得到的数据，所述模拟环境信息包括电压源信息及电流负载信息；

对所述待测试电阻网络执行仿真测试，得到电源网络验证结果。

2.根据权利要求1所述的方法，其特征在于，所述通过版图电路图对比测试，分别确定所述3D芯片中每个芯片的电源网络的网表信息，包括：

获取所述每个芯片的所述电源网络的版图信息，所述版图信息为从芯片数据中提取的电源网络的信息；

获取所述电源网络的初始网表信息，其中，所述初始网表信息是基于版图电路图对比测试中的预设设置信息构建的；

根据所述初始网表信息及所述版图信息执行版图电路图对比测试，得到所述通孔信息，其中，所述通孔信息是从所述版图电路图对测试的测试结果中确定的；

根据所述测试结果对所述初始网表信息进行修改，得到所述网表信息。

3.根据权利要求2所述的方法，其特征在于，所述获取所述每个芯片的所述电源网络的版图信息，包括：

从所述芯片数据中提取所述电源网络的版图数据，其中，所述芯片数据包括芯片的版图信息；

为所述电源网络的版图数据添加电源网络标识，得到所述电源网络的版图信息，其中，所述电源网络标识用于区分不同的电源网络的版图信息。

4.根据权利要求3所述的方法，其特征在于，所述为所述电源网络的版图数据添加电源网络标识，得到所述电源网络的版图信息，包括：

将所述电源网络的版图数据输入至版图数据库中，得到版图图形信息；

在所述版图图形信息中添加对应标注指令的电源网络标识，所述标注指令是从用户输入信息中确定的。

5.根据权利要求2所述的方法，其特征在于，所述获取所述电源网络的初始网表信息，包括：

通过所述预设设置信息构建初始网表信息，其中，所述预设设置信息中包含有默认的导通逻辑。

6.根据权利要求5所述的方法，其特征在于，所述通孔信息中包括通孔数量；

所述根据所述初始网表信息及所述版图信息执行版图电路图对比测试，得到所述通孔信息，包括：

根据版图电路图对比测试，在所述初始网表信息与所述版图信息中确定导通报错路径数量，其中，所述导通报错路径数量是基于所述版图信息的导通逻辑与所述初始网表信息中默认的导通逻辑之间差异确定的；

根据所述导通报错路径数量确定通孔数量，其中，所述通孔数量用于表征所述3D芯片中所述每个芯片之间互联通孔的数量，所述通孔数量与所述导通报错路径数量一致；

所述根据所述测试结果对所述初始网表信息进行修改，得到所述网表信息，包括：

根据所述通孔数量，在所述初始网表信息中添加对应所述通孔数量的通孔路径，得到所述网表信息。

7.根据权利要求6所述的方法，其特征在于，在所述分别对所述每个芯片电源网络执行等效电阻提取操作之前，所述方法还包括：

根据所述网表信息及对应的版图信息执行版图电路图对比测试，并根据测试结果确定是否存在报错信息，其中，所述报错信息用于提示网表信息与版图信息之间的导通逻辑不一致；

若存在报错信息，则输出警示信息以排查出现报错信息的网表信息；

所述分别对所述每个芯片电源网络执行等效电阻提取操作，得到所述每个芯片电源网络对应的电阻网络信息，包括：

若确定不存在报错信息，则分别对所述3D芯片中的所述每个芯片执行等效电阻提取操作，得到所述每个芯片的所述电源网络对应的电阻网络信息。

8.一种3D芯片的电源网络验证装置，其特征在于，包括：

第一确定单元，用于通过版图电路图对比测试，分别确定所述3D芯片中每个芯片的电源网络的网表信息，其中，所述网表信息中包含有基于版图电路图对比测试得出的通孔信息，所述通孔信息包括所述每个芯片之间互联通孔的信息；

提取单元，用于分别对所述每个芯片电源网络执行等效电阻提取操作，得到所述每个芯片电源网络对应的电阻网络信息，其中，所述电阻网络信息中包括通孔位置的信息；

合并单元，用于将所述通孔信息及所述通孔位置的信息均与目标电阻网络进行合并，得到待测试电阻网络，其中，所述目标电阻网络包括所述电阻网络信息在添加了模拟环境信息后得到的数据，所述模拟环境信息包括电压源信息及电流负载信息；

测试单元，用于对所述待测试电阻网络执行仿真测试，得到电源网络验证结果。

9.一种电子设备，其特征在于，包括处理器、以及与处理器连接的存储器所述处理器用于调用存储器中的程序指令，以执行所述权利要求1至7中任一项所述的3D芯片的电源网络验证方法。

10.一种计算机可读存储介质，其特征在于，其上存储有程序，该程序被处理器执行时实现所述权利要求1至7中任一项所述的3D芯片的电源网络验证方法。

Images