KR100459731B1 - 반도체 집적회로의 시뮬레이션을 위한 인터커넥션 영향을포함한 선택적 연결정보를 생성하는 장치 및 그 방법 - Google Patents

반도체 집적회로의 시뮬레이션을 위한 인터커넥션 영향을포함한 선택적 연결정보를 생성하는 장치 및 그 방법 Download PDF

Info

Publication number
KR100459731B1
KR100459731B1 KR10-2002-0076695A KR20020076695A KR100459731B1 KR 100459731 B1 KR100459731 B1 KR 100459731B1 KR 20020076695 A KR20020076695 A KR 20020076695A KR 100459731 B1 KR100459731 B1 KR 100459731B1
Authority
KR
South Korea
Prior art keywords
schematic circuit
information
cells
connection
wiring
Prior art date
Application number
KR10-2002-0076695A
Other languages
English (en)
Other versions
KR20040048736A (ko
Inventor
이종배
유문현
김교선
최정민
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR10-2002-0076695A priority Critical patent/KR100459731B1/ko
Priority to US10/629,154 priority patent/US7159202B2/en
Priority to CNB2003101187229A priority patent/CN100555602C/zh
Publication of KR20040048736A publication Critical patent/KR20040048736A/ko
Application granted granted Critical
Publication of KR100459731B1 publication Critical patent/KR100459731B1/ko
Priority to US11/563,825 priority patent/US20070094622A1/en

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/32—Circuit design at the digital level
    • G06F30/327—Logic synthesis; Behaviour synthesis, e.g. mapping logic, HDL to netlist, high-level language to RTL or netlist
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

선택적 연결정보 생성장치는 반도체 집적회로의 특정부분을 시뮬레이션하기 위해 필요한 선택적 연결정보를 생성한다. 선택적 연결정보 생성장치는 각각의 셀들에 포함된 회로 소자들의 정보와 상기 회로 소자들의 연결관계에 대한 정보와 상기 셀들의 개략적인 배치 정보를 포함하는 입력 정보에 응답하여 스키매틱 회로를 생성하는 스키매틱 회로 생성부와, 선택 정보에 응답하여 스키매틱 회로의 셀을 선택하고 선택된 셀의 연결정보를 생성하는 선택적 연결정보 출력부를 구비한다. 또한, 선택적 연결정보 생성장치는 프리-레이아웃 단계에서 인터커넥션 영향을 포함하는 선택적 연결정보를 생성하는 선택적 연결정보 처리기 및 스키매틱 회로의 셀들을 연결하는 연결배선을 생성하는 연결배선 생성기를 구비한다. 더 나아가서, 선택적 연결정보 생성장치는 포스트-레이아웃 단계에서 인터커넥션 영향을 포함하는 선택적 연결정보를 생성하는 선택적 연결정보 처리기, 반도체 집적회로의 레이아웃을 생성하는 레이아웃 생성기 및 레이아웃의 기생저항 및 기생용량을 추출하는 기생 RC 추출기를 구비한다. 선택적 연결정보 생성장치는 기생성분이 포함된 선택적 연결정보를 생성하므로, 레이아웃 전후에 있어서 정확한 시뮬레이션을 도울 수 있고 시뮬레이션 시간을 감소시킬 수 있다.

Description

반도체 집적회로의 시뮬레이션을 위한 인터커넥션 영향을 포함한 선택적 연결정보를 생성하는 장치 및 그 방법{Device and method for generating selective netlist having interconnection influence for the simulation of semiconductor integrated circuit}
본 발명은 반도체 집적 회로의 회로 설계 수단에 관한 것으로, 보다 상세하게는, 반도체 집적 회로의 특정 부분을 시뮬레이션하기 위해 필요한 인터커넥트 영향(interconnection influence)을 포함하는 선택적 연결정보를 생성하는 장치 및 그 방법에 관한 것이다.
일반적으로, 반도체 집적 회로의 설계 순서는 먼저 스키매틱 툴(schematic tool)에 의해 스키매틱 회로(schematic circuit)가 설계될 수 있다. 상기 스키매틱 회로는 회로 소자들의 연결관계를 나타내는 도면을 말한다. 그 후, 상기 스키매틱 회로에 포함되는 각각의 회로 소자들은 도전층, 반도체층 및 절연층과 같은 물질층 등의 패턴들로서 설계될 수 있다. 다음으로, 상기 각각의 패턴들이 수직 및 수평으로 배치되는 레이아웃이 설계된 후, 상기 레이아웃을 근거로 하여 각각의 물질층을 적층(deposition) 및 패터닝(patterning)하는 과정을 반복함으로써 원하는 기능의 반도체 집적 회로가 설계된다.
스키매틱 툴(schematic tool)에 의해 반도체 집적 회로의 스키매틱 회로가 작성되면, 상기 스키매틱 툴로부터 추출되는 연결 정보(netlist)를 시뮬레이션 장치에 의해 시뮬레이션하여 반도체 집적 회로의 동작을 점검한다. 그리고, 그 시뮬레이션 결과가 만족스럽지 않으면 스키매틱 회로를 수정한다. 여기서, 상기 연결정보란 반도체 집적 회로의 설계가 끝난 후 시뮬레이션 또는 LVS(Layout Versus Schematic, 레이아웃이 스키매틱 회로 설계와 동일하게 작성되었는 지의 여부를 점검하는 것)를 위해 스키매틱 툴로부터 추출되는 파일(file)로서, 스키매틱 회로에포함되는 회로 소자들 상호간의 연결 관계 및 상기 회로 소자들로 구성되는 기능 블락들(즉, 셀(cell)들) 상호간의 연결 관계를 표현한다.
한편, 반도체 집적 회로의 설계 단계 중 프리-레이아웃(pre-layout, 레이아웃 이전)의 설계 단계의 경우, 종래에는 스키매틱 회로 상의 셀들을 자동으로 연결하여 연결배선(interconnection 또는 wire)을 생성하는 설계 수단이 없으므로, 설계자가 연결배선의 경로를 예측한 후 스키매틱 툴의 스키매틱 편집기(schematic editor)를 사용하여 상기 연결배선의 스키매틱 회로를 직접 입력하였다. 그 후, 설계자는 반도체 집적 회로의 성능에 많은 영향을 미치는 연결배선의 기생 저항 및 기생 용량의 일부만을 모델링(modelling)할 수 있었다. 따라서, 연결배선의 기생 저항 및 기생 용량의 설계 작업은 상대적으로 많은 시간을 요구했고, 반도체 집적 회로의 개략적인 배치정보인 플로어 플랜(floor plan)이 변경되면, 상기 연결배선의 기생 저항 및 기생 용량을 용이하게 변경하기 어려웠다. 따라서, 상기 프리-레이아웃의 설계 단계에서 연결배선의 기생 저항 및 기생 용량을 고려한 반도체 집적 회로의 시뮬레이션의 실행이 어려웠다..
또한, 반도체 집적 회로의 포스트-레이아웃(post-layout, 레이아웃 이후)의 설계 단계에서 반도체 집적회로를 시뮬레이션하는 경우, 종래에는 반도체 집적 회로의 레이아웃으로부터 추출되는 기생 저항 및 기생 용량이 포함된 연결배선의 연결정보 파일이 시뮬레이션 장치에 직접 인터페이스(interface)되었다. 그러므로, 반도체 집적회로를 시뮬레이션할 때 컨버전스 에러(convergence error)와 같은 오류가 자주 발생하였으며, 시뮬레이션의 결과 분석을 위해 프로브 문(probesentence) 삽입과 같은 제어 카드 (control card)를 입력할 때 어려움이 많았다. 그리고, 시뮬레이션 결과 분석 과정에서 스키매틱 회로가 아닌 파일형식을 가지는 연결정보에서 연결관계가 추적되어야 하기 때문에 불편한 점이 많았다.
한편, 설계된 반도체 집적 회로 내의 임계 경로(critical path)를 자동으로 추출한 후, 상기 임계 경로에 대한 연결정보를 시뮬레이션 장치에 인터페이스(interface)로서 제공하는 레이아웃 설계 수단(예를 들어, CAD tool)이 있다. 설계자는 상기 임계 경로의 입력포트(input port)와 출력포트(output port)를 지정한다. 그런데, 상기 시뮬레이션 장치에 입력되는 연결정보는 파일(file)의 형식을 가지므로, 스키매틱 회로가 변경되는 경우 상기 시뮬레이션 방법은 불편해질 수 있다. 그리고, 상기 임계 경로는 설계자의 입력 정보(예를 들어, 입력포트 및 출력포트 등)를 근거로 하여 자동으로 추출되므로, 설계자가 고려하는 임계 경로가 정의되기 어려울 수 있다. 또한, 상기 시뮬레이션 방법은 반도체 집적 회로 전체(full-chip)에 대해 수행되므로, 상대적으로 많은 시뮬레이션 시간이 소비될 수 있다.
본 발명이 이루고자 하는 제1 기술적 과제는 스키매틱 회로에서 선택된 셀의 연결정보를 생성하는 선택적 연결정보 생성장치 및 그 방법을 제공하는 것이다.
본 발명이 이루고자 하는 제2 기술적 과제는 프리-레이아웃 단계에서 스키매틱 툴(또는 선택적 연결정보 처리기)을 사용하여 시뮬레이션 장치에 입력될 인터커넥션 영향을 포함하는 선택적 연결 정보를 생성하는 선택적 연결정보 생성장치 및그 방법을 제공하는 것이다.
본 발명이 이루고자 하는 제3 기술적 과제는 포스트-레이아웃 단계에서 스키매틱 툴(또는 선택적 연결정보 처리기)을 사용하여 시뮬레이션 장치에 입력될 인터커넥션 영향을 포함하는 선택적 연결 정보를 생성하는 선택적 연결정보 생성장치 및 그 방법을 제공하는 것이다.
본 발명이 이루고자 하는 제4 기술적 과제는 프리-레이아웃 단계 및 포스트-레이아웃 단계에서 스키매틱 툴(또는 선택적 연결정보 처리기)을 사용하여 시뮬레이션 장치에 입력될 인터커넥션 영향을 포함하는 선택적 연결 정보를 생성하는 선택적 연결정보 생성장치 및 그 방법을 제공하는 것이다.
본 발명의 상세한 설명에서 사용되는 도면을 보다 충분히 이해하기 위하여, 각 도면의 간단한 설명이 제공된다.
도 1은 본 발명의 제1 실시예에 따른 선택적 연결정보 생성장치를 나타내는 블락 다이어그램이다.
도 2는 본 발명의 제2 실시예에 따른 선택적 연결정보 생성장치를 나타내는 블락 다이어그램이다.
도 3은 본 발명의 제3 실시예에 따른 선택적 연결정보 생성장치를 나타내는 블락 다이어그램이다.
도 4a는 도 1의 개략 연결배선 생성부 또는 도 2의 개략 연결배선 생성부에 의해 생성되는 개략적인 연결배선을 예시적으로 나타내는 도면이다.
도 4b는 도 4a의 개략적인 연결 배선에 대응하는 상세 연결배선을 예시적으로 나타내는 도면이다.
도 5a는 도 4b의 상세 연결배선에 대응하는 기생 저항 및 기생 용량을 포함하는 연결배선의 스키매틱 회로를 나타내는 도면이다.
도 5b는 도 5a의 스키매틱 회로에 대응하는 하이브리드 파이 모델(hybrid π model)을 가지는 연결배선의 스키매틱 회로를 나타내는 도면이다.
도 5c는 도 5b의 하이브리드 파이 모델(PI_M2)의 내부를 나타내는 도면이다.
도 6a는 도 1의 기생 RC 추출기 또는 도 3의 기생 RC 추출기로부터 추출될 수 있는 SPICE 계열의 연결정보의 일례이다.
도 6b는 도 6a에 대응하는 트리(tree) 구조의 기생 저항 및 기생 용량을 포함하는 연결배선의 스키매틱 회로를 나타내는 도면이다.
도 7a는 도 1, 도 2 또는 도 3의 선택적 연결정보 출력부에 의해 생성되는 선택적 시뮬레이션 스키매틱 회로의 일례를 나타내는 도면이다.
도 7b는 도 7a에 대응하며 선택된 셀들만을 포함하는 선택적 시뮬레이션 스키매틱 회로의 일례를 나타내는 도면이다.
도 8은 본 발명의 제1 실시예에 따른 선택적 연결정보 생성방법을 나타내는 플로우 차트이다.
도 9는 본 발명의 제2 실시예에 따른 선택적 연결정보 생성방법을 나타내는 플로우 차트이다.
도 10은 본 발명의 제3 실시예에 따른 선택적 연결정보 생성방법을 나타내는 플로우 차트이다.
상기의 제1 기술적 과제를 달성하기 위하여 본 발명에 따른 선택적 연결정보 생성장치는 반도체 집적회로의 특정 부분을 시뮬레이션하기 위해 필요한 선택적 연결정보를 생성하는 선택적 연결정보 생성장치에 관한 것이다. 본 발명에 따른 선택적 연결정보 생성장치는, 각각의 셀들에 포함된 회로 소자들의 정보와 상기 회로 소자들의 연결관계에 대한 정보와 상기 셀들의 개략적인 배치 정보를 포함하는 입력 정보에 응답하여, 스키매틱 회로를 생성하는 스키매틱 회로 생성부; 및 선택 정보에 응답하여, 상기 스키매틱 회로에 포함되는 적어도 하나의 셀을 선택하고 상기 선택된 셀의 연결정보를 생성하는 선택적 연결정보 출력부를 구비하는 것을 특징으로 한다.
상기의 제2 기술적 과제를 달성하기 위하여 본 발명에 따른 선택적 연결정보생성장치는 반도체 집적 회로의 특정 부분을 시뮬레이션하기 위해 필요한 선택적 연결정보를 생성하는 선택적 연결정보 생성장치에 관한 것이다. 본 발명에 따른 선택적 연결정보 생성장치는, 각각의 셀들에 포함된 회로 소자들의 정보와 상기 회로 소자들의 연결관계에 대한 정보와 상기 셀들의 개략적인 배치 정보를 포함하는 입력 정보, 상기 셀들을 연결하는 연결배선의 정보 및 상기 셀들 중 특정 동작을 수행하는 셀들을 선택하는 선택정보에 응답하여, 상기 셀들을 포함하는 스키매틱 회로, 상기 스키매틱 회로와 상기 연결배선의 스키매틱 회로가 결합된 시뮬레이션 스키매틱 회로, 및 상기 시뮬레이션 스키매틱 회로의 특정 동작을 수행하는 셀들의 선택적 연결정보를 생성하는 선택적 연결정보 처리기; 및 상기 선택적 연결정보 처리기로부터 제공되는 상기 스키매틱 회로에 포함되는 셀들의 위치 정보에 응답하여 상기 연결배선을 생성하고, 상기 생성된 연결 배선의 정보를 상기 선택적 연결정보 처리기에 제공하는 연결배선 생성기를 구비하는 것을 특징으로 한다.
바람직한 실시예에 따르면, 상기 선택적 연결정보 처리기는, 상기 입력정보에 응답하여, 상기 스키매틱 회로를 생성하는 스키매틱 회로 생성부; 상기 연결배선의 정보에 응답하여, 상기 연결배선의 스키매틱 회로를 생성하는 배선 스키매틱 회로 생성부; 상기 스키매틱 회로의 셀들에 포함되는 제1 포트들과 상기 제1 포트들에 대응하는 배선 스키매틱 회로의 제2 포트들을 결합하여 상기 시뮬레이션 스키매틱 회로를 생성하는 시뮬레이션 스키매틱 회로 생성부; 및 상기 선택정보에 응답하여, 상기 시뮬레이션 스키매틱 회로의 특정한 동작을 수행하는 셀들을 선택하고 상기 선택된 셀들의 선택적 연결정보를 생성하는 선택적 연결정보 출력부를 구비한다.
바람직한 실시예에 따르면, 상기 배선 스키매틱 회로 생성부에 의해 생성되는 스키매틱 회로는 상기 셀들 상호간의 위치관계를 유지하며 하이브리드 파이 모델을 포함한다.
바람직한 실시예에 따르면, 상기 선택정보에 의해 선택된 셀들에 상기 연결배선을 통해 연결된 선택되지 않은 셀은 용량소자로서 된다.
상기의 제3 기술적 과제를 달성하기 위하여 본 발명에 따른 선택적 연결정보 생성장치는 반도체 집적 회로의 특정 부분을 시뮬레이션하기 위해 필요한 선택적 연결정보를 생성하는 선택적 연결정보 생성장치에 관한 것이다. 본 발명에 따른 선택적 연결정보 생성장치는, 각각의 셀들에 포함된 회로 소자들의 정보와 상기 회로 소자들의 연결관계에 대한 정보와 상기 셀들의 개략적인 배치 정보를 포함하는 입력 정보, 상기 셀들을 연결하는 연결배선의 레이아웃에 기생하는 기생 저항 및 기생 용량의 연결정보, 및 상기 셀들 중 특정 동작을 수행하는 셀들을 선택하는 선택정보에 응답하여, 상기 셀들을 포함하는 스키매틱 회로, 상기 스키매틱 회로와 상기 연결배선 레이아웃의 스키매틱 회로가 결합된 시뮬레이션 스키매틱 회로, 및 상기 시뮬레이션 스키매틱 회로의 특정 동작을 수행하는 셀들의 선택적 연결정보를 생성하는 선택적 연결정보 처리기; 상기 선택적 연결정보 처리기로부터 제공되는 상기 스키매틱 회로의 정보에 응답하여 상기 반도체 집적 회로의 레이아웃을 생성하는 레이아웃 생성기; 및 상기 레이아웃 생성기로부터 생성되는 연결배선의 레이아웃에 기생하는 기생 저항 및 기생 용량의 연결정보를 추출하여 상기 선택적 연결정보 처리기에 제공하는 기생 RC 추출기를 구비하는 것을 특징으로 한다.
바람직한 실시예에 따르면, 상기 선택적 연결정보 처리기는 상기 입력정보에 응답하여, 상기 스키매틱 회로를 생성하는 스키매틱 회로 생성부; 상기 기생 저항 및 기생 용량의 연결정보에 응답하여, 상기 연결배선 레이아웃의 스키매틱 회로를 생성하는 배선 스키매틱 회로 생성부; 상기 스키매틱 회로의 셀들에 포함되는 제1 포트들과 상기 제1 포트들에 대응하는 연결배선 레이아웃의 스키매틱 회로에 포함된 제2 포트들을 결합하여 상기 시뮬레이션 스키매틱 회로를 생성하는 시뮬레이션 스키매틱 회로 생성부; 및 상기 선택정보에 응답하여, 상기 시뮬레이션 스키매틱 회로의 특정한 동작을 수행하는 셀들을 선택하고 상기 선택된 셀들의 선택적 연결정보를 생성하는 선택적 연결정보 출력부를 구비한다.
상기의 제4 기술적 과제를 달성하기 위하여 본 발명에 따른 선택적 연결정보 생성장치는 반도체 집적 회로의 특정 부분을 시뮬레이션하기 위해 필요한 선택적 연결정보를 생성하는 선택적 연결정보 생성장치에 관한 것이다. 본 발명에 따른 선택적 연결정보 생성장치는, 각각의 셀들에 포함된 회로 소자들의 정보와 상기 회로 소자들의 연결관계에 대한 정보와 상기 셀들의 개략적인 배치 정보를 포함하는 입력 정보, 상기 셀들을 연결하는 연결배선의 정보, 상기 셀들을 연결하는 연결배선의 레이아웃에 기생하는 기생 저항 및 기생 용량의 연결정보, 및 상기 셀들 중 특정 동작을 수행하는 셀들을 선택하는 선택정보에 응답하여, 상기 셀들을 포함하는 스키매틱 회로, 상기 스키매틱 회로와 상기 연결배선의 스키매틱 회로가 결합된 제1 시뮬레이션 스키매틱 회로, 상기 스키매틱 회로와 상기 기생 저항 및 기생 용량의 연결정보에 대응하는 스키매틱 회로가 결합된 제2 시뮬레이션 스키매틱 회로, 및 상기 제2 시뮬레이션 스키매틱 회로의 특정 동작을 수행하는 셀들의 선택적 연결정보를 생성하는 선택적 연결정보 처리기; 상기 선택적 연결정보 처리기로부터 제공되는 상기 스키매틱 회로에 포함되는 셀들의 위치 정보에 응답하여 상기 연결배선을 생성하고, 상기 생성된 연결 배선의 정보를 상기 선택적 연결정보 처리기에 제공하는 연결배선 생성기; 상기 선택적 연결정보 처리기로부터 제공되는 상기 스키매틱 회로의 정보에 응답하여 상기 반도체 집적 회로의 레이아웃을 생성하는 레이아웃 생성기; 및 상기 레이아웃 생성기로부터 생성되는 연결배선의 레이아웃에 기생하는 기생 저항 및 기생 용량의 연결정보를 추출하여 상기 선택적 연결정보 처리기에 제공하는 기생 RC 추출기를 구비하는 것을 특징으로 한다.
바람직한 실시예에 따르면, 상기 선택적 연결정보 생성장치는 상기 기생 RC 추출기에 의해 추출되는 셀들의 레이아웃에 기생하는 기생 저항 및 기생 용량의 선택적 연결정보와 상기 선택된 셀들의 선택적 연결정보를 결합하여 상기 결합된 선택적 연결정보를 생성한다.
바람직한 실시예에 따르면, 상기 선택적 연결정보 처리기는 상기 입력정보에 응답하여, 상기 스키매틱 회로를 생성하는 스키매틱 회로 생성부; 상기 연결배선의 정보에 응답하여, 상기 연결배선의 스키매틱 회로를 생성하는 제1 배선 스키매틱 회로 생성부; 상기 기생 저항 및 기생 용량의 연결정보에 응답하여, 상기 연결배선 레이아웃의 스키매틱 회로를 생성하는 제2 배선 스키매틱 회로 생성부; 상기 스키매틱 회로의 셀들에 포함되는 제1 포트들과 상기 제1 포트들에 대응하는 연결배선스키매틱 회로의 제2 포트들을 결합하여 상기 제1 시뮬레이션 스키매틱 회로를 생성 및 저장하고, 상기 스키매틱 회로의 셀들에 포함되는 제1 포트들과 상기 제1 포트들에 대응하는 연결배선 레이아웃의 스키매틱 회로들의 제2 포트들을 결합하여 상기 제2 시뮬레이션 스키매틱 회로를 생성하는 시뮬레이션 스키매틱 회로 생성부로서, 상기 저장된 제1 시뮬레이션 스키매틱 회로를 상기 생성된 제2 시뮬레이션 스키매틱 회로로 대치하는 상기 시뮬레이션 스키매틱 회로 생성부; 및 상기 선택정보에 응답하여, 상기 대치된 시뮬레이션 스키매틱 회로의 특정한 동작을 수행하는 셀들을 선택하고 상기 선택된 셀들의 선택적 연결정보를 생성하는 선택적 연결정보 출력부를 구비한다.
본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 첨부 도면에 기재된 내용을 참조하여야만 한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
도 1은 본 발명의 제1 실시예에 따른 선택적 연결정보 생성 장치를 나타내는 블락 다이어그램이다. 도 1을 참조하면, 선택적 연결정보 생성장치(100)는 선택적 연결정보 처리기(110), 연결배선 생성기(120), 레이아웃 생성기(130) 및 기생 RC 추출기(140)를 구비한다. 선택적 연결정보 처리기(110)는 스키매틱 회로 생성부(111), 제1 배선 스키매틱 회로 생성부(112), 제2 배선 스키매틱 회로 생성부(113), 시뮬레이션 스키매틱 회로 생성부(114) 및 선택적 연결정보 출력부(115)를 구비하고, 선택적 연결정보 처리기(110)는 스키매틱 툴(schematic tool)로도 언급될 수 있다. 연결배선 생성기(120)는 개략 연결배선 생성부(121) 및 상세 연결배선 생성부(122)를 구비하고, 레이아웃 생성기(130)는 레이아웃 툴(layout tool)로도 언급될 수 있다.
스키매틱 회로 생성부(111)는 입력정보(IN)를 수신하여 스키매틱 회로를 생성한다. 여기서, 입력정보(IN)는 상기 스키매틱 회로의 셀들 각각에 포함된 회로 소자들의 정보와 상기 회로 소자들의 연결관계에 대한 정보와 상기 셀들의 개략적인 배치 정보를 포함한다. 상기 셀은 특정한 기능을 수행하는 상호 연결된 다수개의 회로 소자들을 포함하며, 예를 들어, 하나의 인버터(inverter)를 구비할 수 있다.
한편, 스키매틱 회로 생성부(111)로부터 생성되는 스키매틱 회로의 정보는 도 1에 도시된 "A" 경로를 따라 선택적 연결정보 출력부(115)에 제공될 수 있다. 그러면, 선택적 연결정보 출력부(115)는 선택정보(SEL)에 응답하여 스키매틱 회로 상의 특정한 셀을 선택하고, 상기 선택된 셀의 연결정보를 출력하여 시뮬레이션 장치(150)에 제공한다.
연결배선 생성기(120)는 반도체 집적 회로의 프리-레이아웃(pre-layout) 설계 단계에서 사용되며, 스키매틱 회로 생성부(111)로부터 생성되는 스키매틱 회로에 포함되는 각각의 셀들의 위치 정보를 수신하여 상기 셀들을 연결하는 연결배선(interconnection)을 생성한다. 연결배선 생성기(120)는 개략 연결배선 생성부(121)만을 포함할 수도 있고, 개략 연결배선 생성부(121) 및 상세 연결배선 생성부(122) 모두를 포함할 수도 있다.
개략 연결배선 생성부(121)는 스키매틱 회로 생성부(111)로부터 각각의 셀들의 위치 정보를 수신하고, 상기 수신된 셀들의 위치 정보를 근거로 하여 셀들간의 연결배선을 개략적으로 생성한다. 상기 개략적인 연결 배선은 연결배선의 종류 및 폭에 관한 정보를 포함하지 않는다. 상기 개략적인 연결배선은 셀들 상호간의 최단 거리(shortest path)로 연결되는 것이 바람직하다.
상세 연결배선 생성부(122)는 개략 연결배선 생성부(121)로부터 개략적인 연결배선의 정보를 수신하고, 상기 수신된 개략적인 연결배선의 정보를 근거로 하여 상세한 연결배선을 생성한다. 상기 상세 연결배선은 연결배선의 종류, 폭 및 길이에 관한 정보를 포함한다.
제1 배선 스키매틱 회로 생성부(112)는 상세 연결배선 생성부(122)로부터 상세 연결배선의 정보를 수신하고, 상기 수신된 상세 연결배선의 정보를 근거로 하여 기생 저항 및 기생 용량이 포함된 스키매틱 회로를 생성한다.
레이아웃 생성기(130)는 반도체 집적 회로의 포스트-레이아웃(post-layout) 설계 단계에서 사용되며, 스키매틱 회로 생성부(111)로부터 생성되는 스키매틱 회로의 정보를 수신하여 반도체 집적 회로의 레이아웃을 생성한다.
기생 RC 추출기(140)는 레이아웃 생성기(130)로부터 생성되는 셀의 레이아웃 및 연결배선의 레이아웃으로부터 각각 셀 내부의 연결배선의 레이아웃에 기생하는 기생 저항 및 기생 용량을 포함하는 연결정보(CIF)와 연결배선의 레이아웃에 기생하는 기생 저항 및 기생 용량을 포함하는 연결정보(IF)를 파일(file)로서 추출한다.
제2 배선 스키매틱 회로 생성부(113)는 기생 RC 추출기(140)로부터 상기 연결정보의 파일(IF)을 수신하고, 상기 수신된 파일을 근거로 하여 기생 저항 및 기생 용량을 포함하는 연결배선의 스키매틱 회로를 생성한다.
시뮬레이션 스키매틱 회로 생성부(114)는 스키매틱 회로 생성부(111)로부터 셀들의 제1 포트(port)들을 포함하는 스키매틱 회로의 정보와, 제1 배선 스키매틱 회로 생성부(112)로부터 상기 제1 포트들에 대응하는 기생 저항 및 기생 용량이 연결된 제2 포트들을 포함하는 스키매틱 회로의 정보를 수신하고, 상기 수신된 두 개의 정보로부터 대응되는 포트들을 결합하여 시뮬레이션을 하기 위한 제1 시뮬레이션 스키매틱 회로를 생성하고 저장한다. 따라서, 시뮬레이션 스키매틱 회로 생성부(114)에 의해 인터커넥션 영향을 포함하는 시뮬레이션 스키매틱 회로가 생성되므로, 설계자는 상기 생성된 시뮬레이션 스키매틱 회로 상에 다양한 시뮬레이션을 위한 시뮬레이션 옵션(option)(예를 들어, 제어 카드(control card))을 삽입하는 것이 용이하다.
또한, 시뮬레이션 스키매틱 회로 생성부(114)는 스키매틱 회로 생성부(111)로부터 셀들의 제1 포트들을 포함하는 스키매틱 회로의 정보와, 제2 배선 스키매틱 회로 생성부(113)로부터 상기 제1 포트들에 대응하는 기생 저항 및 기생 용량이 연결된 제2 포트들을 포함하는 스키매틱 회로의 정보를 수신하고, 상기 수신된 두 개의 정보로부터 대응되는 포트들을 결합하여 시뮬레이션을 하기 위한 제2 시뮬레이션 스키매틱 회로를 생성하고 상기 저장된 제1 시뮬레이션 회로를 상기 제2 시뮬레이션 스키매틱 회로로 대치한다.
선택적 연결정보 출력부(115)는 선택정보(SEL)와, 상기 대치된 제2 시뮬레이션 스키매틱 회로의 정보를 수신하고, 상기 수신된 선택 정보를 근거로 하여 반도체 집적 회로의 특정 동작(예를 들어, 반도체 메모리 장치의 리드동작(read operation))을 수행하는 셀들을 선택하고 상기 선택된 셀들의 연결정보를 파일로서 출력한다. 여기서, 선택정보(SEL)는 반도체 집적 회로의 설계자에 의해 입력된다. 한편, 상기 출력된 선택적 연결정보는 기생 RC 추출기(140)에 의해 상기 선택된 셀들의 레이아웃으로부터 추출되는 셀 내부의 레이아웃의 연결정보(CIF)와 포트의 종류 및 순서가 일치되도록 결합되어 시뮬레이션 장치(150)에 제공될 수도 있다. 상기 결합된 선택적 연결정보는 셀 내부의 레이아웃의 연결정보(CIF)를 포함하므로, 보다 정확한 시뮬레이션을 도울 수 있다.
시뮬레이션 장치(150)는 선택적 연결정보 출력부(115)로부터 선택적 연결정보를 수신하거나 또는 상기 결합된 선택적 연결정보를 수신하고, 상기 수신된 선택적 연결정보를 근거로 하여 반도체 집적 회로의 특정 동작을 시뮬레이션(simulation)한다. 따라서, 본 발명의 제1 실시예에 따른 선택적 연결정보 생성장치(100)는 반도체 집적 회로의 특정 부분만을 시뮬레이션하기 위해 필요한 인터커넥션 영향이 포함된 선택적 연결정보를 생성하므로, 레이아웃 전후에 있어서 정확한 시뮬레이션을 도울 수 있고 시뮬레이션 시간을 현저히 감소시킬 수 있다.
도 2는 본 발명의 제2 실시예에 따른 선택적 연결정보 생성장치를 나타내는 블락 다이어그램이다. 도 2를 참조하면, 선택적 연결정보 생성장치(200)는 선택적 연결정보 처리기(210) 및 연결배선 생성기(220)를 구비한다. 선택적 연결정보 처리기(210)는 스키매틱 회로 생성부(211), 배선 스키매틱 회로 생성부(212), 시뮬레이션 스키매틱 회로 생성부(213) 및 선택적 연결정보 출력부(214)를 구비하고, 선택적 연결정보 처리기(210)는 스키매틱 툴로도 언급될 수 있다.
스키매틱 회로 생성부(211)는 입력정보(IN)를 수신하여 스키매틱 회로를 생성한다. 여기서, 입력정보(IN)는 상기 스키매틱 회로의 셀들 각각에 포함된 회로 소자들의 정보와 상기 회로 소자들의 연결관계에 대한 정보와 상기 셀들의 개략적인 배치 정보를 포함한다. 상기 셀은 특정한 기능을 수행하는 상호 연결된 다수개의 회로 소자들을 포함하며, 예를 들어, 하나의 인버터(inverter)를 구비할 수 있다.
한편, 스키매틱 회로 생성부(211)로부터 생성되는 스키매틱 회로의 정보는 도 2에 도시된 "B" 경로를 따라 선택적 연결정보 출력부(214)에 제공될 수 있다. 그러면, 선택적 연결정보 출력부(214)는 선택정보(SEL)에 응답하여 스키매틱 회로 상의 특정한 셀을 선택하고, 상기 선택된 셀 내부의 연결정보를 출력하여 시뮬레이션 장치(240)에 제공한다.
연결배선 생성기(220)는 반도체 집적 회로의 프리-레이아웃(pre-layout) 설계 단계에서 사용되며, 스키매틱 회로 생성부(211)로부터 생성되는 스키매틱 회로에 포함되는 각각의 셀들의 위치 정보를 수신하여 상기 셀들을 연결하는연결배선(interconnection)을 생성한다. 연결배선 생성기(220)는 개략 연결배선 생성부(221)만을 포함할 수도 있고, 도 2에 도시된 바와 같이 개략 연결배선 생성부(221) 및 상세 연결배선 생성부(222) 모두를 포함할 수도 있다.
개략 연결배선 생성부(221)는 스키매틱 회로 생성부(211)로부터 각각의 셀들의 위치 정보를 수신하고, 상기 수신된 셀들의 위치 정보를 근거로 하여 셀들간의 연결배선을 개략적으로 생성한다. 상기 개략적인 연결 배선은 연결배선의 종류 및 폭에 관한 정보를 포함하지 않는다. 상기 개략적인 연결배선은 셀들 상호간의 최단 거리(shortest path)로 연결되는 것이 바람직하다.
상세 연결배선 생성부(222)는 개략 연결배선 생성부(221)로부터 개략적인 연결배선의 정보를 수신하고, 상기 수신된 개략적인 연결배선의 정보를 근거로 하여 상세한 연결배선을 생성한다. 상기 상세 연결배선은 연결배선의 종류, 폭 및 길이에 관한 정보를 포함한다.
배선 스키매틱 회로 생성부(212)는 상세 연결배선 생성부(222)로부터 상세 연결배선의 정보를 수신하고, 상기 수신된 상세 연결배선의 정보를 근거로 하여 기생 저항 및 기생 용량이 포함된 스키매틱 회로를 생성한다.
시뮬레이션 스키매틱 회로 생성부(213)는 스키매틱 회로 생성부(211)로부터 셀들의 제1 포트(port)들을 포함하는 스키매틱 회로의 정보와, 배선 스키매틱 회로 생성부(212)로부터 상기 제1 포트들에 대응하는 기생 저항 및 기생 용량이 연결된 제2 포트들을 포함하는 스키매틱 회로의 정보를 수신하고, 상기 수신된 두 개의 정보로부터 대응되는 포트들을 결합하여 시뮬레이션을 하기 위한 시뮬레이션 스키매틱 회로를 생성하고 저장한다. 따라서, 시뮬레이션 스키매틱 회로 생성부(213)에 의해 인터커넥션 영향을 포함하는 시뮬레이션 스키매틱 회로가 생성되므로, 설계자는 상기 생성된 시뮬레이션 스키매틱 회로 상에 다양한 시뮬레이션을 위한 시뮬레이션 옵션(예를 들어, 제어 카드(control card))을 삽입하는 것이 용이하다.
선택적 연결정보 출력부(214)는 선택정보(SEL)와, 상기 시뮬레이션 스키매틱 회로의 정보를 수신하고, 상기 수신된 선택 정보를 근거로 하여 반도체 집적 회로의 특정 동작(예를 들어, 반도체 메모리 장치의 리드동작(read operation))을 수행하는 셀들을 선택하고 상기 선택된 셀들의 연결정보를 파일로서 출력한다. 여기서, 선택정보(SEL)는 반도체 집적 회로의 설계자에 의해 입력된다.
시뮬레이션 장치(240)는 선택적 연결정보 출력부(214)로부터 선택적 연결정보를 수신하고, 상기 수신된 선택적 연결정보를 근거로 하여 반도체 집적 회로의 특정 동작을 시뮬레이션(simulation)한다. 따라서, 본 발명의 제2 실시예에 따른 선택적 연결정보 생성장치(200)는 반도체 집적 회로의 특정 부분만을 시뮬레이션하기 위해 필요한 인터커넥션 영향을 포함하는 선택적 연결정보를 생성하므로, 레이아웃 전에 있어서 정확한 시뮬레이션을 도울 수 있고 시뮬레이션 시간을 현저히 감소시킬 수 있다.
도 3은 본 발명의 제3 실시예에 따른 선택적 연결정보 생성장치를 나타내는 블락 다이어그램이다. 도 3을 참조하면, 선택적 연결정보 생성장치(300)는 선택적 연결정보 처리기(310), 레이아웃 생성기(320) 및 기생 RC 추출기(330)를 구비한다. 선택적 연결정보 처리기(310)는 스키매틱 회로 생성부(311), 배선 스키매틱 회로생성부(312), 시뮬레이션 스키매틱 회로 생성부(313) 및 선택적 연결정보 출력부(314)를 구비하고, 선택적 연결정보 처리기(310)는 스키매틱 툴로도 언급될 수 있다.
스키매틱 회로 생성부(311)는 입력정보(IN)를 수신하여 스키매틱 회로를 생성한다. 여기서, 입력정보(IN)는 상기 스키매틱 회로의 셀들 각각에 포함된 회로 소자들의 정보와 상기 회로 소자들의 연결관계에 대한 정보와 상기 셀들의 개략적인 배치 정보를 포함한다. 상기 셀은 특정한 기능을 수행하는 상호 연결된 다수개의 회로 소자들을 포함하며, 예를 들어, 하나의 인버터(inverter)를 구비할 수 있다.
한편, 스키매틱 회로 생성부(311)로부터 생성되는 스키매틱 회로의 정보는 도 3에 도시된 "C" 경로를 따라 선택적 연결정보 출력부(314)에 제공될 수 있다. 그러면, 선택적 연결정보 출력부(314)는 선택정보(SEL)에 응답하여 스키매틱 회로 상의 특정한 셀을 선택하고, 상기 선택된 셀의 연결정보를 출력하여 시뮬레이션 장치(350)에 제공한다.
레이아웃 생성기(320)는 반도체 집적 회로의 포스트-레이아웃(post-layout) 설계 단계에서 사용되며, 스키매틱 회로 생성부(311)로부터 생성되는 스키매틱 회로의 정보를 수신하여 반도체 집적 회로의 레이아웃을 생성한다. 레이아웃 생성기(320)는 레이아웃 툴로도 언급될 수 있다.
기생 RC 추출기(330)는 레이아웃 생성기(320)로부터 생성되는 셀의 레이아웃 및 연결배선의 레이아웃으로부터 각각 셀 내부의 연결배선의 레이아웃에 기생하는기생 저항 및 기생 용량을 포함하는 연결정보(CIF)와 연결배선의 레이아웃에 기생하는 기생 저항 및 기생 용량을 포함하는 연결정보(IF)를 파일로서 추출한다.
배선 스키매틱 회로 생성부(312)는 기생 RC 추출기(330)로부터 상기 연결정보의 파일(IF)을 수신하고, 상기 수신된 파일을 근거로 하여 기생 저항 및 기생 용량을 포함하는 연결배선의 스키매틱 회로를 생성한다.
시뮬레이션 스키매틱 회로 생성부(313)는 스키매틱 회로 생성부(311)로부터 셀들의 제1 포트(port)들을 포함하는 스키매틱 회로의 정보와, 배선 스키매틱 회로 생성부(312)로부터 상기 제1 포트들에 대응하는 기생 저항 및 기생 용량이 연결된 제2 포트들을 포함하는 스키매틱 회로의 정보를 수신하고, 상기 수신된 두 개의 정보로부터 대응되는 포트들을 결합하여 시뮬레이션을 하기 위한 시뮬레이션 스키매틱 회로를 생성하고 저장한다. 따라서, 시뮬레이션 스키매틱 회로 생성부(313)에 의해 인터커넥션 영향을 포함하는 시뮬레이션 스키매틱 회로가 생성되므로, 설계자는 상기 생성된 시뮬레이션 스키매틱 회로 상에 다양한 시뮬레이션을 위한 시뮬레이션 옵션(예를 들어, 제어 카드(control card))을 삽입하는 것이 용이하다.
선택적 연결정보 출력부(314)는 선택정보(SEL)와, 상기 시뮬레이션 스키매틱 회로의 정보를 수신하고, 상기 수신된 선택 정보를 근거로 하여 반도체 집적 회로의 특정 동작(예를 들어, 반도체 메모리 장치의 리드동작(read operation))을 수행하는 셀들을 선택하고 상기 선택된 셀들의 연결정보를 파일로서 출력한다. 여기서, 선택정보(SEL)는 반도체 집적 회로의 설계자에 의해 입력된다. 한편, 상기 출력된 선택적 연결정보는 기생 RC 추출기(330)에 의해 상기 선택된 셀들의 레이아웃으로부터 추출되는 셀 내부의 레이아웃의 연결정보(CIF)와 포트의 종류 및 순서가 일치되도록 결합되어 시뮬레이션 장치(350)에 제공될 수도 있다. 상기 결합된 선택적 연결정보는 셀 내부의 레이아웃의 연결정보(CIF)를 포함하므로, 보다 정확한 시뮬레이션을 도울 수 있다.
시뮬레이션 장치(350)는 선택적 연결정보 출력부(314)로부터 선택적 연결정보를 수신하거나 또는 상기 결합된 선택적 연결정보를 수신하고, 상기 수신된 선택적 연결정보를 근거로 하여 반도체 집적 회로의 특정 동작을 시뮬레이션(simulation)한다. 따라서, 본 발명의 제3 실시예에 따른 선택적 연결정보 생성장치(300)는 반도체 집적 회로의 특정 부분만을 시뮬레이션하기 위해 필요한 인터커넥션 영향을 포함하는 선택적 연결정보를 생성하므로, 레이아웃이후에 있어서 정확한 시뮬레이션을 도울 수 있고 시뮬레이션 시간을 현저히 감소시킬 수 있다.
도 4a는 도 1의 개략 연결배선 생성부 또는 도 2의 개략 연결배선 생성부에 의해 생성되는 개략적인 연결배선을 예시적으로 나타내는 도면이다. 도 4a를 참조하면, C1, C2, C3, C4 및 C5는 각각 셀을 나타낸다. 예시적으로 각각의 셀들(C1, C3, C4 및 C5)이 상호 연결되어 개략적인 연결배선이 구성된다. 상기 개략적인 연결배선은 연결 배선의 종류 및 폭에 대한 정보를 포함하지 않는다.
도 4b는 도 4a의 개략적인 연결 배선에 대응하는 상세 연결 배선을 예시적으로 나타내는 도면이다. 도 4b를 참조하면, C1, C2, C3, C4 및 C5는 각각 셀을 나타내고, M1 및 M2는 각각 금속층을 나타낸다. 예시적으로 각각의 셀들(C1, C3, C4 및C5)이 각각의 금속층(M1, M2)을 통해 상호 연결되어 상세 연결배선이 구성된다. 상기 상세 연결배선은 연결 배선의 종류, 폭 및 길이에 대한 정보를 포함한다.
도 5a는 도 4b의 상세 연결배선에 대응하는 기생 저항 및 기생 용량을 포함하는 연결배선의 스키매틱 회로를 나타내는 도면이다. 도 5a를 참조하면, 기생 저항 및 기생 용량을 포함하는 연결배선의 스키매틱 회로는 도 1의 제1 배선 스키매틱 회로 생성부 또는 도 2의 배선 스키매틱 회로 생성부에 의해 생성된다. 그리고, 상기 기생 저항 및 기생 용량을 포함하는 연결 배선의 스키매틱 회로는 각각의 셀들의 포트들의 위치관계(topology)를 그대로 유지한 상태로 생성된다.
도 5b는 도 5a의 스키매틱 회로에 대응하는 하이브리드 파이 모델(hybrid π model)을 가지는 연결배선의 스키매틱 회로를 나타내는 도면이다. 도 5b를 참조하면, PI_M1 및 PI_M2는 각각 서로 다른 하이브리드 파이 모델을 나타내고 하이브리드 파이 모델은 설계자에 의해 지정된다. 그리고, 하이브리드 파이 모델(hybrid π model)을 가지는 스키매틱 회로도 각각의 셀들의 포트들의 위치관계(topology)를 그대로 유지한 상태로 생성된다. 도 5c는 도 5b의 하이브리드 파이 모델(PI_M2)의 내부를 나타내는 도면이다.
도 6a는 도 1의 기생 RC 추출기 또는 도 3의 기생 RC 추출기로부터 추출될 수 있는 SPICE 계열의 연결정보의 일례이다. 도 6a를 참조하면, I1, I2, I3 및 I4는 각각 스키매틱 회로의 셀에 대응하는 인스턴스(instance)의 이름을 지시한다. 예를 들어, 상기 SPICE 계열의 연결정보(netlist)의 첫째 줄, 즉 R1 I1:y A:1 10 을 설명하면, 저항값이 10 인 제1 저항(R1)이 제1 인스턴스(I1)의 포트(y)와네트(net) A의 노드(node, 1)의 사이에 위치한다는 것을 의미한다. 나머지 줄들도 상기와 유사한 방식으로 기재된다.
도 6b는 도 6a에 대응하는 트리(tree) 구조의 기생 저항 및 기생 용량을 포함하는 연결배선의 스키매틱 회로를 나타내는 도면이다. 도 6b를 참조하면, 상기 트리 구조의 기생 저항 및 기생 용량을 포함하는 스키매틱 회로는 도 1의 제2 배선 스키매틱 회로 생성부 또는 도 3의 배선 스키매틱 회로 생성부로부터 생성된다. 설계자는 상기 트리 구조의 기생 저항 및 기생 용량을 포함하는 스키매틱 회로로부터 구동단(I1:y)에서 출력단(14:a)으로 진행하는 신호의 RC 지연값을 용이하게 예측할 수 있다.
도 7a는 도 1, 도 2 또는 도 3의 선택적 연결정보 출력부에 의해 생성되는 선택적 시뮬레이션 스키매틱 회로의 일례를 나타내는 도면이고, 도 7b는 도 7a에 대응하며 선택된 셀들만을 포함하는 선택적 시뮬레이션 스키매틱 회로의 일례를 나타내는 도면이다. 도 7a 및 도 7b를 참조하면, SC1, SC2 및 SC3 은 반도체 집적 회로의 특정 동작(예를 들어, 반도체 메모리 장치의 리드 동작(read operation))을 위해 설계자에 의해 선택된 셀들을 지시하고, 선택되지 않은 셀(NSC)은 인버터를 포함할 수 있다. 입력포트(701), 제1 선택 셀(SC1)의 입력포트(703)와 출력포트(705), 제2 선택 셀(SC2)의 입력포트(709)와 출력포트들(709, 711), 제3 선택 셀(SC3)의 입력포트(717)와 출력포트(719), 선택되지 않은 셀(NSC)의 입력포트(713), 및 출력포트(721)는 상호 연결되어 설계자가 시뮬레이션하기 위한 임계 경로(critical path)를 구성한다. 다만, 선택되지 않은 셀(NSC)의 출력포트(715)는상기 임계 경로에 포함되지 않으므로, 도 7b에 도시된 바와 같이 소스(source)와 드레인(drain)이 함께 묶인 모스(MOS) 커패시터로서 생성될 수 있다. 따라서, 상기 모스(MOS) 커패시터와 같은 시간지연요인이 반영되어 정확한 시뮬레이션이 수행될 수 있다. 상기 입력포트 및 출력포트는 각각 입력핀(input pin) 및 출력핀(output pin)으로도 언급될 수 있다.
도 8은 본 발명의 제1 실시예에 따른 선택적 연결정보 생성방법을 나타내는 플로우 차트이다.
단계(S805)에 따르면, 선택적 연결 정보 처리기에 입력 정보가 입력된다. 여기서, 상기 입력정보는 스키매틱 회로의 셀들 각각에 포함된 회로 소자들의 정보와 상기 회로 소자들의 연결관계에 대한 정보와 상기 셀들의 개략적인 배치 정보를 포함한다. 상기 셀은 특정한 기능을 수행하는 상호 연결된 다수개의 회로 소자들을 포함한다.
단계(S810)에 따르면, 상기 선택적 연결정보 처리기에 포함된 스키매틱 회로 생성부는 상기 입력정보에 응답하여 스키매틱 회로를 생성한다.
단계(S815)에 따르면, 연결배선 생성기는 상기 생성된 스키매틱 회로에 포함된 셀들의 위치정보를 수신하여 상기 셀들을 연결하는 연결배선을 생성한다. 상기 연결배선은 개략적으로 또는 상세하게 생성될 수 있다.
단계(S820)에 따르면, 제1 배선 스키매틱 회로 생성부는 상기 연결배선의 정보를 수신하여, 연결배선에 기생하는 기생저항 및 기생용량을 포함하는 연결배선의 스키매틱 회로를 생성한다.
단계(S825)에 따르면, 시뮬레이션 스키매틱 회로 생성부는 상기 스키매틱 회로의 제1 포트들과 상기 제1 포트들에 대응하는 상기 제1 배선 스키매틱 회로 생성부로부터 생성되는 연결배선의 스키매틱 회로의 제2 포트들을 결합하여 제1 시뮬레이션 스키매틱 회로를 생성한다.
단계(S830)에 따르면, 상기 시뮬레이션 스키매틱 회로 생성부는 상기 제1 시뮬레이션 스키매틱 회로를 저장한다.
단계(S835)에 따르면, 레이아웃 생성기는 상기 생성된 스키매틱 회로의 정보를 수신하여 반도체 집적 회로의 레이아웃을 생성한다.
단계(S840)에 따르면, 기생 RC 추출기는 연결배선의 레이아웃으로부터 기생 저항 및 기생 용량을 포함하는 연결 정보를 추출한다.
단계(S845)에 따르면, 제2 배선 스키매틱 회로 생성부는 상기 연결배선의 레이아웃으로부터 추출된 연결정보를 수신하여, 기생 저항 및 기생 용량을 포함하는 연결배선의 스키매틱 회로를 생성한다.
단계(S850)에 따르면, 상기 시뮬레이션 스키매틱 회로 생성부는 상기 스키매틱 회로의 제1 포트들과 상기 제1 포트들에 대응하는 상기 제2 배선 스키매틱 회로 생성부로부터 생성되는 연결배선의 스키매틱 회로의 제2 포트들을 결합하여 제2 시뮬레이션 스키매틱 회로를 생성한다.
단계(S855)에 따르면, 상기 시뮬레이션 스키매틱 회로 생성부는 상기 저장된 제1 시뮬레이션 스키매틱 회로를 상기 제2 시뮬레이션 스키매틱 회로로 대치하여 저장한다.
단계(S860)에 따르면, 설계자는 선택적 연결정보 출력부에 선택 정보를 입력한다. 상기 선택 정보는 상기 제2 시뮬레이션 스키매틱 회로에 포함되는 셀들 중 특정한 동작을 수행하는 셀들을 선택하는 정보이다.
단계(S865)에 따르면, 상기 선택적 연결정보 출력부는 상기 선택정보에 응답하여, 상기 특정한 동작을 수행하는 셀들에 관한 제1 선택적 연결정보를 출력한다. 상기 제1 선택적 연결정보는 도 8에는 도시되지 않았지만, 시뮬레이션 장치에 제공될 수도 있다.
단계(S870)에 따르면, 상기 기생 RC 추출기는 상기 레이아웃 생성기로부터 셀의 레이아웃 정보를 수신하여 셀의 레이아웃에 관한 연결정보를 추출한다.
단계(S875)에 따르면, 상기 제1 선택적 연결정보와 상기 셀의 레이아웃에 관한 연결정보가 포트의 종류 및 순서가 일치되어 결합된다. 단계(S880)에 따르면, 상기 결합된 선택정보가 출력되어 상기 시뮬레이션 장치에 제공된다.
도 9는 본 발명의 제2 실시예에 따른 선택적 연결정보 생성방법을 나타내는 플로우 차트이다.
단계(S905)에 따르면, 선택적 연결정보 처리기에 입력 정보가 입력된다. 여기서, 상기 입력정보는 스키매틱 회로의 셀들 각각에 포함된 회로 소자들의 정보와 상기 회로 소자들의 연결관계에 대한 정보와 상기 셀들의 개략적인 배치 정보를 포함한다. 상기 셀은 특정한 기능을 수행하는 상호 연결된 다수개의 회로 소자들을 포함한다.
단계(S910)에 따르면, 상기 선택적 연결 정보 처리기에 포함된 스키매틱 회로 생성부는 상기 입력정보에 응답하여 스키매틱 회로를 생성한다.
단계(S915)에 따르면, 개략 연결배선 생성부는 프리-레이아웃 단계에서 상기 스키매틱 회로에 포함된 셀들을 연결하는 연결배선을 개략적으로 생성한다. 상기 개략적인 연결 배선은 연결배선의 종류 및 폭에 관한 정보를 포함하지 않는다. 상기 개략적인 연결배선은 셀들 상호간의 최단 거리(shortest path)로 연결되는 것이 바람직하다.
단계(S920)에 따르면, 상세 연결배선 생성부는 상기 개략적인 연결배선에 대응하는 상세 연결 배선을 생성한다. 상기 상세 연결배선은 연결배선의 종류, 폭 및 길이에 관한 정보를 포함한다.
단계(S925)에 따르면, 배선 스키매틱 회로 생성부는 상기 상세 연결배선에 대응하는 기생 저항 및 기생 용량이 포함된 연결배선의 스키매틱 회로를 생성한다.
단계(S930)에 따르면, 시뮬레이션 스키매틱 회로 생성부는 상기 스키매틱 회로의 제1 포트들과 상기 제1 포트들에 대응하는 상기 배선 스키매틱 회로 생성부로부터 생성되는 연결배선의 스키매틱 회로의 제2 포트들을 결합하여 시뮬레이션 스키매틱 회로를 생성한다.
단계(S935)에 따르면, 설계자는 선택적 연결정보 출력부에 선택 정보를 입력한다. 상기 선택 정보는 상기 시뮬레이션 스키매틱 회로에 포함되는 셀들 중 특정한 동작(예를 들어, 반도체 메모리 장치의 리드 동작)을 수행하는 셀들을 선택하는 정보이다.
단계(S940)에 따르면, 선택적 연결정보 출력부는 상기 선택정보에 응답하여,상기 특정한 동작을 수행하는 셀들에 관한 선택적 연결정보를 출력한다.
도 10은 본 발명의 제3 실시예에 따른 선택적 연결정보 생성방법을 나타내는 플로우 차트이다.
단계(S1005)에 따르면, 선택적 연결정보 처리기에 선택적 연결정보 처리기에 입력 정보가 입력된다. 여기서, 상기 입력정보는 스키매틱 회로의 셀들 각각에 포함된 회로 소자들의 정보와 상기 회로 소자들의 연결관계에 대한 정보와 상기 셀들의 개략적인 배치 정보를 포함한다. 상기 셀은 특정한 기능을 수행하는 상호 연결된 다수개의 회로 소자들을 포함한다.
단계(S1010)에 따르면, 상기 선택적 연결 정보 처리기에 포함된 스키매틱 회로 생성부는 상기 입력정보에 응답하여 스키매틱 회로를 생성한다.
단계(S1015)에 따르면, 레이아웃 생성기는 상기 생성된 스키매틱 회로의 정보를 수신하고, 상기 수신된 스키매틱 회로의 정보를 근거로 하여 레이아웃을 생성한다.
단계(S1020)에 따르면, 기생 RC 추출기는 연결배선의 레이아웃으로부터 기생 저항 및 기생 용량을 포함하는 연결 정보를 추출한다.
단계(S1025)에 따르면, 배선 스키매틱 회로 생성부는 상기 연결배선의 레이아웃으로부터 추출된 연결정보를 수신하여, 기생 저항 및 기생 용량을 포함하는 연결배선의 스키매틱 회로를 생성한다.
단계(S1030)에 따르면, 상기 시뮬레이션 스키매틱 회로 생성부는 상기 스키매틱 회로의 제1 포트들과 상기 제1 포트들에 대응하는 상기 배선 스키매틱 회로생성부로부터 생성되는 연결배선의 스키매틱 회로의 제2 포트들을 결합하여 시뮬레이션 스키매틱 회로를 생성한다.
단계(S1035)에 따르면, 설계자는 선택적 연결정보 출력부에 선택 정보를 입력한다. 상기 선택 정보는 상기 시뮬레이션 스키매틱 회로에 포함되는 셀들 중 특정한 동작을 수행하는 셀들을 선택하는 정보이다.
단계(S1040)에 따르면, 상기 선택적 연결정보 출력부는 상기 선택정보에 응답하여, 상기 특정한 동작을 수행하는 셀들에 관한 선택적 연결정보를 출력한다.
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나, 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
본 발명에 따른 선택적 연결정보 생성 장치 및 그 방법은 연결배선의 기생 저항 및 기생 용량을 포함하는 시뮬레이션 스키매틱 회로에서 특정 동작 해석을 위한 셀 및 연결배선을 선택할 수 있으므로, 다양한 시뮬레이션을 상대적으로 정확히 해석할 수 있고 반도체 집적 회로의 시뮬레이션 시간을 효과적으로 감소시킬 수 있다. 또한, 본 발명에 따른 선택적 연결정보 생성 장치 및 그 방법은 프리-레이아웃 설계 단계 또는 포스트-레이아웃 설계 단계에서 생성된 기생 RC 연결배선을 스키매틱 회로로서 생성한 후 시뮬레이션 장치에 인터페이스하므로, 기생 RC 연결배선의 연결정보가 파일로서 시뮬레이션 장치에 인터페이스되는 경우와 비교할 때, 설계자의 오류를 감소시켜 시뮬레이션 시간을 감소시킬 수 있고 설계자의 연결배선의 기생 저항 및 기생 용량 모델링에 대한 정확한 해석을 도울 수 있으며, 설계자는 다양한 시뮬레이션 옵션들을 스키매틱 회로에 삽입하는 것이 용이하다.

Claims (28)

  1. 반도체 집적회로의 특정 부분을 시뮬레이션하기 위해 필요한 선택적 연결정보를 생성하는 선택적 연결정보 생성장치에 있어서,
    각각의 셀들에 포함된 회로 소자들의 정보와 상기 회로 소자들의 연결관계에 대한 정보와 상기 셀들의 개략적인 배치 정보를 포함하는 입력 정보에 응답하여, 스키매틱 회로를 생성하는 스키매틱 회로 생성부; 및
    선택 정보에 응답하여, 상기 스키매틱 회로에 포함되는 적어도 하나의 셀을 선택하고 상기 선택된 셀의 연결정보를 생성하는 선택적 연결정보 출력부를 구비하는 것을 특징으로 하는 선택적 연결정보 생성장치.
  2. 반도체 집적 회로의 특정 부분을 시뮬레이션하기 위해 필요한 선택적 연결정보를 생성하는 선택적 연결정보 생성장치에 있어서,
    각각의 셀들에 포함된 회로 소자들의 정보와 상기 회로 소자들의 연결관계에 대한 정보와 상기 셀들의 개략적인 배치 정보를 포함하는 입력 정보, 상기 셀들을 연결하는 연결배선의 정보 및 상기 셀들 중 특정 동작을 수행하는 셀들을 선택하는 선택정보에 응답하여, 상기 셀들을 포함하는 스키매틱 회로, 상기 스키매틱 회로와상기 연결배선의 스키매틱 회로가 결합된 시뮬레이션 스키매틱 회로, 및 상기 시뮬레이션 스키매틱 회로의 특정 동작을 수행하는 셀들의 선택적 연결정보를 생성하는 선택적 연결정보 처리기; 및
    상기 선택적 연결정보 처리기로부터 제공되는 상기 스키매틱 회로에 포함되는 셀들의 위치 정보에 응답하여 상기 연결배선을 생성하고, 상기 생성된 연결 배선의 정보를 상기 선택적 연결정보 처리기에 제공하는 연결배선 생성기를 구비하는 것을 특징으로 하는 선택적 연결정보 생성장치.
  3. 제2항에 있어서, 상기 선택적 연결정보 처리기는
    상기 입력정보에 응답하여, 상기 스키매틱 회로를 생성하는 스키매틱 회로 생성부;
    상기 연결배선의 정보에 응답하여, 상기 연결배선의 스키매틱 회로를 생성하는 배선 스키매틱 회로 생성부;
    상기 스키매틱 회로의 셀들에 포함되는 제1 포트들과 상기 제1 포트들에 대응하는 배선 스키매틱 회로의 제2 포트들을 결합하여 상기 시뮬레이션 스키매틱 회로를 생성하는 시뮬레이션 스키매틱 회로 생성부; 및
    상기 선택정보에 응답하여, 상기 시뮬레이션 스키매틱 회로의 특정한 동작을 수행하는 셀들을 선택하고 상기 선택된 셀들의 선택적 연결정보를 생성하는 선택적 연결정보 출력부를 구비하는 것을 특징으로 하는 선택적 연결정보 생성장치.
  4. 제3항에 있어서,
    상기 배선 스키매틱 회로 생성부에 의해 생성되는 스키매틱 회로는 상기 셀들 상호간의 위치관계를 유지하며 하이브리드 파이 모델을 포함하는 것을 특징으로 하는 선택적 연결정보 생성장치.
  5. 제4항에 있어서,
    상기 선택정보에 의해 선택된 셀들에 상기 연결배선을 통해 연결된 선택되지 않은 셀은 용량소자로서 처리되는 것을 특징으로 하는 선택적 연결정보 생성장치.
  6. 반도체 집적 회로의 특정 부분을 시뮬레이션하기 위해 필요한 선택적 연결정보를 생성하는 선택적 연결정보 생성장치에 있어서,
    각각의 셀들에 포함된 회로 소자들의 정보와 상기 회로 소자들의 연결관계에 대한 정보와 상기 셀들의 개략적인 배치 정보를 포함하는 입력 정보, 상기 셀들을 연결하는 연결배선의 레이아웃에 기생하는 기생 저항 및 기생 용량의 연결정보 및 상기 셀들 중 특정 동작을 수행하는 셀들을 선택하는 선택정보에 응답하여, 상기 셀들을 포함하는 스키매틱 회로, 상기 스키매틱 회로와 상기 연결배선 레이아웃의 스키매틱 회로가 결합된 시뮬레이션 스키매틱 회로, 및 상기 시뮬레이션 스키매틱 회로의 특정 동작을 수행하는 셀들의 선택적 연결정보를 생성하는 선택적 연결정보 처리기;
    상기 선택적 연결정보 처리기로부터 제공되는 상기 스키매틱 회로의 정보에응답하여 상기 반도체 집적 회로의 레이아웃을 생성하는 레이아웃 생성기; 및
    상기 레이아웃 생성기로부터 생성되는 연결배선의 레이아웃에 기생하는 기생 저항 및 기생 용량의 연결정보를 추출하여 상기 선택적 연결정보 처리기에 제공하는 기생 RC 추출기를 구비하는 것을 특징으로 하는 선택적 연결정보 생성장치.
  7. 제6항에 있어서, 상기 선택적 연결정보 생성장치는
    상기 기생 RC 추출기에 의해 추출되는 선택된 셀들의 레이아웃에 기생하는 기생 저항 및 기생 용량의 선택적 연결정보와 상기 선택된 셀들의 선택적 연결정보를 결합하여 상기 결합된 선택적 연결정보를 생성하는 것을 특징으로 하는 선택적 연결정보 생성장치.
  8. 제7항에 있어서, 상기 선택적 연결정보 처리기는
    상기 입력정보에 응답하여, 상기 스키매틱 회로를 생성하는 스키매틱 회로 생성부;
    상기 기생 저항 및 기생 용량의 연결정보에 응답하여, 상기 연결배선레이아웃의 스키매틱 회로를 생성하는 배선 스키매틱 회로 생성부;
    상기 스키매틱 회로의 셀들에 포함되는 제1 포트들과 상기 제1 포트들에 대응하는 연결배선 레이아웃의 스키매틱 회로에 포함된 제2 포트들을 결합하여 상기 시뮬레이션 스키매틱 회로를 생성하는 시뮬레이션 스키매틱 회로 생성부; 및
    상기 선택정보에 응답하여, 상기 시뮬레이션 스키매틱 회로의 특정한 동작을수행하는 셀들을 선택하고 상기 선택된 셀들의 선택적 연결정보를 생성하는 선택적 연결정보 출력부를 구비하는 것을 특징으로 하는 선택적 연결정보 생성장치.
  9. 제8항에 있어서,
    상기 배선 스키매틱 회로에 의해 생성되는 스키매틱 회로는 트리 구조의 스키매틱 회로인 것을 특징으로 하는 선택적 연결정보 생성장치.
  10. 제9항에 있어서,
    상기 선택정보에 의해 선택된 셀들에 상기 연결배선을 통해 연결된 선택되지 않은 셀은 용량소자로서 처리되는 것을 특징으로 하는 선택적 연결정보 생성장치.
  11. 반도체 집적 회로의 특정 부분을 시뮬레이션하기 위해 필요한 선택적 연결정보를 생성하는 선택적 연결정보 생성장치에 있어서,
    각각의 셀들에 포함된 회로 소자들의 정보와 상기 회로 소자들의 연결관계에 대한 정보와 상기 셀들의 개략적인 배치 정보를 포함하는 입력 정보, 상기 셀들을 연결하는 연결배선의 정보, 상기 셀들을 연결하는 연결배선의 레이아웃에 기생하는 기생 저항 및 기생 용량의 연결정보, 및 상기 셀들 중 특정 동작을 수행하는 셀들을 선택하는 선택정보에 응답하여, 상기 셀들을 포함하는 스키매틱 회로, 상기 스키매틱 회로와 상기 연결배선의 스키매틱 회로가 결합된 제1 시뮬레이션 스키매틱 회로, 상기 스키매틱 회로와 상기 기생 저항 및 기생 용량의 연결정보에 대응하는스키매틱 회로가 결합된 제2 시뮬레이션 스키매틱 회로, 및 상기 제2 시뮬레이션 스키매틱 회로의 특정 동작을 수행하는 셀들의 선택적 연결정보를 생성하는 선택적 연결정보 처리기;
    상기 선택적 연결정보 처리기로부터 제공되는 상기 스키매틱 회로에 포함되는 셀들의 위치 정보에 응답하여 상기 연결배선을 생성하고, 상기 생성된 연결 배선의 정보를 상기 선택적 연결정보 처리기에 제공하는 연결배선 생성기;
    상기 선택적 연결정보 처리기로부터 제공되는 상기 스키매틱 회로의 정보에 응답하여 상기 반도체 집적 회로의 레이아웃을 생성하는 레이아웃 생성기; 및
    상기 레이아웃 생성기로부터 생성되는 연결배선의 레이아웃에 기생하는 기생 저항 및 기생 용량의 연결정보를 추출하여 상기 선택적 연결정보 처리기에 제공하는 기생 RC 추출기를 구비하는 것을 특징으로 하는 선택적 연결정보 생성장치.
  12. 제11항에 있어서, 상기 선택적 연결정보 생성장치는
    상기 기생 RC 추출기에 의해 추출되는 선택된 셀들의 레이아웃에 기생하는 기생 저항 및 기생 용량의 선택적 연결정보와 상기 선택된 셀들의 선택적 연결정보를 결합하여 상기 결합된 선택적 연결정보를 생성하는 것을 특징으로 하는 선택적 연결정보 생성장치.
  13. 제12항에 있어서, 상기 선택적 연결정보 처리기는
    상기 입력정보에 응답하여, 상기 스키매틱 회로를 생성하는 스키매틱 회로생성부;
    상기 연결배선의 정보에 응답하여, 상기 연결배선의 스키매틱 회로를 생성하는 제1 배선 스키매틱 회로 생성부;
    상기 기생 저항 및 기생 용량의 연결정보에 응답하여, 상기 연결배선레이아웃의 스키매틱 회로를 생성하는 제2 배선 스키매틱 회로 생성부;
    상기 스키매틱 회로의 셀들에 포함되는 제1 포트들과 상기 제1 포트들에 대응하는 연결배선 스키매틱 회로의 제2 포트들을 결합하여 상기 제1 시뮬레이션 스키매틱 회로를 생성 및 저장하고, 상기 스키매틱 회로의 셀들에 포함되는 제1 포트들과 상기 제1 포트들에 대응하는 연결배선 레이아웃의 스키매틱 회로들의 제2 포트들을 결합하여 상기 제2 시뮬레이션 스키매틱 회로를 생성하는 시뮬레이션 스키매틱 회로 생성부로서, 상기 저장된 제1 시뮬레이션 스키매틱 회로를 상기 생성된 제2 시뮬레이션 스키매틱 회로로 대치하는 상기 시뮬레이션 스키매틱 회로 생성부; 및
    상기 선택정보에 응답하여, 상기 대치된 시뮬레이션 스키매틱 회로의 특정한 동작을 수행하는 셀들을 선택하고 상기 선택된 셀들의 선택적 연결정보를 생성하는 선택적 연결정보 출력부를 구비하는 것을 특징으로 하는 선택적 연결정보 생성장치.
  14. 제13항에 있어서,
    상기 제1 배선 스키매틱 회로 생성부에 의해 생성되는 스키매틱 회로는 상기셀들 상호간의 위치관계를 유지하며 하이브리드 파이 모델을 포함하는 것을 특징으로 하는 선택적 연결정보 생성장치.
  15. 제14항에 있어서,
    상기 제2 배선 스키매틱 회로에 의해 생성되는 스키매틱 회로는 트리 구조의 스키매틱 회로인 것을 특징으로 하는 선택적 연결정보 생성장치.
  16. 제15항에 있어서,
    상기 선택정보에 의해 선택된 셀들에 상기 연결배선을 통해 연결된 선택되지 않은 셀은 용량소자로서 처리되는 것을 특징으로 하는 선택적 연결정보 생성 장치.
  17. 반도체 집적 회로의 특정 부분을 시뮬레이션하기 위해 필요한 선택적 연결정보를 생성하는 선택적 연결정보 생성방법에 있어서,
    (a) 각각의 셀들에 포함된 회로 소자들의 정보와 상기 회로 소자들의 연결관계에 대한 정보와 상기 셀들의 개략적인 배치 정보를 포함하는 입력 정보에 응답하여, 스키매틱 회로를 생성하는 단계; 및
    (b) 선택 정보에 응답하여, 상기 스키매틱 회로에 포함되는 적어도 하나의 셀을 선택하고 상기 선택된 셀의 연결정보를 생성하는 단계를 구비하는 것을 특징으로 하는 선택적 연결정보 생성방법.
  18. 반도체 집적 회로의 특정 부분을 시뮬레이션하기 위해 필요한 선택적 연결정보를 생성하는 선택적 연결정보 생성방법에 있어서,
    (a) 각각의 셀들에 포함된 회로 소자들의 정보와 상기 회로 소자들의 연결관계에 대한 정보와 상기 셀들의 개략적인 배치 정보를 포함하는 입력 정보에 응답하여, 상기 셀들이 포함된 스키매틱 회로를 생성하는 단계;
    (b) 상기 생성된 스키매틱 회로에 포함된 셀들의 위치정보에 응답하여, 상기 셀들을 연결하는 연결배선을 생성하는 단계;
    (c) 상기 생성된 연결배선에 기생하는 기생 저항 및 기생 용량을 포함하는 배선 스키매틱 회로를 생성하는 단계;
    (d) 상기 생성된 스키매틱 회로의 셀들에 포함되는 제1 포트들과 상기 제1 포트들에 대응하는 상기 배선 스키매틱 회로의 제2 포트들을 결합하여 시뮬레이션 스키매틱 회로를 생성하는 단계; 및
    (e) 상기 생성된 시뮬레이션 스키매틱 회로의 특정 동작을 수행하는 셀들을 선택하는 선택정보에 응답하여, 상기 시뮬레이션 스키매틱 회로의 특정 셀들을 선택하고 상기 선택된 셀들의 선택적 연결정보를 생성하는 단계를 구비하는 것을 특징으로 하는 선택적 연결정보 생성방법.
  19. 제18항에 있어서, 상기 (c) 단계에서 생성되는 배선 스키매틱 회로는 상기 셀들 상호간의 위치관계를 유지하며 하이브리드 파이 모델을 포함하는 것을 특징으로 하는 선택적 연결정보 생성방법.
  20. 제19항에 있어서,
    상기 (e) 단계의 선택정보에 의해 선택된 셀들에 상기 연결배선을 통해 연결된 선택되지 않은 셀은 용량소자로서 처리되는 것을 특징으로 하는 선택적 연결정보 생성방법.
  21. 반도체 집적 회로의 특정 부분을 시뮬레이션하기 위해 필요한 선택적 연결정보를 생성하는 선택적 연결정보 생성방법에 있어서,
    (a) 각각의 셀들에 포함된 회로 소자들의 정보와 상기 회로 소자들의 연결관계에 대한 정보와 상기 셀들의 개략적인 배치 정보를 포함하는 입력 정보에 응답하여, 상기 셀들이 포함된 스키매틱 회로를 생성하는 단계;
    (b) 상기 생성된 스키매틱 회로의 정보에 응답하여, 상기 반도체 집적 회로의 레이아웃을 생성하는 단계;
    (c) 상기 생성된 연결배선의 레이아웃에 기생하는 기생 저항 및 기생 용량을 포함하는 연결정보를 추출하는 단계;
    (d) 상기 추출된 연결정보에 응답하여, 상기 연결배선의 레이아웃에 기생하는 기생 저항 및 기생 용량을 포함하는 배선 스키매틱 회로를 생성하는 단계;
    (e) 상기 생성된 스키매틱 회로의 셀들에 포함되는 제1 포트들과 상기 제1 포트들에 대응하는 상기 배선 스키매틱 회로의 제2 포트들을 결합하여 시뮬레이션 스키매틱 회로를 생성하는 단계; 및
    (f) 상기 생성된 시뮬레이션 스키매틱 회로의 특정 동작을 수행하는 셀들을 선택하는 선택정보에 응답하여, 상기 시뮬레이션 스키매틱 회로의 특정 셀들을 선택하고 상기 선택된 셀들의 선택적 연결정보를 생성하는 단계를 구비하는 것을 특징으로 하는 선택적 연결정보 생성방법.
  22. 제21항에 있어서, 상기 (d) 단계에서 생성되는 배선 스키매틱 회로는 트리 구조의 스키매틱 회로인 것을 특징으로 하는 선택적 연결정보 생성방법.
  23. 제22항에 있어서,
    상기 (f) 단계의 선택정보에 의해 선택된 셀들에 상기 연결배선을 통해 연결된 선택되지 않은 셀은 용량소자로서 처리되는 것을 특징으로 하는 선택적 연결정보 생성방법.
  24. 반도체 집적 회로의 특정 부분을 시뮬레이션하기 위해 필요한 선택적 연결정보를 생성하는 선택적 연결정보 생성방법에 있어서,
    (a) 각각의 셀들에 포함된 회로 소자들의 정보와 상기 회로 소자들의 연결관계에 대한 정보와 상기 셀들의 개략적인 배치 정보를 포함하는 입력 정보에 응답하여, 상기 셀들이 포함된 스키매틱 회로를 생성하는 단계;
    (b) 상기 생성된 스키매틱 회로에 포함된 셀들의 위치정보에 응답하여, 상기 셀들을 연결하는 연결배선을 생성하는 단계;
    (c) 상기 생성된 연결배선에 기생하는 기생 저항 및 기생 용량을 포함하는 제1 배선 스키매틱 회로를 생성하는 단계;
    (d) 상기 생성된 스키매틱 회로의 셀들에 포함되는 제1 포트들과 상기 제1 포트들에 대응하는 상기 배선 스키매틱 회로의 제2 포트들을 결합하여 제1 시뮬레이션 스키매틱 회로를 생성하고 저장하는 단계;
    (e) 상기 생성된 스키매틱 회로의 정보에 응답하여, 상기 반도체 집적 회로의 레이아웃을 생성하는 단계;
    (f) 상기 생성된 연결배선의 레이아웃에 기생하는 기생 저항 및 기생 용량의 연결정보를 추출하는 단계;
    (g) 상기 추출된 연결정보에 응답하여, 상기 연결배선의 레이아웃에 기생하는 기생 저항 및 기생 용량을 포함하는 제2 배선 스키매틱 회로를 생성하는 단계;
    (h) 상기 생성된 스키매틱 회로의 셀들에 포함되는 제1 포트들과 상기 제1 포트들에 대응하는 상기 제2 배선 스키매틱 회로의 제2 포트들을 결합하여 제2 시뮬레이션 스키매틱 회로를 생성하고 상기 저장된 제1 시뮬레이션 스키매틱 회로를 상기 제2 시뮬레이션 스키매틱 회로로 대치하는 단계; 및
    (i) 상기 대치된 제2 시뮬레이션 스키매틱 회로의 특정 동작을 수행하는 셀들을 선택하는 선택정보에 응답하여, 상기 제2 시뮬레이션 스키매틱 회로의 특정 셀들을 선택하고 상기 선택된 셀들의 선택적 연결정보를 생성하는 단계를 구비하는 것을 특징으로 하는 선택적 연결정보 생성방법.
  25. 제24항에 있어서, 상기 선택적 연결정보 생성방법은
    (j) 상기 선택된 셀들의 레이아웃에 기생하는 기생 용량 및 기생 용량의 연결정보를 추출하는 단계; 및
    (k) 상기 (i) 단계에서 생성된 선택적 연결정보와 상기 (j) 단계에서 추출된 연결정보를 결합하여 상기 결합된 연결정보를 생성하는 단계를 더 구비하는 것을 특징으로 하는 선택적 연결정보 생성방법.
  26. 제25항에 있어서, 상기 (c) 단계에서 생성되는 제1 배선 스키매틱 회로는 상기 셀들 상호간의 위치관계를 유지하며 하이브리드 파이 모델을 포함하는 것을 특징으로 하는 선택적 연결정보 생성방법.
  27. 제26항에 있어서, 상기 (g) 단계에서 생성되는 제2 배선 스키매틱 회로는 트리 구조의 스키매틱 회로인 것을 특징으로 하는 선택적 연결정보 생성방법.
  28. 제27항에 있어서,
    상기 (i) 단계의 선택정보에 의해 선택된 셀들에 상기 연결배선을 통해 연결된 선택되지 않은 셀은 용량소자로서 처리되는 것을 특징으로 하는 선택적 연결정보 생성방법.
KR10-2002-0076695A 2002-12-04 2002-12-04 반도체 집적회로의 시뮬레이션을 위한 인터커넥션 영향을포함한 선택적 연결정보를 생성하는 장치 및 그 방법 KR100459731B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR10-2002-0076695A KR100459731B1 (ko) 2002-12-04 2002-12-04 반도체 집적회로의 시뮬레이션을 위한 인터커넥션 영향을포함한 선택적 연결정보를 생성하는 장치 및 그 방법
US10/629,154 US7159202B2 (en) 2002-12-04 2003-07-29 Methods, apparatus and computer program products for generating selective netlists that include interconnection influences at pre-layout and post-layout design stages
CNB2003101187229A CN100555602C (zh) 2002-12-04 2003-12-02 用于生成选择连线表的方法、装置
US11/563,825 US20070094622A1 (en) 2002-12-04 2006-11-28 Methods, Apparatus and Computer Program Products for Generating Selective Netlists that Include Interconnection Influences at Pre-Layout and Post-Layout Design Stages

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0076695A KR100459731B1 (ko) 2002-12-04 2002-12-04 반도체 집적회로의 시뮬레이션을 위한 인터커넥션 영향을포함한 선택적 연결정보를 생성하는 장치 및 그 방법

Publications (2)

Publication Number Publication Date
KR20040048736A KR20040048736A (ko) 2004-06-10
KR100459731B1 true KR100459731B1 (ko) 2004-12-03

Family

ID=32464504

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0076695A KR100459731B1 (ko) 2002-12-04 2002-12-04 반도체 집적회로의 시뮬레이션을 위한 인터커넥션 영향을포함한 선택적 연결정보를 생성하는 장치 및 그 방법

Country Status (3)

Country Link
US (2) US7159202B2 (ko)
KR (1) KR100459731B1 (ko)
CN (1) CN100555602C (ko)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7080340B2 (en) * 2003-11-26 2006-07-18 International Business Machines Corporation Interconnect-aware integrated circuit design
JP4159496B2 (ja) * 2004-03-26 2008-10-01 エルピーダメモリ株式会社 回路図作成装置および回路図作成方法とそのプログラム、該プログラムを格納した記録媒体
KR100688525B1 (ko) * 2005-01-26 2007-03-02 삼성전자주식회사 이벤트 구동 스위치 레벨 시뮬레이션 방법 및 시뮬레이터
EP1907956B1 (en) * 2005-07-26 2012-12-26 Mentor Graphics Corporation Accelerated analog and/or rf simulation
US7318212B2 (en) * 2005-09-22 2008-01-08 International Business Machines Corporation Method and system for modeling wiring routing in a circuit design
US7331029B2 (en) * 2005-09-22 2008-02-12 International Business Machines Corporation Method and system for enhancing circuit design process
US7290235B2 (en) * 2005-09-22 2007-10-30 International Business Machines Corporation Method and system for embedding wire model objects in a circuit schematic design
US8677292B2 (en) * 2009-04-22 2014-03-18 Taiwan Semiconductor Manufacturing Company, Ltd. Cell-context aware integrated circuit design
US8141013B2 (en) * 2009-06-30 2012-03-20 International Business Machines Corporation Method and system of linking on-chip parasitic coupling capacitance into distributed pre-layout passive models
US20110185326A1 (en) * 2010-01-22 2011-07-28 Ricoh Company, Ltd. Net list generation method and circuit simulation method
US8407646B2 (en) * 2010-02-11 2013-03-26 Synopsys, Inc. Active net and parasitic net based approach for circuit simulation and characterization
CN101894180A (zh) * 2010-06-17 2010-11-24 杨焕峥 抄板后得到原理图的方法
US8694950B2 (en) * 2010-07-24 2014-04-08 Cadence Design Systems, Inc. Methods, systems, and articles of manufacture for implementing electronic circuit designs with electrical awareness
US8782577B2 (en) 2010-07-24 2014-07-15 Cadence Design Systems, Inc. Method, apparatus, and article of manufacture for providing in situ, customizable information in designing electronic circuits with electrical awareness
US8392867B2 (en) 2011-01-13 2013-03-05 International Business Machines Corporation System, method and program storage device for developing condensed netlists representative of groups of active devices in an integrated circuit and for modeling the performance of the integrated circuit based on the condensed netlists
US8621409B2 (en) * 2012-04-30 2013-12-31 Taiwan Semiconductor Manufacturing Co., Ltd. System and method for reducing layout-dependent effects
US8775993B2 (en) * 2012-08-31 2014-07-08 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit design flow with layout-dependent effects
US8769452B2 (en) * 2012-10-31 2014-07-01 International Business Machines Corporation Parasitic extraction in an integrated circuit with multi-patterning requirements
KR20140133123A (ko) * 2013-05-09 2014-11-19 삼성디스플레이 주식회사 지연 파라미터 추출 장치 및 방법
US20160171140A1 (en) * 2014-12-11 2016-06-16 Freescale Semiconductor, Inc. Method and system for determining minimum operational voltage for transistor memory-based devices
US10127338B2 (en) * 2015-12-15 2018-11-13 Taiwan Semiconductor Manufacturing Company Ltd. System, method and associated computer readable medium for designing integrated circuit with pre-layout RC information
CN114091396A (zh) 2016-02-25 2022-02-25 美商新思科技有限公司 针对使用电路模板的电路设计的提取的布局依赖效应的重用
US10467370B1 (en) 2017-09-30 2019-11-05 Cadence Design Systems, Inc. Methods, systems, and computer program product for implementing a net as a transmission line model in a schematic driven extracted view for an electronic design
US10678978B1 (en) 2017-09-30 2020-06-09 Cadence Design Systems, Inc. Methods, systems, and computer program product for binding and back annotating an electronic design with a schematic driven extracted view
US10558780B1 (en) * 2017-09-30 2020-02-11 Cadence Design Systems, Inc. Methods, systems, and computer program product for implementing schematic driven extracted views for an electronic design
US10997333B1 (en) 2019-12-05 2021-05-04 Cadence Design Systems, Inc. Methods, systems, and computer program product for characterizing an electronic design with a schematic driven extracted view

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0877241A (ja) * 1994-09-06 1996-03-22 Nec Corp 回路図出力方法
JPH10275176A (ja) * 1997-02-21 1998-10-13 Frequency Technol Inc 相互接続モデリングシステム及び方法
JPH11296575A (ja) * 1998-02-13 1999-10-29 Toshiba Corp 回路デ―タ縮約方法及び回路シミュレ―ション方法
JP2001249954A (ja) * 2000-03-07 2001-09-14 Mitsubishi Electric Corp 電気電子回路の結線図作成装置
JP2002197136A (ja) * 2000-10-30 2002-07-12 Hewlett Packard Co <Hp> 物理回路の電気的振舞いをシミュレートする方法

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4656603A (en) * 1984-03-01 1987-04-07 The Cadware Group, Ltd. Schematic diagram generating system using library of general purpose interactively selectable graphic primitives to create special applications icons
US5301318A (en) * 1988-05-13 1994-04-05 Silicon Systems, Inc. Hierarchical netlist extraction tool
US5544067A (en) * 1990-04-06 1996-08-06 Lsi Logic Corporation Method and system for creating, deriving and validating structural description of electronic system from higher level, behavior-oriented description, including interactive schematic design and simulation
US5325309A (en) * 1991-04-30 1994-06-28 Lsi Logic Corporation Method and apparatus for integrated circuit diagnosis
US5617327A (en) * 1993-07-30 1997-04-01 Xilinx, Inc. Method for entering state flow diagrams using schematic editor programs
US5548524A (en) * 1994-04-06 1996-08-20 Cadence Design Systems, Inc. Expression promotion for hierarchical netlisting
US5808896A (en) * 1996-06-10 1998-09-15 Micron Technology, Inc. Method and system for creating a netlist allowing current measurement through a sub-circuit
US6131182A (en) * 1997-05-02 2000-10-10 International Business Machines Corporation Method and apparatus for synthesizing and optimizing control logic based on SRCMOS logic array macros
US6009249A (en) * 1997-06-13 1999-12-28 Micron Technology, Inc. Automated load determination for partitioned simulation
US6009252A (en) * 1998-03-05 1999-12-28 Avant! Corporation Methods, apparatus and computer program products for determining equivalencies between integrated circuit schematics and layouts using color symmetrizing matrices
US6301693B1 (en) * 1998-12-16 2001-10-09 Synopsys, Inc. Non-linear optimization system and method for wire length and delay optimization for an automatic electric circuit placer
US6507932B1 (en) * 1999-07-02 2003-01-14 Cypress Semiconductor Corp. Methods of converting and/or translating a layout or circuit schematic or netlist thereof to a simulation schematic or netlist, and/or of simulating function(s) and/or performance characteristic(s) of a circuit
US6493648B1 (en) * 1999-08-16 2002-12-10 Sequence Design, Inc. Method and apparatus for logic synthesis (inferring complex components)
US6505323B1 (en) * 2000-02-17 2003-01-07 Avant! Corporation Methods, apparatus and computer program products that perform layout versus schematic comparison of integrated circuit memory devices using bit cell detection and depth first searching techniques
US6499130B1 (en) * 2000-02-17 2002-12-24 Avant! Corporation Methods, apparatus and computer program products that perform layout versus schematic comparison of integrated circuits using advanced symmetry resolution techniques
CA2315548C (en) * 2000-08-09 2009-05-19 Semiconductor Insights Inc. Advanced schematic editor
CA2315456C (en) * 2000-08-09 2009-10-13 Semiconductor Insights Inc. Schematic organization tool
US6968306B1 (en) * 2000-09-22 2005-11-22 International Business Machines Corporation Method and system for determining an interconnect delay utilizing an effective capacitance metric (ECM) signal delay model
US7020589B1 (en) * 2000-09-29 2006-03-28 Lsi Logic Corporation Method and apparatus for adaptive timing optimization of an integrated circuit design
US7010767B2 (en) * 2000-11-01 2006-03-07 Cadence Design Systems, Inc. Insertion of repeaters without timing constraints
US6467069B2 (en) * 2000-12-15 2002-10-15 International Business Machines Corporation Timing closure and noise avoidance in detailed routing
US6546541B1 (en) * 2001-02-20 2003-04-08 Lsi Logic Corporation Placement-based integrated circuit re-synthesis tool using estimated maximum interconnect capacitances
US6675118B2 (en) * 2001-03-19 2004-01-06 Hewlett-Packard Development Company, L.P. System and method of determining the noise sensitivity characterization for an unknown circuit
US6854099B2 (en) * 2002-07-01 2005-02-08 International Business Machines Corporation Balanced accuracy for extraction
US6981238B1 (en) * 2002-10-22 2005-12-27 Cypress Semiconductor Corporation Verification of integrated circuit designs using buffer control

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0877241A (ja) * 1994-09-06 1996-03-22 Nec Corp 回路図出力方法
JPH10275176A (ja) * 1997-02-21 1998-10-13 Frequency Technol Inc 相互接続モデリングシステム及び方法
JPH11296575A (ja) * 1998-02-13 1999-10-29 Toshiba Corp 回路デ―タ縮約方法及び回路シミュレ―ション方法
JP2001249954A (ja) * 2000-03-07 2001-09-14 Mitsubishi Electric Corp 電気電子回路の結線図作成装置
JP2002197136A (ja) * 2000-10-30 2002-07-12 Hewlett Packard Co <Hp> 物理回路の電気的振舞いをシミュレートする方法

Also Published As

Publication number Publication date
US20040111688A1 (en) 2004-06-10
KR20040048736A (ko) 2004-06-10
US20070094622A1 (en) 2007-04-26
CN1505133A (zh) 2004-06-16
CN100555602C (zh) 2009-10-28
US7159202B2 (en) 2007-01-02

Similar Documents

Publication Publication Date Title
KR100459731B1 (ko) 반도체 집적회로의 시뮬레이션을 위한 인터커넥션 영향을포함한 선택적 연결정보를 생성하는 장치 및 그 방법
US9449130B1 (en) Methods, systems, and articles of manufacture for back annotating and visualizing parasitic models of electronic designs
US8806414B2 (en) Method and system for layout parasitic estimation
US8893066B2 (en) Parasitic component library and method for efficient circuit design and simulation using the same
Chang et al. Postlayout logic restructuring using alternative wires
US7493578B1 (en) Correlation of data from design analysis tools with design blocks in a high-level modeling system
US7584448B1 (en) Constructing a model of a programmable logic device
JP4495865B2 (ja) 業者間アプリケーションサービスプロバイダ
US6442740B1 (en) Clock signal analysis device and clock signal analysis method
US7340697B2 (en) Integrated computer-aided circuit design kit facilitating verification of designs across different process technologies
US10002224B2 (en) Interactive routing of connections in circuit using auto welding and auto cloning
JP5001304B2 (ja) 回路装置の解析装置、回路装置の解析方法、回路装置の設計方法、回路装置の解析プログラムおよび記憶媒体
JP4998150B2 (ja) 半導体集積回路のフロアプラン編集装置
JP5035030B2 (ja) 電子回路解析システム、電子回路解析方法及び電子回路解析プログラム
US9563736B2 (en) Placement aware functional engineering change order extraction
Malhotra et al. The quartus university interface program: enabling advanced fpga research
US7590960B1 (en) Placing partitioned circuit designs within iterative implementation flows
US6912473B2 (en) Method for verifying cross-sections
JP5059657B2 (ja) マクロ内端子配線を考慮したネットリストによって信号の遅延時間を予測する設計方法、及び、プログラム
JP4668974B2 (ja) 半導体装置の設計方法、半導体装置設計システム及びコンピュータプログラム
US7451424B1 (en) Determining programmable connections through a switchbox of a programmable logic device
US10031989B2 (en) Integrated circuit performance modeling using a connectivity-based condensed resistance model for a conductive structure in an integrated circuit
Gusmao et al. A Deep Learning Toolbox for Analog Integrated Circuit Placement
JP3512531B2 (ja) 半導体集積回路の内部配線方法及び装置
KR20200144464A (ko) 규칙들에 기반한 계층적 클럭 트리 구조

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20091113

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee