TWI819522B - 建模通孔缺陷的系統和方法及非暫態計算機可讀存儲媒體 - Google Patents

建模通孔缺陷的系統和方法及非暫態計算機可讀存儲媒體 Download PDF

Info

Publication number
TWI819522B
TWI819522B TW111108847A TW111108847A TWI819522B TW I819522 B TWI819522 B TW I819522B TW 111108847 A TW111108847 A TW 111108847A TW 111108847 A TW111108847 A TW 111108847A TW I819522 B TWI819522 B TW I819522B
Authority
TW
Taiwan
Prior art keywords
resistance value
defect
hole
standard
defects
Prior art date
Application number
TW111108847A
Other languages
English (en)
Other versions
TW202318247A (zh
Inventor
林承毅
桑迪 庫馬 戈埃爾
洪宗揚
安基達 帕帝達
王明義
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202318247A publication Critical patent/TW202318247A/zh
Application granted granted Critical
Publication of TWI819522B publication Critical patent/TWI819522B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/36—Circuit design at the analogue level
    • G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/392—Floor-planning or layout, e.g. partitioning or placement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/394—Routing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/394—Routing
    • G06F30/3953—Routing detailed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
    • G06F2119/06—Power analysis or power optimisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Architecture (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • General Factory Administration (AREA)
  • Moulds For Moulding Plastics Or The Like (AREA)

Abstract

一種方法包括：獲取標準單元的設計佈局；從設計佈局 中提取標準單元中的一個或多個通孔的特徵信息；進行電路模擬，通過應用第一異常電阻值作為一個或多個通孔中的第一通孔的寄生電阻值，獲得對輸入圖案的標準單元的第一模擬輸出，第一異常電阻值不同於第一通孔的標稱寄生電阻值；確定第一模擬輸出是否匹配對輸入圖案的標準單元的對應的預期輸出；以及響應於第一模擬輸出中的一個或多個模擬輸出與對應的預期輸出不匹配，記錄具有第一異常電阻值的第一通孔的一種或多種缺陷類型以及對應的輸入圖案和對應的模擬輸出。

Description

建模通孔缺陷的系統和方法及非暫態計算機可 讀存儲媒體
本發明實施例是關於建模通孔缺陷的系統和方法及非暫態計算機可讀存儲媒體。
半導體電路可以包括各種前端(FEOL)層和各種中端(MEOL)和後端(BEOL)層。FEOL層可以包括諸如電晶體、電容器、電阻器等的裝置，並且MEOL/BEOL層可以包括金屬層和通孔，用於互連晶圓上的FEOL層的各個裝置或單元。隨著積體電路(IC)中的邏輯設計變得越來越大和越來越複雜，MEOL/FEOL層的數量也在不斷增加。因此，需要對MEOL/FEOL層進行更複雜的測試，以確保最終IC的無故障性能。
在一些實施例中，一種方法包括：獲取標準單元的設計佈局；從所述設計佈局中提取所述標準單元中的一個或多個通孔的特徵信息；進行電路模擬，通過應用第一異常電阻值作為所述一個或多個通孔中的第一通孔的寄生電阻值，獲得對輸入圖案的 所述標準單元的第一模擬輸出，所述第一異常電阻值不同於所述第一通孔的標稱寄生電阻值；確定所述第一模擬輸出是否匹配對所述輸入圖案的所述標準單元的對應的預期輸出；以及響應於所述第一模擬輸出中的一個或多個模擬輸出與所述對應的預期輸出不匹配，記錄具有所述第一異常電阻值的所述第一通孔的一種或多種缺陷類型以及對應的輸入圖案和對應的模擬輸出。
在一些實施例中，一種系統包括：處理器；以及一個或多個記憶體存儲指令，供所述處理器可執行的一個或多個程序進行操作，所述操作包括：獲取目標單元的設計佈局，所述目標單元包括第一標準單元和第二標準單元，所述第一標準單元包括第一通孔，所述第二標準單元包括第二通孔；以及為所述目標單元生成測試圖案，其能夠檢測為所述第一標準單元記錄的第一缺陷類型和為所述第二標準單元記錄的第二缺陷類型，所述第一通孔的寄生電阻值不同於與所述第一通孔、第一輸入圖案和第一異常電阻值相關聯的所述第一缺陷類型，所述第二通孔的寄生電阻值不同於與所述第二通孔、第二輸入圖案和第二異常電阻值相關聯的所述第二缺陷類型，其中基於所述第一輸入圖案和所述第二輸入圖案，生成所述測試圖案。
在一些實施例中，一種非暫態計算機可讀存儲媒體存儲可由裝置的一個或多個處理器進行以使所述裝置進行方法的一組指令，所述方法包括：獲取目標單元的設計佈局，所述目標單元包括包含一個或多個通孔的標準單元；以及為所述目標單元生成測試圖案，其能夠檢測為所述標準單元記錄的一種或多種缺陷類型，所述一種或多種缺陷類型包括與一個或多個通孔中選擇的通 孔相關聯的缺陷類型、輸入圖案和異常電阻值，所述異常電阻值不同於所述選擇的通孔的寄生電阻值，其中基於所述輸入圖案，生成所述測試圖案。
100:單元
110、120:AND閘極
130:NOR閘極
210、220、230:實例
211、231:缺陷
221:額外片
300、600:方法
311:單元庫
400:標準單元
500:表格
610:電路圖
611:AND閘極
620:表格
630:表格
700:實例測試圖案
800:表格
900:計算裝置
910:處理器
920:記憶體
930:I/O介面
940:匯流排
942、944、946:周邊裝置
948:網路
D11、D12、D13、D14、D15、D23:缺陷類型
I0、I1、I2、I3:輸入
L1:第一層
L2:第二層
L3:第三層
L4:第四層
M0:金屬層
TP#1、TP#2、TP#3、TP#4、TP#5、TP#6、TP#7、TP#8、TP#9:測試圖案
VIA、VIA0、VIA1、VIA、VIA3、VIA4、VIA5、VIA6:通孔
S310、S320、S330、S340、S350、S360、S370、S380、S601、S602、S603、S604:步驟
O:輸出
結合附圖閱讀以下詳細說明，會最佳地理解本揭露的各個態樣。應注意，根據本行業中的標準慣例，各種特徵並非按比例繪製。事實上，為使論述清晰起見，可任意增大或減小各種特徵的尺寸。
圖1A圖示了根據本揭露的一些實施例的部分電路的佈局圖。
圖1B圖示了根據本揭露的一些實施例的部分電路的電路圖。
圖2A-2C圖示了根據本揭露的一些實施例的實例通孔缺陷。
圖3是示出根據本揭露的一些實施例的用於建模和校正通孔缺陷的方法的流程圖。
圖4A圖示了根據本揭露的一些實施例的簡化的標準單元佈局設計。
圖4B示出了根據本揭露的一些實施例的沿圖4A的線A-A'的截面圖。
圖4C圖示了根據本揭露的一些實施例的通孔的實例位置信息。
圖5是根據本揭露的一些實施例的實例通孔特徵表格。
圖6A是示出根據本揭露的一些實施例的用於建模通孔缺陷的方法的流程圖。
圖6B是根據本揭露的一些實施例的實例標準單元的電路圖。
圖6C是根據本揭露的一些實施例的實例模擬結果表格。
圖6D是根據本揭露的一些實施例的實例缺陷建模表格。
圖7圖示了根據本揭露的一些實施例的實例目標單元的實例測試圖案。
圖8是根據本揭露的一些實施例的實例測試結果分析表格。
圖9是根據本揭露的一些實施例的實例計算裝置。
以下公開提供了許多不同的實施例或實例，用於實現所提供主題的不同特徵。下面描述具體的實例組件和佈置以簡化本揭露。當然，這些僅是實例，並不旨在進行限制。舉例而言，在以下描述中在第二特徵上或之上形成第一特徵可以包括其中第一和第二特徵形成為直接接觸的實施例，並且還可以包括其中附加特徵可以形成在第一和第二特徵之間的實施例，這樣第一和第二特徵可能不會直接接觸。此外，本揭露可以在各種實例中重複參考數字和/或字母。這種重複是為了簡單和清楚的目的，並且其本身並不規定所討論的各種實施例和/或配置之間的關係。
本說明書中使用的術語通常具有其在本領域和特定上下文中使用每個術語的普通含義。在本說明書中使用實例(包括 本文討論的任何術語的實例)僅是說明性的，決不限制本揭露或任何示例性術語的範圍和含義。同樣，本揭露不限於本說明書中給出的各種實施例。
儘管術語“第一”、“第二”等可在本文中用於描述各種元件，但這些元件不應受這些術語的限制。這些術語用於區分一個元件和另一個元件。舉例而言，可以將第一元件稱為第二元件，並且類似地，可以將第二元件稱為第一元件，而不脫離實施例的範圍。如本文所用，術語“和/或”包括一個或多個相關列出的項目的任何和所有組合。
此外，為了便於描述，此處可以使用諸如“之下”、“下方”、“下部”、“上方”、“上部”等空間相關術語來描述如圖中所示的一個元件或特徵與另一元件或特徵的關係。除了圖中描繪的方向之外，空間相對術語旨在涵蓋設備在使用或操作中的不同方向。設備可依其他方式定向(旋轉90度或在其他方向)，並且本文使用的空間相對描述同樣可以相應地解釋。
在本文中，術語“耦合”也可以稱為“電耦合”，術語“連接”可以稱為“電連接”。“耦合”和“連接”也可以用來表示兩個或多個元件相互協作或作用。
半導體電路可以包括各種前端(FEOL)層和各種中端(MEOL)和後端(BEOL)層。FEOL層可以包括諸如電晶體、電容器、電阻器等的裝置，並且MEOL/BEOL層可以包括金屬層和通孔，用於互連晶圓上的FEOL層的各個裝置或單元。隨著積體電路(IC)中的邏輯設計變得越來越大和越來越複雜，MEOL/FEOL層的數量也在不斷增加。因此，需要對MEOL/FEOL 層進行更複雜的測試，以確保最終IC的無故障性能。然而，使用傳統的物理失效分析很難識別MEOL/BEOL層中的缺陷和缺陷位置，至少部分原因是MEOL/BEOL層中的缺陷不會產生電洞組合的熱點。
圖1A圖示了根據本揭露的一些實施例的部分電路的佈局圖。在圖1A中，NMOS(N型金屬氧化物半導體)裝置和PMOS(P型金屬氧化物半導體)裝置對應於FEOL層的裝置。如圖1A所示，NMOS和PMOS裝置與各種金屬層和通孔互連。在一些實施例中，半導體電路可以包括單元陣列，每個單元包括邏輯電路。在圖1A中，電路的一部分可以對應於電路的一個單元100。圖1B圖示了單元100的電路圖，其被提供為實例以用於說明目的。如圖1B所示，圖1A中的單元100包括兩個AND閘極110和120以及一個NOR閘極130。
為了檢測電路(例如，圖1B的單元100)的金屬層和通孔中的缺陷，通常可以通過應用測試輸入(例如，圖1B的輸入位元I0到I3)來測試在晶圓上製造的電路並觀察電路的輸出(例如，圖1B的輸出O)。然而，位於單元100內的許多缺陷可能會導致相同的輸出值O，因此識別缺陷位置或缺陷的根本原因可能非常具有挑戰性。此外，如圖1A所示，半導體電路中的金屬層可能跨越甚至超出單元邊界的大區域，這導致缺陷邊界非常模糊。因此，對電路的金屬層或金屬段進行建模可能無法有效地識別或指定電路中的缺陷或缺陷位置。為了改進缺陷診斷和隔離過程，需要提供一種有效的MEOL/BEOL缺陷建模技術。
如圖1A所示，一個電路單元中通孔的數量是有限的， 儘管通孔的數量不斷增加。此外，與通孔相關聯的金屬段的缺陷可以表現為通孔的缺陷。本文中的一些實施例提供基於通孔的建模MEOL/BEOL缺陷而不估計金屬線佈局多邊形。通孔缺陷通常是高電阻缺陷而不是硬缺陷(例如電斷開)，這會對電路造成非常短的時序效應，因此難以診斷和隔離此類缺陷。
圖2A-2C圖示了根據本揭露的一些實施例的實例通孔缺陷。圖2A說明了由蝕刻不足(under etching)引起的通孔缺陷211的實例210，其中第一通孔VIA0連接到金屬層M0。儘管由於蝕刻不足，第一通孔VIA0與金屬層M0沒有完全連接，但由於他們之間的間隙非常短，第一通孔VIA0可以顯示出高電阻而不是與金屬層M0電斷開。圖2B說明了由金屬層M0的異常引起的通孔缺陷的實例220。舉例而言，與金屬層M0不同的材料的額外片221包含在金屬層M0中。當額外片221的材料的電導率低於金屬層M0時，這樣的金屬層M0中的缺陷可以表現為第一通孔VIA0上具有高電阻的缺陷。圖2C說明了由第二通孔VIA1的部分丟失引起的通孔缺陷231的實例230。舉例而言，第二通孔VIA1中沒有完全填充金屬材料。第二通孔VIA1可以顯示比標稱電阻(nominal resistance)更高的電阻。
如前所述，通孔通常是標準單元中串聯電阻的常見來源，因此有缺陷的通孔大多是高電阻缺陷。本揭露的一些實施例可以提供基於電路的通孔來建模MEOL/BEOL缺陷的方法。根據本揭露的一些實施例，通孔缺陷可以被建模為異常電阻缺陷或高電阻缺陷。
圖3是示出根據本揭露的一些實施例的用於建模和校正 通孔缺陷的方法300的流程圖。根據本揭露的一些實施例，方法300中的步驟的至少一部分可以使用計算裝置來實現，舉例而言，圖9所示的計算裝置。
根據本揭露的一些實施例，在步驟S310中，獲取標準單元設計佈局。在一些實施例中，可以從單元庫(cell library)311接收標準單元設計佈局。單元庫311可以存儲電路標準單元的設計佈局。在一些實施例中，標準單元設計佈局可以是圖形數據庫系統(Graphic Database system；GDS)格式、圖形數據庫系統II(Graphic Database System II；GDSII)格式、開放藝術品系統交換標準(Open Artwork system Interchange Standard；OASIS)格式等。在一些實施例中，標準單元可以是一組電晶體和互連結構，他們提供布爾(Boolean)邏輯功能，例如AND、OR、NOR、XOR、XNOR、反相器等，或者提供存儲功能，例如觸發器(flip-flop)或鎖存器(latch)。一些簡單的單元可以直接表示基本的NAND、NOR和XOR布爾函數，儘管通常使用複雜得多的其他單元。
圖4A圖示了根據本揭露的一些實施例的簡化的標準單元佈局設計。圖4A所示的標準單元400的佈局設計是對應於AND閘極的簡化佈局設計，AND閘極是為了說明目的而提供的實例。如圖4A所示，標準單元400的佈局設計包括多個通孔，例如VIA1至VIA6，以及多個金屬段，表示為金屬層。在圖4A中，OD層表示作為電晶體的主動區的“氧化物定義(oxide-definition；OD)區域”，即在電晶體的閘極下方形成源極、汲極和通道的區域。在圖4A中，可以提供多晶矽層以提供OD層和金屬層之間的電連接。
回到圖3，在步驟S320中，可以提取標準單元的通孔信 息。在一些實施例中，可以提取標準單元400的佈局特徵以提取標準單元400的通孔信息。在一些實施例中，可以提取描述標準單元400的各種電子組件的連接性的網表(netlist)。舉例而言，網表可以包括標準單元400中的電子組件列表和電子組件連接到的節點列表。在一些實施例中，標準單元400的通孔信息可以基於佈局特徵或標準單元的網表獲得。
根據一些實施例，通孔信息可以包括層信息、位置信息、電阻信息等。在一些實施例中，標準單元中的通孔可以由標準單元中的節點來識別。在一些實施例中，節點可以與通孔相關聯，並且可以基於節點信息識別通孔位置和通孔類型。舉例而言，如圖4A所示，通孔位於兩個金屬段相交的位置。在這個實例中，可以從標準單元400中識別出六個通孔VIA1到VIA6。
在一些實施例中，可從佈局特徵或標準單元400的網表中提取識別出的通孔的層信息。在一些實施例中，通孔的層信息可以是關於通孔連接到哪個層的層映射信息(layer mapping information)。圖4B示出了沿圖4A的線A-A'的截面圖。如圖4B所示，第一通孔VIA1在第一層L1和第二層L2之間延伸，第二通孔VIA2在第一層L1和第三層L3之間延伸，第三通孔VIA3在第三層L3和第四層L4之間延伸。在一些實施例中，第一通孔VIA1的層信息可以是層編號L1和L2，第二通孔VIA2的層信息可以是層編號L1和L3，第三通孔VIA3的層信息可以是層編號L3和L4。在一些實施例中，第一層L1至第三層L3可以是金屬層。雖然已經解釋了根據金屬層的通孔的層映射，但是應當理解，也可以採用根據不同分層系統的層映射。
在一些實施例中，可以從佈局特徵或標準單元400的網表中提取識別出的通孔的位置信息。在一些實施例中，通孔的位置信息可以是標準單元佈局中對應的通孔的相對XY位置。圖4C圖示了根據本揭露的一些實施例的通孔的實例位置信息。如圖4C所示，通孔可以是一個區域而不是一個點。因此，能夠與通孔的區域一起定義位置的位置信息可以用作通孔的位置信息。在圖4C中，左上角和右下角的xy坐標(x1，y1，x2，y2)可用於定義通孔的位置。可以理解，可以使用不同格式的位置信息。舉例而言，當通孔的區域為圓形時，通孔的位置信息可以定義為通孔中心的XY坐標和半徑。
在一些實施例中，可以提取識別的通孔的電阻信息。在一些實施例中，電阻信息可以是識別的通孔的寄生電阻。在一些實施例中，通孔的寄生電阻可以基於通孔的材料信息和可以由用戶提供的PVT(製程、電壓和溫度)操作條件來確定。在一些實施例中，在該步驟中確定的寄生電阻在本揭露中被稱為標稱寄生電阻。通孔的標稱寄生電阻可以是通孔在正常操作中通過其設計可以具有的電阻值。在本揭露中，第一通孔VIA1到第三VIA3的標稱寄生電阻值可以表示為R1到R3。應當理解，標稱寄生電阻值R1到R3可以彼此不同，也可以彼此相同。
圖5是根據本揭露的一些實施例的實例通孔特徵表格500。在一些實施例中，通孔特徵信息可以如圖5所示組織。如圖5所示，對於標準單元中的每個通孔，可以提取和記錄層信息、位置信息和寄生電阻信息。雖然圖5僅說明了三個通孔VIA1到VIA3，但可以理解，可以類似地提取和組織標準單元中所有通孔 的通孔特徵信息。雖然已經解釋了為一個標準單元(例如，標準單元400)提取通孔特徵信息，但是應當理解，也可依類似的方式進行為其他標準單元提取通孔特徵信息並且可以為其他標準單元提取通孔特徵信息，以類似的方式記錄。舉例而言，也可以提取和記錄代表OR、NOR、XOR、XNOR、反相器、觸發器或鎖存器的一個或多個標準單元的通孔特徵信息。
返回參考圖3，在步驟S330中，可以根據本揭露的一些實施例為標準單元建模通孔缺陷。在一些實施例中，可以基於通過應用異常電阻至通孔的模擬來建模通孔缺陷。在一些實施例中，異常電阻可以是不同於通孔的標稱寄生電阻值的通孔的電阻值。舉例而言，可以應用不同於圖5中標稱寄生電阻值R1的電阻值至第一通孔VIA1。根據本揭露的一些實施例，可以基於對應的通孔的標稱寄生電阻值來確定通孔的一組異常電阻值。舉例而言，對於第一通孔VIA1，可以確定一個或多個不同於標稱寄生電阻值R1的異常電阻值。在一些實施例中，異常電阻值可以小於或大於標稱電阻值。在一些實施例中，異常電阻值可以是超出預定誤差範圍的值。在一些實施例中，可以例如基於實驗、模擬、系統要求等來確定誤差範圍。在一些實施例中，可以基於對應的通孔的節點和材料特性來確定某個通孔的異常電阻值。舉例而言，通孔可能有不同的誤差範圍，具體取決於相應通孔的節點和材料屬性。在本揭露中，為了說明的目的，一組異常電阻值可以包括值10歐姆、100歐姆、1000歐姆、10,000歐姆、100,000歐姆等。在這個實例中，假設第一通孔VIA1的標稱電阻值為50歐姆，誤差範圍設置為+/-10%，僅用於說明目的。雖然關於一組的異常電 阻值10歐姆、100歐姆、1000歐姆、10,000歐姆、100,000歐姆等描述了一些實施例，但是應當理解，在某個通孔的誤差範圍之外選擇的其他組的異常電阻值可以在本揭露中使用。在一些實施例中，可以設置不同的一組異常電阻值並將其用於其他通孔，例如第二通孔VIA2或第三通孔VIA3。
根據一些實施例，對於每個通孔，可以對標準單元的所有輸入圖案進行電路級模擬，以通過將寄生電阻值改變為一組異常電阻值來評估標準單元的輸出。在一些實施例中，可以通過諸如具有積體電路重點的模擬程序(Simulation Program with Integrated Circuit Emphasis；SPICE)的模擬軟體來進行電路級模擬。下面將詳細說明根據本揭露的一些實施例的通孔缺陷建模。
圖6A是示出根據本揭露的一些實施例的用於對通孔缺陷建模的方法的流程圖。在本揭露中，將通過參考表示AND閘級的標準單元來解釋用於對通孔缺陷進行建模的方法。圖6B是代表AND閘極的實例標準單元400的電路圖610。如圖6B所示，一個AND閘極611接收兩個輸入I0和I1和輸出一個輸出O。在本揭露中，將假設AND閘極611在單元中包括第一通孔VIA1和VIA2。在一些實施例中，輸入圖案至AND閘極611可以是00、01、10和11。
回到圖6A，對於每個通孔，可以在步驟S601中設定一個異常電阻值。根據本揭露的一些實施例，異常電阻值可以一次應用於一個通孔。在一些實施例中，當異常電阻值應用於第一通孔VIA1進行模擬時，標稱寄生電阻值應用於第二通孔VIA2來評估第一通孔VIA1的異常電阻值的影響。類似地，當異常電阻值應 用於第二通孔VIA2進行模擬時，標稱寄生電阻值應用於第一通孔VIA1。在一些實施例中，可以設定用於第一通孔VIA1的一組異常電阻值中的一個異常電阻值用於模擬。在這個實例中，第一通孔VIA1的第一異常電阻值是10歐姆。
在步驟S602中，對於選定通孔的一組異常電阻值，可以對標準單元400的所有輸入圖案運行模擬。在一些實施例中，對於所有輸入圖案，即00、10、10和11，進行標準單元400的電路級模擬以獲得每個輸入圖案的輸出值。
在步驟S603中，對每個輸入圖案評估標準單元400的模擬輸出值。在一些實施例中，評估模擬輸出值，以確定模擬輸出值是否匹配對應輸入圖案的標準單元400的預期輸出值。當標準單元在沒有缺陷的情況下實現時，對輸入圖案的標準單元的輸出值是預期輸出。表示AND閘極，對輸入圖案00的標準單元400的預期輸出是值0，對輸入圖案01的標準單元400的預期輸出是值0，對輸入圖案10的標準單元400的預期輸出是值0，對輸入圖案11的標準單元400的預期輸出是值1。圖6C是根據本揭露的一些實施例的實例模擬結果表格620。圖6C的第一列說明了應用第一異常電阻值10歐姆時的模擬結果。如圖6C所示，當應用第一異常電阻值10歐姆時，對輸入圖案的模擬輸出分別與預期輸出匹配。因此，沒有缺陷類型可以記錄或報告。
根據本揭露的一些實施例，可以對第一通孔VIA1的一組異常電阻值中的所有異常電阻值重複步驟S601到S603。舉例而言，步驟S601到S603可以進行異常電阻值100到100,000歐姆。
根據一些實施例，當觀察到預期輸出和模擬輸出之間的不匹配時，可以進行步驟S604。如圖6C所示，當應用第三異常電阻值1000歐姆時，對輸入圖案10的模擬輸出與方框所示的預期輸出不同。同樣，當應用第四和第五異常電阻值10,000歐姆和100,000歐姆時，對輸入圖案10預期輸出與模擬輸出之間存在不匹配。在一些實施例中，當模擬輸出與預期輸出偏離預定閾值時，可以確定模擬輸出和預期輸出之間存在不匹配。
在步驟S604中，當模擬輸出和預期輸出之間存在不匹配時，將記錄缺陷類型。如圖6C所示，表格620列出了缺陷類型D11到D15，對於第一通孔VIA1，對應於異常電阻值到10到100,000歐姆。在一些實施例中，當模擬輸出與預期輸出不匹配時，可以將相應的缺陷類型報告和/或記錄為缺陷建模表格，這將通過參考圖6D來解釋。
圖6D是根據本揭露的一些實施例的實例缺陷建模表格630。如圖6D所示，缺陷建模表格630可以包括缺陷類型(如D13、D14或D15)、對應的通孔標識(如VIA1或VIA2)、對應的通孔特徵信息(如通孔層信息、通孔位置信息等)、對應的異常電阻值、用於檢測對應缺陷類型的檢測圖案等。在一些實施例中，缺陷建模表格630的每一列可以代表通孔的一個缺陷建模。在一些實施例中，檢測圖案可以是導致模擬輸出和預期輸出之間不匹配的輸入圖案。舉例而言，在圖6C的表格620中，模擬輸出不同於對缺陷類型D13的輸入圖案10的預期輸出，其中第三異常電阻值1000歐姆應用於第一通孔VIA1。因此，在圖6D的缺陷建模表格630中，將缺陷建模D13的檢測圖案列為圖案10。類似地，缺陷類型 D14和D15的檢測圖案可以確定為圖案10。根據本揭露的一些實施例，檢測圖案可以是測試圖案以檢測與對應的缺陷類型相關聯的缺陷。
根據本揭露的一些實施例，可以對標準單元中的所有其他通孔重複步驟S601到S603或步驟S601到S604。舉例而言，可以對標準單元中的第二通孔VIA2和其他通孔進行步驟S601到S603或步驟S601到S604。圖6D的缺陷建模表格630列出了用於第二通孔VIA2的缺陷類型D23以及檢測圖案00和01。應當理解，可以為附加的標準單元進行方法600，並且可以為每個標準單元建立類似於圖6D的缺陷建模表格630的缺陷建模表格。
返回參考圖3，在步驟S340中，根據本揭露的一些實施例獲取目標單元設計佈局。在一些實施例中，目標單元設計佈局可以是要檢查通孔缺陷的半導體單元的設計佈局。在一些實施例中，目標單元設計佈局可以是圖形數據庫系統(GDS)格式、圖形數據庫系統II(GDSII)格式、開放藝術品系統交換標準(OASIS)格式等。在一些實施例中，目標單元設計佈局可以不同於標準單元設計佈局。在一些實施例中，目標單元設計佈局可以包括一個或多個標準單元。在本揭露中，將通過參考圖1B所示的單元100作為目標單元來解釋本揭露的一些實施例。
根據本揭露的一些實施例，在步驟S350中，生成測試圖案以檢測目標單元中的通孔缺陷。在一些實施例中，可以基於在步驟S330中生成的缺陷建模來生成測試圖案。在這個實例中，應當理解，假設目標單元100在目標單元100的第一AND閘極110和第二AND閘極120的每一個中包括兩個通孔VIA1和VIA2。如 所討論的，圖6D說明了表示AND閘級的標準單元的缺陷建模表格630。如圖6D所示，檢測圖案10可用於檢測AND閘極標準單元中的第一VIA1的缺陷類型D13至D15。類似地，檢測圖案00和01可用於檢測AND閘極標準單元中的第二VIA2的缺陷類型D23。
根據本揭露的一些實施例，為了在目標單元中檢測缺陷建模表格630中列出的所有缺陷類型，可以將每個缺陷建模的所有檢測圖案應用為測試圖案。舉例而言，要檢測第一AND閘極110的缺陷類型D13、D14、D15和D23，可以將檢測圖案10、00和01分別用作輸入I0和I1。類似地，為了檢測第二AND閘極120的缺陷類型D13、D14、D15和D23，檢測圖案10、00和01中的每一個也可以用作輸入I2和I3。在一些實施例中，檢測圖案的所有可能組合可決定為目標單元的測試圖案，檢測圖案檢測在缺陷建模表格630中列為缺陷建模的所有可能的缺陷類型。
圖7圖示了根據本揭露的一些實施例的實例目標單元的實例測試圖案700。如圖7所示，第一測試圖案TP#1可為1010，以檢測第一AND閘極110和第二AND閘極120每一個中的第一通孔VIA1的缺陷類型D13、D14和D15。第二測試圖案TP#2可為1000，以檢測第一AND閘極110中的第一通孔VIA1的缺陷類型D13、D14和D15，並檢測第二AND閘極120中的第二通孔VIA2的缺陷類型D23。第三測試圖案TP#3可為1001，以檢測第一AND閘極110中的第一通孔VIA1的缺陷類型D13、D14、D15，並檢測第二AND閘極120中的第二通孔VIA2的缺陷類型D23。類似地，可以通過組合對應於每個缺陷類型的檢測圖案來生成其 他測試圖案。舉例而言，第四到第六測試圖案TP#4到TP # 6可為0010、0000和0001，第七到第九個測試圖案TP#7到TP # 9可為0110、0100、0101。雖然對每個AND閘極的兩個AND閘極和兩個通孔來解釋對目標單元的測試圖案的生成，但是應當理解，在生成測試圖案時可以考慮任何數量的通孔和任何其他類型的標準單元。
根據本揭露的一些實施例，在步驟S330中建模的用於測試目標單元的缺陷類型的測試圖案可以通過諸如自動測試圖案生成器(Automatic Test Pattern Generator；ATPG)的軟體程序來生成。在一些實施例中，可以將目標單元設計佈局和目標單元的網表提供給ATPG。在一些實施例中，可以將在步驟S330中生成的缺陷建模表格(例如，圖6D中的缺陷建模表格630)提供給ATPG。在一些實施例中，可以提取與目標單元相關聯的所有缺陷類型的信息並將其提供給ATPG。舉例而言，當目標單元100包括AND閘極標準單元和NOR閘極標準單元時，可以向ATPG提供用於AND閘極標準單元的缺陷類型和用於NOR閘極閘標準單元的缺陷類型，其包括檢測圖案。根據提供的信息，ATPG可以為目標單元生成測試圖案。
根據本揭露的一些實施例，當目標單元具有標準單元的設計佈局時，可以跳過測試圖案生成步驟，如圖3所示。在該實例中，由對應標準單元的檢測建模表格(例如圖6D中的缺陷建模表格630)識別的缺陷類型的檢測圖案可以直接用作目標單元的測試圖案。
返回參考圖3，在步驟S360中，可以根據本揭露的一些 實施例基於生成的測試圖案來進行晶圓測試。在一些實施例中，在目標單元被製造在晶圓上之後測試目標單元。在一些實施例中，自動測試設備(Automatic Test Equipment；ATE)可用於對作為在晶圓上製造的目標單元的裝置進行測試。根據本發明的一些實施例，可以將在步驟S350中產生的測試圖案應用到裝置上，並且可以獲得測試結果。根據本揭露的一些實施例，可以對每一個輸入測試圖案記錄裝置的測試結果。
根據本揭露的一些實施例，在步驟S370中，可以基於在步驟S360中獲得的測試結果來選擇缺陷候選。在一些實施例中，可以將輸入測試圖案的測試結果與相同輸入圖案的目標單元的預期輸出進行比較。在一些實施例中，當測試結果與預期輸出值不匹配時，可以記錄測試圖案。
圖8是根據本揭露的一些實施例的實例測試結果分析表格800。圖8顯示，對於第一測試圖案TP#1，目標單元的測試輸出與預期輸出不同。對於圖1B的目標單元100，第一測試圖案TP#11010的預期輸出值為0，而測試輸出值為1。在一些實施例中，基於引起不匹配的測試圖案，可以基於圖6D的缺陷建模表格630確定可能的缺陷候選。舉例而言，第一測試圖案TP#1中的第一兩位元10用於檢測第一AND閘極110中第一通孔VIA1的缺陷類型D13、D14和D15，最後兩位元10用於檢測第二AND閘極120中第一通孔VIA1的D13、D14和D15。在一些實施例中，第一AND閘極110中的第一通孔VIA1和第二AND閘極120中的第一通孔VIA1可以被確定為缺陷候選，因為測試輸出與第一測試圖案TP#1的預期輸出不匹配。
類似地，圖8顯示，對於第二測試圖案TP#2，目標單元的測試輸出與預期輸出不同。對於圖1B的目標單元100，第二測試圖案TP#1 1000的預期輸出值為1，而測試輸出值為0。在這個實例中，第二測試圖案TP#2中的第一兩位元10是檢測第一AND閘極110中第一通孔VIA1的缺陷類型D13、D14、D15，最後兩位元00是檢測第二AND閘極120中第二通孔VIA2的缺陷類型D23，可以推導出來自圖6D的缺陷建模表格630。在這個實例中，第一AND閘極110中的第一通孔VIA1和第二AND閘極120中的第二通孔VIA2可以確定為缺陷候選，因為測試輸出與第二測試圖案TP#2的預期輸出不匹配。類似地，可以對每個失敗的測試結果進行測試結果分析，以確定對應測試圖案的候選缺陷。
根據本揭露的一些實施例，通過測試結果分析識別出的缺陷候選可以被確定為用於進一步診斷的目標單元的缺陷候選。在一些實施例中，測試結果分析表格800的最右側列中列出的所有缺陷候選可以被確定為目標單元的缺陷候選。在一些實施例中，可以根據置信度分數對測試結果分析表格800中列出的缺陷候選進行排序。舉例而言，在測試結果分析表格800中最常作為缺陷候選出現的通孔可能具有最高的置信度得分為缺陷。在一些實施例中，可以選擇測試結果分析表格800中列出的缺陷候選中的一定數量的通孔作為目標單元的缺陷候選。舉例而言，可以選擇一定數量的置信度較高的通孔作為目標單元的缺陷候選。在一些實施方案中，對於大多數缺陷類型來說，作為常見缺陷源的通孔可以被選為用於進一步診斷的目標單元的缺陷候選。
返回參考圖3，根據本揭露的一些實施例，可以基於在 步驟S370中選擇的缺陷候選的診斷來確定根本原因。在一些實施例中，缺陷候選可以被診斷以確定是否存在與缺陷候選相關聯的缺陷。在一些實施例中，缺陷候選診斷可以通過評估電子設備的構造品質以驗證品質滿足裝置的特定要求的物理故障分析(physical failure analysis；PFA)技術來進行。在一些實施例中，PFA技術可以包括但不限於微米和奈米結構成像、X射線分析、掃描電子顯微鏡(SEM)分析、光學顯微鏡分析、橫截面分析、結構分析、能量色散光譜學(EDS)分析、聚焦離子束(FIB)分析等。
根據本揭露的一些實施例，在步驟S380中，缺陷的根本原因可以基於對並且可以被校正。在一些實施例中，可以修改用於目標單元的晶片設計佈局以解決所識別的根本原因。舉例而言，可以更改晶片設計佈局以最小化或刪除導致晶片故障的通孔類型。在一些實施例中，可以進一步修改晶片設計佈局以添加其他類型的通孔以補償導致故障的某些通孔類型的最小化或去除。在一些實施方案中，可以修改用於目標單元的單元設計以最小化或去除缺陷易感通孔。在一些實施例中，可以調整在晶圓上實現目標單元的製程配方，從而可以製造穩健的通孔。
圖9是根據本揭露的一些實施例的實例計算裝置900。根據本揭露的一些實施例，方法300中的步驟的至少一部分可以使用圖9所示的計算裝置900來實現。計算裝置900包括處理器910、一個或多個記憶體920、輸入/輸出(I/O)介面930和匯流排940。在一些實施例中，處理器910通信耦合到記憶體920和I/O介面930通孔匯流排940。在各種實施例中，處理器910可以 是中央處理單元(CPU)、專用積體電路(ASIC)、多處理器(multi-processor)、分佈式處理系統或其他合適的處理器。實現處理器910的各種電路或單元在本揭露的預期範圍內。
記憶體920存儲一個或多個程序代碼，用於輔助標準單元的電路級模擬、生成標準單元的缺陷建模、生成目標單元的測試圖案、測試和診斷在晶圓上的裝置等等。舉例而言，記憶體單元(記憶體920)可以存儲用於可由處理器910進行的一個或多個程序的指令以進行操作。
在一些實施例中，記憶體920可以是非暫態計算機可讀存儲媒體，其編碼有例如存儲用於進行本文所述操作的一組可進行指令。在一些實施例中，計算機可讀存儲媒體是電子的、磁性的、光學的、電磁的、紅外線的和/或半導體系統(或裝置或設備)。舉例而言，計算機可讀存儲媒體包括半導體或固態記憶體、磁帶、可移動計算機軟盤、隨機存取記憶體(RAM)、只讀記憶體(ROM)、硬磁盤和/或光碟。在使用光碟的一個或多個實施例中，計算機可讀存儲媒體包括只讀記憶體光碟(CD-ROM)、讀/寫光碟(CD-R/W)、數字視頻光碟(DVD)、閃存記憶體和/或其他現在已知或以後開發的能夠存儲代碼或數據的媒體。本揭露中描述的硬體模塊或裝置包括但不限於專用積體電路(ASIC)、現場可編程閘極陣列(FPGA)、專用或共享處理器、和/或其他現在已知或後來發展起來。
I/O介面930被配置為接收輸入或來自各種控制設備的命令，舉例而言，這些控制設備由用戶操作。因此，計算裝置900可以通過輸入或由I/O介面930接收的命令來控制。在一些實施 例中，I/O介面930可以通信地耦合到一個或多個周邊裝置942、944、946，這些周邊裝置942、944、946可以是存儲設備、服務器、顯示器(例如，陰極射線管(CRT)、液晶顯示器(LCD)、觸摸屏等)配置為顯示程序代碼進行狀態，或輸入設備(例如，鍵盤、小鍵盤、鼠標、軌跡球、觸控板、觸摸屏、光標方向鍵或其組合)用於向處理器910傳達信息和命令.在一些實施例中，周邊裝置942是存儲標準單元庫311和目標單元設計佈局的存儲設備。計算裝置900還可以通過網路948，例如本地網路、互聯網服務提供商、互聯網或其任何組合，向周邊裝置或其他終端設備傳輸數據或與之通信。
上述說明包括示例性操作，但這些操作不一定按所示順序進行。在不脫離本揭露的精神和範圍的情況下，可以適當地添加、替換、改變順序和/或消除操作。
根據本揭露的一些實施例，可以基於電路的通孔對MEOL/BEOL缺陷進行建模，而無需對傳統的金屬層多邊形建模。根據本揭露的一些實施例，通孔缺陷可以被建模為相對於標準單元的異常電阻缺陷或高電阻缺陷。根據本揭露的一些實施例，通過將晶圓級測試結果與查找表中組織的缺陷建模進行比較，可以高精度地識別目標單元的有缺陷的通孔。根據本揭露的一些實施例，通過為目標單元生成測試圖案以檢測缺陷類型，可以從包括標準單元的目標單元中檢測被列為標準單元的缺陷建模的缺陷類型。根據本揭露的一些實施例，可以促進識別缺陷和缺陷位置，因為位置被很好地定義和限制的通孔被用於對缺陷建模。雖然解釋了一些實施例用於識別單元內的缺陷，但是應當理解，本揭露 可用於識別單元外的缺陷。
一些實施例提供了一種方法，其包括：獲取標準單元的設計佈局；從所述設計佈局中提取所述標準單元中的一個或多個通孔的特徵信息；進行電路模擬，通過應用第一異常電阻值作為所述一個或多個通孔中的第一通孔的寄生電阻值，獲得對輸入圖案的所述標準單元的第一模擬輸出，所述第一異常電阻值不同於所述第一通孔的標稱寄生電阻值；確定所述第一模擬輸出是否匹配對所述輸入圖案的所述標準單元的對應的預期輸出；以及響應於所述第一模擬輸出中的一個或多個模擬輸出與所述對應的預期輸出不匹配，記錄具有所述第一異常電阻值的所述第一通孔的一種或多種缺陷類型以及對應的輸入圖案和對應的模擬輸出。
在一些實施例中，進行所述電路模擬包括：進行所述電路模擬，同時應用標稱寄生電阻值於所述一個或多個通孔中的第二通孔作為所述第二通孔的寄生電阻值。在一些實施例中，所述電路模擬是第一電路模擬，所述方法更包括：通過應用第二異常電阻值作為所述第一通孔的寄生電阻值，進行第二電路模擬，獲得對所述輸入圖案的所述標準單元的第二模擬輸出；確定所述第二模擬輸出是否匹配對所述輸入圖案的所述標準單元的對應的預期輸出；以及響應於所述第二模擬輸出中的一個或多個模擬輸出與所述對應的預期輸出不匹配，記錄具有所述第二異常電阻值的所述第一通孔的一種或多種缺陷類型以及對應的輸入圖案和對應的模擬輸出。在一些實施例中，所述電路模擬是第一電路模擬，所述方法更包括：進行第二電路模擬，通過應用第二異常電阻值作為所述一個或多個通孔中的第二通孔的寄生電阻值，獲得對輸 入圖案的所述標準單元的第二模擬輸出；確定所述第二模擬輸出是否匹配對所述輸入圖案的所述標準單元的對應的預期輸出；以及響應於所述第二模擬輸出中的一個或多個模擬輸出與所述對應的預期輸出不匹配，記錄具有所述第二異常電阻值的所述第二通孔的一種或多種缺陷類型以及對應的輸入圖案和對應的模擬輸出。在一些實施例中，所述特徵信息包括通孔位置信息、通孔層信息或通孔標稱寄生電阻信息中的一個或多個。在一些實施例中，更包括：獲取目標單元的設計佈局，所述目標單元包括所述標準單元；以及生成測試圖案，其能夠檢測來自所述目標單元的記錄的一種或多種缺陷類型，所述測試圖案包括所述對應的輸入圖案的組合。在一些實施例中，更包括：基於所述測試圖案，測試在晶圓上製造的所述目標單元的裝置。在一些實施例中，更包括：基於測試結果、所述測試圖案和記錄的一種或多種缺陷類型以及所述對應的輸入圖案和所述對應的模擬輸出，確定所述第一通孔為缺陷候選。
在一些實施例中，更揭露了一種系統，所述系統包括：處理器；以及一個或多個記憶體存儲指令，供所述處理器可執行的一個或多個程序進行操作，所述操作包括：獲取目標單元的設計佈局，所述目標單元包括第一標準單元和第二標準單元，所述第一標準單元包括第一通孔，所述第二標準單元包括第二通孔；以及為所述目標單元生成測試圖案，其能夠檢測為所述第一標準單元記錄的第一缺陷類型和為所述第二標準單元記錄的第二缺陷類型，所述第一通孔的寄生電阻值不同於與所述第一通孔、第一輸入圖案和第一異常電阻值相關聯的所述第一缺陷類型，所述第 二通孔的寄生電阻值不同於與所述第二通孔、第二輸入圖案和第二異常電阻值相關聯的所述第二缺陷類型，其中基於所述第一輸入圖案和所述第二輸入圖案，生成所述測試圖案。
在一些實施例中，所述測試圖案包括所述第一輸入圖案和所述第二輸入圖案的組合。在一些實施例中，所述操作更包括：獲取所述第一標準單元的設計佈局；從所述第一標準單元的所述設計佈局中提取所述第一通孔的特徵信息；進行電路模擬，通過應用所述第一異常電阻值作為所述第一通孔的所述寄生電阻值，獲得對所述第一輸入圖案的所述第一標準單元的第一模擬輸出；確定所述第一模擬輸出是否匹配對所述第一輸入圖案的所述第一標準單元的第一預期輸出；以及響應所述第一模擬輸出不匹配所述第一預期輸出，記錄所述第一缺陷類型。在一些實施例中，所述第一缺陷類型與所述第一輸入圖案、所述第一異常電阻值和所述第一模擬輸出一起記錄在表格中用於所述第一通孔。在一些實施例中，所述第一標準單元包括附加的通孔，且所述操作更包括：進行所述電路模擬，同時應用標稱寄生電阻值於所述附加通孔作為所述附加通孔的寄生電阻值。在一些實施例中，所述特徵信息包括通孔位置信息、通孔層信息或通孔標稱寄生電阻信息中的一個或多個。在一些實施例中，所述操作更包括：基於所述測試圖案，測試在晶圓上製造的所述目標單元的裝置。在一些實施例中，所述操作更包括：基於測試結果、所述測試圖案和記錄的所述第一缺陷類型和所述第二缺陷類型以及所述第一輸入圖案和所述第二輸入圖案，確定所述第一通孔或所述第二通孔為缺陷候選。
在一些實施例中，更揭露了一種非暫態計算機可讀存儲 媒體。非暫態計算機可讀存儲媒體存儲可由裝置的一個或多個處理器進行以使所述裝置進行方法的一組指令，所述方法包括：獲取目標單元的設計佈局，所述目標單元包括包含一個或多個通孔的標準單元；以及為所述目標單元生成測試圖案，其能夠檢測為所述標準單元記錄的一種或多種缺陷類型，所述一種或多種缺陷類型包括與一個或多個通孔中選擇的通孔相關聯的缺陷類型、輸入圖案和異常電阻值，所述異常電阻值不同於所述選擇的通孔的寄生電阻值，其中基於所述輸入圖案，生成所述測試圖案。
在一些實施例中，所述缺陷類型更與所述標準單元的模擬輸出相關聯，所述模擬輸出是通過應用所述輸入圖案和所述異常電阻值進行電路模擬獲得的，並且不同於對所述輸入圖案的所述標準單元的預期輸出。在一些實施例中，所述方法更包括：基於所述測試圖案，測試在晶圓上製造的所述目標單元的裝置。在一些實施例中，所述方法更包括：基於測試結果、所述測試圖案和所述一種或多種缺陷類型以及對應的輸入圖案和對應的模擬輸出，確定所述選擇的通孔為缺陷候選。
前述概述了幾個實施例的特徵，以便本領域的技術人員可以更好地理解本揭露的各個方面。本領域技術人員應當理解，他們可以容易地使用本揭露作為設計或修改用於進行相同目的和/或實現本文介紹的實施例的相同優點的其他過程和結構的基礎。本領域技術人員也應該意識到，這樣的等效結構並不脫離本發明的精神和範圍，並且可以在不脫離本發明的精神和範圍的情況下對本文進行各種改動、替換和變更。
300:方法
311:單元庫
S310、S320、S330、S340、S350、S360、S370、S380:步驟

Claims (10)

  1. 一種建模通孔缺陷的方法，包括：獲取標準單元的設計佈局；從所述設計佈局中提取所述標準單元中的一個或多個通孔的特徵信息，其中所述特徵信息包括通孔位置信息、通孔層信息或通孔標稱寄生電阻信息中的一個或多個；進行電路模擬，通過應用第一異常電阻值作為所述一個或多個通孔中的第一通孔的寄生電阻值，獲得對輸入圖案的所述標準單元的第一模擬輸出，所述第一異常電阻值不同於所述第一通孔的標稱寄生電阻值；確定所述第一模擬輸出是否匹配對所述輸入圖案的所述標準單元的對應的預期輸出；以及響應於所述第一模擬輸出中的一個或多個模擬輸出與所述對應的預期輸出不匹配，記錄具有所述第一異常電阻值的所述第一通孔的一種或多種缺陷類型以及對應的輸入圖案和對應的模擬輸出。
  2. 如請求項1所述的建模通孔缺陷的方法，其中進行所述電路模擬包括：進行所述電路模擬，同時應用標稱寄生電阻值於所述一個或多個通孔中的第二通孔作為所述第二通孔的寄生電阻值。
  3. 如請求項1所述的建模通孔缺陷的方法，其中所述電路模擬是第一電路模擬，所述方法更包括：通過應用第二異常電阻值作為所述第一通孔的寄生電阻值，進行第二電路模擬，獲得對所述輸入圖案的所述標準單元的第二 模擬輸出；確定所述第二模擬輸出是否匹配對所述輸入圖案的所述標準單元的對應的預期輸出；以及響應於所述第二模擬輸出中的一個或多個模擬輸出與所述對應的預期輸出不匹配，記錄具有所述第二異常電阻值的所述第一通孔的一種或多種缺陷類型以及對應的輸入圖案和對應的模擬輸出。
  4. 如請求項1所述的建模通孔缺陷的方法，其中所述電路模擬是第一電路模擬，所述方法更包括：進行第二電路模擬，通過應用第二異常電阻值作為所述一個或多個通孔中的第二通孔的寄生電阻值，獲得對輸入圖案的所述標準單元的第二模擬輸出；確定所述第二模擬輸出是否匹配對所述輸入圖案的所述標準單元的對應的預期輸出；以及響應於所述第二模擬輸出中的一個或多個模擬輸出與所述對應的預期輸出不匹配，記錄具有所述第二異常電阻值的所述第二通孔的一種或多種缺陷類型以及對應的輸入圖案和對應的模擬輸出。
  5. 如請求項1所述的建模通孔缺陷的方法，其中所述通孔缺陷包括異常電阻缺陷或高電阻缺陷。
  6. 如請求項1所述的建模通孔缺陷的方法，更包括：獲取目標單元的設計佈局，所述目標單元包括所述標準單元；以及生成測試圖案，其能夠檢測來自所述目標單元的記錄的一種 或多種缺陷類型，所述測試圖案包括所述對應的輸入圖案的組合。
  7. 如請求項6的所述的建模通孔缺陷的方法，更包括：基於所述測試圖案，測試在晶圓上製造的所述目標單元的裝置。
  8. 如請求項7的所述的建模通孔缺陷的方法，更包括：基於測試結果、所述測試圖案和記錄的一種或多種缺陷類型以及所述對應的輸入圖案和所述對應的模擬輸出，確定所述第一通孔為缺陷候選。
  9. 一種建模通孔缺陷的系統，包括：處理器；以及一個或多個記憶體存儲指令，供所述處理器可執行的一個或多個程序進行操作，所述操作包括：獲取目標單元的設計佈局，所述目標單元包括第一標準單元和第二標準單元，所述第一標準單元包括第一通孔，所述第二標準單元包括第二通孔；以及為所述目標單元生成測試圖案，其能夠檢測為所述第一標準單元記錄的第一缺陷類型和為所述第二標準單元記錄的第二缺陷類型，所述第一通孔的寄生電阻值不同於與所述第一通孔、第一輸入圖案和第一異常電阻值相關聯的所述第一缺陷類型，所述第二通孔的寄生電阻值不同於與所述第二通孔、第二輸入圖案和第二異常電阻值相關聯的所述第二缺陷類型，其中基於所述第一輸入圖案和所述第二輸入圖案，生成所述測試圖案，且其中所述操作更包括：基於所述測試圖案，測試在晶圓上 製造的所述目標單元的裝置。
  10. 一種非暫態計算機可讀存儲媒體，存儲可由裝置的一個或多個處理器進行以使所述裝置進行方法的一組指令，所述方法包括：獲取目標單元的設計佈局，所述目標單元包括包含一個或多個通孔的標準單元；以及為所述目標單元生成測試圖案，其能夠檢測為所述標準單元記錄的一種或多種缺陷類型，所述一種或多種缺陷類型包括與一個或多個通孔中選擇的通孔相關聯的缺陷類型、輸入圖案和異常電阻值，所述異常電阻值不同於所述選擇的通孔的寄生電阻值，其中基於所述輸入圖案，生成所述測試圖案，且其中所述方法更包括：基於所述測試圖案，測試在晶圓上製造的所述目標單元的裝置。
TW111108847A 2021-07-14 2022-03-10 建模通孔缺陷的系統和方法及非暫態計算機可讀存儲媒體 TWI819522B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202163203243P 2021-07-14 2021-07-14
US63/203,243 2021-07-14
US17/572,597 2022-01-10
US17/572,597 US20230019641A1 (en) 2021-07-14 2022-01-10 Systems and methods for modeling via defect

Publications (2)

Publication Number Publication Date
TW202318247A TW202318247A (zh) 2023-05-01
TWI819522B true TWI819522B (zh) 2023-10-21

Family

ID=83854624

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111108847A TWI819522B (zh) 2021-07-14 2022-03-10 建模通孔缺陷的系統和方法及非暫態計算機可讀存儲媒體

Country Status (5)

Country Link
US (1) US20230019641A1 (zh)
KR (1) KR20230011852A (zh)
CN (1) CN115310395A (zh)
DE (1) DE102022100723A1 (zh)
TW (1) TWI819522B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW202001231A (zh) * 2018-06-21 2020-01-01 美商克萊譚克公司 混合設計佈局以識別與光學鄰近校正相關之系統性缺陷
US20200072901A1 (en) * 2018-08-31 2020-03-05 Taiwan Semiconductor Manufacturing Company, Ltd. Fault diagnostics
TWI709903B (zh) * 2017-12-13 2020-11-11 芬蘭商塔克圖科技有限公司 用以便利與三維結構相關之電路布局設計之裝置
CN112668264A (zh) * 2020-12-30 2021-04-16 西安紫光国芯半导体有限公司 3d芯片的电源网络验证方法及相关设备

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI709903B (zh) * 2017-12-13 2020-11-11 芬蘭商塔克圖科技有限公司 用以便利與三維結構相關之電路布局設計之裝置
TW202001231A (zh) * 2018-06-21 2020-01-01 美商克萊譚克公司 混合設計佈局以識別與光學鄰近校正相關之系統性缺陷
US20200072901A1 (en) * 2018-08-31 2020-03-05 Taiwan Semiconductor Manufacturing Company, Ltd. Fault diagnostics
CN112668264A (zh) * 2020-12-30 2021-04-16 西安紫光国芯半导体有限公司 3d芯片的电源网络验证方法及相关设备

Also Published As

Publication number Publication date
TW202318247A (zh) 2023-05-01
KR20230011852A (ko) 2023-01-25
DE102022100723A1 (de) 2023-01-19
CN115310395A (zh) 2022-11-08
US20230019641A1 (en) 2023-01-19

Similar Documents

Publication Publication Date Title
Hapke et al. Cell-aware test
Maly Realistic fault modeling for VLSI testing
US8139844B2 (en) Methods and systems for determining a defect criticality index for defects on wafers
KR101370154B1 (ko) 검사 데이터와 조합하여 설계 데이터를 활용하는 방법 및 시스템
US9430606B2 (en) Failure analysis and inline defect characterization
US5475695A (en) Automatic failure analysis system
TWI740198B (zh) 用於決定電路單元中缺陷的方法、設備及電腦可讀媒體
Lippmann et al. Verification of physical designs using an integrated reverse engineering flow for nanoscale technologies
US20090106614A1 (en) System and method for signature-based systematic condition detection and analysis
Tang et al. Diagnosing cell internal defects using analog simulation-based fault models
US9703658B2 (en) Identifying failure mechanisms based on a population of scan diagnostic reports
TW201807607A (zh) 在標準單元認知下利用多個探測點來做缺陷特性分析與波形分析
TWI676041B (zh) 積體電路晶片中的系統缺陷的故障標識資料庫的早期開發之方法
Cheng et al. Automatic identification of yield limiting layout patterns using root cause deconvolution on volume scan diagnosis data
Tang et al. Diagnosing timing related cell internal defects for FinFET technology
TWI819522B (zh) 建模通孔缺陷的系統和方法及非暫態計算機可讀存儲媒體
US20220230699A1 (en) Systems and methods to detect cell-internal defects
JP2006118903A (ja) 半導体論理回路装置の故障診断方法、装置、及び半導体論理回路装置の故障診断プログラムを記憶した記憶媒体
Tian On improving estimation of root cause distribution of volume diagnosis
Khare et al. Key attributes of an SRAM testing strategy required for effective process monitoring
Kasprowicz et al. Improvement of integrated circuit testing reliability by using the defect based approach
US11561256B2 (en) Correlation between emission spots utilizing CAD data in combination with emission microscope images
US20080147373A1 (en) Method for analyzing the design of an integrated circuit
Plusquellic IC diagnosis using multiple supply pad I/sub DDQ/s
Wielgus et al. CMOS standard cells characterization for open defects for test pattern generation