TW202001231A - 混合設計佈局以識別與光學鄰近校正相關之系統性缺陷 - Google Patents

混合設計佈局以識別與光學鄰近校正相關之系統性缺陷 Download PDF

Info

Publication number
TW202001231A
TW202001231A TW108121628A TW108121628A TW202001231A TW 202001231 A TW202001231 A TW 202001231A TW 108121628 A TW108121628 A TW 108121628A TW 108121628 A TW108121628 A TW 108121628A TW 202001231 A TW202001231 A TW 202001231A
Authority
TW
Taiwan
Prior art keywords
layout
layer
wafer
processor
receiving
Prior art date
Application number
TW108121628A
Other languages
English (en)
Other versions
TWI769381B (zh
Inventor
艾倫 帕克
安基特 簡恩
Original Assignee
美商克萊譚克公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商克萊譚克公司 filed Critical 美商克萊譚克公司
Publication of TW202001231A publication Critical patent/TW202001231A/zh
Application granted granted Critical
Publication of TWI769381B publication Critical patent/TWI769381B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/36—Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
    • G03F1/70—Adapting basic layout or design of masks to lithographic process requirements, e.g., second iteration correction of mask patterns for imaging
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70433—Layout for increasing efficiency or for compensating imaging errors, e.g. layout of exposure fields for reducing focus errors; Use of mask features for increasing efficiency or for compensating imaging errors
    • G03F7/70441—Optical proximity correction [OPC]
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G03F7/7065—Defects, e.g. optical inspection of patterned layer for defects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/24—Optical enhancement of defects or not directly visible states, e.g. selective electrolytic deposition, bubbles in liquids, light emission, colour change
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Analysing Materials By The Use Of Radiation (AREA)

Abstract

可使用包含一可印刷層及一非印刷層之一混合設計佈局來識別缺陷。可藉由併入該不可印刷層佈局之至少一部分與該可印刷層佈局來產生該混合設計佈局。可使用光學或掃描電子束影像來識別缺陷。

Description

混合設計佈局以識別與光學鄰近校正相關之系統性缺陷
本發明係關於識別半導體裝置中之缺陷。
半導體製造業之發展對良率管理(且特定言之對度量及檢測系統)提出了更高要求。臨界尺寸繼續縮小，但業界需要縮短達成高良率、高價值生產之時間。最小化自偵測一良率問題至修復其之總時間判定一半導體製造商之投資回報。
製造半導體裝置(諸如邏輯及記憶體裝置)通常包含使用大量製程處理一半導體晶圓以形成半導體裝置之各種特徵及多個層級。例如，微影術係涉及將一圖案自一主光罩(reticle)轉移至配置於一半導體晶圓上之一光阻的一半導體製程。半導體製程之額外實例包含(但不限於)化學機械拋光(CMP)、蝕刻、沈積及離子植入。多個半導體裝置可在一單一半導體晶圓上之一配置中製造且接著被分成個別半導體裝置。
隨著積體電路(IC)之密度及複雜性不斷增加，檢測光微影遮罩圖案變得更具挑戰性。每一新一代IC具有更密集及更複雜圖案，其等當前達到及/或超過光微影系統之光學限制。為了克服此等光學限制，已引入各種解析度增強技術(RET)，諸如光學鄰近校正(OPC)。例如，OPC藉由修改光遮罩圖案有助於克服一些繞射限制，使得所得印刷圖案對應於原始所要圖案。此等修改可包含對主IC特徵(即，可印刷特徵)之大小及邊緣之擾動。其他修改涉及向圖案角添加襯線及/或提供附近子解析度輔助特徵(SRAF)，其等預期不產生印刷特徵，且因此指稱不可印刷特徵。OPC特徵及SRAF可添加至設計中以增強晶圓上之特徵之印刷，而無需實際印刷自身。期望此等不可印刷特徵消除在印刷程序期間將依其他方式發生之圖案擾動。然而，OPC使遮罩圖案更加複雜且通常與所得晶圓影像不同。
OPC可用於補償歸因於繞射或程序效應之影像誤差。對OPC之需求係歸因於光之限制以在處理之後將原始設計之邊緣放置完整性維持至矽晶圓上之蝕刻影像中。此等經投影影像出現不規則性，諸如線寬，其等比所設計更窄或更寬，其等有時可藉由改變用於成像之光遮罩上之圖案來補償。其他扭曲(諸如圓角)藉由光學成像工具之解析度驅動且更難以補償。若不校正，則此等扭曲可顯著改變正在製造之物體之電性質。OPC藉由移動邊緣或向寫入於光遮罩上之圖案添加額外多邊形來校正此等誤差。目標係儘可能在半導體晶圓上再現由設計者繪製之原始佈局。
OPC之兩個最明顯益處係校正在不同密度之區域(例如，一陣列之中心與邊緣，或巢套線與隔離線)中之特徵之間所見之線寬差及線端縮短(例如，場氧化物上之閘極重疊)。對於前一種情況，此可與解析度增強技術一起使用，諸如散射條(相鄰於可解析線放置之子解析度線)以及線寬調整。對於後一種情況，可在設計之線端處產生「狗耳」(襯線或鎚頭)特徵。
在微影目標對焦點特別敏感之情況下，SRAF係有用的。SRAF係非常小遮罩特徵，其等經設計以通過額外相長干擾或相消干擾來改良程序邊際且增強隔離特徵之解析度，但不意欲在所得晶圓上印刷。現有微影技術需要使用某種形式之臨界尺寸度量資料及資料之分離的劑量及焦點之解迴旋以判定聚焦回應。
現有方法使用設計佈局檔案來模擬或分組缺陷。基於設計佈局對缺陷進行分組(諸如在一基於設計之分級(DBB)方法中)以將系統性故障與隨機缺陷分離。使用一設計佈局之模擬可用於識別潛在故障位點，其等可為數百萬或甚至數十億之位置。
此習知DBB方法對於單一層圖案化工作相對較好。然而，DBB對於多圖案化具有至少兩個問題。首先，若所有三個層用於運行DBB，則歸因於隨後不相關圖案之變化，歸因於一個來源(層特定問題)之故障可分成3x或更多個倉。此將實際故障稀釋至多個倉中，且因此在採樣缺陷時可略之。當單一遮罩層用於運行DBB時，其導致太多空剪輯且提供無用的基於設計之分組(DBG)結果。
OPC相關或SRAF相關問題亦可導致一空圖案群組，其意謂圖案群組可能不被分離或識別為唯一圖案。圖1繪示一例示性DBG特殊情況。帶有一空白擴展邊界框(EBB)之缺陷經分組在一起，而不管表示不同故障模式的EBB外部之圖案變化。一空EBB在當前圖層上不具有多邊形，但其後面可存在不可見內容。此不可見內容可包含印刷非所要圖案之一輔助結構。先前層可致使系統性妨害。
此可為稀疏層之一問題，諸如中間製程(MOL)或後段製程(BEOL)中之觸點，其中甚至一250 nm EBB亦不足以防止空EBB。DBG使用EBB內之一實體頂點來界定一種子視窗之中心且在EBB內可不具有座標之概念。除非對演算法做一改變，否則界定一虛擬頂點或位置係不可行的。然而，可能無法改變演算法以使用一稀疏層來解決此實例。
歸因於在故障位置處缺乏設計圖案，難以識別由SRAF不足引起之缺陷。歸因於多圖案化技術之使用，當運行DBG時所有遮罩組合在一起時，OPC問題可經稀釋至多個倉中。可使用一後OPC設計佈局，但由於諸如無法存取設計檔案之原因而不實用。此亦可能不實用，因為一設計之複雜性增加(＞ 10x)且具有此等設計檔案之任何分組在計算上具有挑戰性。
當前，藉由空EBB之分組可用於識別其中印刷非所要特徵之區域(例如，印刷於晶圓上之SRAF)或識別可具有大空區域之有問題OPC點。空EBB亦可用於識別在通孔及多晶矽切割1層及其他多圖案化層上所觀察之問題。然而，由於其計算性質，藉由空EBB之分組對於半導體製造業而言太慢。運行DBG將提高處理量及易用性(EOU)，但此方法面臨其他問題。存在一大面積，附近無多邊形，特別係若使用一單一層。使用大EBB將不相關缺陷合併至一倉中。使用無一頂點之一虛擬位置將為相同圖案產生無限數目個群組。空區域亦會禁止根本原因分析。
一設計中之位置亦可用於基於幾何雜湊值分組。此可使用一更大區域來產生分組且可對處理量效率產生負面影響。對於半導體製造商而言，此技術可能太慢。
因此，需要經改良之缺陷識別方法及系統。
在一第一實施例中提供一種系統。該系統包含：一平台，其經組態以固持一晶圓；一偵測器，其經組態以接收自該晶圓反射之一射束；及一處理器，其與該偵測器電子通信。該處理器經組態以接收包含至少一個缺陷之該晶圓之一影像且使用包含一可印刷層及一非印刷層之一混合設計佈局來識別該晶圓上之該缺陷。
該射束可為一光子束，在該情況下，該系統進一步包含一光源。該射束亦可為一電子束，在該情況下，該系統進一步包含一電子源。
該處理器可進一步經組態以接收該晶圓之該可印刷層佈局及該非印刷層佈局且藉由併入該不可印刷層佈局之至少一部分與該可印刷層佈局來產生該混合設計佈局。
該非印刷層可包含光學鄰近校正或子解析度輔助特徵。該非印刷層亦可包含由該處理器產生之一人造層。
在一第二實施例中提供一種方法。在一處理器處接收一晶圓之一影像及一混合設計佈局。該混合設計佈局包含一可印刷層及一非印刷層。使用該處理器，使用該混合設計佈局識別該晶圓上之一或多個缺陷。
在一例項中，在該處理器處接收該晶圓之該可印刷層佈局及該晶圓之該非印刷層佈局。藉由併入該不可印刷層佈局之至少一部分與該可印刷層佈局，可使用該處理器產生該混合設計佈局。接收該可印刷層佈局可包含接收用於該晶圓之一層中之有效多邊形之一預光學鄰近校正圖形資料選擇層。接收該非印刷層佈局可包含提取子解析度輔助特徵。接收該非印刷層佈局亦可包含獲得該晶圓之層，其等僅包含具有一直線形狀之子解析度輔助特徵。
該混合設計佈局可為一新的圖形資料選擇檔案或一光罩設計檔案。
該非印刷層可包含光學鄰近校正或子解析度輔助特徵。該非印刷層亦可包含由該處理器產生之一人造層。
在一第三實施例中提供一種非暫時性電腦可讀儲存媒體。該非暫時性電腦可讀儲存媒體包括一混合設計資料結構。該混合設計資料結構包含一可印刷層及一非印刷層。
該非暫時性電腦可讀儲存媒體可進一步包含用於使用該混合設計佈局識別該晶圓上之一或多個缺陷的一或多個程式。
在一例項中，該非暫時性電腦可讀儲存媒體進一步包含用於在一或多個計算裝置上執行以下步驟之一或多個程式。該等步驟包含接收該晶圓之該可印刷層佈局及該非印刷層佈局且藉由併入該不可印刷層佈局之至少一部分與該可印刷層佈局來產生該混合設計佈局。
該非印刷層可包含光學鄰近校正或子解析度輔助特徵。該非印刷層可包含一人造層，其可由一處理器產生。
相關申請案之交互參考
本申請案主張2018年6月21日申請且讓與美國專利案第62/688,271號之臨時專利申請案之優先權，該案之揭示內容以引用的方式併入本文中。
儘管將根據某些實施例描述所主張之標的物，但包含不提供本文中所闡述之所有益處及特徵之實施例之其他實施例亦在本發明之範疇內。在不脫離本發明之範疇之情況下，可進行各種結構、邏輯、處理步驟及電子改變。據此，僅藉由參考隨附申請專利範圍來界定本發明之範疇。
本文中所揭示之實施例使用檢測資料識別與OPC及SRAF品質相關之系統性缺陷，尤其對於當前不存在合適解決方案之多圖案化環境。即使在極紫外(EUV)微影實施方案之後，亦可使用多層處理(雙圖案化微影(DPL)、三重圖案化微影(TPL)、四重圖案化微影(QPL))，因為特徵大小繼續縮小。對諸如本文中所揭示之技術及資料格式之改變可用於解決先前技術之挑戰及缺陷。
圖2係一方法100之一流程圖。在101處，在一處理器處接收一晶圓之一影像。在102處，在該處理器處接收一混合設計佈局。該混合設計佈局包含一可印刷層及一非印刷層。可選擇可印刷或未印刷層，諸如使用標準設計檔案驗證語言，如標準驗證規則格式(SVRF)。可印刷層包含在一半導體晶圓上印刷或依其他方式形成之層。因此，可印刷層可為IC之部分。例如，可印刷層可為印刷於晶圓上之層且可為功能電路。一可印刷層之實例包含用於MOL或BEOL之接觸層。
非印刷層可包含OPC、SRAF、由處理器產生之一人造層、一靜態隨機存取記憶體(SRAM)標記層、一磊晶標記層、可支援檢測之一植入層或經產生以支援檢測之一額外層。
在一例項中，一或多個人造層可用於對準及分級目的。可產生人造層或可修改一現有非印刷層。各設計之實施方案可基於設置規則，其等可為一演算法。人造層中之多邊形可獨立產生或可自現有多邊形導出。例如，一SRAM標記層可自現有多邊形導出。當其等依某一順序重複時，其經設置為一不同層。
混合設計佈局可為(例如)一圖形資料系統(GDS)檔案或一光罩設計檔案(RDF)。例如，可將資訊串流至其中產生組合之一新的GDS (例如，OASIS)或RDF中。GDS或RDF可將各個層組合成一混合設計佈局，然而在RDF中保持層分離可提供某些益處，諸如經改良之對準或經改良之分級。
可使用電子束系統、寬頻電漿(BBP)系統、光學系統、雷射散射系統或其他系統來產生用於檢測之資訊。
混合設計佈局可不包含OPC特徵，因為檔案大小可能太大，但可包含不在一晶圓上印刷之散射條。在無OPC特徵的情況下，檔案本身可不具生產價值。
在103處，使用混合設計佈局識別晶圓上之一或多個缺陷。可執行座標對準以將晶圓之影像與混合影像一起使用。依一不同方式完成產生設計檔案以包含此等額外多邊形且在設計驗證語言中使用以隔離新多邊形(例如，識別新多邊形)。此可提供經改良分級及經改良獨特缺陷識別。
亦可分組缺陷。例如，可使用混合設計佈局來識別與OPC相關之故障及與SRAF相關之故障。
為了產生混合設計佈局，在處理器處接收晶圓之一可印刷層佈局及晶圓之一非印刷層佈局。藉由併入不可印刷層佈局之至少一部分與可印刷層佈局，可使用處理器產生混合設計佈局。因此，混合設計佈局可包含預OPC有效多邊形及SRAF兩者。具有可印刷層佈局及非印刷層佈局之混合設計佈局可為用於晶圓檢測之一虛擬層。全部或部分不可印刷層(例如OPC及SRAF)可用於產生混合設計佈局。
接收可印刷層佈局可包含接收晶圓之一層中之有效多邊形之一預OPC-GDS層。例如，可接收一OASIS檔案。
接收非印刷層佈局可包含提取SRAF。可使用SVRF語言提取SRAF。
接收非印刷層佈局可包含獲得僅包含具有一直線形狀之SRAF的晶圓之層。在混合設計佈局中所使用之矩形、多邊形或其他形狀可由處理器依與本文中所揭示之其他實施例類似之一方式產生。然而，混合設計佈局之此等形狀可出現於不同層中。
可在不中斷電流流動之情況下產生混合設計佈局。
混合設計佈局可產生不用於生產或缺陷檢測之一新層，其可減少或消除一半導體製造商關於共用設計資料之顧慮。
可基於尺寸及密度來修改非印刷層。例如，基於何者構成一「空」區域之定義，可篩除、組合或修改某些多邊形。一些非印刷多邊形可經修改或縮小以用作距心來界定用於圖案分組之種子窗口。本文中所揭示之實施例可預先篩選混合佈局以減少及/或串接一些方塊以組合其等，其可構成一「空」區域。
使用後OPC GDS來解決OPC/SRAF相關問題之挑戰可係計算密集型的且可需要一半導體製造商無法獲得之資訊。使用本文中所揭示之混合設計層可緩解此等顧慮。
方法100提供多種益處。首先，使用混合設計佈局減少計算要求，因為大多數額外邊緣及頂點位於後OPC層上之有效多邊形中。例如，消除頂點意謂需要更少計算功率。可藉由本文中所揭示之實施例消除頂點。例如，可篩選佈局以減少頂點。SRAF通常添加一小部分額外資料。其次，使用混合設計佈局可實現使用習知預OPC設計方法不可行之新分組，因為如DBG般之一演算法可與混合設計佈局一起使用以提供一新的分組方案。第三，使用一混合設計佈局可將SRAF相關問題與其他圖案化缺陷分離。第四，無需來自一半導體製造商之敏感資料。因此，若一半導體製造商不想提供資訊或不具有所請求之資訊，則可繼續檢測。
在多圖案化微影中使用一單一層導致稀疏區域。圖3係繪示SRAF之一例示性圖。圖4係繪示經印刷之圖3之層之一例示性圖，其可為TPL之一實例。關注之結構使用SRAF展示於單一層中。DBB可在無SRAF之情況下在單一層上操作。對於分組可需要後OPC佈局，但並不總是可用。
圖5係在一10 nm標度上無多邊形之大區域之一例示性圖。歸因於使用多圖案化及SRAF，基於個別層將大部分區域留空。將大EBB用於DBB並非係一合適解決方案，因為其將在資料中引入雜訊。
圖6繪示使用一後OPC佈局之計算影響。更多頂點及邊緣可需要更高計算量以使生產更有價值。然而，與一預OPC設計相比，後OPC可添加大於6倍或更多頂點計數。後OPC特徵通常不由半導體製造商使用，但亦需要額外計算來處理額外頂點及邊緣用於資料比較。
圖7至圖9繪示用於系統性缺陷識別之一例示性混合設計佈局，其可用於發現系統性缺陷。圖7係具有用於錨定至其之一演算法之空白空間的一例示性預OPC佈局。缺少頂點可限制基於空白空間中發現之缺陷進行分組之能力。圖8係具有包含受限OPC特徵之資訊的一例示性後OPC佈局。增加之頂點數目可需要密集計算以處理設計剪輯。圖9係使用具有輔助特徵之預OPC設計之一例示性混合設計佈局。使用本文中所揭示之實施例(諸如圖9中之實例)，可降低計算強度。此外，佈局係不可印刷，因為OPC特徵不出現於檔案中。此可用於檢測。
圖10係圖9之混合設計佈局之一例示性應用。可區分圖案上之缺陷及空白空間上之缺陷。
圖11係非印刷修改之一例示性圖。在案例1中，已縮短長之不可印刷多邊形以用作分組目的之一錨點。可精確指向空白空間之一位置，同時減少歸因於一頂點遠離缺陷之潛在位置誤差。在案例2中，長條可分段為點，使得最接近缺陷之頂點可用作錨點。
圖12係一系統200之一方塊圖。射束源201可產生一光束、一電子束、一x射線束，或可使用其他技術來量測晶圓205之一表面。在一個實例中，晶圓檢測工具200係一光學工具且射束源201包含一雷射或一燈。在另一實例中，晶圓檢測工具200係一寬頻電漿工具且射束源201包含一寬頻電漿源。在另一實例中，晶圓檢測工具200係一電子束工具且射束源201包含一電子束源。在另一實例中，晶圓檢測工具200係一x射線工具且射束源201包含一x射線源。在另一實例中，晶圓檢測工具200係一雷射散射系統且射束源201包含一雷射源。射束源201可提供關於晶圓205之資訊或可提供用於形成晶圓205之影像之資訊。晶圓205可在一平台204上。
晶圓檢測工具200與一處理器202及與處理器202電子通信之一電子資料儲存單元203通信。例如，處理器202可與射束源201、偵測器206或晶圓檢測工具200之其他組件通信。處理器202實際上可由硬體、軟體及韌體之任何組合實施。此外，如本文中所描述之其功能可由一個單元執行，或在不同組件當中劃分，其等之各者繼而可由硬體、軟體及韌體之任何組合實施。用於處理器202實施各種方法及功能之程式碼或指令可儲存於控制器可讀儲存媒體(諸如電子資料儲存單元203中之一記憶體)中、處理器202內、處理器202外部或其組合。
雖然僅繪示一個處理器202及電子資料儲存單元203，但可包含一個以上處理器202及/或一個以上電子資料儲存單元203。各處理器202可與電子資料儲存單元203之一或多者電子通信。在一實施例中，一或多個處理器202通信地耦合。在此方面，一或多個處理器202可接收在射束源201處接收之讀數且將該讀數儲存於處理器202之電子資料儲存單元203中。處理器202及/或電子資料儲存單元203可為晶圓檢測工具200本身之部分或可與晶圓檢測工具200分離(例如，一獨立控制單元或在一集中式品質控制單元中)。
處理器202可依任何合適方式耦合至晶圓檢測工具200之組件(例如，經由一或多個傳輸媒體，其可包含有線及/或無線傳輸媒體)，使得處理器202可接收由晶圓檢測工具200產生之輸出，諸如來自偵測器206之輸出。處理器202可經組態以使用該輸出執行數個功能。例如，處理器202可經組態以對晶圓205上之特徵成像。在另一實例中，處理器202可經組態以在不檢查輸出之情況下將輸出發送至一電子資料儲存單元203或另一儲存媒體。處理器202可進一步如本文中所描述而組態。
本文中所描述之處理器202、其他系統或其他子系統可採用各種形式，包含一個人電腦系統、影像電腦、大型電腦系統、工作站、網路設備、網際網路設備或其他裝置。子系統或系統亦可包含本技術中已知之任何合適處理器，諸如一並行處理器。另外，子系統或系統可包含具有高速處理及軟體之一平台，作為一獨立或一網路工具。例如，處理器202可包含一微處理器、一微控制器或其他裝置。
若系統包含一個以上子系統，則不同子系統可彼此耦合，使得可在子系統之間發送影像、資料、資訊、指令等。例如，一個子系統可藉由任何合適傳輸媒體耦合至額外子系統，其可包含本技術中已知之任何合適有線及/或無線傳輸媒體。此等子系統之兩者或更多者亦可藉由一共用電腦可讀儲存媒體(未展示)有效地耦合。
處理器202亦可為一缺陷檢查系統、一檢測系統、一度量系統或一些其他類型之系統之部分。因此，本文中所揭示之實施例描述一些組態，其等可針對具有或多或少適於不同應用之不同能力之系統依多種方式定製。
處理器202可與射束源201或晶圓檢測工具200之其他組件電子通信。處理器202可根據本文中所描述之實施例之任何者組態。處理器202亦可經組態以使用射束源201之輸出或使用來自其他源之影像、量測或資料來執行其他功能或額外步驟。
在另一實施例中，處理器202可依本技術中已知之任何方式通信地耦合至晶圓檢測工具200之各種組件或子系統之任何者。此外，處理器202可經組態以藉由可包含有線及/或無線部分之一傳輸媒體自其他系統接收及/或獲取資料或資訊(例如，來自一檢測系統(諸如一檢查工具、另一度量工具、包含設計資料之一遠端資料庫及其類似者)之檢測結果)。依此方式，傳輸媒體可用作處理器202與晶圓檢測工具200之其他子系統或晶圓檢測工具200外部之系統之間的一資料鏈路。
在一些實施例中，晶圓檢測工具200之各種步驟、功能及/或操作及本文中所揭示之方法藉由以下之一或多者執行：電子電路、邏輯閘、多工器、可程式化邏輯裝置、ASIC、類比至數位控制/開關、微控制器或計算系統。實施諸如本文中所描述之彼等方法之方法的程式指令可在載體媒體上傳輸或儲存於載體媒體上。載體媒體可包含一儲存媒體，諸如一唯讀記憶體、一隨機存取記憶體、一磁碟或光碟、一非揮發性記憶體、一固態記憶體、一磁帶及其類似者。一載體媒體可包含一傳輸媒體，諸如一電線、電纜或無線傳輸鏈路。例如，貫穿本發明所描述之各個步驟可由一單一處理器202 (或電腦系統)或替代地多個處理器202 (或多個電腦系統)執行。此外，晶圓檢測工具200之不同子系統可包含一或多個計算或邏輯系統。因此，以上描述不應被解釋為對本發明之限制，而僅僅係一圖解說明。
處理器202可經組態以接收包含至少一個缺陷之晶圓之一影像且使用包含一可印刷層及一非印刷層之一混合設計佈局來識別晶圓上之缺陷。處理器202可進一步經組態以接收晶圓之一可印刷層佈局及一非印刷層佈局且藉由併入不可印刷層佈局之至少一部分與可印刷層佈局來產生混合設計佈局。非印刷層可包含光學鄰近校正或子解析度輔助特徵。非印刷層亦可包含由處理器產生之一人造層。
電子資料儲存單元203可儲存或依其他方式包含用於一晶圓205之混合設計佈局或可儲存或依其他方式固持晶圓205之不可印刷層佈局及/或可印刷層佈局。
來自射束源201之光束或其他射束可以一角度引導於晶圓205處且可以一相同角度或以一不同角度自晶圓205反射至偵測器206。來自射束源201之射束可垂直於晶圓205之一表面引導或可以一不同角度引導於晶圓205處。
一額外實施例係關於包括一混合設計資料結構之一非暫時性電腦可讀媒體。混合設計資料結構包含一可印刷層及一非印刷層。非印刷層可包含OPC、SRAF或其他特徵。非印刷層亦可包含由處理器產生之一人造層。
一額外實施例係關於儲存可在一控制器上執行之用於執行一缺陷識別之程式指令之一非暫時性電腦可讀媒體，如本文中所揭示。一或多個程式可使用混合設計佈局識別晶圓上之一或多個缺陷。在一例項中，一或多個程式可在一或多個計算裝置上執行以下步驟。接收晶圓之一可印刷層佈局。接收晶圓之一非印刷層佈局。藉由併入不可印刷層佈局之至少一部分與可印刷層佈局來產生混合設計佈局。
可如本文中所描述執行該方法之該等步驟之各者。該等方法亦可包含可由本文中所描述之控制器及/或電腦子系統或系統執行之任何其他步驟。該等步驟可由一或多個處理器執行，該等處理器可根據本文中所描述之實施例之任何者組態。另外，上文所描述之方法可由本文中所描述之系統實施例之任何者執行。
儘管已關於一或多個特定實施例描述本發明，但應理解，在不脫離本發明之範疇之情況下，可做本發明之其他實施例。因此，本發明被認為僅受隨附申請專利範圍及其合理解釋之限制。
100‧‧‧方法 101‧‧‧在一處理器處接收一晶圓之一影像 102‧‧‧在該處理器處接收一混合設計佈局 103‧‧‧使用混合設計佈局識別晶圓上之一或多個缺陷 200‧‧‧系統 201‧‧‧射束源 202‧‧‧處理器 203‧‧‧電子資料儲存單元 204‧‧‧平台 205‧‧‧晶圓 206‧‧‧偵測器
為了更全面地理解本發明之本質及目的，應參考以下結合附圖之詳細描述，其中： 圖1繪示一例示性DBG特殊例項； 圖2係根據本發明之一方法之一流程圖； 圖3係繪示SRAF之一例示性圖； 圖4係繪示經印刷之圖3之層之一例示性圖； 圖5係在一10 nm標度上無多邊形之大區域之一例示性圖； 圖6繪示使用一後OPC佈局之計算影響； 圖7係具有用於錨定至一演算法上之空白空間之一例示性預OPC佈局； 圖8係具有包含受限OPC特徵之資訊之一例示性後OPC佈局； 圖9係使用具有輔助特徵之預OPC設計之一例示性混合設計佈局； 圖10係圖9之混合設計佈局之一例示性應用； 圖11係非印刷修改之一例示性圖；及 圖12係根據本發明之一系統之一方塊圖。
100‧‧‧方法
101‧‧‧在一處理器處接收一晶圓之一影像
102‧‧‧在該處理器處接收一混合設計佈局
103‧‧‧使用混合設計佈局識別晶圓上之一或多個缺陷

Claims (20)

  1. 一種系統，其包括： 一平台，其經組態以固持一晶圓； 一偵測器，其經組態以接收自該晶圓反射之一射束；及 一處理器，其與該偵測器電子通信，其中該處理器經組態以： 接收包含至少一個缺陷之該晶圓之一影像；及 使用包含一可印刷層及一非印刷層之一混合設計佈局來識別該晶圓上之該缺陷。
  2. 如請求項1之系統，其中該射束係一光子束，且其中該系統進一步包括一光源。
  3. 如請求項1之系統，其中該射束係一電子束，且其中該系統進一步包括一電子源。
  4. 如請求項1之系統，其中該處理器進一步經組態以： 接收該晶圓之該可印刷層佈局； 接收該晶圓之該非印刷層佈局；及 藉由併入該不可印刷層佈局之至少一部分與該可印刷層佈局來產生該混合設計佈局。
  5. 如請求項1之系統，其中該非印刷層包含光學鄰近校正或子解析度輔助特徵。
  6. 如請求項1之系統，其中該非印刷層包含由該處理器產生之一人造層。
  7. 一種方法，其包括： 在一處理器處接收一晶圓之一影像； 在該處理器處接收一混合設計佈局，其中該混合設計佈局包含一可印刷層及一非印刷層；及 使用該處理器使用該混合設計佈局識別該晶圓上之一或多個缺陷。
  8. 如請求項7之方法，其進一步包括： 在該處理器處接收該晶圓之該可印刷層佈局； 在該處理器處接收該晶圓之該非印刷層佈局；及 藉由併入該不可印刷層佈局之至少一部分與該可印刷層佈局使用該處理器產生該混合設計佈局。
  9. 如請求項8之方法，其中接收該可印刷層佈局包含接收用於該晶圓之一層中之有效多邊形的一預光學鄰近校正圖形資料選擇層。
  10. 如請求項8之方法，其中接收該非印刷層佈局包含提取子解析度輔助特徵。
  11. 如請求項8之方法，其中接收該非印刷層佈局包含獲得該晶圓之層，該等層僅包含具有一直線形狀之子解析度輔助特徵。
  12. 如請求項7之方法，其中該混合設計佈局係一新的圖形資料選擇檔案。
  13. 如請求項7之方法，其中該混合設計佈局係一光罩設計檔案。
  14. 如請求項7之方法，其中該非印刷層包含光學鄰近校正或子解析度輔助特徵。
  15. 如請求項7之方法，其中該非印刷層包含由該處理器產生之一人造層。
  16. 一種包括一混合設計資料結構之非暫時性電腦可讀儲存媒體，其中該混合設計資料結構包含： 一可印刷層；及 一非印刷層。
  17. 如請求項16之非暫時性電腦可讀儲存媒體，其進一步包括用於使用該混合設計佈局識別該晶圓上之一或多個缺陷之一或多個程式。
  18. 如請求項16之非暫時性電腦可讀儲存媒體，其進一步包括用於在一或多個計算裝置上執行以下步驟之一或多個程式： 接收該晶圓之該可印刷層佈局； 接收該晶圓之該非印刷層佈局；及 藉由併入該不可印刷層佈局之至少一部分與該可印刷層佈局來產生該混合設計佈局。
  19. 如請求項16之非暫時性電腦可讀儲存媒體，其中該非印刷層包含光學鄰近校正或子解析度輔助特徵。
  20. 如請求項16之非暫時性電腦可讀儲存媒體，其中該非印刷層包含一人造層。
TW108121628A 2018-06-21 2019-06-21 用於識別半導體裝置中之缺陷的系統與方法及相關非暫時性電腦可讀儲存媒體 TWI769381B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201862688271P 2018-06-21 2018-06-21
US62/688,271 2018-06-21
US16/200,060 2018-11-26
US16/200,060 US10796065B2 (en) 2018-06-21 2018-11-26 Hybrid design layout to identify optical proximity correction-related systematic defects

Publications (2)

Publication Number Publication Date
TW202001231A true TW202001231A (zh) 2020-01-01
TWI769381B TWI769381B (zh) 2022-07-01

Family

ID=68981885

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108121628A TWI769381B (zh) 2018-06-21 2019-06-21 用於識別半導體裝置中之缺陷的系統與方法及相關非暫時性電腦可讀儲存媒體

Country Status (5)

Country Link
US (1) US10796065B2 (zh)
KR (1) KR102471846B1 (zh)
CN (1) CN112219271B (zh)
TW (1) TWI769381B (zh)
WO (1) WO2019245806A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI819522B (zh) * 2021-07-14 2023-10-21 台灣積體電路製造股份有限公司 建模通孔缺陷的系統和方法及非暫態計算機可讀存儲媒體

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7003758B2 (en) * 2003-10-07 2006-02-21 Brion Technologies, Inc. System and method for lithography simulation
JP4904034B2 (ja) 2004-09-14 2012-03-28 ケーエルエー−テンカー コーポレイション レチクル・レイアウト・データを評価するための方法、システム及び搬送媒体
US7769225B2 (en) 2005-08-02 2010-08-03 Kla-Tencor Technologies Corp. Methods and systems for detecting defects in a reticle design pattern
CN101042528B (zh) * 2006-03-20 2012-05-23 中芯国际集成电路制造(上海)有限公司 修正光学近距效应的图形分割方法
KR100877105B1 (ko) * 2007-06-27 2009-01-07 주식회사 하이닉스반도체 반도체소자의 패턴 검증 방법
JP5559957B2 (ja) * 2008-03-18 2014-07-23 株式会社日立ハイテクノロジーズ パターン測定方法及びパターン測定装置
US8003281B2 (en) 2008-08-22 2011-08-23 Taiwan Semiconductor Manufacturing Company, Ltd Hybrid multi-layer mask
JP2011137901A (ja) * 2009-12-28 2011-07-14 Hitachi High-Technologies Corp パターン計測条件設定装置
US8785112B2 (en) * 2011-09-24 2014-07-22 Global Foundries Inc. Reticle defect correction by second exposure
CN102445835A (zh) * 2011-10-12 2012-05-09 上海华力微电子有限公司 一种sram源漏极尺寸的光学临近修正建模方法
US9436787B2 (en) 2014-04-14 2016-09-06 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating an integrated circuit with optimized pattern density uniformity
US10278501B2 (en) 2014-04-25 2019-05-07 Applied Materials, Inc. Load lock door assembly, load lock apparatus, electronic device processing systems, and methods
US9552964B2 (en) 2014-06-20 2017-01-24 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating an integrated circuit with a pattern density-outlier-treatment for optimized pattern density uniformity
US9754068B2 (en) * 2014-12-09 2017-09-05 Globalfoundries Inc. Method, computer readable storage medium and computer system for creating a layout of a photomask
US10186026B2 (en) * 2015-11-17 2019-01-22 Kla-Tencor Corp. Single image detection
US10387601B2 (en) * 2015-11-26 2019-08-20 Kla-Tencor Corporation Methods to store dynamic layer content inside a design file
US9916965B2 (en) * 2015-12-31 2018-03-13 Kla-Tencor Corp. Hybrid inspectors
US10416087B2 (en) * 2016-01-01 2019-09-17 Kla-Tencor Corporation Systems and methods for defect detection using image reconstruction
TWI647528B (zh) * 2016-07-12 2019-01-11 荷蘭商Ａｓｍｌ荷蘭公司 用於視覺化設計佈局之計算分析之效能度量的方法及系統
EP3291007A1 (en) * 2016-08-30 2018-03-07 ASML Netherlands B.V. Patterning stack optimization

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI819522B (zh) * 2021-07-14 2023-10-21 台灣積體電路製造股份有限公司 建模通孔缺陷的系統和方法及非暫態計算機可讀存儲媒體

Also Published As

Publication number Publication date
CN112219271B (zh) 2022-01-28
US20190392111A1 (en) 2019-12-26
KR20210011502A (ko) 2021-02-01
TWI769381B (zh) 2022-07-01
WO2019245806A1 (en) 2019-12-26
CN112219271A (zh) 2021-01-12
KR102471846B1 (ko) 2022-11-28
US10796065B2 (en) 2020-10-06

Similar Documents

Publication Publication Date Title
US9671686B2 (en) Exposure methods using e-beams and methods of manufacturing masks and semiconductor devices therefrom
US8601407B2 (en) Geometric pattern data quality verification for maskless lithography
US8015511B2 (en) Adjustment of mask shapes for improving printability of dense integrated circuit layout
US8548223B2 (en) Inspection system and method
US9478395B1 (en) Alignment and registration targets for multiple-column charged particle beam lithography and inspection
KR20200015708A (ko) 측정 방법 및 장치
US8601406B2 (en) Method of creating photo mask layout, computer readable recording medium storing programmed instructions for executing the method, and mask imaging system
JP2005098885A (ja) 集積回路パターン検証装置と検証方法
US10026589B1 (en) Alignment and registration targets for charged particle beam substrate patterning and inspection
US11675958B2 (en) Lithography simulation method
KR20190062026A (ko) 모니터링 매크로 제공 방법, OPC(Optical Proximity Correction) 방법 및 EUV(Extreme ultraviolet radiation) 마스크 제조 방법
US20240143887A1 (en) Method and system for reducing layout distortion due to exposure non-uniformity
US6571383B1 (en) Semiconductor device fabrication using a photomask designed using modeling and empirical testing
US20130078558A1 (en) Lithographic cd correction by second exposure
US7930654B2 (en) System and method of correcting errors in SEM-measurements
TWI769381B (zh) 用於識別半導體裝置中之缺陷的系統與方法及相關非暫時性電腦可讀儲存媒體
US8443309B2 (en) Multifeature test pattern for optical proximity correction model verification
US20190113837A1 (en) Methodology for post-integration awareness in optical proximity correction
US8739098B1 (en) EUV mask defect reconstruction and compensation repair
CN112099309A (zh) 光学邻近修正模型的校正方法
JP2006014292A (ja) 画像データの補正方法、リソグラフィシミュレーション方法、プログラム及びマスク
US10748821B2 (en) Method and system for measuring pattern placement error on a wafer
US20080270970A1 (en) Method for processing pattern data and method for manufacturing electronic device
US20220283496A1 (en) Photomask and method for inspecting photomask
CN113219785A (zh) 验证光学邻近效应校正的方法