KR20190062026A

KR20190062026A - 모니터링 매크로 제공 방법, OPC(Optical Proximity Correction) 방법 및 EUV(Extreme ultraviolet radiation) 마스크 제조 방법

Info

Publication number: KR20190062026A
Application number: KR1020170160998A
Authority: KR
Inventors: 최운혁; 정노영
Original assignee: 삼성전자주식회사
Priority date: 2017-11-28
Filing date: 2017-11-28
Publication date: 2019-06-05
Also published as: CN109839798A; US20190163048A1; KR102535826B1; CN109839798B; US11054736B2

Abstract

예시적 실시예에 따른 모니터링 매크로 방법은 각각 복수 개의 패턴들을 포함하고 서로 이격되고 정렬되어 배치된 복수 개의 패턴 어레이들을 포함하는 샘플 매크로에 대하여 제1 시뮬레이션을 수행하여 제1 시뮬레이션 모델 생성하는 단계; 상기 샘플 매크로에 대하여 상기 제1 시뮬레이션과 다른 제2 시뮬레이션을 수행하여 제2 시뮬레이션 모델을 생성하는 단계; 및 상기 제1 및 제2 시뮬레이션 모델들을 비교하여 상기 샘플 매크로의 상기 복수 개의 패턴들 중 적어도 일부를 추출하여 모니터링 매크로를 구성하는 단계를 포함한다.

Description

모니터링 매크로 제공 방법, OPC(Optical Proximity Correction) 방법 및 EUV(Extreme ultraviolet radiation) 마스크 제조 방법{Monitoring macro providing method, OPC method and EUV mask manufacturing method}

본 발명의 기술적 사상은 모니터링 매크로 제공 방법, OPC 방법 및 EUV 마스크 제조 방법에 관한 것이다. 보다 상세하게는 공정 모니터링의 용이성이 제고된 모니터링 매크로 제공 방법, OPC 방법 및 EUV 마스크 제조 방법에 관한 것이다.

반도체 소자의 제조 공정 중 리소그라피(lithography) 공정은 기판 상에 도포된 감광막에 광선을 조사하여 회로패턴을 형성시키는 기술이다. 리소그라피 공정의 광원으로 DUV(Deep Ultra Violet) 광원이 사용되어 왔으나, 공정 미세화에 따른 광학적 한계에 부딪히고 있다. 이에 따라 극자외선(extreme ultraviolet; EUV), 전자빔(electron beam), X-선, 이온빔 등의 새로운 광원이 모색되고 있으며, 그 중에서도 극자외선과 전자빔이 차세대 노광 기술 방식으로 각광을 받고 있다. EUV 리소그라피에 사용되는 극자외선은 대부분의 물질에 높은 흡수성을 가지기 때문에, EUV 리소그라피에서는 반사경을 통한 광학계가 구성되며, 반사형 마스크가 채용되고 있다. 한편, 패턴이 미세화됨에 따라 이웃하는 노광 과정 중에 패턴들 간의 영향에 의한 광 근접 현상(Optical Proximity Effect: OPE)이 발생하고, 이를 해결하기 위해 OPC(Optical Proximity Correction) 방법이 마스크 제조 공정에 일반적으로 채용되고 있다.

본 발명의 기술적 사상이 해결하고자 하는 기술적 과제는 공정 모니터링을 용이하게 할 수 있는 모니터링 매크로를 제공하는 것이다.

본 발명의 기술적 사상이 해결하고자 하는 기술적 과제는 신뢰도가 제고된 OPC 방법 및 EUV 마스크 제조 방법을 제공하는 것이다.

본 발명의 기술적 사상이 해결하고자 하는 과제는 이상에서 언급한 과제에 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.

상술한 과제를 해결하기 위한, 예시적 실시예들에 따른 모니터링 매크로 생성 방법은 각각 복수 개의 패턴들을 포함하고 서로 이격되고 정렬되어 배치된 복수 개의 패턴 어레이들을 포함하는 샘플 매크로에 대하여 제1 시뮬레이션을 수행하여 제1 시뮬레이션 모델 생성하는 단계; 상기 샘플 매크로에 대하여 상기 제1 시뮬레이션과 다른 제2 시뮬레이션을 수행하여 제2 시뮬레이션 모델을 생성하는 단계; 및 상기 제1 및 제2 시뮬레이션 모델들을 비교하여 상기 샘플 매크로의 상기 복수 개의 패턴들 중 적어도 일부를 추출하여 모니터링 매크로를 구성하는 단계를 포함할 수 있다.

다른 예시적인 실시예들에 따른 OPC 방법은 수차(aberration)에 의한 효과를 고려하여 모니터링 매크로를 구성하는 단계; 복수 개의 상기 모니터링 매크로를 포함하는 반도체 장치 설계 레이아웃의 OPC 모델을 생성하는 단계; 및 상기 OPC 모델을 수정하는 단계를 포함할 수 있다.

다른 예시적인 실시예들에 따른 EUV 마스크 제조 방법은 수차를 고려하여 모니터링 매크로를 구성하는 단계; 복수 개의 상기 모니터링 매크로를 이용하여 OPC를 수행하는 단계; 상기 OPC의 수행을 통해 획득되고 복수개의 매크로를 포함하는 MTO(Mask Tape-Out) 디자인 데이터를 입력하는 단계;상기 MTO 디자인 데이터에 대하여, 데이터 포맷 변환, MPC(Mask Process Correction), 및 잡-덱을 포함한 마스크 데이터를 준비하는 단계; 및 상기 마스크 데이터에 기초하여, 마스크용 기판 상에 EUV 노광(writing)을 수행하는 단계를 포함할 수 있다.

본 발명의 기술적 사상에 따르면 테스트 기판, EUV 마스크 및 전사된 패턴에 발생하는 수차에 의한 효과를 모니터링할 수 있는 모니터링 매크로가 제공된다. 이에 따라 각 공정 단계에서 수차에 의한 효과에 대한 모니터링의 용이성이 제고된다.

도 1은 일부 실시예들에 따른 모니터링 매크로 제공 방법을 설명하기 위한 순서도이다.
도 2는 일부 실시예들에 따른 모니터링 매크로 제공 방법을 설명하기 위한 레이아웃도이다.
도 3a 및 3b는 일부 실시예들에 따른 모니터링 매크로 제공 방법을 설명하기 위한 레이아웃도들이다.
도 4a 및 4b는 일부 실시예들에 따른 모니터링 매크로 제공 방법의 효과를 설명하기 위한 그래들프이다.
도 5a는 EUV 노광 공정에서 섀도우잉이 발생하는 이유를 설명하기 위한 단면도이다.
도 5b는 EUV 노광 공정에서 수차가 발생하는 이유를 설명하기 위해서 EUV 마스크에 대한 광 입사를 도시한 개념도이다.
도 6는 일부 실시예들에 따른 OPC 방법을 설명하기 위한 순서도이다.
도 7a 내지 7c는 일부 실시예들에 따른 OPC 방법을 설명하기 위한 레이아웃도들이다.
도 8a 및 8b은 일부 실시예들에 따른 EUV 마스크 제조 방법을 설명하기 위한 순서도들이다.
도 9는 일부 실시예들에 따른 반도체 소자의 제조 방법을 설명하기 위한 순서도이다.

이하, 첨부 도면을 참조하여 본 발명의 실시예들을 상세히 설명한다. 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고, 이들에 대한 중복된 설명은 생략한다.

도 1은 일부 실시예들에 따른 모니터링 매크로 제공 방법을 설명하기 위한 순서도이다.

도 2는 일부 실시예들에 따른 모니터링 매크로 제공 방법을 설명하기 위한 레이아웃도이다.

도 1 및 도 2를 참조하면, P1에서 샘플 매크로(1)에 대하여 제1 시뮬레이션을 수행하여 제1 시뮬레이션 모델을 생성할 수 있다. 일부 실시예들에 따르면, 제1 시뮬레이션은 샘플 매크로(1)를 전사하는 노광 공정에 의해 전사된 패턴들의 임계 치수(Critical Dimension)를 구하기 위한 시뮬레이션일 수 있다.

참고로, 여기서 임계 치수는 클리어(clear) 부분의 패턴 임계 치수를 의미할 수 있다. 클리어 부분은 마스크에서 빛이 반사되는 부분으로, 반사층(210, 도 5a 참조)의 흡수층(230, 도 5a 참조) 사이로 노출되는 부분에 해당할 수 있다.

일부 실시예들에 따르면, 샘플 매크로(1)는 모니터링 매크로를 구성하기 위한 패턴들을 포함할 수 있다. 샘플 매크로(1)는 하나의 풀 샷(full shot)에 대응될 수 있다.

풀 샷은 한 번의 스캐닝을 통해 전사시킬 수 있는 마스크 패턴 전체에 대응할 수 있다. 일반적으로 EUV 노광 공정은 축사 투영(예컨대 약 4:1의 축사투영)의 방식으로 수행될 수 있다. 마스크 패턴은 약 1/4의 사이즈로 축소되어 반도체 기판에 전사되는 바, 풀 샷은 결국 마스크 전체 패턴의 약 1/4의 사이즈에 해당할 수 있다. 여기서, 1/4은 길이의 축소비율이고, 면적으로는 약 1/16의 축소에 해당할 수 있다.

여기서, 노광 장치의 촬영(shooting) 방식은 연속적으로 촬영하는 스캐닝 방식과 스텝 바이 스텝으로 단계별로 촬영하는 스텝 방식으로 분류할 수 있다. 한편, 일반적으로 EUV 노광 공정은 스캐닝 방식으로 진행하며, 그에 따라, EUV 노광 장치를 일반적으로 스캐너라고 부르기도 한다. 또한, EUV 노광 장치에서 스캐닝은 광을 마스크의 일부 영역으로 제한하는 슬릿을 이용하여 수행될 수 있다. 여기서 슬릿은 EUV(Extreme Ultraviolet) 노광 공정을 수행하는 장치에서 광을 제한하여 광이 EUV 마스크로 균일하게 조사되도록 하는 유닛일 수 있다. 슬릿을 통해 광이 마스크의 일부 영역으로 조사되도록 제한하되, 스캔하고자 하는 방향과 반대 방향으로 마스크를 이동시키면서 광을 연속적으로 조사할 수 있다. 이와 같이 마스크의 전 영역에 걸친 스캐닝을 통해 테스트 기판 상에 광이 조사된 영역은 풀 샷에 대응하는 영역일 수 있다.

일부 실시예들에서, 풀 샷은 가로로 약 26㎜ 그리고 세로로 약 33㎜ 정도의 사이즈를 가질 수 있다. 하지만, 풀 샷이 상기 수치에 한정되는 것은 아니다. 한편, 풀 샷은 전술한 바와 같이 슬릿을 통한 스캐닝을 통해 진행하므로, 슬릿의 사이즈에 대응하는 부분은 풀 샷의 일부분에 해당할 수 있다.

일부 실시예들에 따르면, 후술하듯 샘플 매크로(1)의 패턴들 중 소정의 기준을 만족하는 패턴들을 선택하여 모니터링 매크로를 구성할 수 있다. 샘플 매크로(1)는 복수개의 패턴 어레이들(10)을 포함할 수 있다. 일부 실시예들에 따르면, 샘플 매크로(1)는 수 개 내지 수백 개의 패턴 어레이들(10)을 포함할 수 있으나, 이에 제한되지 않는다.

여기서, 샘플 매크로(1)의 레이아웃의 평면과 평행하면서 서로 교차하는 방향을 제1 방향(X) 및 제2 방향(Y)으로 지칭한다. 제1 방향(X) 및 제2 방향(Y)은 서로 수직할 수 있다.

일부 실시예들에 따르면 각각의 패턴 어레이들(10)은 실질적으로 동일할 수 있다. 하지만 이에 제한되는 것은 아니고, 패턴 어레이들(10)은 서로 상이할 수 있다.

일부 실시예들에 따르면 패턴 어레이들(10)은 제1 방향(X)을 따라 소정의 간격으로 이격되어 배치될 수 있다. 일부 실시예들에 따르면, 패턴 어레이들(10)은 서로 등 간격으로 이격되고 정렬되어 배치될 수 있다. 즉 이웃한 패턴 어레이들(10) 간의 제1 방향(X)에 따른 거리는 일정할 수 있다. 일부 실시예들에 따르면, 이웃한 패턴 어레이들(10) 간의 제1 방향(X)에 따른 거리인 제1 거리(D1)는 약 500μm 정도일 수 있으나 이에 제한되지 않는다. 예컨대, 제1 거리(D1)는 약 500μm 보다 작거나 더 클 수 있고, 설계나 필요에 따라 적절한 값으로 선택될 수 있다.

패턴 어레이들(10)은 제2 방향(Y)으로 연장될 수 있다. 일부 실시예들에 따르면, 복수개의 패턴 어레이들(10)은 각각 표준 셀(Standard cell, 11) 및 리소그라피 매크로(13) 중 적어도 어느 하나를 포함할 수 있다. 일부 실시예들에 따르면, 복수개의 패턴 어레이들(10)은 각각 하나의 표준 셀(Standard cell, 11) 및 리소그라피 매크로(13)를 포함할 수 있다. 일부 실시예들에 따르면, 패턴 어레이들(10)의 제2 방향(Y)에 따른 일단에는 표준 셀(11)이 배치될 수 있다. 하지만 이에 제한되는 것은 아니고, 패턴 어레이들(10)은 각각 둘 이상의 표준 셀(11) 및/또는 둘 이상의 리소그라피 매크로(13)를 포함할 수 있다.

일부 실시예들에 따르면, 표준 셀(11)은 집적 회로의 설계 속도를 높이기 위해 사용하는 미리 설계된 논리 소자로서 하나 이상의 트랜지스터를 포함할 수 있다. 일부 실시예들에 따르면, 표준 셀(11)은 주로 디지털 로직 기능을 갖춘 ASIC (Application-Specific Integrated Circuit)을 설계하기 위하여 사용될 수 있다. 표준 셀(11)은 반도체 설계 방법 중 하나인 표준 셀 방법론에서 사용될 수 있다. 표준 셀 방법론은 미리 작성된 표준적인 기능 블록 등을 조합하여 사용자의 요구에 맞게 설계하고 제조하는 방법론으로서, 컴퓨터 지원 설계(CAD) 시스템을 이용하여 자동 설계될 수 있다.

일부 실시예들에 따르면, 표준 셀(11)은 논리 게이트 수준의 소형 셀일 수 있다. 다른 실시예들에 따르면, 표준 셀(11)은 중앙 처리 장치(CPU)나 각종 주변 기기와 같은 대형 셀일 수 있다. 표준 셀(11)은 NAND 회로, NOR 회로, 인버터 회로, 플립 플럽(Flip Flop) 회로 등일 수 있으나, 이에 제한되는 것은 아니다. 일부 실시예들에 따르면, 표준 셀(11)은 게이트 어레이와의 호환성이 좋은 폴리-셀(poly-cell)형이 일 수 있다. 일부 실시예들에 따르면, 표준 셀은 칩 면적을 최적화하기 쉽고 고밀도 집적 회로(Large scale integration, 이하 LSI) 또는 초고밀도 직접회로(Very LSI, 이하 VLSI) 급의 대형 셀을 내장하기 쉬운 빌딩 블록(building block)형일 수 있다. 여기서 빌딩 블록형으로 구성된 표준 셀 집적 회로를 셀 기반 LSI(cell-based LSI)라고 칭하기도 한다. 리소그라피 매크로(13)는 EUV 리소그라피 공정에서 자주 사용되는 회로 패턴들을 모아놓은 것일 수 있다.

일부 실시예들에 따르면, 표준 셀(11)의 제1 및 제2 방향(X, Y)에 따른 길이가 서로 실질적으로 같을 수 있다. 일부 실시예들에 따르면, 표준 셀(11)의 제1 및 제2 방향(X, Y)에 따른 길이는 각각 약 20μm일 수 있다. 하지만 이에 제한되는 것은 아니고 표준 셀(11)의 제1 및 제2 방향(X, Y)에 따른 길이는 서로 다를 수 있다.

일부 실시예들에 따르면, 리소그라피 매크로(13)의 제2 방향(Y)에 따른 길이는 제1 방향(X)에 따른 길이보다 더 클 수 있다. 일부 실시예들에 따르면, 리소그라피 매크로(13)의 제1 방향(X)에 따른 길이는 표준 셀(11)의 제1 방향(X)에 따른 길이와 같을 수 있으나, 이에 제한되지 않는다. 일부 실시 예들에 따르면, 리소그라피 매크로(13)의 제1 방향(X)에 따른 길이는 각각 약 20μm일 수 있다.

일부 실시예들에 따르면, 제1 시뮬레이션은 수차를 반영한 시뮬레이션일 수 있다. 수차에 대해서는 도 5b를 참조하여 더욱 자세히 설명하도록 한다. 제1 시뮬레이션은 상용 OPC 툴 또는 그 외의 시뮬레이션 툴 등에 의해서 수행될 수 있다. 제1 시뮬레이션에 의해 샘플 매크로(1)에 대한 제1 시뮬레이션 모델을 생성할 수 있다.

여기서, OPC 방법은 디자인된 마스크 상의 패턴 레이아웃을 보정하여 OPE 발생을 억제하는 방법을 말한다. 여기서 OPE는 패턴이 미세화됨에 따라 이웃하는 패턴들 간의 영향에 의해 디자인 패턴과 노광 공정에 의해 전사된 실제 전사 패턴이 달라지는 현상을 말한다. 이러한 OPC 방법은 크게 두 가지로 나누어지는데, 하나는 룰 베이스(rule-based) OPC이고, 다른 하나는 시뮬레이션 베이스 또는 모델 베이스(model-based) OPC이다.

룰 베이스 OPC를 수행하기 위해, 우선 테스트용 마스크 패턴을 제작하고, 테스트용 마스크 패턴을 반도체 기판에 전사하여 테스트 기판을 제작한다. 그 후, 반도체 기판 상에 형성된 패턴에 대한 측정 데이터와 테스트용 마스크의 설계 데이터에 기초하여 마스크 패턴의 설계 데이터에 적용하는 바이어스 데이터를 결정하기 위한 설계 룰을 결정한다. 상기 설계 룰이 결정되면 이에 기초하여 마스크 패턴을 보정한다. 상기 보정은 마스크 패턴의 레이아웃 캐드(CAD) 단계에서 수행될 수 있다. 룰 베이스 OPC는 설계상 허용되는 모든 패턴에 대하여 테스트 패턴을 측정하고, 또한 프로세스가 변할 때마다 작업을 반복해야 하므로, 시간과 비용이 많이 소비될 수 있다.

모델 베이스 OPC는 소정의 테스트용 패턴에 대한 측정 결과 및/또는 시뮬레이션 결과에 기초하여, 광 근접 효과를 고려한 전사의 프로세스를 표현하는 커널들을 생성한다. 이러한 커널들을 포함한 프로세스 모델을 통해 마스크 패턴의 형상과 반도체 기판에 전사된 패턴의 형상의 차이를 시뮬레이션으로 구하고, 시뮬레이션 결과에 따라 마스크 패턴을 보정하게 된다. 모델 베이스 OPC는 대량의 테스트 패턴을 측정할 필요가 없으므로 시간 및 비용 면에서 유리할 수 있다.

OPC는 패턴의 레이아웃의 변형뿐만이 아니라, 패턴의 코너 상에 세리프들(serifs)로 불리는 서브 리소그라피 피쳐들(sub-lithographic features)을 부가하는 방법이나, 스캐터링 바아들(scattering bars)과 같은 서브 레졸루션 어시스트 피쳐들(sub-resolution assist features: SRAFs)을 부가하는 방법을 포함할 수 있다.

여기서, 세리프는 패턴의 각 코너 상에 위치된 사각형 피처들로서, 반도체 기판 상에 최종 전사된 패턴의 코너들을 "뾰족하게(sharpen)" 하는 작용을 할 수 있다. 일부 실시예들에 따르면, 세리프는 두 개의 상이한 패턴의 교차로 인해 초래되는 왜곡 인자를 보상하기 위해 교차영역에 사용될 수도 있다.

SRAF는 노광 장비의 해상도보다 적은 크기로 형성되며, 레지스트층으로 전사되지 않는 피쳐일 수 있다. 즉, SRAF는 반도체 기판 상에 실제로 형성되는 패턴은 아니다. SRAF는 패턴의 밀도차에 기인한 OPC 편차 문제를 해결하기 위하여 도입되는 보조 패턴일 수 있다.

이어서, 도 1 및 도 2를 참조하면, P2에서 샘플 매크로(1)에 대하여 제2 시뮬레이션을 수행하여 제2 시뮬레이션 모델을 생성할 수 있다. 일부 실시예들에 따르면, 제2 시뮬레이션은 샘플 매크로(1)에 대한 노광 공정의 결과의 임계 치수를 구하기 위한 시뮬레이션일 수 있다. 일부 실시예들에 따르면, 제2 시뮬레이션은 제1 시뮬레이션과 다를 수 있다. 일부 실시예들에 따르면, 제2 시뮬레이션은 수차에 의한 효과를 반영하지 않은 시뮬레이션일 수 있다. 제2 시뮬레이션은 제1 시뮬레이션과 실질적으로 동일한 툴에 의해서 수행될 수 있으나, 이에 제한되지 않는다.

이어서 도 1 및 도 2를 참조하면 P3에서 제1 시뮬레이션 모델과 제2 시뮬레이션 모델을 비교할 수 있다. 제1 시뮬레이션 모델과 제2 시뮬레이션 모델을 비교하는 것은, 제1 시뮬레이션 모델의 어느 패턴과 그에 대응하는 제2 시뮬레이션의 패턴의 임계 치수를 비교하는 것을 포함할 수 있다.

일부 실시예들에 따르면, 제1 시뮬레이션 모델과 제2 시뮬레이션 모델을 비교하는 것은, 제1 시뮬레이션 모델의 패턴의 일부와 그에 대응하는 제2 시뮬레이션 모델의 패턴의 임계 치수의 차이를 구하는 것을 포함할 수 있다. 일부 실시예들에 따르면, 제1 시뮬레이션 모델의 패턴의 일부와 그에 대응하는 제2 시뮬레이션 모델의 패턴의 임계 치수의 차이의 비교는, 평균값, 중간값, 제곱근 평균값, 최소값, 최대값 등의 비교에 의해 수행될 수 있다. 일부 실시예들에 따르면, 제1 방향(X)에 따른 양단에 배치된 1개 또는 그 이상의 개수의 제1 및 제2 시뮬레이션 모델들의 패턴 어레이들(10) 사이의 임계 치수의 차이를 주로 비교할 수 있다.

하지만 이에 제한되는 것은 아니고, 제1 시뮬레이션 모델과 제2 시뮬레이션 모델을 비교하는 것은, 제1 시뮬레이션 모델의 패턴 전체와 그에 대응하는 제2 시뮬레이션 모델의 각 패턴 사이의 임계 치수의 차이를 구하는 것을 포함할 수 있다.

도 3a 및 3b는 일부 실시예들에 따른 모니터링 매크로 제공 방법을 설명하기 위한 레이아웃도들이다.

우선, 도 1 및 도 3a를 참조하면, P4에서 모니터링 매크로(100)를 구성할 수 있다. 모니터링 매크로(100)를 구성하는 것은 제1 시뮬레이션 모델과 제2 시뮬레이션 모델간의 임계 치수 차이가 가장 큰 적어도 하나 이상의 모니터링 패턴(MP)을 선택하여 모니터링 매크로(100)를 구성하는 것을 포함할 수 있다.

예컨대, 약 25개의 모니터링 패턴들(MP) 포함하는 모니터링 매크로(100)를 구성하는 경우, 제1 시뮬레이션 모델과 제2 시뮬레이션 모델간의 임계 치수 차이가 가장 큰 패턴으로부터 25번째로 큰 패턴을 선택하는 것을 포함할 수 있다. 하지만 이러한 25개의 패턴은 설명을 위한 예시적인 수치로서 어떠한 의미에서도 본 발명의 기술적 사상을 제한하지 않는다.

일부 실시예들에 따르면, 추가적으로 광 근접 효과(Optical proximity effect, 이하 OPE)에 의한 공정 오차로 인해서 발생하는 층간 개방, 단락에 대한 마진을 모니터링할 수 있도록 층간 마진을 고려하여 모니터링 매크로(100)를 제작할 수 있다.

여기서, 모니터링 매크로(100)의 레이아웃의 평면과 평행하면서 서로 교차하는 방향을 제1 방향(X) 및 제2 방향(Y)으로 지칭한다. 제1 방향(X) 및 제2 방향(Y)은 서로 수직할 수 있다.

일부 실시예들에 따르면, 모니터링 매크로(100)의 제1 및 제2 방향에 따른 길이는 서로 같을 수 있다. 일부 실시예들에 따르면, 모니터링 매크로(100)는 정방형일 수 있다. 일부 실시예들에 따르면, 모니터링 매크로(100)는 제1 및 제2 방향(X, Y)을 따라 각각 정렬되어 배치된 복수개의 모니터링 패턴들(MP)을 포함할 수 있다. 일부 실시예들에 따르면, 모니터링 매크로(100)는 매트릭스 형태로 배치된 복수개의 모니터링 패턴들(MP)을 포함할 수 있다. 일부 실시예들에 따르면, 모니터링 매크로(100)는 제1 및 제2 방향(X, Y)을 따라 각각 5개씩 정렬되고 이격되어 배치된 모니터링 패턴들(MP)을 포함할 수 있다. 일부 실시예들에 따르면, 모니터링 매크로(100)는 매트릭스 형태로 배치된 25개의 모니터링 패턴들(MP)을 포함할 수 있다.

다른 일부 실시예들에 따르면, 도 3b에 도시되었듯, 모니터링 매크로(100')는 장방형일 수 있다. 일부 실시예들에 따르면, 제1 방향(X)을 따라 배치된 모니터링 패턴들(MP)의 개수는 제2 방향(Y)을 따라 배치된 모니터링 패턴들(MP)의 개수보다 더 클 수 있다. 다른 일부 실시예들에 따르면, 제2 방향(Y)을 따라 배치된 모니터링 패턴들(MP)의 개수는 제1 방향(X)을 따라 배치된 모니터링 패턴들(MP)의 개수보다 더 클 수 있다.

일부 실시예들에 따르면, 모니터링 패턴들(MP)은 단일 막대형, 복수의 평행 막대형, 십자형, T형, X형, U형 굽은 타입, C형 타입 등을 포함할 수 있으나 이에 제한되지 않는다.

일부 실시예들에 따르면, 모니터링 매크로(100)는 제1 방향(X)에 평행한 방향으로 연장되는 모니터링 패턴들(MP)을 포함할 수 있다. 일부 실시예들에 따르면, 모니터링 매크로(100)는 제2 방향(Y)에 평행한 방향으로 연장되는 모니터링 패턴들(MP)을 포함할 수 있다. 일부 실시예들에 따르면, 모니터링 매크로(100)는 제1 및 제2 방향(X, Y)에 교차하는 방향으로 연장되는 모니터링 패턴들(MP)을 포함할 수 있다. 일부 실시예들에 따르면, 모니터링 매크로(100)는 제1 및 제2 방향(X, Y)에 평행하지 않은 모니터링 패턴들(MP)을 포함할 수 있다.

일부 실시예들에 따르면, 모니터링 패턴들(MP)은 서로 평행하게 연장되는 복수개의 패턴을 포함할 수 있다. 일부 실시예들에 따르면, 어느 하나의 모니터링 패턴들(MP)은 2개 또는 그 이상의 서로 평행한 라인 패턴을 포함할 수 있고, 임계 치수 또한 다양한 값을 가질 수 있다.

일부 실시예들에 따르면, 모니터링 매크로(100)는 라인 앤드 스페이스 타입의 모니터링 패턴들(MP)을 포함할 수 있다. 일부 실시예들에 따르면, 모니터링 매크로(100)는 콘택트 타입의 모니터링 패턴들(MP)을 포함할 수 있다. 일부 실시예들에 따르면, EUV 노광을 이용하여 형성하려는 층의 특성에 맞도록 모니터링 매크로(100)를 라인 앤드 스페이스 타입의 패턴들만으로 구성하거나, 콘택트 타입의 패턴들만으로 구성할 수 있다. 일부 실시예들에 따르면, 모니터링 매크로(100)를 소정의 영역들로 분할한 후, 일부 영역들에는 라인 앤드 스페이스 타입을 배치하고, 다른 영역들에는 콘택트 타입의 모니터링 패턴들(MP)을 배치시킬 수 있다. 일부 실시예들에 따르면, 하나의 모니터링 매크로(100)가 라인 앤드 스페이스 타입 및 콘택트 타입의 모니터링 패턴들(MP)을 모두 포함할 수 있다.

도 4a 및 4b는 일부 실시예들에 따른 모니터링 매크로 제공 방법의 효과를 설명하기 위한 그래프이다.

구체적으로, 도 4a는 패턴 어레이들(10, 도 2 참조)에 포함된 패턴들 중 제1 시뮬레이션 모델과 제2 시뮬레이션 모델 사이의 임계 치수의 차이가 가장 큰 패턴에 대하여, 각각의 임계 치수를 각각의 패턴 어레이(10, 도 2 참조)마다 도시한 것이다. 도 4a에서 세로 축은 선폭을 나타내고, 가로축은 패턴 어레이(10, 도 2 참조)의 좌측으로부터의 순번을 나타낸다. Sim1은 제1 시뮬레이션 모델의 임계 치수를 도시한 것이고, Sim2는 제2 시뮬레이션 모델의 임계 치수를 도시한 것이다. Diff는 각 패턴 어레이(10)에 대해서 Sim1과 Sim2의 차이를 나타낸 것이다.

또한, 도 4b는 4a에서 다루는 것과 동일한 패턴에 대해, MCD는 마스크 제조 후, 이를 이용하여 웨이퍼에 전사된 실제 패턴들의 임계 치수의 측정 값을 도시한 것이고, Sim1은 앞서 4a에서 설명한 상기 Sim1과 동일하다. 또한, PE1 및 PE2는 각각 Sim1과 MCD에 대한 다항 근사 그래프들이다.

도 4a 및 4b를 참조하면, Sim1은 MCD의 값을 비교적 정확하게 근사할 수 있음을 알 수 있다. 반면, Sim2는 Sim1와 달리 전영역에 걸쳐 일정한 임계 치수를 갖는 바, MCD의 근사하지 못함을 알 수 있다. 또한, Sim1에서 양 가장자리에 부분에 배치된 패턴 어레이들(10, 도2 참조)에 대한 임계 치수가 서로 다른 값을 갖는 바 슬릿에 의한 효과가 중심을 기준으로 서로 다르게 발생함은 확인할 수 있다. 여기서 중심이란, 슬릿의 중심에 대응되는 부분의 패턴 어레이를 의미하며, 예컨대 50개의 패턴 어레이가 주어진 경우, 25번째 내지 26번째 패턴 어레이가 슬릿의 중심에 대응될 수 있다.

일부 실시예들에 따르면, 슬릿에 의한 임계 치수 변화가 가장 큰 패턴들을 선택하여 모니터링 매크로를 구성함으로써, 노광 공정 중에 발생하는 수차에 의한 효과를 빠른 속도로 모니터링할 수 있는바, 패턴에 대한 모니터링의 용이성 및 신뢰성을 제고시킬 수 있다.

이하에서는 도 5a와 도 5b를 참조하여 상기 제1 및 제2 시뮬레이션 모델의 임계 치수 사이에 차이가 발생하는 이유에 대하여 설명하도록 한다.

도 5a는 EUV 노광 공정에서, 슬릿에 의한 효과를 설명하기 위한 EUV 마스크의 단면도이다.

도 5a를 참조하면, EUV 마스크(200)는 EUV 마스크는 순차적으로 적층된 반사층(210), 캡핑층(220), 흡수층(230) 및 반사방지코팅(Anti-Reflective Coating: ARC)층(240)을 포함할 수 있다.

일부 실시예들에 따르면, 반사층(210)은 입사된 빛을 반사할 수 있다. 일부 실시예들에 따르면, 반사층(210)은 Mo/Si층이 수십 층으로 교대로, 반복적으로 적층된 다중층 구조를 포함할 수 있다. 도시되지 않았으나, 반사층(210) 하부에는 유리 또는 쿼츠를 포함하는 기판이 배치될 수 있다.

캡핑층(220)은 반사층(210)을 보호할 수 있다. 일부 실시예들에 따르면, 캡핑층(220)은 루테늄옥사이드(RuO)로 형성될 수 있다. 하지만, 캡핑층(220)의 재질이 RuO에 한정되는 것은 아니고 경우에 따라, 캡핑층(220)은 생략될 수도 있다.

흡수층(230)은 광을 흡수하는 층일 수 있다. 일부 실시예들에 따르면, 흡수층(230)은 빛에 불투명한 무기물이나 금속을 포함할 수 있다. 일부 실시예들에 따르면, 흡수층(230)은 TaN, TaBN, TaBON 등의 탄탈륨(Ta)계 화합물을 포함할 수 있다. 다른 일부 실시예들에 따르면, 흡수층(230)은 Al, Cr, W 등과 같은 다른 금속물질을 포함할 수 있다. 반사층(210) 중 흡수층(230)에 의해 노출된 부분은 입사된 광을 반사할 수 있다.

ARC층(240)은 입사된 광의 반사를 방지하는 기능을 할 수 있다. 일부 실시예들에 따르면, ARC층(240)은 예컨대, 실리콘나이트라이드(SiN), 실리콘옥사이드(SiO), 실리콘옥시나이트라이드(SiON), 몰리브덴실리콘나이트라이드(MoSiN), 몰리브덴실리콘옥사이드(MoSiO), 몰리브덴실리콘옥시나이트라이드(MoSiON), 티타늄나이트라이드(TiN) 등을 포함할 수 있다. 일부 실시예들에 따르면, ARC층(240)은 비정질 카본(amorphous carbon)막, 유기 반사방지코팅(organic ARC), 무기 반사방지코팅(inorganic ARC) 등으로 형성될 수 있다.

EUV 노광 공정에서 광은, 화살표로 표시된 것과 같이 법선(Ln)에 대하여 소정의 입사각(θ)을 가지고 입사될 수 있다. 일부 실시예들에 따르면 입사각(θ)은 약 6°일 수 있으나 이에 제한되지 않는다. 광이 법선(Ln)에 대해 입사각(θ)만큼 기울어져 입사하므로, 패턴의 두께, 즉, 반사층(230)과 ARC층(240)의 두께에 의해 이미지의 이동 또는 변위(S)가 생겨 섀도우잉 현상이 발생할 수 있다.

도 5b는 슬릿에 의한 수차를 설명하기 위해 슬릿 및 EUV 마스크를 나타낸 개념도이다. 도 5b에서 상부 부분은 마스크에 대한 사시도를 도시하고 있고, 하부 부분은 마스크와 슬릿에 대한 평면도를 도시하고 있다.

도 5b를 참조하면, EUV 노광 공정에서는 슬릿(S)이 직사각형이 아니라 원호 형태의 곡선형 구조를 가질 수 있다. 슬릿(S)이 곡선형 구조를 갖는 이유는, 반사형 광학계에서 곡선형의 슬릿(S) 구조가 마스크 면 상에 균일한 조도 분포를 구현하기 위한 최적의 구조이기 때문이다. 한편, 설명의 편의를 위해 마스크(200)는 반사층(210)과 흡수층(230)으로 단순화하여 도시되어 있다.

슬릿(S)이 곡선형 구조를 가짐에 따라, 슬릿(S)을 통과한 광의 방위각(Φ)은 광이 통과하는 슬릿(S)의 부분에 따라 달라지게 된다. 예컨대, 슬릿(S)의 중심에서 방위각인 제1 방위각(Φ1)이 90°이고, 도면상 좌측 끝 부분의 방위각은 90°보다 작은 제2 방위각(Φ2)일 수 있고 우측 끝 부분의 방위각은 90°보다 더 큰 제3 방위각(Φ3) 일 수 있다. 예컨대, 제2 방위각(Φ2)은 약 67°도 일 수 있고, 제3 방위각은 약 113°일 수 있다. 슬릿(S)을 통과하는 광은 통과하는 슬릿(S)의 부분에 따라 약 67°내지 약 113° 범위의 값을 가질 수 있다. 이러한, 슬릿(S)의 위치에 따른 방위각의 차이는 슬릿(S)을 통과하는 광에 수차를 유발할 수 있다. 여기서 수차는 광의 세기와 위상을 포괄하는 개념으로서, 상점을 중심으로 하는 기준 구면과 광학계를 통과한 후의 파면의 차이일 수 있다. 수차는 이상적인 파면과 광학계를 통과한 파면 사이의 광경로 차에 의해 발생할 수 있다. 수차량은 파장을 단위로 하여 평가할 수 있고, 수차량의 최대치가 1/4파장 이상이 아니면 상(phase)은 수차가 발생하지 않은 경우와 큰 차이가 없는 것으로 간주될 수 있는데, 이를 레일리의 허용 한계라 한다. 레일리 허용 한계를 넘어서는 수차는 노광에 의해 구현되는 패턴에 왜곡을 일으킬 수 있다.

예컨대, 슬릿(S)의 에지 부분은 방위각이 커지므로 반사층(210, 도 5a 참조)으로 입사되는 광이 세기가 작아질 것으로 예상될 수 있다. 따라서, 광이 슬릿(S)을 통해 EUV 마스크로 조사되고 반사될 때, 슬릿(S)의 가장자리에 대응하는 부분에서 원래의 디자인된 패턴보다 전사된 패턴의 임계 치수가 작아질 수 있다. 반대로, 다크(dark) 부분의 패턴의 임계 치수를 측정하는 경우, 원래의 디자인된 패턴보다 전사된 패턴의 임계 치수가 더 커질 수 있다.

기존에, DUV 노광 공정에서 이용되는 슬릿은 직사각형의 직선형 구조를 가지므로, 슬릿을 통과한 광의 방위각의 변화가 없고, 슬릿의 위치에 따른 수차가 거의 발생하지 않을 수 있다. 따라서, 슬릿의 일부분, 예컨대 중심 영역에 대한 모니터링을 통해 전체 전사된 구조에 대한 모니터링이 가능하였다.

그러나, EUV 노광 공정의 경우, 원호 구조의 곡선형의 슬릿을 사용하기 때문에, 슬릿의 각 위치에 따라 EUV 노광 공정에 따른 효과가 달라질 수 있다. 따라서 슬릿을 구간별로 나누어, 각 구간에 대해 EUV의 노광 공정에 의해 전사된 패턴을 모니터링할 필요성이 있다. OPC 수행에 있어서도, 슬릿의 위치에 따른 효과를 고려하지 않은 경우 OPC 방법 및/또는 그에 따른 OPC 모델의 오류가 발생할 수 있다.

도 6은 일부 실시예들에 따른 OPC 방법을 설명하기 위한 순서도이다.

도 6을 참조하면 P10에서 모니터링 매크로를 제공할 수 있다. 모니터링 매크로를 제공하는 것은 도 1 내지 도 3b를 참조하여 이미 설명한 것과 실질적으로 동일하므로, 이에 대한 자세한 설명은 생략한다.

이어서 P20에서 모니터링 매크로를 포함하는 OPC 모델을 생성한다. 일부 실시예들에 따르면, 모니터링 매크로를 기반으로 OPC 모델들을 생성할 수 있다. 일부 실시예들에 따르면 모니터링 매크로를 기반으로 OPC 모델들을 생성함은, 모니터링 매크로의 실측된 임계 치수 또는 시뮬레이션된 임계 치수의 변화에 따라 OPC 룰을 결정하는 것을 포함할 수 있다.

일부 실시예들에 따르면, 모델 베이스 OPC를 수행하기 위하여 모니터링 매크로의 광 근접 효과를 고려한 전사의 프로세스를 표현하는 커널들을 생성할 수 있다. 일부 실시예들에 따르면, 이러한 커널들을 포함한 프로세스 모델을 통해 모니터링 매크로의 형상과 테스트 기판에 전사된 모니터링 매크로의 형상의 차이를 시뮬레이션으로 구하고, 시뮬레이션 결과에 따라 마스크 패턴을 보정할 수 있다.

여기서 도 7a 내지 도 7c를 참조하여 테스트 기판에 대해 설명하도록 한다. 도 7a 내지 7c는 테스트 기판의 구성을 설명하기 위한 개략적인 레이아웃도이다.

도 7a 내지 도 7d에는 레티클 또는 하나의 풀 샷에 해당하는 테스트 기판(W)의 일부가 도시되어있다.

도 7a를 참조하면 테스트 기판(W)은 회로 영역(CR), 스크라이브 레인(SL)을 포함할 수 있다. 회로 영역(CR)은 반도체 소자를 제조하기 위한 다양한 패턴 및 소자들이 형성되는 영역일 수 있다. 스크라이브 레인(SL)은 기판 상의 복수의 반도체 칩들을 개별 칩으로 분리하기 위하여, 반도체 기판을 절단하기 위해 필요한 공간이다.

여기서, 테스트 기판(W)의 상면과 평행하면서 서로 교차하는 방향을 제1 방향(X) 및 제2 방향(Y)으로 지칭한다. 제1 방향(X) 및 제2 방향(Y)은 서로 수직할 수 있다. 이러한 방향에 대한 정의는 도 7b 및 7d에 대해서 동일하다.

도 7a를 참조하면, 테스트 기판(W)은 복수개의 모니터링 매크로들(100)을 포함할 수 있다. 모니터링 매크로들(100)은 도 3a 내지 도 3b를 참조하여 설명한 것과 실질적으로 동일하므로, 이에 대한 자세한 설명은 생략한다. 일부 실시예들에 따르면, 모니터링 매크로들(100)은 스크라이브 레인(SL) 상에 배치될 수 있다. 일부 실시예들에 따르면, 이웃한 모니터링 매크로들(100) 간의 제1 방향(X)에 따른 거리는 제1 간격(I1)으로 서로 실질적으로 동일할 수 있다. 여기서 제1 방향(X)은 슬릿의 실질적인 연장 방향일 수 있다. 제1 방향(X)에 따라 슬릿에 의한 수차가 발생할 수 있다. 제2 방향(Y)은 EUV 광원이 테스트 기판(W)을 스캔하는 방향에 해당할 수 있다. 일부 실시예들에 따르면, 모니터링 매크로들(100)은, 테스트 기판(W)의 하나의 풀 샷에 대응하는 부분을 제1 방향(X)으로 등분 하는 위치들에 배치될 수 있다.

도 7a를 참조하면 각각의 모니터링 매크로(100)가 회로 영역(CR)들 사이에 있는 스크라이브 레인(SL) 배치된 것으로 도시되었으나, 이에 제한되는 것은 아니다. 일부 실시예들에 따르면, 도 7b에 도시되어있듯, 모니터링 매크로(100) 회로 영역 외곽의 스크레이브 레인(SL)상에 배치될 수 있다.

테스트 기판(W)의 하나의 풀 샷 또는 레티클에 대응되는 일부는, 각각 적어도 하나의 모니터링 매크로들에 대응되는 제1 내지 제13 영역(R1, R2, …,R13)에 의해 구획될 수 있다. 일부 실시예들에 따르면, 제1 영역(R1)은 도면상 좌측 첫 번째 모니터링 매크로(100)로부터 제1 방향(X) 거리가 가장 가까운 영역에 해당할 수 있다. 일부 실시예들에 따르면, 제2 영역(R2)은 도면상 좌측 두 번째 모니터링 매크로(100)로부터 제1 방향(X) 거리가 가장 가까운 영역에 해당할 수 있다. 이와 유사한 방식으로 제3 내지 제13 영역(R3, …, R13)이 구획될 수 있고, 가령 제13 영역(R13)은 도면상 최우측 모니터링 매크로로부터 제1 방향(X) 거리가 가장 가까운 영역들에 해당할 수 있다. 일부 실시예들에 따르면, 제1 내지 제13 영역(R1, R2, …, R13)의 제1 방향(X)에 따른 실질적인 중심에 모니터링 매크로(100)가 배치될 수 있다.

일부 실시예들에 따르면 제1 내지 제 13 영역(R1, R2, …, R13)은 하나의 풀샷 내지 레티클에 대응되는 테스트 기판(W)을 실질적으로 균등하게 분할할 수 있다. 일부 실시예들에 따르면 제1 내지 제 13 영역(R1, R2, …, R13)의 면적은 실질적으로 동일할 수 있다. 제1 방향(X)은 슬릿이 실질적으로 연장되는 방향일 수 있고, 제1 방향(X)을 따라 수차에 의한 효과가 달라질 수 있다. 여기서 슬릿은 전술했듯 원호 형태의 곡선형 구조를 가질 수 있고, 슬릿의 연장 방향은 슬릿이 이루는 원호의 양 단부를 이은 선분의 방향과 실질적으로 평행할 수 있다.

일부 실시예들에 따르면, 제1 영역(R1)에 대해서 OPC 룰을 결정하기 위해서 제1 영역(R1)에 포함된 모니터링 매크로(100)를 기반으로 제1 영역(R1)에 대한 OPC 룰을 결정할 수 있다. 일부 실시예들에 따르면, 제2 내지 제13 영역들(R2, …, R13)에 포함된 모니터링 매크로들(100)을 기반으로 각각 제2 내지 제 13 영역들(R2, …, R13)에 대한 OPC 룰을 결정할 수 있다.

일부 실시예들에 따르면, 제1 내지 제 13 영역(R1, R2, …,R13) 중 적어도 일부의 OPC 룰이 서로 실질적으로 동일할 수 있다. 일부 실시예들에 따르면 제1 내지 제13 영역(R1, …, R13) 중 인접한 일부 영역들 사이의 OPC 룰이 서로 실질적으로 동일할 수 있다. 일부 실시예들에 따르면 영역의 수가 서로 구분되는 OPC 룰의 수 이상일 수 있다. 인접한 일부 영역들 사이의 OPC 룰이 서로 실질적으로 동일할 수 있다. 따라서, 모니터링 매크로(100)의 배치에 따른 영역의 구분에 따라 OPC 룰이 달라지지 않을 수 있다. 구체적으로 도 7a에서 테스트 기판(W)의 하나의 풀 샷 내지 레티클에 대응하는 부분이 13개의 영역으로 구획되었으나, 12개 또는 그 이하의 OPC 룰이 제공될 수 있다. 하지만 이에 제한되는 것은 아니고, 다른 일부 실시예들에 따르면, 각각의 모니터링 매크로(100) 마다 서로 다른 OPC 룰이 제공될 수 있다.

또한 도 7a를 참조하면 13개 모니터링 매크로가 주어지고 하나의 풀샷 내지 레티클이 13개 영역으로 구획되었으나 이에 제한되는 것은 아니다. 즉 13개 보다 더 많거나, 또는 적은 개수의 모니터링 매크로가 주어지고, 테스트 기판(W)의 레티클 또는 풀 샷에 대응되는 부분이 모니터링 매크로의 수에 따라 구획될 수 있다. 또한 짝수 개의 모니터링 매크로가 주어져서 레티클 내지 풀 샷에 대응되는 테스트 기판(W)이 짝수개의 영역들로 구획되는 것도 가능하다. 구체적으로 도 7c처럼 8개의 모니터링 매크로가 주어져 8개의 제1 내지 제8 영역(R1’, …, R8’)으로 구획되는 것도 가능하다.

도 7d를 참조하면, 일부 실시예들에 따른 모니터링 매크로들(100) 사이의 간격은 일정하지 않을 수 있다. 일부 실시예들에 따르면, 가장자리에 인접하게 배치된 모니터링 매크로(100) 사이의 간격은 도 7a의 제1 간격(I1) 보다 더 작은 제2 간격(I2)일 수 있다. 모니터링 매크로들(100) 사이의 간격은 도 7a의 제1 간격(I1) 보다 더 작은 제2 간격(I2)일 수 있다. 일부 실시예들에 따르면, 중앙부에 인접하게 배치된 모니터링 매크로들(100) 사이의 간격은 도 7a의 제1 간격(I1) 보다 더 큰 제3 간격(I3)일 수 있다. 하지만 이에 제한되는 것은 아니고, 중앙 부분의 모니터링 매크로들(100) 사이의 간격이 가장 자리의 모니터링 매크로들(100) 사이의 간격 보다 더 작을 수 있다. 도 7d의 제1 내지 제13 영역(R1", …, R13")은 도 7a와 실질적으로 동일한 방식으로 구획될 수 있다.

일부 실시예들에 따르면 구획된 영역들의 면적은 다를 수 있다. 일부 실시예들에 따르면, 구획된 영역들의 중 일부는 나머지 일부보다 더 작은 면적을 가질 수 있다. 일부 실시예들에 따르면, 제1 내지 제3 영역(R1", R2", R3") 및 제11 내지 제13 영역(R11", R12", R13")의 면적은 제4 내지 제10 영역(R4", …, R10")의 면적보다 더 작을 수 있다. 제4 및 제10 영역(R4", R10")의 면적은 제5 내지 제9 영역(R5", …, R9")의 면적보다 더 작을 수 있다. 일부 실시예들에 따르면, 제1 내지 제3 영역(R1", R2", R3") 및 제11 내지 제13 영역(R11", R12", R13")의 면적은 서로 실질적으로 동일할 수 있다. 제4 및 제10 영역(R4", R10")의 면적은 실질적으로 동일할 수 있다. 제5 내지 제9 영역(R5", …, R9")의 면적은 실질적으로 동일할 수 있다. 일부 실시예들에 따르면, 각 영역 사이의 경계선은 인접한 두 모니터링 매크로(100)의 제1 방향(X)에 따른 실질적인 중심을 지날 수 있다. 예컨대, 도면상 왼쪽에서 제1 및 제2 영역(R1", R2") 사이의 경계선이 첫 번째와 두 번째 모니터링 매크로들(100)의 제1 방향(X)에 따른 중심을 지날 수 있다.

도 7a 내지 도 7d를 참조하면, 모니터링 매크로(100)가 전사된 테스트 기판(W)을 도시한 것이나, 이러한 모니터링 매크로의 배치는 테스트 기판(W)에 제한되지 않고, 테스트 기판의 디자인, 반도체 소자를 형성하고자 하는 반도체 기판 및 그 디자인에 실질적으로 동일한 방식으로 적용될 수 있다. 일부 실시예들에 따르면, 모니터링 매크로(100)는 도 7a 내지 도 7d에서 설명한 방식, 또는 그 외의 방식으로 실제 노광 공정이 수행되는 반도체 기판 상에 전사될 수 있다. 따라서 개별화전, 반도체 기판을 검사할 때, 모니터링 매크로의 임계 치수의 변화 등을 검사함으로써, 수차에 의한 패턴의 변화 등을 용이하고 신속하게 모니터링 할 수 있다.

이어서 P30에서 OPC를 수정할 수 있다. 모니터링 매크로를 기반으로 OPC 모델을 생성한 후, 그러한 OPC 모델을 기반으로 시뮬레이션을 통해 마스크의 패턴을 획득하고, 획득한 마스크 패턴이 타겟 마스크 패턴과 일치하는지 비교하여 차이가 있는 경우에 타겟 마스크 패턴에 맞도록 OPC를 수정할 수 있다. OPC 수정은 요구되는 패턴이 전사되도록 OPC 레시피 조정, 모델 조정(calibration), 수평 및 수직 바이어스 조정 등 OPC 파라메터들을 조정하는 것을 포함할 수 있다.

이어서 P40에서 OPC 검증 모델을 생성하여 OPC 검증을 수행할 수 있다. 일부 실시예들에 따르면, OPC 검증 모델은 OPC 모델을 수정한 결과물일 수 있다. OPC 검증은 OPC 검증 모델을 기반으로 시뮬레이션을 수행하고, 시뮬레이션을 통해 얻은 마스크 패턴이 타겟 마스크 패턴과 일치하는지 검사하는 과정을 의미할 수 있다. 일부 실시예들에 따르면, OPC 검증은 앞서 OPC 수정이 적절히 수행되었는지 여부를 패턴의 시뮬레이션 등고선(simulation contour)을 통해 검사하는 것을 포함할 수 있다. 일부 실시예들에 따르면, OPC 검증은 모니터링 매크로(100, 도 3a, 참조)에 대한 검사에 의해 수행될 수 있다.

일부 실시예들에 따르면, OPC 검증 모델을 통한 시뮬레이션 등고선이 에러 수용 범위(error tolerance) 내인 경우(G)에 OPC 방법을 종료하고, 후속하는 공정을 수행할 수 있다. 일부 실시예들에 따르면, OPC 검증을 통한 시뮬레이션 등고선이 에러 수용 범위를 벗어난 경우(NG), P20에서 모델 조정, OPC 레시피, 바이어스 등의 파라메터 수정을 통해 OPC 모델을 수정하고 P30에서 OPC를 수정하고, 이어서 P40에서 OPC 검증 모델을 생성하여 다시 OPC 검증을 수행할 수 있다.

일부 실시예들에 따른 OPC 방법은 모니터링 매크로를 이용하여 OPC를 수행함으로써 빠른 속도로 용이하게 OPC를 수행할 수 있다. 나아가 슬릿에 의한 수차를 고려하므로 신뢰성과 정확성이 제고된 OPC를 수행할 수 있다. 또한 일부 실시예들에 따른 OPC 방법은 모니터링 매크로를 이용하여 OPC 검증을 수행함으로써 빠른 속도로 용이하게 OPC검증을 수행할 수 있고, 마찬가지로 신뢰성과 정확성이 제고된 OPC 검증을 수행할 수 있다.

도 8a 및 도 8b는 본 발명의 일부 실시예들에 따른 EUV 마스크 제조 방법의 과정을 설명하기 위한 순서도들이다. 설명의 편의를 위해 도 1 및 도 6에서 설명한 내용과 중복되는 것을 생략하고 차이를 위주로 설명한다.

도 8a를 참조하면, P100에서 OPC를 수행한다. OPC를 수행하는 것은 도 1 및 도 6을 참조하여 설명한 것과 마찬가지로, 모니터링 매크로를 제공하고, 모니터링 매크로를 기반으로 OPC 모델 생성하며, OPC 모델을 기반으로 OPC를 수정하며, 모니터링 매크로를 기반으로 OPC 검증 모델 생성하여 OPC를 검증하는 등의 일련의 과정들을 포함할 수 있다.

이후, P200에서 MTO(Mask tape out) 디자인 데이터를 입력할 수 있다. 여기서, MTO는 OPC가 완료된 마스크 디자인 데이터를 넘겨 마스크 제작을 의뢰하는 것을 의미할 수 있다. 일부 실시예들에 따르면 MTO 디자인 데이터는 전자 설계 자동화(Electronic Design Automation: EDA) 소프트웨어 등에서 사용되는 그래픽 데이터 포맷을 가질 수 있다. 일부 실시예들에 따르면 MTO 디자인 데이터는 GDS2(Graphic Data System Ⅱ), OASIS(Open Artwork System Interchange Standard) 등의 데이터 포맷을 가질 수 있다.

이후, P300에서 마스크 데이터 준비(Mask Data Preparation: MDP)를 수행할 수 있다. 일부 실시예들에 따르면, 마스크 데이터 준비는 예컨대, 분할(fracturing)로 불리는 포맷 변환, 기계식 판독을 위한 바코드, 검사용 표준 마스크 패턴, 잡-덱(job deck) 등의 추가(augmentation), 그리고 자동 및 수동 방식의 검증을 포함할 수 있다. 일부 실시예들에 따르면, 잡-덱은 다중 마스크 파일들의 배치정보, 기준 도우즈(dose), 노광 속도나 방식 등의 일련의 명령에 관한 텍스트 파일을 만드는 것을 의미할 수 있다. 여기서, 도우즈는 전자 빔의 조사량을 의미할 수 있다.

일부 실시예들에 따르면, 포맷 변환, 즉 분할(fracturing)은 MTO 디자인 데이터를 각 영역별로 분할하여 전자빔 노광기용 포맷으로 변경하는 공정을 의미할 수 있다. 일부 실시예들에 따르면, 분할은 최종 마스크의 품질 향상시킬 수 있고 마스크 프로세스 보정을 위해 선행적으로 수행되는 공정일 수 있다. 분할은 예컨대, 크기 조절(Scaling), 데이터의 정립(sizing), 데이터의 회전, 패턴 반사, 색상 반전 등의 데이터 조작을 포함할 수 있다.

일부 실시예들에 따르면, 분할을 통한 변환 과정에서, 설계 데이터로부터 반도체 기판 상의 이미지로의 전달과정에서 발생할 수 있는 계통 오차들(systematic errors)에 대한 데이터가 보정될 수 있다. 계통 오차들은 예컨대, 노광 공정, 마스크 현상(development) 및 에칭(etching) 공정, 그리고 반도체 기판 이미징 공정 등에서 발생하는 왜곡에 의해서 발생할 수 있다.

일부 실시예들에 따르면, 한편, 마스크 데이터 준비는 상기 계통 오차들에 대한 데이터 보정 공정인 마스크 프로세스 보정(Mask Process Correction: MPC)을 포함할 수 있다. 일부 실시예들에 따르면, MPC는 임계 치수 조절 및/또는 패턴 배치 정밀도를 높이는 작업 등을 포함할 수 있다.

이어서, P400에서 마스크 데이터를 기반으로 하여 마스크용 기판을 노광할 수 있다. 일부 실시예들에 따르면, 노광은 예컨대, 전자빔 쓰기에 의해 수행될 수 있다. 일부 실시예들에 따르면, 전자빔 쓰기는 예컨대, 멀티-빔 마스크 노광기(Multi-Beam Mask Writer: MBMW)를 이용한 그레이 노광(Gray Writing) 방식으로 진행할 수 있다. 일부 실시예들에 따르면, 전자빔 쓰기는 가변 형상 빔(Variable Shape Beam: VSB) 노광기를 이용하여 수행할 수 있다.

일부 실시예들에 따르면, 노광 공정 전에 데이터 프로세싱이 수행될 수 있다. 일부 실시예들에 따르면, 데이터 프로세싱은 일종의 마스크 데이터에 대한 전처리 과정으로서, 마스크 데이터에 대한 문법 체크, 노광 시간 예측 등을 포함할 수 있다. 일부 실시예들에 따르면, 마스크 데이터 준비 단계 이후, 노광 공정 전에 마스크 데이터를 픽셀 데이터로 변환하는 과정이 수행될 수 있다. 픽셀 데이터는 실제의 노광에 직접 이용되는 데이터일수 있고, 노광 대상이 되는 형상에 대한 데이터와 각 형상에 할당된 도우즈에 대한 데이터를 포함할 수 있다. 일부 실시예들에 따르면, 노광 대상이 되는 형상에 대한 데이터는 벡터 데이터인 형상 데이터가 래스터라이제이션(rasterization) 등을 통해 변환된 비트-맵(bit-map) 데이터일 수 있다.

이 후, P500에서 후속 공정들을 진행하여 EUV 마스크를 형성할 수 있다. 일부 실시예들에 따르면 후속 공정들은 예컨대, 현상, 식각, 및 세정 등의 공정을 포함할 수 있다. 일부 실시예들에 따르면, EUV 마스크 형성을 위한 후속 공정은 계측 공정, 결함 검사나 결함 수리 공정을 포함할 수 있다. 일부 실시예들에 따르면, 마스크 형성을 위한 후속 공정은 펠리클(pellicle) 도포 공정을 포함할 수 있다. 펠리클 도포 공정은 최종 세척과 검사를 통해서 EUV 마스크의 표면에 오염입자나 화학적 얼룩이 없는 것을 확인한 후, 마스크 표면을 마스크의 배송 및 마스크의 가용수명 기간 동안 오염이나 충격 등으로부터 마스크를 보호하기 위해서 펠리클을 부착하는 공정을 의미할 수 있다.

도 8b를 참조하면, 일부 실시예들에 따른 EUV 마스크 제조 방법은 도 8a와 유사하되, P300 이후 P400 이전에, 마스크 데이터에 대한 근접 효과 보정(Proximity Effect Correction: PEC)을 수행하는 단계(S350)를 더 포함할 수 있다. 이러한 PEC는즉 전자빔의 산란에 의한 에러인 전자빔 근접효과를 보정하는 공정일 수 있다.

여기서 전자빔 근접효과는, 전자빔을 생성하기 위해 사용되는 높은 가속전압이 전자들에 높은 운동에너지를 공급함에 따라, 레지스트와 그 아래에 위치한 소재의 원자들과 함께 산란되는 현상을 말한다. 전자빔 근접효과는 두 개의 가우시안 함수의 중첩 또는 경험적으로 결정된 근접 함수 등에 의해 모델링될 수 있다. 상기의 모델링 함수들을 기반으로 하여 전자빔 근접 효과를 보정할 수 있다.

일부 실시예들에 따르면, 전자빔 근접 효과의 보상은 실제 노광시의 도우즈를 변화시키는 것을 포함할 수 있다. 일부 실시예들에 따르면, 높은 패턴밀도를 갖는 영역에 상대적으로 낮은 도우즈를 할당하여 전자빔 근접 효과를 보상할 수 있다. 일부 실시예들에 따르면, 상대적으로 고립되거나 작은 형상들에 상대적으로 높은 도우즈를 할당하여 전자빔 근접 효과를 보상할 수 있다. 일부 실시예들에 따르면, 근접 효과 보정은 패턴 형상의 모서리를 수정하거나 패턴 형상의 사이즈를 변경하는 방법을 포함할 수 있다.

도 9는 본 발명의 일 실시예에 따른 반도체 소자 제조 방법의 과정을 설명하기 위한 순서도이다. 설명의 편의를 위해 도 8a를 참조하여 설명한 것과 중복되는 것을 생략하고 차이를 위주로 설명한다.

도 9를 참조하면, 도 8a에서 설명한 것과 유사한 일련의 단계들을 거쳐 EUV 마스크 형성 단계를 수행하여 EUV 마스크를 제조한다. 이어서 P600에서, 제조된 EUV 마스크를 이용하여 반도체 기판 상에 다양한 반도체 공정을 진행하여 반도체 소자를 형성할 수 있다. 일부 실시예들에 따르면, EUV 마스크를 이용하는 공정은 EUV 노광 공정을 통한 패터닝 공정 등을 포함할 수 있다. 일부 실시예들에 따르면, EUV 마스크를 이용한 패터닝 공정을 통해 반도체 기판이나 물질층 상에 원하는 패턴을 형성할 수 있다.

일부 실시예들에 따르면, 상기 반도체 공정은 증착 공정, 식각 공정, 이온 공정, 세정 공정 등을 포함할 수 있다. 일부 실시예들에 따르면, 상기 증착 공정은 화학적 기상 증착, 원자층 증착, 스퍼터링, 스핀 코팅 등과 같이 물질층을 형성하기 위한 공정을 포함할 수 있다. 일부 실시예들에 따르면, 이온 공정은 이온 주입, 확산, 열처리 등의 공정을 포함할 수 있다. 일부 실시예들에 따르면, 반도체 공정은 반도체 소자를 PCB 상에 실장하고 이를 밀봉재로 밀봉하는 패키징 공정을 포함할 수 있다. 일부 실시예들에 따르면, 반도체 공정은 반도체 소자나 패키지에 대해 테스트를 하는 테스트 공정이 포함할 수 있다.

한편, 본 실시예의 반도체 소자 제조 방법은 도 8a의 EUV 마스크 제조 방법과 유사하나, 도 8b의 PEC 단계를 포함하는 마스크 제조 방법을 이용할 수 있음은 물론이다.

이상, 첨부된 도면을 참조하여 본 발명의 실시 예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시 예에는 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.

1: 샘플 매크로, 10: 패턴 어레이, 11: 표준 셀, 13: 리소그라피 매크로
100: 모니터링 매크로, MP: 모니터링 패턴
200: EUV 마스크, 210: 반사층, 220: 캡핑층, 230 흡수층, 240: ARC층

Claims

서로 이격되고 정렬되어 배치되되, 각각 복수 개의 패턴들을 포함하는 복수 개의 패턴 어레이들을 포함하는 샘플 매크로에 대하여 제1 시뮬레이션을 수행하여 제1 시뮬레이션 모델 생성하는 단계;
상기 샘플 매크로에 대하여 상기 제1 시뮬레이션과 다른 제2 시뮬레이션을 수행하여 제2 시뮬레이션 모델을 생성하는 단계;
상기 제1 및 제2 시뮬레이션 모델들을 비교하는 단계; 및
상기 샘플 매크로의 상기 복수 개의 패턴들 중 적어도 일부를 선택하여 모니터링 매크로를 구성하는 단계를 포함하는 모니터링 매크로 제공 방법.
제1항에 있어서,
상기 복수 개의 패턴 어레이들은 각각 리소그라피 매크로 및 표준 셀 중 적어도 하나를 포함하는 것을 특징으로 하는 모니터링 매크로 제공 방법.
제1항에 있어서,
상기 복수 개의 패턴 어레이들은 서로 실질적으로 동일한 것을 특징으로 하는 모니터링 매크로 제공 방법.
제1항에 있어서,
상기 모니터링 매크로는 라인 앤 스페이스 패턴 및 콘택 패턴 중 적어도 어느 하나를 포함하는 것을 특징으로 하는 모니터링 매크로 제공 방법.
제1항에 있어서,
상기 복수 개의 패턴 어레이들은 일 방향을 따라 서로 등 간격으로 이격되고 정렬되어 배치된 것을 특징으로 하는 모니터링 매크로 제공 방법.
제5항에 있어서,
상기 일 방향은 EUV(Extreme Ultraviolet) 노광 공정에 이용되는 슬릿이 실질적으로 연장되는 방향인 것을 특징으로 하는 모니터링 매크로 제공 방법.
제1항에 있어서,
상기 제1 시뮬레이션은 EUV 노광 공정에 이용되는 슬릿에 의한 수차를 고려한 시뮬레이션인 것을 특징으로 하는 모니터링 매크로 제공 방법.
제7항에 있어서,
상기 제2 시뮬레이션은 상기 슬릿에 의한 수차를 고려하지 않은 시뮬레이션인 것을 특징으로 하는 모니터링 매크로 제공 방법.
EUV 노광 공정에 이용되는 슬릿에 의한 수차를 고려하여 모니터링 매크로를 구성하는 단계;
복수 개의 상기 모니터링 매크로를 포함하는 EUV 마스크 설계 레이아웃의 OPC 모델을 생성하는 단계; 및
상기 OPC를 수정하는 단계를 포함하는 OPC 방법.
제9항에 있어서,
상기 OPC를 수정하는 단계 이후에,
상기 모니터링 매크로에 기반하여 OPC 검증(verification) 모델을 생성하고 상기 OPC 검증 모델을 기반으로 OPC 검증을 수행하는 단계를 포함하고,
상기 OPC 검증을 수행하는 단계에서 이상이 없는 경우 상기 OPC 방법을 종료하는 것을 특징으로 하는 OPC 방법.