JP2006523865A - 実効的近接効果補正方法論 - Google Patents
実効的近接効果補正方法論 Download PDFInfo
- Publication number
- JP2006523865A JP2006523865A JP2006509953A JP2006509953A JP2006523865A JP 2006523865 A JP2006523865 A JP 2006523865A JP 2006509953 A JP2006509953 A JP 2006509953A JP 2006509953 A JP2006509953 A JP 2006509953A JP 2006523865 A JP2006523865 A JP 2006523865A
- Authority
- JP
- Japan
- Prior art keywords
- corrected
- segment
- layout
- point
- evaluation point
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012937 correction Methods 0.000 title claims abstract description 121
- 238000000034 method Methods 0.000 title claims abstract description 83
- 230000000694 effects Effects 0.000 title claims description 54
- 238000011156 evaluation Methods 0.000 claims abstract description 103
- 238000004519 manufacturing process Methods 0.000 claims description 12
- 238000013519 translation Methods 0.000 claims description 12
- 239000000463 material Substances 0.000 claims description 11
- 230000006870 function Effects 0.000 claims description 7
- 239000000758 substrate Substances 0.000 claims description 7
- 239000004065 semiconductor Substances 0.000 claims description 6
- 238000003860 storage Methods 0.000 claims description 4
- 238000012546 transfer Methods 0.000 claims description 4
- 238000013500 data storage Methods 0.000 claims description 3
- 238000007639 printing Methods 0.000 abstract description 5
- 238000007689 inspection Methods 0.000 abstract description 3
- 230000008439 repair process Effects 0.000 abstract description 3
- 230000008569 process Effects 0.000 description 16
- 230000005855 radiation Effects 0.000 description 8
- 230000003287 optical effect Effects 0.000 description 7
- 230000008859 change Effects 0.000 description 6
- 238000013459 approach Methods 0.000 description 4
- 238000005520 cutting process Methods 0.000 description 4
- 238000013213 extrapolation Methods 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- 230000004075 alteration Effects 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- 238000001459 lithography Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000010894 electron beam technology Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000005286 illumination Methods 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 238000012935 Averaging Methods 0.000 description 1
- 238000001015 X-ray lithography Methods 0.000 description 1
- 230000002238 attenuated effect Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000000354 decomposition reaction Methods 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000000609 electron-beam lithography Methods 0.000 description 1
- 238000001900 extreme ultraviolet lithography Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000002164 ion-beam lithography Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
- G06F2119/18—Manufacturability analysis or optimisation for manufacturability
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
- Y02P90/02—Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Evolutionary Computation (AREA)
- General Engineering & Computer Science (AREA)
- Geometry (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Image Processing (AREA)
- Image Generation (AREA)
Abstract
Description
本発明は、半導体チップを製作するプロセスに関する。より詳細には、本発明は、近接効果補正を実行する方法に関する。
集積回路技術の改善は、半導体チップのフィーチャ・サイズ(feature size)の低減により大部分駆り立てられている。回路のフィーチャ・サイズが低減するにつれ、回路設計者は、集積回路を製作するため用いられるリソグラフィ・プロセスの制限に対処しなければならない。リソグラフィ・プロセスは、最初に、半導体ウェーハの表面をレジストと呼ばれる材料で塗布することにより開始する。次いで、放射源が、透過型マスク(transparent mask)の場合レジスト層の上に配置されたマスクを通して照射される。反射型マスクに対しては、放射は、レジスト層の上に配置されたマスクにより反射される。透過型マスクは、照射に対して透過性の基板から作られ、そして照射に対して透明な領域(透過性領域)と不透明な領域(不透過性領域)とを規定するパターン化された不透明層を用いて塗布される。透過型マスクは、大部分、436nm、405nm、365nm、248nm、193nm及び157nmの典型的な波長を用いた光リソグラフィに用いられている。反射型マスクは、照射に対して反射する基板を用いて作られ、そして照射に対して反射領域と非反射領域とを規定するパターン化された非反射層を用いて塗布される。代替として、反射型マスクは、反射層を用いて塗布された非反射性基板から作ることができるであろう。反射型マスクは、大部分、通常EUV又は極紫外線と呼ばれる13nmのオーダのより短い放射波長に対して用いられる。放射源に露光されている間に、システムをレジスト層の頂部に用いて、マスクのイメージが形成される。レジスト層は、透過型マスクの場合マスクを通過する放射により露光され、又は反射型マスクの場合反射された放射により露光される。次いで、レジストは、現像液バスで現像され、そして、レジストの極性(ポジティブ又はネガティブ)に応じて、レジストの露光された領域又は露光されてない領域が除去される。最終結果物は、所望のパターンを有するレジスト層が付いた半導体ウェーハである。次いで、このレジスト・パターンは、ウェーハの下に横たわる領域の後続の処理ステップにより用いられることができる。
R=k1λ/NA
ここで、R=解像度
λ=照射源の波長
NA=露光システム開口数
集積回路のレイアウトに近接効果補正を実行する方法が、記述される。本方法は、より正確な補正を用いてレイアウトを生成し、そしてまた近接効果補正後のデータ・ボリュームの拡大を低減する単純化された補正方法論を提供する。
或る実施形態において、相互接続曲線は、直線又は多項式関数であることができ、又はそれは、制限された1組の角度に関して配置された1組の線に分解(fracture)されることができる。
所与のレイアウトを定義するセグメントは、より小さいセグメントに切断される。続いて、データ・プロセッサを用いて、補正されたセグメントが対応の入力セグメントに対して非平行であることができるセグメントの近接効果補正を実行する。
図5は、セグメントの角度を変えることにより補正のより良好な外挿が達成される仕方を示す。目標レイアウト及びセグメントの元の配置が、線504により表されている。501及び502は、補正後のセグメントの位置を表す。セグメントが、それらの元の位置から線504に沿ってシフトされ並びに回転されることに注目すべきである。セグメント501及び502に対する評価点は、それぞれ505及び506である。線503は、補正されたデータを用いたときのウェーハ上のイメージの位置を示す。図3(図3と同じ目標)と比較すると、より良好な補正が、評価点505と506との間の中間の点507に対するセグメントの回転のおかげで達成される。
2つの主な書き込み方法が、今日、マスク製作のため用いられる。「ラスタ走査」と呼ばれる第1の方法に関しては、電子又は光ビームが、マスク上で走査され、そしてマスクを露光すべきところでオンにされる。「ベクトル走査」と呼ばれる第2の方法に関しては、整形された電子ビーム(eビーム)(e−beam)が、マスクを露光すべき場合データを表すマスク上の或る一定の座標において暴露される。整形されたビーム露光ツールは、通常、或る一定の組の角度のみを含むため上記データを要求する。典型的には、これらの角度は、露光ツールにより生成されることができる形状に制限があるので、45度、90度及び135度である。データが他の角度を含む場合、データは、45度、90度及び135度の角度のみを含むよう変更されるであろう。図13は、そのようなケースを示す。多角形1301は、45度、90度、又は135度から異なる角度αを含む。多角形1302は、変更後のデータを表す。角度αでのセグメントは、より小さいセグメントに切断された。元のセグメント1303が、点線で示されている。図13が或る一定の組の角度、即ち、45度、90度及び135度の角度に対するエッジのフラクチャリングを記載するにも拘わらず、別のベクトル走査書き込みツールに対応する別の組の角度を選定することができるであろう。このデータ操作は、マスクが作られる直前で、そのデータ操作の最後の段階でのみデータ・ボリュームを増大し、従って、データ処理フロー全体に対するデータ・ボリュームの影響を最小にする。
この明細書に記載されたデータ構造及びコードは、コンピュータ可読の記憶媒体に格納されることができ、そのコンピュータ可読の記憶媒体は、コンピュータ・システムによる使用のためのコード及び/又はデータを格納することができるいずれのデバイス又は媒体であり得る。これは、ディスク・ドライブ、磁気テープ、CD(コンパクト・ディスク)及びDVD(ディジタル・ビデオ・ディスク)のような磁気及び光学的記憶デバイス、及び伝送媒体に具現化されるコンピュータ命令信号を含むが、それらに限定されるものではない。例えば、伝送媒体は、インターネットのような通信ネットワークを含み得る。
Claims (28)
- 集積回路のレイアウトに近接効果補正を実行して、補正されたレイアウト・ファイルを生成する方法であって、
前記集積回路の一部分のコンピュータ可読レイアウトを受け取るステップと、
データ・プロセッサを用いて、前記レイアウトの第1の評価点及び第2の評価点を識別するステップと、
データ・プロセッサを用いて、第1の評価点の近接効果補正を実行して補正された第1の点を形成し、且つ第2の評価点の近接効果補正を実行して補正された第2の点を形成するステップと、
前記補正された第1の点を前記補正された第2の点と接続する相互接続曲線を計算するステップと
を備える方法。 - データ・プロセッサを用いて、第1の評価点の近接効果補正を実行して補正された第1の点を形成し、且つ第2の評価点の近接効果補正を実行して補正された第2の点を形成する前記ステップが、第1の評価点を平行移動させて補正された第1の点を形成し、且つ第2の評価点を平行移動させて補正された第2の点を形成するステップを含む請求項1記載の方法。
- データ・プロセッサを用いて、第1の評価点の近接効果補正を実行して補正された第1の点を形成し、且つ第2の評価点の近接効果補正を実行して補正された第2の点を形成する前記ステップが、第1の評価点を前記レイアウトに垂直な線に沿って平行移動させて補正された第1の点を形成し、且つ第2の評価点を前記レイアウトに垂直な線に沿って平行移動させて補正された第2の点を形成するステップを含む請求項1記載の方法。
- 前記相互接続曲線が直線である請求項1記載の方法。
- 前記相互接続曲線が多項式関数である請求項1記載の方法。
- 前記相互接続曲線を、限定された1組の角度に関して配置された1組の線に分解するステップを含む請求項1記載の方法。
- 前記第1の評価点及び前記第2の評価点が、サブ解像度支援フィーチャ上に配置される請求項1記載の方法。
- データ・プロセッサを用いて、第1の評価点の近接効果補正を実行して補正された第1の点を形成し、且つ第2の評価点の近接効果補正を実行して補正された第2の点を形成する前記ステップが、前記第1の評価点及び前記第2の評価点を調整して、前記サブ解像度支援フィーチャにより支援されるべきパターンの空中イメージのコントラストを増強するステップを含む請求項7記載の方法。
- 集積回路のレイアウトに近接効果補正を実行して、補正されたレイアウト・ファイルを生成する方法であって、
前記集積回路の一部分のコンピュータ可読レイアウトを受け取るステップと、
データ・プロセッサを用いて、前記レイアウトの少なくとも1つの入力セグメントであって第1の端部及び第2の端部を有する前記少なくとも1つの入力セグメントを識別するステップと、
データ・プロセッサを用いて、前記入力セグメントの近接効果補正を実行して、補正された第1の端部及び補正された第2の端部を有する補正されたセグメントであって前記入力セグメントに対して平行でない前記補正されたセグメントを形成するステップと
を備える方法。 - 前記入力セグメント内の少なくとも1つの評価点を識別するステップと、
前記評価点に対する前記入力セグメントの回転及び平行移動により前記補正されたセグメントを定義するステップと
を更に備える請求項9記載の方法。 - 前記レイアウトの別の入力セグメントであって、第1の端部及び第2の端部を有する前記別の入力セグメントを識別するステップと、
前記別の入力セグメントに近接効果補正を実行して、補正された第1の端部及び補正された第2の端部を有する補正された第2のセグメントを形成するステップであって、前記補正された第2のセグメントが、前記別の入力セグメントの回転及び平行移動を備える、前記補正された第2のセグメントを形成するステップと、
前記補正された第1のセグメントの前記補正された第2の端部を前記補正された第2のセグメントの前記補正された第1の端部と接続する相互接続セグメントを計算するステップと
を更に備える請求項9記載の方法。 - 前記レイアウトの別の入力セグメントであって、第1の端部及び第2の端部を有する前記別の入力セグメントを識別するステップと、
前記別の入力セグメントに近接効果補正を実行して、補正された第1の端部及び補正された第2の端部を有する補正された第2のセグメントを形成するステップであって、前記補正された第2のセグメントが、前記別の入力セグメントの回転及び平行移動を備える、前記補正された第2のセグメントを形成するステップと、
前記補正されたセグメントを前記補正された第2のセグメントとの交点へ外挿し、1つの頂点を前記交点に確立するステップと
を更に備える請求項9記載の方法。 - 前記レイアウトの別の入力セグメントであって、第1の端部及び第2の端部を有する前記別の入力セグメントを識別するステップと、
前記別の入力セグメントに近接効果補正を実行して、補正された第1の端部及び補正された第2の端部を有する補正された第2のセグメントを形成するステップであって、前記補正された第2のセグメントが、前記別の入力セグメントの回転及び平行移動を備える、前記補正された第2のセグメントを形成するステップと、
前記補正されたセグメントを、前記補正された第2のセグメントを有する交点まで或る直線に沿って外挿し、1つの頂点を前記交点に確立するステップと
を更に備える請求項9記載の方法。 - 前記レイアウトの別の入力セグメントであって、第1の端部及び第2の端部を有する前記別の入力セグメントを識別するステップと、
前記別の入力セグメントに近接効果補正を実行して、補正された第1の端部及び補正された第2の端部を有する補正された第2のセグメントを形成するステップであって、前記補正された第2のセグメントが、前記別の入力セグメントの回転及び平行移動を備える、前記補正された第2のセグメントを形成するステップと、
前記補正されたセグメントを、前記補正された第2のセグメントを有する交点まで或る曲線に沿って外挿し、1つの頂点を前記交点に確立するステップと
を更に備える請求項9記載の方法。 - データ・プロセッサを用いて、前記入力セグメントの近接効果補正を実行して、補正された第1の端部及び補正された第2の端部を有する補正されたセグメントであって前記入力セグメントに対して平行でない前記補正されたセグメントを前記形成するステップが、
前記入力セグメント内の少なくとも1つの評価点を識別するステップと、
前記評価点に対する前記平行移動を計算するステップと、を含み、
前記方法が更に、
前記レイアウトの別の入力セグメントであって、第1の端部及び第2の端部を有する前記別の入力セグメントを識別するステップと、
前記別の入力セグメント内の少なくとも1つの評価点を識別するステップと、前記評価点に対する前記平行移動を計算して、補正された第1の端部及び補正された第2の端部を有する補正された第2のセグメントであって前記別の入力セグメントの回転及び平行移動を備える前記補正された第2のセグメントを形成するステップとを含み、前記別の入力セグメントに近接効果補正を実行するステップと、
前記補正されたセグメントの前記補正された第2の端部を前記補正された第2のセグメントの前記補正された第1の端部と接続する相互接続セグメントを計算するステップと、
前記補正されたセグメントを、限定された1組の角度に関して配置された1組の線に分解するステップと
を含む請求項9記載の方法。 - データ・プロセッサを用いて、前記入力セグメントの近接効果補正を実行して、補正された第1の端部及び補正された第2の端部を有する補正されたセグメントであって前記入力セグメントに対して平行でない前記補正されたセグメントを前記形成するステップが、
前記入力セグメント内の少なくとも1つの評価点を識別するステップと、
前記評価点に対する平行移動を計算して、前記補正されたセグメント上の平行移動された第1の点を定義するステップであって、前記評価点が、前記入力セグメントの前記第1の端部と前記第2の端部との間の前記セグメント上の1つの点を備える、前記定義するステップと
を含む請求項9記載の方法。 - 前記少なくとも1つの入力セグメントが、サブ解像度支援フィーチャ上のセグメントを備える請求項9記載の方法。
- 前記少なくとも1つの入力セグメントが、サブ解像度支援フィーチャ上のセグメントを備え、
データ・プロセッサを用いて、前記入力セグメントの近接効果補正を実行して、補正された第1の端部及び補正された第2の端部を有する補正されたセグメントであって前記入力セグメントに対して平行でない前記補正されたセグメントを前記形成するステップが、前記入力セグメントを調整して、前記サブ解像度支援フィーチャにより支援されるべきパターンの空中イメージ上のコントラストを増強するステップを含む
請求項9記載の方法。 - マスク基板と、
イメージの工作物への転写のため材料又は物理的形状を備える前記マスク基板上のレイアウト・パターンと、を備え、
前記レイアウト・パターンが、第1の評価点及び第2の評価点を有するレイアウト・ファイルの中の入力セグメントの近接効果補正を含むフィーチャを有し、
前記補正が、前記第1の評価点から平行移動された補正された第1の点と、前記第2の評価点から平行移動された補正された第2の点と、前記補正された第1の点を前記補正された第2の点と接続する相互接続曲線とを備える、
材料のレイアウトを定義するマスク。 - マスク基板と、
イメージの工作物への転写のため材料又は物理的形状を備える前記マスク基板上のレイアウト・パターンと、を備え、
前記レイアウト・パターンが、レイアウト・ファイルにおいて定義された入力セグメントの近接効果補正を含むフィーチャを有し、
前記補正が、補正された第1の端部及び補正された第2の端部を有する補正されたセグメントを備え、
前記補正されたセグメントが、前記入力セグメントに対して平行でない、
材料のレイアウトを定義するマスク。 - 材料の少なくとも1つの層を含む集積回路を製作する方法であって、
前記集積回路の一部分のコンピュータ可読レイアウトを受け取るステップと、
データ・プロセッサを用いて、前記レイアウトの第1の評価点及び第2の評価点を識別するステップと、
データ・プロセッサを用いて、第1の評価点の近接効果補正を実行して補正された第1の点を形成し、且つ第2の評価点の近接効果補正を実行して補正された第2の点を形成するステップと、
前記補正された第1の点を前記補正された第2の点と接続する相互接続曲線を計算して、補正されたレイアウト・セグメントを生成するステップと、
マスク・レイアウトを有するマスクを前記補正されたレイアウト・セグメントに基づいて生成するステップと、
前記マスク・レイアウトを用いて、放射エネルギに感応する材料で処理された半導体を前記放射エネルギに露光するステップと
を備える方法。 - 材料の少なくとも1つの層を含む集積回路を製作する方法であって、
前記集積回路の一部分のコンピュータ可読レイアウトを受け取るステップと、
データ・プロセッサを用いて、前記レイアウトの少なくとも1つの入力セグメントであって第1の端部及び第2の端部を有する前記少なくとも1つの入力セグメントを識別するステップと、
データ・プロセッサを用いて、前記入力セグメントの近接効果補正を実行して、補正された第1の端部及び補正された第2の端部を有する補正されたレイアウト・セグメントであって、前記入力セグメントに対して平行でない前記補正されたレイアウト・セグメントを形成するステップと、
マスク・レイアウトを有するマスクを、前記補正されたレイアウト・セグメントに基づいて生成するステップと、
前記マスク・レイアウトを用いて、放射エネルギに感応する材料でもって処理された半導体を前記放射エネルギに露光するステップと
を備える方法。 - 集積回路上の層のレイアウトのためのマスクを生成する方法であって、
前記集積回路の一部分のコンピュータ可読レイアウトを受け取るステップと、
データ・プロセッサを用いて、前記レイアウトの少なくとも1つの入力セグメントであって第1の端部及び第2の端部を有する前記少なくとも1つの入力セグメントを識別するステップと、
データ・プロセッサを用いて、前記入力セグメントの近接効果補正を実行して、補正された第1の端部及び補正された第2の端部を有する補正されたレイアウト・セグメントであって前記入力セグメントに対して平行でない前記補正されたレイアウト・セグメントを形成するステップと、
マスク・レイアウトを有するマスクを、前記補正されたレイアウト・セグメントに基づいて生成するステップと
を備える方法。 - 集積回路上の層のレイアウトのためのマスクを生成する方法であって、
前記集積回路の一部分のコンピュータ可読レイアウトを受け取るステップと、
データ・プロセッサを用いて、前記レイアウトの第1の評価点及び第2の評価点を識別するステップと、
データ・プロセッサを用いて、第1の評価点の近接効果補正を実行して、補正された第1の点を形成し、且つ第2の評価点の近接効果補正を実行して、補正された第2の点を形成するステップと、
前記補正された第1の点を前記補正された第2の点と接続する相互接続曲線を計算して、補正されたレイアウト・セグメントを生成するステップと、
マスク・レイアウトを有するマスクを、前記補正されたレイアウト・セグメントに基づいて生成するステップと
を備える方法。 - 命令のプログラムを実行するデータ・プロセッサと、
前記データ・プロセッサによりアクセス可能であり且つ命令のプログラムを格納するメモリと、を備え、
前記命令のプログラムが、
集積回路の一部分のコンピュータ可読レイアウトを受け取り、
前記レイアウトの第1の評価点及び第2の評価点を識別し、
第1の評価点の近接効果補正を実行して、補正された第1の点を形成し、且つ第2の評価点の近接効果補正を実行して、補正された第2の点を形成し、
前記補正された第1の点を前記補正された第2の点と接続する相互接続曲線を計算して、補正されたレイアウト・セグメントを生成する
ための論理を含む、レイアウト・データを生成するシステム。 - 命令のプログラムを実行するデータ・プロセッサと、
前記データ・プロセッサによりアクセス可能であり且つ命令のプログラムを格納するメモリと、を備え、
前記命令のプログラムが、
前記集積回路の一部分のコンピュータ可読レイアウトを受け取り、
前記レイアウトの少なくとも1つの入力セグメントであって、第1の端部及び第2の端部を有する前記少なくとも1つの入力セグメントを識別するステップと、
前記入力セグメントの近接効果補正を実行して、補正された第1の端部及び補正された第2の端部を有する補正されたレイアウト・セグメントであって、前記入力セグメントに対して平行でない前記補正されたセグメントを形成する
ための論理を含む、レイアウト・データを生成するシステム。 - 集積回路の一部分のコンピュータ可読レイアウトを受け取り、
前記レイアウトの第1の評価点及び第2の評価点を識別し、
第1の評価点の近接効果補正を実行して、補正された第1の点を形成し、且つ第2の評価点の近接効果補正を実行して、補正された第2の点を形成し、
前記補正された第1の点を前記補正された第2の点と接続する相互接続曲線を計算して、補正されたレイアウト・セグメントを生成する
ための論理を含む命令のプログラムを格納するマシン可読データ記憶媒体を備える製作物品。 - 集積回路の一部分のコンピュータ可読レイアウトを受け取り、
前記レイアウトの少なくとも1つの入力セグメントであって第1の端部及び第2の端部を有する前記少なくとも1つの入力セグメントを識別し、
前記入力セグメントの近接効果補正を実行して、補正された第1の端部及び補正された第2の端部を有する補正されたレイアウト・セグメントであって、前記入力セグメントに対して平行でない前記補正されたセグメントを形成する
ための論理を含む命令のプログラムを格納するマシン可読データ記憶媒体を備える製作物品。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/413,052 US7010764B2 (en) | 2003-04-14 | 2003-04-14 | Effective proximity effect correction methodology |
PCT/US2004/011298 WO2004093148A2 (en) | 2003-04-14 | 2004-04-13 | Effective proximity effect correction methodology |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006523865A true JP2006523865A (ja) | 2006-10-19 |
Family
ID=33131351
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006509953A Pending JP2006523865A (ja) | 2003-04-14 | 2004-04-13 | 実効的近接効果補正方法論 |
Country Status (6)
Country | Link |
---|---|
US (2) | US7010764B2 (ja) |
EP (1) | EP1620822A2 (ja) |
JP (1) | JP2006523865A (ja) |
KR (1) | KR20060017755A (ja) |
CN (1) | CN100423011C (ja) |
WO (1) | WO2004093148A2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009510495A (ja) * | 2005-09-26 | 2009-03-12 | マイクロニック レーザー システムズ アクチボラゲット | 設計データの多数の形態に基づいたパターン生成のための方法及びシステム |
JP2018531422A (ja) * | 2015-10-09 | 2018-10-25 | エーエスエムエル ネザーランズ ビー.ブイ. | 検査及びメトロロジのための方法及び装置 |
Families Citing this family (31)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI236574B (en) * | 2002-02-08 | 2005-07-21 | Sony Corp | Forming method of exposure mask pattern, exposure mask pattern and manufacturing method of semiconductor device |
JP4177722B2 (ja) * | 2003-07-02 | 2008-11-05 | 株式会社東芝 | パターン補正方法、パターン補正システム、マスク製造方法、半導体装置製造方法、及びパターン補正プログラム |
US7043712B2 (en) * | 2003-09-09 | 2006-05-09 | International Business Machines Corporation | Method for adaptive segment refinement in optical proximity correction |
US7451068B2 (en) * | 2003-10-10 | 2008-11-11 | Synopsys, Inc. | Method and apparatus for generating an OPC segmentation based on modeled intensity gradients |
US7131104B2 (en) * | 2004-05-13 | 2006-10-31 | International Business Machines Coporation | Fast and accurate optical proximity correction engine for incorporating long range flare effects |
US7246343B2 (en) * | 2004-09-01 | 2007-07-17 | Invarium, Inc. | Method for correcting position-dependent distortions in patterning of integrated circuits |
US7934184B2 (en) * | 2005-11-14 | 2011-04-26 | Takumi Technology Corporation | Integrated circuit design using modified cells |
KR100732772B1 (ko) * | 2006-04-25 | 2007-06-27 | 주식회사 하이닉스반도체 | 마스크 레이아웃 형성 방법 및 이에 따른 레이아웃 |
DE102006025351B4 (de) * | 2006-05-31 | 2013-04-04 | Globalfoundries Inc. | Teststruktur zur Überwachung von Leckströmen in einer Metallisierungsschicht und Verfahren |
DE102006051489B4 (de) * | 2006-10-31 | 2011-12-22 | Advanced Micro Devices, Inc. | Teststruktur für durch OPC-hervorgerufene Kurzschlüsse zwischen Leitungen in einem Halbleiterbauelement und Messverfahren |
KR100818713B1 (ko) * | 2007-03-23 | 2008-04-02 | 주식회사 하이닉스반도체 | 노광 과정 중의 스컴을 억제하는 리소그래피 방법 |
US7765516B2 (en) * | 2007-11-14 | 2010-07-27 | Texas Instruments Incorporated | System and method for making photomasks |
JP5082902B2 (ja) * | 2008-02-07 | 2012-11-28 | 富士通セミコンダクター株式会社 | フォトマスクの製造方法、フォトマスク製造装置及びフォトマスク |
TWI372984B (en) * | 2008-10-17 | 2012-09-21 | Nanya Technology Corp | Method for modifying mask layout |
US8015511B2 (en) * | 2009-01-05 | 2011-09-06 | International Business Machines Corporation | Adjustment of mask shapes for improving printability of dense integrated circuit layout |
US8543958B2 (en) * | 2009-12-11 | 2013-09-24 | Synopsys, Inc. | Optical proximity correction aware integrated circuit design optimization |
US8555209B2 (en) * | 2011-02-04 | 2013-10-08 | Samsung Electronics Co., Ltd. | Method for fabricating a semiconductor device using a modeling algorithm to model the proximity effect from the sub-layer |
US8601404B2 (en) * | 2011-03-14 | 2013-12-03 | Synopsys, Inc. | Modeling EUV lithography shadowing effect |
JP5575024B2 (ja) * | 2011-03-22 | 2014-08-20 | 株式会社東芝 | マスクパターン補正方法、マスクパターン補正プログラムおよび半導体装置の製造方法 |
KR101785044B1 (ko) * | 2011-04-21 | 2017-10-13 | 엘지디스플레이 주식회사 | 블랙매트릭스용 마스크 |
JP6018802B2 (ja) * | 2012-05-31 | 2016-11-02 | 株式会社日立ハイテクノロジーズ | 寸法測定装置、及びコンピュータープログラム |
US8745550B2 (en) * | 2012-07-09 | 2014-06-03 | Taiwan Semiconductor Manufacturing Company, Ltd. | Fracture aware OPC |
US9484186B2 (en) * | 2012-10-23 | 2016-11-01 | Synopsys, Inc. | Modeling and correcting short-range and long-range effects in E-beam lithography |
US8975195B2 (en) * | 2013-02-01 | 2015-03-10 | GlobalFoundries, Inc. | Methods for optical proximity correction in the design and fabrication of integrated circuits |
US8984451B2 (en) * | 2013-02-22 | 2015-03-17 | Aselta Nanographics | Free form fracturing method for electronic or optical lithography |
JP6418786B2 (ja) * | 2013-07-10 | 2018-11-07 | キヤノン株式会社 | パターンの作成方法、プログラムおよび情報処理装置 |
JP6399751B2 (ja) * | 2013-12-25 | 2018-10-03 | キヤノン株式会社 | マスクパターン作成方法、プログラム、マスク製造方法、露光方法及び物品製造方法 |
US10527928B2 (en) * | 2016-12-20 | 2020-01-07 | Taiwan Semiconductor Manufacturing Co., Ltd. | Optical proximity correction methodology using pattern classification for target placement |
US11480869B2 (en) * | 2019-08-29 | 2022-10-25 | Taiwan Semiconductor Manufacturing Company Ltd. | Photomask with enhanced contamination control and method of forming the same |
US11150551B2 (en) | 2019-10-15 | 2021-10-19 | Samsung Electronics Co., Ltd. | Method for optical proximity correction in which consistency is maintained and method for manufacturing mask using the same |
KR20210045607A (ko) | 2019-10-17 | 2021-04-27 | 삼성전자주식회사 | 패턴 레이아웃 설계 방법, 이를 이용한 패턴 형성 방법, 및 이를 이용한 반도체 장치 제조 방법 |
Citations (29)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS56162747A (en) * | 1980-05-21 | 1981-12-14 | Oki Electric Ind Co Ltd | Mask for exposure to light |
JPS58200238A (ja) * | 1982-05-19 | 1983-11-21 | Toshiba Corp | フオトマスク |
JPS59192248A (ja) * | 1983-04-15 | 1984-10-31 | Hoya Corp | レテイクル |
JPH05343285A (ja) * | 1992-06-09 | 1993-12-24 | Nikon Corp | 露光方法 |
JPH06214376A (ja) * | 1993-01-20 | 1994-08-05 | Seiko Instr Inc | 多角形パターン複写修正方法 |
JPH08248614A (ja) * | 1995-03-13 | 1996-09-27 | Sony Corp | マスクパターンの補正方法および補正装置 |
JPH0923009A (ja) * | 1995-05-01 | 1997-01-21 | Ricoh Co Ltd | 半導体装置の製造方法 |
JPH0922108A (ja) * | 1995-05-01 | 1997-01-21 | Ricoh Co Ltd | 半導体装置の製造方法 |
JPH0934101A (ja) * | 1995-07-17 | 1997-02-07 | Sony Corp | 転写光強度分布のシミュレーション方法、マスクパターン補正方法とそれを用いたマスク、露光方法および半導体装置 |
JPH0934095A (ja) * | 1995-07-17 | 1997-02-07 | Sony Corp | マスクパターン補正方法とそれを用いたマスク、露光方法および半導体装置 |
JPH0945600A (ja) * | 1995-08-01 | 1997-02-14 | Sony Corp | フォトマスク描画用パターンデータ補正方法と補正装置 |
JPH10133358A (ja) * | 1996-10-29 | 1998-05-22 | Sony Corp | 露光パターンの補正方法および露光パターンの補正装置および露光マスクおよび露光方法並びに半導体装置 |
JPH11258770A (ja) * | 1998-03-16 | 1999-09-24 | Toshiba Corp | マスクパターン設計方法及びフォトマスク |
JP2000020564A (ja) * | 1998-06-29 | 2000-01-21 | Mitsubishi Electric Corp | レイアウトパターンデータ補正装置、レイアウトパターンデータ補正方法、その補正方法を用いた半導体装置の製造方法、および、半導体装置の製造プログラムを記録した記録媒体 |
JP2000047361A (ja) * | 1998-07-27 | 2000-02-18 | Nkk Corp | レクチル描画の補正方法 |
JP2000241959A (ja) * | 1999-02-22 | 2000-09-08 | Toshiba Corp | 転写パターンのシミュレーション方法 |
JP2001028060A (ja) * | 1999-07-15 | 2001-01-30 | Toshiba Corp | 微細パターン測定方法、微細パターン測定装置、及び微細パターン測定プログラムを格納したコンピュータ読み取り可能な記録媒体 |
JP2001297126A (ja) * | 2000-04-14 | 2001-10-26 | Matsushita Electric Ind Co Ltd | レイアウトコンパクション方法 |
JP2001296645A (ja) * | 2000-04-10 | 2001-10-26 | Fujitsu Ltd | ホトマスク並びに光近接効果補正用データの処理方法及び装置 |
JP2002072441A (ja) * | 2000-08-30 | 2002-03-12 | Mitsubishi Electric Corp | レイアウトパターンデータ補正装置及び方法及びそれを用いた半導体装置の製造方法並びにレイアウトパターンデータ補正プログラムを記録した媒体 |
JP2002083757A (ja) * | 2000-07-05 | 2002-03-22 | Mitsubishi Electric Corp | レイアウトパターンデータ補正装置、補正方法及び半導体装置の製造方法並びに記録媒体 |
JP2002099073A (ja) * | 2000-09-26 | 2002-04-05 | Dainippon Printing Co Ltd | 半導体回路の設計パタンデータ補正方法と、補正された設計パタンデータを用いたフォトマスク、該フォトマスクの検査方法およびフォトマスク検査用パタンデータ作製方法 |
JP2002116529A (ja) * | 2000-10-06 | 2002-04-19 | Dainippon Printing Co Ltd | 半導体回路設計パタンデータの補正方法、該補正方法により得られたパタンデータにより作製されたフォトマスク |
JP2002296761A (ja) * | 2001-03-29 | 2002-10-09 | Toshiba Corp | パターン測定方法、及びパターン測定装置 |
JP2003149784A (ja) * | 2001-11-08 | 2003-05-21 | Semiconductor Leading Edge Technologies Inc | パターンデータ検証装置、パターンデータ検証方法、プログラム及び記録媒体 |
JP2003195473A (ja) * | 2001-12-27 | 2003-07-09 | Toshiba Corp | パターン補正方法および半導体装置の製造方法 |
JP2003255508A (ja) * | 2002-02-28 | 2003-09-10 | Oki Electric Ind Co Ltd | マスクパターンの補正方法、フォトマスク、露光方法、半導体装置 |
JP2004301892A (ja) * | 2003-03-28 | 2004-10-28 | Fujitsu Ltd | パターン作成方法及び装置 |
JP2005301296A (ja) * | 2004-04-09 | 2005-10-27 | Asml Masktools Bv | コーナーにおける面取り及び丸み付けを使用する光学近似補正 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5723233A (en) * | 1996-02-27 | 1998-03-03 | Lsi Logic Corporation | Optical proximity correction method and apparatus |
US6269472B1 (en) * | 1996-02-27 | 2001-07-31 | Lsi Logic Corporation | Optical proximity correction method and apparatus |
US6081658A (en) * | 1997-12-31 | 2000-06-27 | Avant! Corporation | Proximity correction system for wafer lithography |
US6829380B1 (en) * | 2000-04-28 | 2004-12-07 | Advanced Micro Devices, Inc. | Optimization of OPC design factors utilizing an advanced algorithm on a low voltage CD-SEM system |
CN1171126C (zh) * | 2000-12-27 | 2004-10-13 | 联华电子股份有限公司 | 修正光学邻近效应的方法 |
US6553559B2 (en) * | 2001-01-05 | 2003-04-22 | International Business Machines Corporation | Method to determine optical proximity correction and assist feature rules which account for variations in mask dimensions |
US7001693B2 (en) * | 2003-02-28 | 2006-02-21 | International Business Machines Corporation | Binary OPC for assist feature layout optimization |
-
2003
- 2003-04-14 US US10/413,052 patent/US7010764B2/en not_active Expired - Lifetime
-
2004
- 2004-04-13 KR KR1020057019864A patent/KR20060017755A/ko not_active Application Discontinuation
- 2004-04-13 EP EP04759468A patent/EP1620822A2/en not_active Withdrawn
- 2004-04-13 CN CNB2004800110951A patent/CN100423011C/zh not_active Expired - Fee Related
- 2004-04-13 JP JP2006509953A patent/JP2006523865A/ja active Pending
- 2004-04-13 WO PCT/US2004/011298 patent/WO2004093148A2/en active Application Filing
-
2006
- 2006-02-09 US US11/350,515 patent/US7458056B2/en not_active Expired - Lifetime
Patent Citations (29)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS56162747A (en) * | 1980-05-21 | 1981-12-14 | Oki Electric Ind Co Ltd | Mask for exposure to light |
JPS58200238A (ja) * | 1982-05-19 | 1983-11-21 | Toshiba Corp | フオトマスク |
JPS59192248A (ja) * | 1983-04-15 | 1984-10-31 | Hoya Corp | レテイクル |
JPH05343285A (ja) * | 1992-06-09 | 1993-12-24 | Nikon Corp | 露光方法 |
JPH06214376A (ja) * | 1993-01-20 | 1994-08-05 | Seiko Instr Inc | 多角形パターン複写修正方法 |
JPH08248614A (ja) * | 1995-03-13 | 1996-09-27 | Sony Corp | マスクパターンの補正方法および補正装置 |
JPH0923009A (ja) * | 1995-05-01 | 1997-01-21 | Ricoh Co Ltd | 半導体装置の製造方法 |
JPH0922108A (ja) * | 1995-05-01 | 1997-01-21 | Ricoh Co Ltd | 半導体装置の製造方法 |
JPH0934101A (ja) * | 1995-07-17 | 1997-02-07 | Sony Corp | 転写光強度分布のシミュレーション方法、マスクパターン補正方法とそれを用いたマスク、露光方法および半導体装置 |
JPH0934095A (ja) * | 1995-07-17 | 1997-02-07 | Sony Corp | マスクパターン補正方法とそれを用いたマスク、露光方法および半導体装置 |
JPH0945600A (ja) * | 1995-08-01 | 1997-02-14 | Sony Corp | フォトマスク描画用パターンデータ補正方法と補正装置 |
JPH10133358A (ja) * | 1996-10-29 | 1998-05-22 | Sony Corp | 露光パターンの補正方法および露光パターンの補正装置および露光マスクおよび露光方法並びに半導体装置 |
JPH11258770A (ja) * | 1998-03-16 | 1999-09-24 | Toshiba Corp | マスクパターン設計方法及びフォトマスク |
JP2000020564A (ja) * | 1998-06-29 | 2000-01-21 | Mitsubishi Electric Corp | レイアウトパターンデータ補正装置、レイアウトパターンデータ補正方法、その補正方法を用いた半導体装置の製造方法、および、半導体装置の製造プログラムを記録した記録媒体 |
JP2000047361A (ja) * | 1998-07-27 | 2000-02-18 | Nkk Corp | レクチル描画の補正方法 |
JP2000241959A (ja) * | 1999-02-22 | 2000-09-08 | Toshiba Corp | 転写パターンのシミュレーション方法 |
JP2001028060A (ja) * | 1999-07-15 | 2001-01-30 | Toshiba Corp | 微細パターン測定方法、微細パターン測定装置、及び微細パターン測定プログラムを格納したコンピュータ読み取り可能な記録媒体 |
JP2001296645A (ja) * | 2000-04-10 | 2001-10-26 | Fujitsu Ltd | ホトマスク並びに光近接効果補正用データの処理方法及び装置 |
JP2001297126A (ja) * | 2000-04-14 | 2001-10-26 | Matsushita Electric Ind Co Ltd | レイアウトコンパクション方法 |
JP2002083757A (ja) * | 2000-07-05 | 2002-03-22 | Mitsubishi Electric Corp | レイアウトパターンデータ補正装置、補正方法及び半導体装置の製造方法並びに記録媒体 |
JP2002072441A (ja) * | 2000-08-30 | 2002-03-12 | Mitsubishi Electric Corp | レイアウトパターンデータ補正装置及び方法及びそれを用いた半導体装置の製造方法並びにレイアウトパターンデータ補正プログラムを記録した媒体 |
JP2002099073A (ja) * | 2000-09-26 | 2002-04-05 | Dainippon Printing Co Ltd | 半導体回路の設計パタンデータ補正方法と、補正された設計パタンデータを用いたフォトマスク、該フォトマスクの検査方法およびフォトマスク検査用パタンデータ作製方法 |
JP2002116529A (ja) * | 2000-10-06 | 2002-04-19 | Dainippon Printing Co Ltd | 半導体回路設計パタンデータの補正方法、該補正方法により得られたパタンデータにより作製されたフォトマスク |
JP2002296761A (ja) * | 2001-03-29 | 2002-10-09 | Toshiba Corp | パターン測定方法、及びパターン測定装置 |
JP2003149784A (ja) * | 2001-11-08 | 2003-05-21 | Semiconductor Leading Edge Technologies Inc | パターンデータ検証装置、パターンデータ検証方法、プログラム及び記録媒体 |
JP2003195473A (ja) * | 2001-12-27 | 2003-07-09 | Toshiba Corp | パターン補正方法および半導体装置の製造方法 |
JP2003255508A (ja) * | 2002-02-28 | 2003-09-10 | Oki Electric Ind Co Ltd | マスクパターンの補正方法、フォトマスク、露光方法、半導体装置 |
JP2004301892A (ja) * | 2003-03-28 | 2004-10-28 | Fujitsu Ltd | パターン作成方法及び装置 |
JP2005301296A (ja) * | 2004-04-09 | 2005-10-27 | Asml Masktools Bv | コーナーにおける面取り及び丸み付けを使用する光学近似補正 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009510495A (ja) * | 2005-09-26 | 2009-03-12 | マイクロニック レーザー システムズ アクチボラゲット | 設計データの多数の形態に基づいたパターン生成のための方法及びシステム |
KR101407913B1 (ko) | 2005-09-26 | 2014-06-17 | 마이크로닉 마이데이터 아베 | 설계 데이터의 다중 형태에 기반한 패턴 발생 방법 및시스템 |
JP2018531422A (ja) * | 2015-10-09 | 2018-10-25 | エーエスエムエル ネザーランズ ビー.ブイ. | 検査及びメトロロジのための方法及び装置 |
Also Published As
Publication number | Publication date |
---|---|
WO2004093148A3 (en) | 2005-09-22 |
CN1781106A (zh) | 2006-05-31 |
CN100423011C (zh) | 2008-10-01 |
US7458056B2 (en) | 2008-11-25 |
EP1620822A2 (en) | 2006-02-01 |
US20060129968A1 (en) | 2006-06-15 |
US7010764B2 (en) | 2006-03-07 |
WO2004093148A2 (en) | 2004-10-28 |
KR20060017755A (ko) | 2006-02-27 |
US20040205688A1 (en) | 2004-10-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7458056B2 (en) | Effective proximity effect correction methodology | |
US7614033B2 (en) | Mask data preparation | |
TWI327685B (en) | Optical proximity correction using chamfers and rounding at corners | |
TWI503650B (zh) | 用於修正光罩的資料組的系統及方法 | |
KR102441582B1 (ko) | Mpc 검증 방법 및 그 검증 방법을 포함한 마스크 제조방법 | |
KR102535826B1 (ko) | 모니터링 매크로 제공 방법, OPC(Optical Proximity Correction) 방법 및 EUV(Extreme ultraviolet radiation) 마스크 제조 방법 | |
US20080063948A1 (en) | Method for achieving compliant sub-resolution assist features | |
KR20200022741A (ko) | 반도체 소자의 제조 방법, 극 자외선 노광 방법 및 광 근접 보정 방법 | |
US11675958B2 (en) | Lithography simulation method | |
CN110879507B (zh) | 用于执行光学邻近校正的方法和使用其制造掩模的方法 | |
KR20220127004A (ko) | 확률론적 콘투어 예측 시스템 및 확률론적 콘투어 예측 시스템의 제공 방법 및 확률론적 콘투어 예측 시스템을 이용한 EUV(Extreme Ultra violet) 마스크의 제공 방법 | |
US20090258302A1 (en) | Sub-resolution assist feature of a photomask | |
US20090281778A1 (en) | Method and system for identifying weak points in an integrated circuit design | |
US20240143887A1 (en) | Method and system for reducing layout distortion due to exposure non-uniformity | |
US7930654B2 (en) | System and method of correcting errors in SEM-measurements | |
US10852636B2 (en) | Method of designing layout of photomask and method of manufacturing photomask | |
US20230074316A1 (en) | Mask process correction methods and methods of fabricating lithographic mask using the same | |
TW202326285A (zh) | 光學鄰近校正方法、光罩製造方法和半導體晶片製造方法 | |
CN113050370A (zh) | 用于调整遮罩的布局图案的方法 | |
KR20240145967A (ko) | 플랫 패널 디스플레이 리소그래피에서 포토마스크 기반 보상의 정확도를 향상시키기 위한 시스템, 방법 및 프로그램 제품 | |
Newmark | Optical proximity correction for resolution enhancement technology |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070413 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100415 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100422 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100721 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100728 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20101216 |