JP2002116529A - 半導体回路設計パタンデータの補正方法、該補正方法により得られたパタンデータにより作製されたフォトマスク - Google Patents

Abstract

(57)【要約】 【課題】 最近の、パタンの微細化、高密度化がますま
す進む中、半導体ウエハ上への微細パタン作製に係わる
設計パタンデータの補正を、実用レベルで採り入れた半
導体回路の設計パタンデータの補正方法を提供する。 【解決手段】 半導体回路用に設計された設計パタンデ
ータを用いて、これに対応する図形パタンが形成された
フォトマスクから、フォトマスクの図形パタンを半導体
ウエハ上に露光転写することによって半導体ウエハ上に
図形パタンを形成する半導体製造プロセスにおける、前
記設計パタンデータの補正方法であって、前記設計パタ
ンデータの中に図形密度のばらつきが存在した場合、設
計パタンデータの中の図形密度の低い領域の図形である
疎図形に対し、これに対応した所望の図形パタン形状
を、半導体ウエハ上に得るために、半導体ウエハ上への
露光転写の際に解像せず、ウエハ上でパタンニングされ
ないことを前提として、前記設計パタンデータの中の疎
図形から一定の距離Ｄ０をおいて、一定の辺の長さＬ０
の組み合わせの矩形図形を一定の間隔ｄ０をおいて、補
助パタンとして配置する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体の微細化、
高密度化に伴なう、フォトマスク製造用の設計パタンデ
ータの補正処理に関し、詳しくは、フォトマスクのパタ
ンを作成するために用いられる設計パタンデータを、ウ
エハ上に目的とする図形パタン形状を得るために、補正
する、設計パタンデータの補正方法、および補正された
パタンデータにより作製されたフォトマスクに関する。

【０００２】

【従来の技術】近年、電子機器の高機能化と軽薄短小の
傾向から、ＡＳＩＣに代表される種々のＬＳｌには、ま
すます高集積化、高機能化が求められるようになってき
た。即ち、できるだけチップサイズを小さくして、高機
能を実現することがＡＳＩＣ等のＬＳＩには求められて
いる。上記ＡＳＩＣ等のＬＳＩは、機能、論理設計、回
路設計、レイアウト設計等を経て、フォトマスクパタン
作製用の図形データ（パタンデータとも言う）を作製
し、これを用いてフォトマスクを作製した後、フォトマ
スクのパタンをウエハ上に縮小投影露光等により転写し
て、半導体素子作製のプロセスを行うという数々の工程
を経て作製されるものである。フォトマスクは、一般に
は、上記図形データ（パタンデータ）を用い、電子ビー
ム露光装置あるいはエキシマ波長等のフォト露光装置を
用いて、フォトマスク用基板（フォトマスクブランクス
とも言う）の遮光膜上に配設された感光性レジストに露
光描画を行い、現像、エッチング工程等を経て、作製さ
れる。即ち、ガラス基板の一面に遮光性の金属薄膜を設
けたフォトマスク用基板の金属薄膜上に塗布、乾燥され
た感光性のレジスト上に、露光装置により電離放射線を
所定の領域のみに照射して潜像を形成し、感光性のレジ
ストを現像して、電離放射線の照射領域に対応した、所
望の形状のレジストパターン得た後、更に、レジストパ
ターンを耐エッチングレジストとして、金属薄膜をレジ
ストパターン形状に加工して、所望の金属薄膜パターン
を有するフォトマスクを得る。尚、フォトマスクのパタ
ンをウエハ上に縮小投影露光して、その絵柄を転写する
場合は、フォトマスクをレチクルマスクとも言う。

【０００３】このように、フォトマスクのパタンをウエ
ハ上に縮小投影露光等により転写して、ウエハ上に回路
パタンが形成されるが、ＬＳｌのますますの高集積化に
伴い、最近では、露光形状のサイズ（ウエハ上の露光サ
イズ）が更に微細化し、露光光の波長に近づく、あるい
は光の波長よりも小さくなってきため、フォトマスクの
パタンをウエハ上に縮小投影露光等により転写する際、
光近接効果と呼ばれる露光形状の歪みが発生するように
なり、設計条件により、フォトマスク上で同じ寸法のパ
タンでも同じ寸法でウエハ上に形成されないことがあ
る。フォトマスクの図形パタンとこれに対応したウエハ
上に作製されるパタン（回路パタン）とに差異が生じる
ようになってきたため、目的とするウエハ上の図形形状
に合せ、フォトマスクの形状を変化させておくことも必
要になってきた。フォトマスク作製用の元の図形データ
（設計パタンデータと以下言う）に補正を加えた図形デ
ータを用いることが必要になってきて、最近では、半導
体ウエハ上への微細パタン作製に係わる設計パタンデー
タの補正が採られるようになってきた。

【０００４】１９９０年代後半から半導体製造におい
て、半導体露光機の光源の波長よりも小さい図形を半導
体ウエハ上に形成するための技術開発が盛んに行われて
いる。以下、半導体ウエハ上への微細パタン作製に係わ
る設計パタンデータの補正技術について、具体的に、図
に基づいて説明しておく。光源の波長よりも小さい図形
を露光する場合、光の回折現象の結果、半導体ウエハ上
に形成される図形パタンに歪みが発生し、図８（ａ）に
図示される設計パタンデータと半導体ウエハ上に形成さ
れる図形パタン（図８（ｂ））に違いが発生する。これ
が光近接効果である。この光近接効果を回避あるいは緩
和するため、設計パタンに補正を加え、半導体ウエハ上
に目的とするパタン形状を形成させようとする技術が光
近接効果補正である。光近接効果補正は、図９の（ａ）
に示すように、設計パタンデータの図形に、補正のため
の図形を、付加あるいは取り除くことにより実現されて
いる。図９（ａ）は、このような補正を行ったときの半
導体ウエハ上に形成される図形パタンのを示している。
図１０（ａ）は設計パタンデータに、図９（ａ）とは異
なる別の補正を行なったパタンデータを図示したもの
で、図形１５７，１５８，１５９，１６０を補助パタン
として、設計パタン近傍に配置している。この補正方法
の適用により、半導体露光機の露光エネルギー自由度が
高くなり、露光機の焦点深度が大きくなるとされてい
る。尚、図１０（ｂ）は、図１０（ａ）に図示したパタ
ンデータに対応して半導体ウエハ上に形成される図形パ
タンを示している。

【０００５】図６を元に、図１０に示した従来の設計パ
タンデータに補助パタンを付加する補正方法の基本的な
概念と、補助パタンの設定方法を以下、簡単に説明して
おく。図６（ａ）は設計パタンデータを図示した図で、
図６（ｂ）は、転写露光の際の図６（ａ）のＤ１−Ｄ２
位置に対応する、ウエハ上の光強度分布を示しており、
図７（ａ）は図６（ａ）に図示された設計パタンデータ
に補正を加えたパタンデータを図示した図で、図７
（ｂ）は、転写露光の際の図７（ａ）のＤ３−Ｄ４位置
に対応する、ウエハ上の光強度分布を示している。図６
において、図形パタン１６１、１６２の幅、長さは同じ
サイズである。図６（ｂ）の１６６は、図６（ａ）疎パ
タン１６１の光強度変化を示し、図６（ｂ）の１６７
は、図６（ａ）の密パタン１６２の光強度変化を示して
いる。設計パタンとしては、密パタン１６２と疎パタン
１６１は同じ寸法で設計されているが、光強度分布の違
いにより、例えば光強度分布のしきい値を図６（ｂ）の
ＳＬ１のように設定すると、しきい値ＳＬ１を横切る長
さが異なるため、半導体ウエハ上では寸法に違いが出て
くる。即ち、設計パタン寸法は同じであるが、パタンの
疎密により半導体ウエハ上で違いが発生する。これに対
し、図７（ａ）に示すように補助パタンを付加すると、
転写露光時の、半導体ウエハ上の光強度分布は図７
（ｂ）の１７４のようになる。図７（ｂ）の１７６は、
図７（ａ）疎パタン１７１の光強度変化を示し、図７
（ｂ）の１７７は、図７（ａ）の密パタン１７２の光強
度変化を示している。図７（ｂ）において、光強度分布
のしきい値がＳＬ２〜ＳＬ３の間では、パタンの疎密に
より半導体ウエハ上に形成されるパタンの寸法に違いが
発生しない。このように、疎パタンに隣接して、これに
沿い平行に細長い補正パタン１７５を配置することによ
り、密パタン１７２と疎パタン１７１の光強度特性を近
づけ、パタンの疎密により半導体ウエハ上に形成される
パタンの寸法に違いが発生しないようにできる。

【０００６】このように、疎パタン近傍に補助パタンを
配置したときには、密パタンを同様な光強度の振る舞い
となるため、設計パタンの疎密による半導体ウエハ上の
寸法ぱらつきは起こりにくい。しかし、半導体露光機の
高性能化に伴い、補助パタンは半導体ウエハに解像され
てはならないため、従来の技術のように設計パタンに並
行して、図３に示すように細長い補助パタン１２５を配
置した場合、後述するように、半導体ウエハ上の光強度
分布は、例えば（比較例１の補助パタン幅７５ｎｍで）
図４のように、補助パタンによる光強度の低下が著しく
なり、光強度のしきい値余裕が狭くなっている。これ
は、製造自由度を狭くするものである。図４に示される
補助パタンによる光強度の低下を緩和し、更に密パタン
の光強度分布の振る舞いに近づけるためには、より細い
補助パタンで調整する必要がある。より細い補助パタン
で調整した場合、後述するように、半導体ウエハ上の光
強度分布は、例えば（比較例２の補助パタン幅５０ｎｍ
で）図５のように、補助パタン１２５による低下が緩和
されているが、設計データによるフォトマスクの製造に
おいては、細い図形を忠実に製造しなければならず、フ
ォトマスク製造の負荷が大きくなっていた。

【０００７】

【発明が解決しようとする課題】上記のように、最近で
は、パタンの微細化、高密度化が更に進み、設計パタン
データ（元図形データ）とウエハ上に形成するウエハパ
タンとの違いが、次第に問題となってきて、最近では、
半導体ウエハ上への微細パタン作製に係わる設計パタン
データに、図７に示すように補助パタンを配置して補正
する、補正技術が採られるようになってきたが、製造上
の制約があり、この対応が求められていた。本発明は、
これに対応するもので、最近の、パタンの微細化、高密
度化がますます進む中、半導体ウエハ上への微細パタン
作製に係わる設計パタンデータの補正を、実用レベルで
採り入れた半導体回路の設計パタンデータの補正方法を
提供しようとするものである。

【０００８】

【課題を解決するための手段】本発明の半導体回路設計
パタンデータ補正方法は、半導体回路用に設計された設
計パタンデータを用いて、これに対応する図形パタンが
形成されたフォトマスクから、フォトマスクの図形パタ
ンを半導体ウエハ上に露光転写することによって半導体
ウエハ上に図形パタンを形成する半導体製造プロセスに
おける、前記設計パタンデータの補正方法であって、前
記設計パタンデータの中に図形密度のばらつきが存在し
た場合、設計パタンデータの中の図形密度の低い領域の
図形である疎図形に対し、これに対応した所望の図形パ
タン形状を、半導体ウエハ上に得るために、半導体ウエ
ハ上への露光転写の際に解像せず、ウエハ上でパタンニ
ングされないことを前提として、前記設計パタンデータ
の中の疎図形から一定の距離Ｄ０をおいて、一定の辺の
長さＬ０の組み合わせの矩形図形（正方形である）を一
定の間隔ｄ０をおいて、補助パタンとして配置すること
を特徴とするものである。そして、上記において、半導
体製造プロセスにおける、半導体ウエハ上に露光する露
光装置の開口率をＮＡ、露光波長をλとするとき、一定
の距離Ｄ０を、おおよそ０．５＊（λ／ＮＡ）とし、一
定の辺の長さＬ０の組合せを、おおよそ０．２５＊（λ
／ＮＡ）とし、一定の間隔ｄ０を、おおよそ０．２５＊
（λ／ＮＡ）とすることを特徴とするものである。

【０００９】本発明のフォトマスクは、半導体回路用に
設計された設計パタンデータを用いて、これに対応する
図形パタンが形成されたフォトマスクから、フォトマス
クの図形パタンを半導体ウエハ上に露光転写することに
よって半導体ウエハ上に図形パタンを形成する半導体製
造プロセスにおいて、用いられるフォトマスクであっ
て、上記の半導体回路設計パタンデータの補正方法によ
り、設計パタンデータを補正して得られた、パタンデー
タから作製されたことを特徴とするものである。

【００１０】

【作用】本発明の半導体回路の設計パタンデータ補正方
法は、このような構成にすることにより、最近の、パタ
ンの微細化、高密度化がますます進む中、半導体ウエハ
上への微細パタン作製に係わる設計パタンデータの補正
を、実用レベルで採り入れた半導体回路の設計パタンデ
ータの補正方法を提供とするものである。即ち、最近
の、パタンの微細化、高密度化がますます進む中、ウエ
ハ上に図形パタンを得る際の、製造自由度を向上させ
て、目的とする図形パタン形状を得ることを可能として
おり、結果、半導体製造におけるの生産性向上を可能と
している。詳しくは、図７に示す、細長い補助パタンの
代わりに二次元状に配置された矩形の補助パタン化する
ことにより、補助パタンにより光強度の急激な低下を緩
和することができ、結果、半導体ウエハ製造において、
従来の図７に示す補正技術に比べ、製造自由度を向上で
きる。また、二次元的に配置される矩形の補助パタン
は、細長い補助パタンに比べ同じ効果でありながら、矩
形一辺は、細長い補助パタンの幅に比べ大きいため、フ
ォトマスク製造の負荷を低減することができる。特に、
半導体製造プロセスにおける、半導体ウエハ上に露光す
る露光装置の開口率をＮＡ、露光波長をλとするとき、
一定の距離Ｄ０を、おおよそ０．５＊（λ／ＮＡ）と
し、一定の辺の長さＬ０の組合せを、おおよそ０．２５
＊（λ／ＮＡ）とし、一定の間隔ｄ０を、おおよそ０．
２５＊（λ／ＮＡ）とすることにより、半導体ウエハ上
への露光転写の際に、補助パタンを解像せず、且つ、従
来の図７に示す補正技術に比べ、広い光強度範囲でのし
きい値設定を可能としており、製造自由度を向上でき
る。尚、上記のＤ０，Ｌ０、ｄ０の値は、フォトマスク
がパタンデータに忠実に製造されるという想定で、公知
のシミュレーション方法を用いて、あるいは、パタンデ
ータに対して違いの発生しない、あるいは違いの非常に
小さい忠実度の高いフォトマスクを用いて、露光転写す
る際の、半導体ウエハ面における光強度分布を直接測定
することにより、得ることができる。

【００１１】本発明のフォトマスクは、このような構成
にすることにより、最近の、パタンの微細化、高密度化
がますます進む中、これに対応できる品質で、ウエハ上
に図形パタンを得ることを、実用レベルで可能にしてい
る。

【００１２】

【発明の実施の形態】本発明の半導体回路の設計パタン
（データ）補正方法の実施の形態の１例を、図１に基づ
いて説明する。図１は、本発明の半導体回路の設計パタ
ンデータ補正方法の実施の形態の１例を示した図で、図
２は実施例における露光転写の際の半導体ウエハ上での
光強度分布を示した図で、図３は、比較例の半導体回路
の設計パタンデータ補正方法の１例を示した図で、図
４、図５は比較例における露光転写の際の半導体ウエハ
上での光強度分布を示した図である。尚、分かり易くす
るため、図１は孤立配置された設計データ中の１つの疎
図形１１０に対し、補助パタン１２０を設ける場合につ
いてのみ示し、図３は孤立配置された設計データ中の１
つの疎図形１１０に対し、補助パタン１２０を設ける場
合についてのみ示してある。図１、図３中、１１０は
（設計パタンデータの）補正対象パタン（疎図形ないし
疎図形パタンとも言う）、１２０、１２５は補助パタン
である。

【００１３】本例は、半導体回路用に設計された設計パ
タンデータを用いて、これに対応する図形パタンが形成
されたフォトマスクから、フォトマスクの図形パタンを
半導体ウエハ上に露光転写することによって半導体ウエ
ハ上に図形パタンを形成する半導体製造プロセスにおけ
る、前記設計パタンデータの補正方法で、設計パタンデ
ータの中に図形密度のばらつきが存在する場合、設計パ
タンデータの中の図形密度の低い領域の図形である疎図
形（パタン）に対し、これに対応した所望の図形パタン
形状を、半導体ウエハ上に得るために、半導体ウエハ上
への露光転写の際に解像せず、ウエハ上でパタンニング
されないことを前提として、補助パタンを、前記設計パ
タンデータの中の疎図形から一定の距離Ｄ０をおいて、
一定の辺の長さＬ０の組み合わせの矩形図形を一定の間
隔ｄ０をおいて、配置して、元の設計パタンデータを補
正するものである。本例では、半導体製造プロセスにお
ける、半導体ウエハ上に露光する露光装置の開口率をＮ
Ａ、露光波長をλを前提としており、フォトマスクがパ
タンデータに忠実に製造されるという想定で、公知のシ
ミュレーション法（Ｎｕｍｅｒｉｃａｌ Ｔｅｃｎｏｌ
ｏｇｉｅｓ社製、ＩＣ Ｗｏｒｋｂｅｎｎｃｈ）によ
り、図１のＤ０、Ｌ０、ｄ０を、それぞれ、シミュレー
ション条件のパラメータとして、ウエハ上の光強度分布
を求め、これより、適当な強度分布に対応するこれらの
組みを求め、これより、好ましい値の組みのＤ０、Ｌ
０、ｄ０を求めた。尚、好ましい値の組みのＤ０、Ｌ
０、ｄ０の値は、公知のシミュレーション法Ｎｕｍｅｒ
ｉｃａｌ Ｔｅｃｎｏｌｏｇｉｅｓ社製、ＩＣ Ｗｏｒ
ｋｂｅｎｎｃｈ）により、それぞれ、０. ５＊（λ／Ｎ
Ａ）、０．２５＊（λ／ＮＡ）、０．２５＊（λ／Ｎ
Ａ）として得られた。

【００１４】

【実施例】実施例は、図１に示す実施の形態例の半導体
回路の設計パタン（データ）補正方法により、設計パタ
ンデータを補正して新たにパタンデータを作製し、これ
を用いて、フォトマスクを形成したものである。補正対
象パタン１１０は１５０ｎｍ幅とし、補助パタン１２
０、個々の大きさを１００ｎｍ×１００ｎｍの矩形パタ
ン（Ｌ０＝１００ｎｍ）とし、その縦、横方向の間隔
は、それぞれ、１００ｎｍ（ｄ０＝１００ｎｍ）とし
た。また、疎図形１１０から一定の距離間隔は０. ２μ
ｍとした。この設定で、公知のシミュレーションＮｕｍ
ｅｒｉｃａｌ Ｔｅｃｎｏｌｏｇｉｅｓ社製、ＩＣ Ｗ
ｏｒｋｂｅｎｎｃｈ）を行なったが、半導体露光機条件
の開口数ＮＡ：０．６３、パーシヤルコヒーレンシα：
０．６、露光波長入：２４８ｎｍとした場合、図２に示
す光強度分布が得られた。図２からわかるように補助パ
タンによる光強度の落ち込みは、０．６を越えており、
設計パタンの焦点深度を確保している。尚、図２は、図
ｌのＡ１−Ａ２における、半導体ウエハ上の光強度分布
を示している。

【００１５】比較例１として、図３において、実施例と
同じ補正対象パタン１１０（１５０ｎｍ幅）に沿い、幅
７５ｎｍの細長い補助パタン１２５を配設した、従来
の、細長い補助パタン１１２を配置した図７に示す補正
方法の１例を挙げる。図３中、Ｌ１＝７５ｎｍ、ｄ１＝
１７５ｎｍ、Ｄ１＝２２５ｎｍである。この場合につい
て、実施例と同じ露光条件で、シミュレーションを行な
った結果、図３のＢ１−Ｂ２位置に対応するウエハ上の
光強度分布は、図４に示すようになった。図４では、第
一の補助パタンの影響で、光強度のしきい値が図２に比
べ狭くなっていることがわかる。更に比較例２として、
図３において、実施例と同じ補正対象パタン１１０（１
５０ｎｍ幅）に沿い、幅５０ｎｍの細長い補助パタン１
２５を配設した、従来の、細長い補助パタン１１２を配
置した図７に示す補正方法の別の１例を挙げる。図３に
おいて、Ｌ１＝５０ｎｍ、ｄ１＝２００ｎｍ、Ｄ１＝２
４０ｎｍとしたものであるこの場合についても、実施例
と同じ露光条件で、シミュレーションを行なった結果、
図３のＢ１−Ｂ２位置に対応するウエハ上の光強度分布
は、図５に示すようになった。図５では、図４の場合に
比べ、図１に示す矩形の補助パタンを用いた実施例の補
正方法の、図２に示す光強度分布の振る舞いに似てきた
が、補助パタン１２５は５０ｎｍと細い。

【００１６】

【発明の効果】本発明は、上記のように、最近の、パタ
ンの微細化、高密度化がますます進む中、半導体ウエハ
上への微細パタン作製に係わる設計パタンデータの補正
を、実用レベルで採り入れた半導体回路の設計パタンデ
ータの補正方法の提供を可能とした。即ち、最近の、パ
タンの微細化、高密度化がますます進む中、ウエハ上に
図形パタンを得る際の、製造自由度を向上させて、目的
とする図形パタン形状を得ることを可能とした。

【図面の簡単な説明】

【図１】本発明の半導体回路の設計パタンデータ補正方
法の実施の形態の１例を示した図

【図２】実施例における露光転写の際の半導体ウエハ上
での光強度分布を示した図

【図３】比較例の半導体回路の設計パタンデータ補正方
法の１例を示した図

【図４】比較例１における露光転写の際の半導体ウエハ
上での光強度分布を示した図

【図５】比較例２における露光転写の際の半導体ウエハ
上での光強度分布を示した図

【図６】設計パタンデータの疎密と、ウエハ上の光強度
分布を示した図

【図７】補助パタンを付加したパタンデータと、ウエハ
上の光強度分布を示した図

【図８】設計パタンデータとウエハ上の図形パタンの差
異を説明するための図

【図９】補正されたパタンデータとウエハ上に形成され
る対応する図形パタンを示した図

【図１０】補正されたパタンデータとウエハ上に形成さ
れる対応する図形パタンを示した図

【符号の説明】

１１０ （設計パタンデータの）補正対象パ
タン（疎図形ないし疎図形パタンとも言う） １２０、１２５ 補助パタン １３１〜１３３ （設計パタンデータの）図形（図形
パタンとも言う） １３４〜１３６ （ウエハ上の）図形（図形パタンと
も言う） １４１〜１４３ （補正されたパタンデータの）図形
（図形パタンとも言う） １４４〜１４６ （ウエハ上の）図形（図形パタンと
も言う） １５１〜１５３ （補正されたパタンデータの）図形
（図形パタンとも言う） １５４〜１５６ （ウエハ上の）図形（図形パタンと
も言う） １５７〜１６０ 補助パタン １６１ 疎図形（疎図形パタンないし疎パ
タンとも言う） １６２ 密図形（密図形パタンないし密パ
タンとも言う） １６４ 光強度分布 １７１ 疎図形（疎図形パタンないし疎パ
タンとも言う） １７２ 密図形（密図形パタンないし密パ
タンとも言う） １７４ 光強度分布 １７５ 補助パタン（補助図形ないし補助
図形パタンとも言う） １８０ 補助パタン

Claims (3)

【特許請求の範囲】
1. 【請求項１】 半導体回路用に設計された設計パタンデ
   ータを用いて、これに対応する図形パタンが形成された
   フォトマスクから、フォトマスクの図形パタンを半導体
   ウエハ上に露光転写することによって半導体ウエハ上に
   図形パタンを形成する半導体製造プロセスにおける、前
   記設計パタンデータの補正方法であって、前記設計パタ
   ンデータの中に図形密度のばらつきが存在した場合、設
   計パタンデータの中の図形密度の低い領域の図形である
   疎図形に対し、これに対応した所望の図形パタン形状
   を、半導体ウエハ上に得るために、半導体ウエハ上への
   露光転写の際に解像せず、ウエハ上でパタンニングされ
   ないことを前提として、前記設計パタンデータの中の疎
   図形から一定の距離Ｄ０をおいて、一定の辺の長さＬ０
   の組み合わせの矩形図形を一定の間隔ｄ０をおいて、補
   助パタンとして配置することを特徴とする半導体回路設
   計パタンデータの補正方法。
2. 【請求項２】 請求項１において、半導体製造プロセス
   における、半導体ウエハ上に露光する露光装置の開口率
   をＮＡ、露光波長をλとするとき、一定の距離Ｄ０を、
   おおよそ０．５＊（λ／ＮＡ）とし、一定の辺の長さＬ
   ０の組合せを、おおよそ０．２５＊（λ／ＮＡ）とし、
   一定の間隔ｄ０を、おおよそ０．２５＊（λ／ＮＡ）と
   することを特徴とする半導体回路設計パタンデータの補
   正方法。
3. 【請求項３】 半導体回路用に設計された設計パタンデ
   ータを用いて、これに対応する図形パタンが形成された
   フォトマスクから、フォトマスクの図形パタンを半導体
   ウエハ上に露光転写することによって半導体ウエハ上に
   図形パタンを形成する半導体製造プロセスにおいて、用
   いられるフォトマスクであって、請求項１ないし２の半
   導体回路設計パタンデータの補正方法により、設計パタ
   ンデータを補正して得られた、パタンデータから作製さ
   れたことを特徴とするフォトマスク。