DE102006025351B4 - Teststruktur zur Überwachung von Leckströmen in einer Metallisierungsschicht und Verfahren - Google Patents

Teststruktur zur Überwachung von Leckströmen in einer Metallisierungsschicht und Verfahren Download PDF

Info

Publication number
DE102006025351B4
DE102006025351B4 DE102006025351A DE102006025351A DE102006025351B4 DE 102006025351 B4 DE102006025351 B4 DE 102006025351B4 DE 102006025351 A DE102006025351 A DE 102006025351A DE 102006025351 A DE102006025351 A DE 102006025351A DE 102006025351 B4 DE102006025351 B4 DE 102006025351B4
Authority
DE
Germany
Prior art keywords
test
probing
leakage current
substrate
test structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102006025351A
Other languages
English (en)
Other versions
DE102006025351A1 (de
Inventor
Frank Feustel
Thomas Werner
Carsten Peters
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalFoundries Inc
Original Assignee
GlobalFoundries Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GlobalFoundries Inc filed Critical GlobalFoundries Inc
Priority to DE102006025351A priority Critical patent/DE102006025351B4/de
Priority to US11/623,372 priority patent/US7764078B2/en
Publication of DE102006025351A1 publication Critical patent/DE102006025351A1/de
Application granted granted Critical
Publication of DE102006025351B4 publication Critical patent/DE102006025351B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Automation & Control Theory (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Leckstromteststruktur (100) mit: einem Substrat (101); einem ersten Schaltungselement (120, 120a, 120b, ..., 120n, 121, 122, 170a, ..., 170n), das über dem Substrat (101) ausgebildet ist und einen ersten Widerstandswert aufweist; einem zweiten Schaltungselement (120, 120a, 120b, ..., 120n, 121, 122, 170a, ..., 170n), das über dem Substrat (101) ausgebildet und einen zweiten Widerstandswert aufweist; einer ersten Testanordnung (110, 110a, 110b, ..., 110n) und einer zweiten Testanordnung (110, 110a, 110b, ..., 110n), die über dem Substrat (101) gebildet sind; einer ersten Sondierungsfläche (140a, 140b) und einer zweiten Sondierungsfläche (140a, 140b), die über dem Substrat (101) gebildet sind; und einer Verbindungsstruktur (130), die über dem Substrat (101) gebildet ist und das erste und das zweite Schaltungselement (120, 120a, 120b, ..., 120n, 121, 122, 170a, ..., 170n) mit der ersten und der zweiten Testanordnung (110, 110a, 110b, ..., 110n) und der ersten und der zweiten...

Description

  • Gebiet der vorliegenden Erfindung
  • Im Allgemeinen betrifft die vorliegende Erfindung die Herstellung von Mikrostrukturen, etwa moderne integrierte Schaltungen, und betrifft insbesondere die Herstellung leitender Strukturen, etwa Metallgebiete, und die Überwachung von Prozessen, die damit verknüpft sind.
  • Beschreibung des Stands der Technik
  • Bei der Herstellung moderner Mikrostrukturen, etwa integrierter Schaltungen, gibt es ein ständiges Bestreben, die Strukturgrößen von Mikrostrukturelementen zu verringern, wodurch die Funktion dieser Strukturen verbessert wird. Beispielsweise haben in modernen integrierten Schaltungen die minimalen Strukturgrößen, etwa die Kanallänge von Feldeffekttransistoren, den Bereich deutlich unter 1 μm erreicht, wodurch das Leistungsverhalten dieser Schaltungen im Hinblick auf Geschwindigkeit und/oder Leistungsaufnahme verbessert werden. Da typischerweise die Größe einzelner Schaltungselemente bei jeder neuen Schaltungsgeneration reduziert wird, wodurch beispielsweise die Schaltgeschwindigkeit der Transistorelemente verbessert wird, wird auch der verfügbare Platz für Verbindungsleitungen, die die einzelnen Schaltungselemente elektrisch miteinander verbinden, ebenso reduziert. Folglich müssen die Abmessungen dieser Verbindungsleitungen verringert werden, um dem geringeren Anteil an verfügbaren Platz und der erhöhten Anzahl an Schaltungselementen, die pro Einheitschipfläche vorgesehen sind, Rechnung zu tragen. Die reduzierte Querschnittsfläche der Verbindungsleitungen erfordert möglicherweise in Verbindung mit einem Anstieg der statischen Leistungsaufnahme äußerst größenreduzierter Transistorelemente ggf., dass eine Vielzahl von gestapelten Metallisierungsschichten vorgesehen wird, um die Erfordernisse im Hinblick auf eine tolerierbare Stromdichte in den Metallleitungen zu erfüllen.
  • Moderne integrierte Schaltungen mit Transistorelementen mit einer kritischen Abmessung von 0,13 μm oder weniger können jedoch deutlich erhöhte Stromdichten in den einzelnen Verbindungsleitungen erfordern, trotz des Vorsehens einer relativ großen Anzahl an Metallisierungsschichten auf Grund der hohen Anzahl an Schaltungselementen pro Einheitsfläche. Das Betreiben der Verbindungsleitungen bei erhöhten Stromdichten zieht jedoch eine Reihe von Problemen nach sich, die mit belastungsinduzierter Leitungsbeeinträchtigung einhergehen, was schließlich zu einem vorzeitigen Ausfall der integrierten Schaltung führen kann. Ein wichtiges Phänomen in dieser Hinsicht ist der strominduzierte Materialtransport in Metallleitungen, der auch als „Elektromigration” bezeichnet wird, die zu einer Ausbildung von Hohlräumen innerhalb und von Materialanhäufungen neben der Metallleitung führen kann, wodurch sich ein reduziertes Leistungsverhalten und eine geringere Zuverlässigkeit oder ein vollständiger Ausfall des Bauelements ergeben kann. Beispielsweise werden Aluminiumleitungen, die in Siliziumdioxid und/oder Siliziumnitrid eingebettet sind, häufig als Metall für Metallisierungsschichten eingesetzt, wobei, wie zuvor erläutert ist, moderne integrierte Schaltungen mit kritischen Abmessungen von 0,18 μm oder weniger deutlich reduzierte Querschnittsflächen der Metallleitungen erfordern und damit erhöhte Stromdichten notwendig machen, wodurch Aluminium zu einem wenig attraktiven Metall für die Herstellung von Metallisierungsschichten wird. Folglich wird Aluminium zunehmend durch Kupfer ersetzt, da Kupfer einen deutlich geringeren Widerstand aufweist und wesentliche Elektromigrationseffekte erst bei deutlich höheren Stromdichten im Vergleich zu Aluminium aufweist. Das Einführen von Kupfer bei der Herstellung von Mikrostrukturen und integrierten Schaltungen ist jedoch mit einer Reihe von schwierigen Problemen begleitet, die in der Eigenschaft des Kupfers ihren Ursache besitzen, dass dieses leicht in Siliziumdioxid und einer Vielzahl von dielektrischen Materialien mit kleinem ε diffundiert. Um die notwendige Haftung bereitzustellen und um die unerwünschte Diffusion von Kupferatomen in empfindliche Bauteilgebiete zu vermeiden, ist es daher für gewöhnlich erforderlich, eine Barrierenschicht zwischen dem Kupfer und dem dielektrischen Material vorzusehen, in welchem die Kupferleitungen eingebettet sind. Obwohl Siliziumnitrid ein dielektrisches Material ist, das in effizienter Weise die Diffusion von Kupferatomen verhindert, ist die Auswahl von Siliziumnitrid als ein Zwischenschichtdielektrikumsmaterial wenig wünschenswert, da Siliziumnitrid eine moderat hohe Permittivität aufweist, wodurch die parasitäre Kapazität benachbarter Kupferleitungen erhöht wird. Daher wird eine dünne leitende Barrierenschicht, die auch dem Kupfer die erforderliche mechanische Stabilität verleiht, so gebildet, dass der Hauptanteil des Kupfers von dem umgebenden dielektrischen Material getrennt ist und es wird lediglich eine dünne Siliziumnitridschicht oder Siliziumkarbidschicht oder eine stickstoffangereicherte Siliziumkarbidschicht in Form einer Deckschicht häufig in kupferbasierten Metallisierungsschichten verwendet. Aktuell sind Tantal, Titan, Wolfram und ihre Verbindungen mit Stickstoff und Silizium, Wolfram/Kobalt/Phosphor-Verbindungen, Wolfram/Kobalt/Bor-Verbindungen, und dergleichen bevorzugte Kandidaten für eine leitende Barrierenschicht, wobei die Barrierenschicht zwei oder mehr Teilschichten mit unterschiedlicher Zusammensetzung aufweisen kann, um damit die Erfordernisse im Hinblick auf das Unterdrücken der Diffusion und das Verbessern der Haftung zu erfüllen.
  • Eine weitere Eigenschaft des Kupfers, die es deutlich von Aluminium unterscheidet, ist die Tatsache, dass Kupfer nicht in einfacher Weise in größeren Mengen durch chemische und physikalische Dampfabscheideverfahren aufgebracht werden kann, wozu sich die Tatsache gesellt, dass Kupfer nicht in effizienter Weise durch anisotrope Trockenätzprozesse strukturiert werden kann, wodurch eine Prozessstrategie erforderlich ist, die üblicherweise als die Damaszener- oder Einlege-Technik bezeichnet wird. Im Damaszener-Prozess wird zuerst eine dielektrische Schicht gebildet, die dann strukturiert wird, um Gräben und Kontaktdurchführungsöffnungen zu erhalten, die nachfolgend mit Kupfer oder einer Kupferlegierung gefüllt werden, wobei, wie zuvor angemerkt ist, vor oder nach dem Einfüllen des Metalls eine leitende Barrierenschicht gebildet wird. Das Abscheiden des Hauptanteils des Kupfermaterials in die Gräben und Kontaktdurchführungsöffnungen wird im Allgemeinen durch nasschemische Abscheideprozesse bewerkstelligt, etwa das Elektroplattieren oder das stromlose Plattieren, wobei das zuverlässige Auffüllen von Kontaktdurchführungen mit einem Aspektverhältnis von 5 oder größer mit einem Durchmesser von 0,1 μm oder sogar weniger in Verbindung mit dem Füllen von Gräben erforderlich ist, die eine Breite im Bereich von 0,1 μm bis einige Mikrometer aufweisen. Obwohl elektrochemische Abscheideprozesse für Kupfer auf dem Gebiet der Herstellung von Leiterplatten gut etabliert sind, ist ein im wesentlichen hohlraumfreies Auffüllen von Kontaktdurchführungsöffnungen mit einem großen Aspektverhältnis eine äußerst komplexe und herausfordernde Aufgabe, wobei die Eigenschaften der schließlich erhaltenen Kupfermetallgebiete deutlich von den Prozessparametern, den Materialien und der Symmetrie der interessierenden Struktur abhängen. Da die Abmessungen von Verbindungsstrukturen durch Entwurfserfordernisse bestimmt sind und nicht wesentlich für eine vorgegebene Mikrostruktur geändert werden können, ist es daher wichtig, den Einfluss von Materialien, etwa leitende und nicht leitende Barrierenschichten, auf die Kupfermikrostruktur und ihre gegenseitige Wechselwirkung auf die Eigenschaften der Verbindungsstruktur abzuschätzen und zu steuern, um damit sowohl eine hohe Ausbeute als auch die erforderliche Produktzuverlässigkeit sicherzustellen. Es ist insbesondere wichtig, Mechanismen zur Leitungsbeeinträchtigung und Ausfallmechanismen für Verbindungsstrukturen für diverse Konfigurationen zu erkennen und zu überwachen, um die Bauteilzuverlässigkeit für jede neue Bauteilgeneration beizubehalten.
  • Daher wurde ein hoher Aufwand betrieben, um die Eigenschaften von kupferbasierten Metallgebieten und der Fertigungsprozesse, die damit verknüpft sind, im Hinblick auf Elektromigration, das Leckstromverhalten und dergleichen zu untersuchen, um neue Materialien und Prozessstrategien zur Herstellung von kupferbasierten Metallisierungsschichten mit erhöhter Zuverlässigkeit und Packungsdichte zu finden. Daher werden im Allgemeinen Teststrukturen an geeigneten Stellen an dem Substrat, etwa den Schneidelinien des Substrats, vorgesehen, um spezielle Prozess- und Materialeigenschaften zu überwachen und/oder kritische Parameter und Materialien für die Herstellung von Metallisierungsstrukturelementen zu bestimmen. Ein Kriterium von Metallisierungsstrukturelementen, etwa von Kontaktdurchführungen und Metallleitungen, ist das Maß an Leckstrom zwischen benachbarten Metallgebieten, da der Leckstrom einen nicht ausreichenden Grad an Isolation anzeigen kann, was zu einer reduzierten Bauteilzuverlässigkeit oder gar zu einem vollständigen Ausfall des Bauteils führen kann, wenn dieser Fehler in eigentlichen Bauteilbereichen des Substrats auftritt. Beispielsweise werden Kontaktdurchführungsketten als Überwachungsstrukturen vorgesehen und sind mit entsprechenden Sondierungsflächen verbunden, die einen Zugriff auf die Teststruktur während eines elektrischen Tests ermöglichen. Beispielsweise kann eine Kontaktdurchführungskette mit zwei Sondierungsflächen verbunden sein, um zu erkennen, ob ein Stromfluss zwischen den beiden Sondierungsflächen während eines elektrischen Tests auftritt oder nicht, wobei die entsprechende Kontaktdurchführungskette eine spezielle Eigenschaft eines Prozessablaufs und eine geometrische Konfiguration repräsentieren kann, die durch die entsprechende Kontaktdurchführungskette zu überwachen ist. Für andere Eigenschaften, d. h. andere Werte der Prozessablaufparameter, werden entsprechende Kontaktdurchführungsketten vorgesehen. Mit der Zunahme der Informationsmenge, die man durch die Leckstromteststruktur gewinnen will, nimmt jedoch auch die Anzahl der Sondierungsflächen zu, die eine große Fläche in der letzten Metallisierungsschicht fordern, wodurch die Anwendbarkeit der Leckstromstrukturen merklich eingeschränkt ist.
  • EP 1 128 424 A2 offenbart einen integrierten Schaltkreis, welcher vorgesehen ist, zum Testen von einzelnen Halbleitervorrichtungen. Hierzu ist ein Sourcegebiet und ein Draingebiet von zwei Transistorvorrichtungen jeweils mit einer Sondierungsfläche gekoppelt. Zum Testen jedes der Transistoren, ist ein Gategebiet jedes Transistors mit einer Gateleitung verbunden, durch welche jeder der Transistoren selektiv betrieben werden kann.
  • US 2003/0020507 A1 offenbart eine Vorrichtung zum Testen der Zuverlässigkeit von Verbindungsleitungen in integrierten Schaltungen. Ein Ziel ist, eine Testvorrichtung bereitzustellen, welche systematisch und operativ Problempunkte von Leckströme oder Kurzschlüssen zwischen Leitungen und zwischen Verbindungen in Mehrlagenzwischenverbindungen detektieren kann. Um diese Aufgabe zu lösen, enthält eine Testvorrichtung eine kammartige Struktur und eine serpentinenartige Struktur mit Durchgangskontaktierungen und legt eine Vorspannung an die Strukturen (Muster) an, um einen Punkt zu bilden, wo ein elektrisches Feld an einer Zwischenverbindung konzentriert wird, um die Leitungen herum, d. h., an dem Ende eines Zahngebiets der Kammstruktur. Sondierungsflächen werden an bestimmten Enden der Kammstruktur und der Serpentinenstruktur gebildet, zum Anlegen der definierten Vorspannung in einer anschließend gebildeten Testvorrichtung.
  • US 6 531 777 B1 betrifft das Testen der Integrität eines Barrierenmetalls unter Verwendung eines Zwei-Niveau-Leitung-zu-Leitungs-Lecktestmusters. Es ist ein Ziel, ein verbessertes Verfahren des Testens der Barrierenschichtintegrität in einer Mehrschichtkupfermetallisierungsstruktur, wie sie in integrierten Schaltungen verwendet wird, zu testen, wobei Leckströme zwischen zwei verschiedenen Metallisierungsebenen gemessen werden. Die US 6,531,777 B1 beschreibt nur ein einziges Testmuster, welches mit Sondierungsflächen verbunden ist.
  • US 6 844 751 B2 betrifft eine Teststruktur zum Testen mehrerer Testmuster in Abhängigkeit von einer Auswahloperation. Zu diesem Zweck sind Schalter zwischen den Testmustern und den Sondierungsflächen vorgesehen. Bei Auswahl eines Testmusters wird die Verbindung zu allen anderen Testmustern unterbrochen. Die Auswahl eines der mehreren Testmuster ist über vordefinierte, nicht überlappende Spannungsbereiche realisiert, wobei das Anlegen einer entsprechenden Spannung das jeweilige Testmuster mit den Sondierungsflächen verbindet.
  • US 5 861 679 A beschreibt eine Vorrichtung zum Bestimmen eines Ausrichtungsfehlers zwischen einer Vielzahl von Verdrahtungsmustern und einer Vielzahl von Mustern aus Öffnungen in einer Isolierfilm Abdeckung. Einer Fehljustierung steht in Abhängigkeit mit dem Vorhandensein oder dem Nichtvorhandensein einer Überlappung zwischen entsprechenden Verdrahtungsmuster und Öffnungsmuster in einem gleichen Bereich. Daher kann die Fehljustierung zwischen dem Verdrahtungsmuster und dem Öffnungsmuster elektrisch durch Prüfen der Leitungszustand zwischen ihnen gemessen werden. Ein Ausrichtungsfehler einer Halbleitervorrichtung ist somit mit hoher Genauigkeit und einfach auch nach Herstellung messbar.
  • US 6 312 964 B1 betrifft ein Verfahren zum Testen einer integrierten Schaltung mit einer Layout-Struktur, die eine Vielzahl von Zweig-Strukturen beinhaltet, wobei das Verfahren die folgenden Schritte umfasst: Erzeugen eines Steuerstroms in Reaktion auf ein Eingangsreferenzsignal, Festlegen eines jeweiligen Zweig Stroms durch jede der Vielzahl von Zweig-Strukturen, wenn ein Vorspannung-Prozess bei der Herstellung in einer mit entsprechender vorbestimmter mit der Zweig-Strukturen assoziierten Maßeinheit unterstützt wird, und Erzeugen, als Reaktion auf die Zweigströme, einer Ausgabe, die den Vorspannung-Prozess während der Herstellung der Layout-Struktur anzeigt.
  • EP 1 587 144 A1 betrifft eine Test-Struktur für ein elektronisches Gerät mit einem ersten und zweiten Terminal zur Bereitstellung von Impedanzwerten über eine Versuchsstruktur, sowie eine Architektur von verteilten Impedanzelementen, die mit einer Vielzahl von Konfigurationen des zu prüfenden Gerätes verbunden, mit unterschiedlichen Kritikalitätsstufen assoziiert und parallel zueinander zwischen dem ersten und zweiten Anschluss angeschlossen sind.
  • Da moderne Mikrostrukturen, etwa schnelle Mikroprozessoren, eine erhöhte Verbindungsstrukturkomplexität mit dichten Metallstrukturen bei extrem reduzierten Abmessungen erfordern, besteht ein Bedarf für eine verbesserte oder alternative Verfahren, um Materialien und Prozesstechnologien zu untersuchen, zu überwachen und zu steuern, die bei der Herstellung komplexer Verbindungsstrukturen eingesetzt werden.
  • Überblick über die Erfindung
  • Im Allgemeinen richtet sich die vorliegende Erfindung an eine Technik zum Bestimmen der Eigenschaften von Metallisierungsstrukturen von Halbleiterbauelementen durch Bewerten entsprechender Testmuster im Hinblick auf Leckströme. Zu diesem Zweck werden mehrere Testmuster, die in einigen anschaulichen Ausführungsformen, unterschiedlich sind im Hinblick auf mindestens eine Eigenschaft, etwa besitzen diese eine unterschiedliche Entwurfsabmessung, einen unterschiedlichen Parameterwert während der Bearbeitung, und dergleichen, elektrisch über mehrere Widerstände, d. h. Schaltungselemente, die als Widerstand dienen, mit entsprechenden Sondierungsflächen gekoppelt, wobei das „Netzwerk” aus Widerständen die mehreren Testmuster mit den Sondierungsflächen verbinden, Information über den Leckstromzustand jedes der mehreren Testmuster mit einer deutlich reduzierten Anzahl an Sondierungsflächen liefert. Folglich kann durch Ausbilden einer „Schaltung” mit mehreren Widerständen und Testmustern ein Messsignal erhalten werden, aus dem gleichzeitig Information über den Status, insbesondere über einen Ausfall, in jeder der mehreren Testmuster ermittelt werden kann. Daher können Entwurfsparameter, etwa kritische Abstände zwischen Schaltungselementen, und/oder Prozessparameterwerte in effizienter Weise auf der Basis von Leckstromtestmessungen bestimmt werden, wobei ein deutlich reduzierter Anteil an Sondierungsflächen im Vergleich zu konventionellen Leckstromteststrukturen ausreichend ist.
  • Die Aufgabe wird gelöst durch die Gegenstände der unabhängigen Ansprüche.
  • Gemäß einer anschaulichen Ausführungsform der vorliegenden Erfindung umfasst eine Leckstromteststruktur ein Substrat, ein erstes Schaltungselement, das über dem Substrat ausgebildet ist und einen Widerstandswert aufweist, und ein zweites Schaltungselement, das über dem Substrat ausgebildet und das einen zweiten Widerstandswert aufweist. Ferner umfasst die Teststruktur eine erste Testanordnung und eine zweite Testanordnung, die über dem Substrat ausgebildet sind, und eine erste Sondierungsfläche und eine zweite Sondierungsfläche, die über dem Substrat gebildet sind. Des weiteren ist eine Verbindungsstruktur über dem Substrat ausgebildet, die das erste und das zweite Schaltungselement mit der ersten und der zweiten Testanordnung und der ersten und der zweiten Sondierungsfläche verbindet. Das erste und das zweite Schaltungselement, die erste und die zweite Testanordnung und die erste und die zweite Sondierungsfläche sind auf der Grundlage eines mikroelektronischen Herstellungsprozessablaufs gebildet.
  • Gemäß einer noch weiteren anschaulichen Ausführungsform der vorliegenden Erfindung umfasst eine Leckstromteststruktur ein Substrat und mehrere Testmuster, die über dem Substrat ausgebildet sind. Des weiteren umfasst die Teststruktur mehrere Widerstände, die über dem Substrat ausgebildet sind, und eine erste Sondierungsfläche und eine zweite Sondierungsfläche, die über dem Substrat gebildet sind, wobei die mehreren Testmuster elektrisch mit der ersten und der zweiten Sondierungsfläche zumindest für einige der mehreren Widerstände verbunden sind.
  • Gemäß einer noch weiteren anschaulichen Ausführungsform der vorliegenden Erfindung umfasst ein Verfahren das Bilden einer Teststruktur über einem Substrat, wobei die Teststruktur mehrere Testmuster aufweist. Das Verfahren umfasst ferner das Erhalten eines Messsignals von einer ersten Sondierungsfläche und einer zweiten Sondierungsfläche, die über dem Substrat ausgebildet sind, wobei das Messsignal Information über einen Leckstromstatus für jedes der mehreren Testmuster enthält. Schließlich wird der Leckstromstatus für jedes der Testmuster auf der Grundlage der Information bestimmt.
  • Kurze Beschreibung der Zeichnungen
  • Weitere Vorteile, Aufgaben und Ausführungsformen der vorliegenden Erfindung sind in den angefügten Patentansprüchen definiert und gehen deutlicher aus der folgenden detaillierten Beschreibung hervor, wenn diese mit Bezug zu den begleitenden Zeichnungen studiert wird, in denen:
  • 1a schematisch eine Draufsicht einer Teststruktur zeigt, die auf der Grundlage mikroelektronischer Prozesse hergestellt ist und mehrere Testmuster aufweist, deren Leckstromstatus auf der Grundlage zweier Sondierungsflächen gemäß anschaulicher Ausführungsformen der vorliegenden Erfindung ermittelt wird;
  • 1b zeigt schematisch eine Querschnittsansicht eines Teils der Teststruktur aus 1a gemäß anschaulicher Ausführungsformen; und
  • 1c und 1d zeigen schematisch Draufsichten entsprechender Teststrukturen mit einem Widerstandsnetzwerk zum Erhalten einer größeren Informationsmenge mittels einer einzelnen Messung gemäß noch weiterer anschaulicher Ausführungsformen der vorliegenden Erfindung.
  • Detaillierte Beschreibung
  • Im Allgemeinen richtet sich die vorliegende Erfindung an die Bewertung von Entwurfskriterien und Prozessablaufparameter für die Herstellung von Metallisierungsstrukturen für moderne Halbleiterbauelemente. Wie zuvor dargelegt ist, erfordert die komplexe Konfiguration von Metallisierungsstrukturen von integrierten Schaltungen, mikromechanischen Bauelementen und dergleichen, bei anspruchsvollen Anwendungen eine gründliche Überwachung und Steuerung der Entwurfsregeln, etwa kritische Abmessungen und Abstände zwischen benachbarten Schaltungselementen, und dergleichen, und von Prozessablaufparametern, etwa Materialeigenschaften, der Einfluss von Strukturierungs- und Ausheizprozeduren, und dergleichen während der Herstellung von Metallisierungsstrukturen. Folglich werden große Anstrengungen typischerweise unternommen, um entsprechende Steuerungs- und Überwachungsmechanismen einzurichten, etwa entsprechende Teststrukturen, die auf speziellen Testsubstraten oder auf Produktsubstraten an speziellen Substratpositionen ausgebildet sind. Im Hinblick auf das Leckstromverhalten der Metallisierungselemente, etwa Metallleitungen, Kontaktdurchführungen, und dergleichen ist eine sehr effiziente Verfahrenstechnik das Bestimmen des Vorhandenseins eines leitenden Weges zwischen benachbarten Strukturelementen innerhalb eines spezifizierten Testmusters, das beispielsweise eine Vielzahl einzelner Komponenten, etwa Kontaktdurchführungen, Metallleitungen, und dergleichen aufweisen kann, wobei jedoch konventioneller Weise auf Grund der im Wesentlichen digitalen Natur der Antwort eines entsprechenden Testmusters, d. h. „Leckstrom ist vorhanden”, d. h. ein im Wesentlichen niederohmiger Status, oder „Leckstrom ist nicht vorhanden”, d. h. ein im Wesentlichen hochohmiger Status, eine Vielzahl von Sondierungsflächen erforderlich sind, wodurch wertvolle Substratfläche verbraucht wird, wenn die entsprechenden Teststrukturen auf Produktsubstraten hergestellt sind. Wenn in ähnlicher Weise entsprechende Testsubstrate verwendet werden, kann die große Anzahl an Sondierungsflächen, die für konventionelle Leckstromprüfungen erforderlich sind, deutlich die Effizienz der entsprechenden Substrate im Hinblick auf andere Testprozeduren, die auf der Grundlage der gleichen Testsubstrate auszuführen sind, verringern. Im Gegensatz zum Stand der Technik bietet die vorliegende Erfindung eine deutlich erhöhte Effizienz für Leckstromprüfungen, indem eine Teststruktur mit mehreren Testanordnungen oder Testmustern vorgesehen wird, die in Bezug auf mindestens eine Eigenschaft im Wesentlichen „gleichzeitig” auf der Grundlage einer deutlich reduzierten Anzahl an Sondierungsflächen getestet werden können, indem die mehreren Testmuster oder Anordnungen über mehrere Schaltungselemente, die als Widerstände arbeiten, mit den Sondierungsflächen verbunden werden. Folglich können die entsprechenden Testmuster oder Anordnungen als „Schalter” betrachtet werden, so dass durch geeignetes Ausbilden des Widerstandsnetzwerks ein hohes Maß an Information gleichzeitig erhalten werden kann, selbst wenn lediglich zwei Sondierungsflächen zum Gewinnen eines entsprechenden Messsignals verwendet werden. Folglich kann eine systematische Prüfung spezieller Parameter oder selbst mehrerer unterschiedlicher Parameter auf der Grundlage einer einzelnen Teststruktur mit einer deutlich reduzierten Anzahl an Sondierungsflächen erreicht werden. Es sollte beachtet werden, dass die vorliegende Erfindung äußerst vorteilhaft ist im Zusammenhang mit modernen Halbleiterbauelementen, etwa integrierten Schaltungen mit einer Metallisierungsstruktur auf der Grundlage von Kupfer und dielektrischen Materialien mit kleinem ε, da hier die Strukturgrößen ständig verringert werden, wodurch auch zunehmend striktere Prozessgrenzen für die entsprechenden Prozessabläufe zur Herstellung von Metallisierungsstrukturen erforderlich sind. Es sollte jedoch beachtet werden, dass die Prinzipien der vorliegenden Erfindung auch auf Leckstromprüfungen in beliebigen Halbleiterbauelementen angewendet werden können, unabhängig von dem speziellen Fertigungsablauf und den verwendeten Materialien. Sofern dies nicht speziell in der Beschreibung und/oder den angefügten Patentansprüchen zum Ausdruck kommt, sollte die vorliegende Erfindung nicht auf eine spezielle Fertigungstechnik und eine spezielle Art eines Halbleiterbauelements eingeschränkt gesehen werden.
  • Mit Bezug zu den 1a bis 1d werden nunmehr weitere anschauliche Ausführungsformen der vorliegenden Erfindung detaillierter beschrieben.
  • 1a zeigt schematisch eine Draufsicht einer Teststruktur 100 in vereinfachter Weise, um nicht unnötig die Prinzipien der vorliegenden Erfindung zu verdunkeln. Somit werden Metallleitungen oder andere Leitungen sowie Metallinseln, etwa Sondierungsflächen, und dergleichen in Form eines Schaltbilds dargestellt, wenn dies geeignet ist. In der in 1 dargestellten Ausführungsform umfasst die Teststruktur 100 ein Substrat 101, das ein beliebiges geeignetes Substrat zum Herstellen einer Metallisierungsstruktur eines Halbleiterbauelements darauf repräsentieren kann. Beispielsweise kann das Substrat 101 ein Halbleitervollsubstrat, etwa ein Siliziumsubstrat, oder ein SOI-(Silizium-auf-Isolator-)Substrat repräsentieren, oder kann ein beliebiges anderes Trägermaterial mit einer darauf ausgebildeten erforderlichen Materialschicht, etwa einer Halbleiterschicht, repräsentieren, die dann zur Herstellung von Schaltungselementen verwendet werden kann, wie dies nachfolgend detaillierter beschrieben ist. In einigen anschaulichen Ausführungsformen repräsentiert das Substrat 101 ein Produktsubstrat mit darauf ausgebildeten mehreren Halbleiterbauelementen, etwa integrierten Schaltungen, die an zugewiesenen Stellen angeordnet sind, wobei die Teststruktur 100 an einer geeigneten Position ausgebildet sein kann, etwa einer Schneidelinie, und dergleichen. Die Teststruktur 100 umfasst ferner mehrere Testanordnungen oder Testmuster 110, die als 110a, 110b, 110n angegeben sind, wobei die Anzahl der Testmuster von zwei Testmustern bis zu einer beliebigen Anzahl, vier oder mehr, acht oder mehr und dergleichen variieren kann. Jedes der Testmuster 110a, ..., 110n umfasst eine geeignete Anordnung aus Metallisierungsstrukturkomponenten, etwa Metallleitungen, Metallkontaktdurchführungen, und dergleichen, deren Eigenschaften auf den im Hinblick auf die Leckströme abzuschätzen sind, die während des Betriebs der Teststruktur 100 erzeugt werden. In einigen Ausführungsformen können weitere Komponenten, etwa Schaltungselemente in den Testmustern oder Anordnungen 110 enthalten sein. Somit soll der Begriff Testmuster oder Testanordnung eine beliebige Zusammensetzung von Strukturelementen beinhalten, die das Definieren der elektrischen Antwort beim Auftreten eines ausgeprägten Leckstrompfades in einer der Komponenten erforderlich ist, die funktionell mit einem entsprechenden Testmuster der Testmuster 110 verknüpft ist. Somit sollte der Begriff „Testmuster” nicht auf Metallisierungsstrukturen innerhalb einer einzelnen Metallisierungsschicht eingeschränkt gesehen werden, sofern dies nicht anders in der Beschreibung oder in den angefügten Patentansprüchen dargestellt ist. In einer anschaulichen Ausführungsform weisen mindestens einige der Testmuster 110a, ..., 110n mehrere dichtliegende Komponenten 111 auf, die beispielsweise durch Kontaktdurchführungen, Metallleitungen, und dergleichen repräsentiert sind. In der dargestellten Ausführungsform können die Kontaktdurchführungen 111 eine erste Kontaktdurchführungskette 112 bilden, die durch eine entsprechende Metallleitung 112a verbunden ist, und eine zweite Kontaktdurchführungskette 113 ist durch eine entsprechende Metallleitung 113a verbunden, wobei die einzelnen Kontaktdurchführungen der Ketten 112 und 113 in einer zueinander verschobenen Weise angeordnet sein können. Es sollte jedoch beachtet werden, dass die spezielle Anordnung der Komponenten 111 in den entsprechenden Testmustern 110a, ..., 110n entsprechend einem beliebigen speziellen Kriterium ausgewählt sein kann, um damit Information im Hinblick auf die betrachtete Fertigungssequenz oder auf entsprechende Entwurfsabmessungen und dergleichen zu gewinnen. Beispielsweise haben in der in 1a gezeigten Ausführungsform die Testmuster 110a, ..., 110n im Wesentlichen die gleiche Konfiguration, wobei eine spezielle Eigenschaft unter den einzelnen Testmustern 110a, ..., 110n variiert wird. Beispielsweise wird ein Abstand 114 zwischen verschobenen Kontaktdurchführungen in den entsprechenden Kontaktdurchführungsketten 112 und 113 als ein zu untersuchender Entwurfsparameter verwendet, wobei bei dem Muster 110a begonnen wird, so dass beispielsweise das letzte Testmuster 110n den geringsten Abstand 114 aufweist, der im Wesentlichen einer parallelen Anordnung der entsprechenden Kontaktdurchführungen 111 entspricht. In diesem Falle ist die Wahrscheinlichkeit für das Auftreten eines Kurzschlusses zwischen benachbarten Kontaktdurchführungsketten 112 und 113 in dem ersten Muster 110a am geringsten und steigt kontinuierlich an, um die höchste Wahrscheinlichkeit für den Leckstrom in dem letzten Testmuster 110n zu erreichen. In anderen anschaulichen Ausführungsformen können die entsprechenden Testmuster 110a, ..., 110n in einer im Wesentlichen beliebigen Weise angeordnet sein, wie dies nachfolgend detaillierter beschrieben ist.
  • Die Teststruktur 100 umfasst ferner mehrere Schaltungselemente 120, wobei in der in der anschaulichen Ausführungsform gezeigten Schaltungselemente 120a, ..., 120n in Form von Widerständen vorgesehen sind, wobei die entsprechenden Widerstände 120a, ..., 120n einen Widerstandswert aufweisen können, der deutlich höher ist als ein entsprechender Widerstandswert eines der Testmuster 110a, ..., 110n, wenn ein entsprechender Leckstromweg dann hervorgerufen wird. Beispielsweise kann ein geeigneter Widertandswert für die entsprechenden Widerstände 120a, ..., 120n im Bereich von einigen Kiloohm bis zu einigen 100 Kiloohm liegen. In einigen anschaulichen Ausführungsformen werden die Schaltungselemente 120 als im Wesentlichen identische Elemente vorgesehen, d. h. diese besitzen im Wesentlichen den gleichen Widerstandswert, wodurch die Schaltungskomplexität verringert wird, da identische Schaltungsmuster für die entsprechenden Schaltungselemente 120 verwendet werden können. In noch anderen anschaulichen Ausführungsformen können sich die Widerstandwerte zumindest einiger der Widerstände 120a, ..., 120n voneinander unterscheiden. Die Teststruktur 100 weist ferner eine Verbindungsstruktur 130 auf, die der Einfachheit halber in Form von Linien in den Zeichnungen dargestellt ist, wobei zu beachten ist, dass die Verbindungsstruktur 130 Metallleitungen, Polysiliziumleitungen, Kontaktdurchführungen und Kontakte nach Bedarf aufweist. Somit ist die Verbindungsstruktur 130 ausgebildet, die mehreren Schaltungselemente 120 und die mehreren Testmuster 110a, ..., 110n gemäß einem speziellen Schaltungsentwurf zu verbinden, wobei die Verbindungsstruktur 130 auch die sich ergebende Schaltung mit mehreren Sondierungsflächen 140a, 140b verbindet, wobei in dem gezeigten anschaulichen Beispiel lediglich zwei Sondierungsflächen für die Teststruktur 100 vorgesehen sind. Wie zuvor erläutert ist, erfordern die Sondierungsflächen 140a, 140b eine relativ große Substratfläche, da diese Flächen so gestaltet sind, dass sie einen Zugriff durch eine externe Sonde zum Verbinden einer Teststruktur mit einer externen Messanordnung ermöglichen.
  • 1b zeigt schematisch eine Querschnittsansicht durch einen Teil der Teststruktur 100, wie sie in 1a gezeigt ist. Es sollte beachtet werden, dass die Draufsicht der 1a als eine Mischung einer tatsächlichen Draufsicht und eines funktionellen Diagramms angegeben ist, um deutlicher die Prinzipien der vorliegenden Erfindung zu demonstrieren. In einer tatsächlichen Konfiguration können die diversen Komponenten sehr unterschiedlich angeordnet sein und können auch in unterschiedlichen Bauteilebenen ausgebildet sein, wie dies anschaulich mit Bezug zu 1b beschrieben ist. Somit kann die Teststruktur 100 das Substrat 101 aufweisen, das darauf ausgebildet eine Bauteilschicht 102, etwa eine Halbleiterschicht, aufweist, in der die mehreren Schaltungselemente 120 gebildet sein können, und die dann ausgebildet andere Schaltungselemente, etwa Transistoren, Kondensatoren, und dergleichen aufweisen kann, wenn eine zusätzliche Testschaltung oder eigentliche Produktbauelemente ebenso über dem Substrat 101 ausgebildet sind. In diesem Beispiel wird angenommen, dass die Schaltungselemente, die als Widerstände 120a, ..., 120n dienen, in Form entsprechender Schaltungselemente, etwa Transistoren mit einem moderat hohen Durchgangswiderstand vorgesehen sind, oder wie gezeigt, die Schaltungselemente 120 können in Form eines moderat gering dotierten Halbleitergebiets 103 bereitgestellt werden. In anderen Fällen können die entsprechenden Schaltungselemente 130 in Form von Halbleiterleitungen mit unterschiedlicher Länge, unterschiedlicher Dotierstoffkonzentration und dergleichen vorgesehen sein. Es sollte beachtet werden, dass die Schaltungselemente 120 gemäß gut etablierter Prozessverfahren hergestellt werden können, wie sie typischerweise für die Herstellung von Halbleiterbauelementen verwendet werden.
  • Ferner ist ein Zwischenschichtdielektrikumsmaterial 104 vorgesehen, in welchem entsprechende Kontakte 105 ausgebildet sind, die als Komponenten der Verbindungsstruktur 130 betrachtet werden können. Eine Metallisierungsstruktur 150, die eine erste Metallisierungsschicht 151 aufweisen kann, die eine Metallleitung 152 aufweist, ist in ein dielektrisches Material 153 eingebettet. Die Metallisierungsstruktur 150 umfasst ferner eine zweite Metallisierungsschicht 156, die die Komponenten, d. h. in dem gezeigten Beispiel die Kontaktdurchführungskette 111, aufweisen kann, die in ein geeignetes dielektrisches Material eingebettet ist, wodurch eine Kontaktdurchführungsschicht 157 gebildet wird. Die Metallisierungsschicht 156 kann ferner eine Metallleitungsschicht 158 aufweisen, die über der Schicht 157 ausgebildet ist, die beispielsweise entsprechende Komponenten der Verbindungsstruktur 130 und, abhängig von der Konfiguration der Teststruktur 100, die Sondierungsflächen 140a, 140b (nicht gezeigt) aufweisen kann. In anderen anschaulichen Ausführungsformen sind weitere Metallisierungsschichten über der Schicht 158 vorgesehen, wobei die entsprechenden Sondierungsflächen 140a, 140b in einer oberen Metallisierungsschicht oder bei der letzten Metallisierungsschicht der betrachteten Metallisierungsstruktur vorgesehen sind, um damit einen Zugriff durch eine externe Messanordnung zu ermöglichen. Wenn beispielsweise die Teststruktur 100 in einem Produktsubstrat vorgesehen ist, kann sich der entsprechende Stromweg für Messsignale von dem entsprechenden Testmustern 110a, ..., 110n zu den Sondierungsflächen 140a, 140b über die Schaltungselemente 120 durch die gesamte Metallisierungsstruktur erstrecken.
  • Ein typischer Prozessablauf zur Herstellung der Teststruktur 100, wie sie in 1b gezeigt ist, kann geeignete Fertigungsverfahren umfassen, wobei zumindest die Kontaktdurchführungsschicht 157 auf der Grundlage einer speziellen Fertigungssequenz hergestellt ist, um damit einen oder mehrere Prozessparameter oder Materialien abzuschätzen oder eine Entwurfsparameter, etwa den Abstand 114 (siehe 1a), die Abmessungen der Kontaktdurchführungen 111, und dergleichen abzuschätzen.
  • Beispielsweise wird während der Herstellung der Kontaktdurchführungsschicht 157 ein entsprechendes dielektrisches Material abgeschieden und wird nachfolgend auf der Grundlage moderner Lithographie- und Ätzverfahren strukturiert, wobei entsprechende Prozessparameter in Verbindung mit den Entwurfsabmessungen kritische Parameter für die Kontaktdurchführungsschicht 157 repräsentieren können. Des weiteren wird eine Barrierenschicht 159 abgeschieden, woran sich das Abscheiden eines geeigneten Metallmaterials, etwa Kupfer, Kupferlegierungen, und dergleichen in die Kontaktdurchführungen anschließt, und danach wird überschüssiges Material auf der Grundlage von Fertigungsverfahren, etwa elektrochemisches Ätzen, CMP (chemisch-mechanisches Polieren), und dergleichen entfernt. Da jeder dieser Prozesse an sich ein äußerst komplexer Prozess ist, muss die Qualität der entsprechenden Fertigungssequenz sowie die Gültigkeit der entsprechenden Entwurfsabmessungen sorgfältig gesteuert werden, um die Produktzuverlässigkeit zu verbessern und um die Skalierbarkeit spezieller Fertigungsverfahren zu bewerten.
  • Es sei wiederum auf 1a verwiesen; wie zuvor erläutert ist, kann in der Schaltungsanordnung, wie sie in den diversen Testmustern 110a, ..., 110n gezeigt ist, entsprechend einer zunehmenden Wahrscheinlichkeit für das Auftreten eines Leckstromfehlers während einer spezifizierten Fertigungssequenz angeordnet sein. Beispielsweise ist bei einem minimalen Abstand 114, der in dem letzten Testmuster 110n definiert ist, die Wahrscheinlichkeit des Erzeugens eines Kurzschlusses zwischen benachbarten Kontaktdurchführungen der unterschiedlichen Kontaktdurchführungsketten 112 und 113 äußerst hoch. Folglich kann ein zuverlässiger Abstand 114 ermittelt werden, der zusätzlich eine effiziente Prozesstoleranz ergibt. Zu diesem Zweck wird die Teststruktur 100 in Betrieb genommen, indem beispielsweise die Sondierungsflächen 140a, 140b mit einer externen Messeinrichtung, etwa einer Widerstandsmesseinrichtung, verbunden werden, um damit den Gesamtwiderstand der Teststruktur 100 zu ermitteln. Da jedes der Testmuster 110a, 110n in Reihe mit einem entsprechenden Widerstand 120a, ..., 120n geschaltet ist, führt daher ein Leckstromfehler, beispielsweise in dem letzten Testmuster 110n, dass die höchste Wahrscheinlichkeit zum Erzeugen eines Kurzschlusses aufweist, zu einem Gesamtwiderstandswert in dem Testmuster 100, der im Wesentlichen die Summe der Widerstandswerte der Widerstände 120 ist, die nicht von einem entsprechenden Leckstrom als „Nebenschluss” umgangen werden. Der entsprechende Wert kann mittels eines entsprechenden Messsignals ermittelt werden, das über die Sondierungsflächen 140a, 140b erhalten wird, das einen Wert aufweist, das beispielsweise im Wesentlichen die Summe aller Widerstände 120a, ..., 120n repräsentiert, da angenommen werden kann, dass der Widerstand des „kurzgeschlossen” Testmusters 110n deutlich kleiner ist im Vergleich zu den Widerstandswerten der Widerstände 120a, ..., 120n. Wenn in ähnlicher Weise eines der Testmuster, das „vor” dem Testmuster 110n angeordnet ist, einen Fehler aufweist, beispielsweise kann das Testmuster 110b einen Kurzschluss aufweisen, ergibt der Gesamtwiderstandswert für diesen Zustand der Teststruktur 100, der über das Messsignal an den Sondierungsflächen 140a, 140b erhalten wird, im Wesentlichen den Widerstandswert der Widerstände 120a, 120b. Da die entsprechenden Widerstandswerte im Voraus bekannt sind, kann der entsprechende Gesamtwert während des Testverfahrens angeben, welches der Testmuster 110a, ..., 110n einen Fehler aufweist, wobei angenommen wird, dass ein Fehler des Testmusters 110b auch zu einem Fehler der nachfolgenden Testmuster auf Grund der zunehmenden Wahrscheinlichkeit zum Erzeugen eines Leckstromfehlers führt. Folglich kann durch Vorsehen einer Reihenschaltung der Widerstände 120 in dem entsprechenden Testmuster, wobei ein erstes Paar aus Widerstand und Testmuster zwischen den Sondierungsflächen 140a, 140b und ein nachfolgendes Paar aus Widerstand und Testmuster mit der Sondierungsfläche 140b und einem Knoten, der durch einen Kontaktbereich zwischen einem vorhergehenden Paar aus Widerstand und Testmuster gebildet ist, etwa einem Knoten 160a, angeschlossen ist, das entsprechende Testmuster erkannt werden, das einen entsprechenden Leckstromfehler erzeugt. Beispielsweise ist das Paar mit dem Widerstand 120b, das in Reihe mit dem Testmuster 110b verbunden ist, mit dem Knoten 160a verbunden, usw., bis das letzte Paar 120n, 110n mit dem entsprechenden Schaltungsknoten des vorhergehenden Paars eines Widerstands und eines Testmusters verbunden ist.
  • 1c zeigt schematisch eine weitere Schaltungsanordnung des Teststruktur 100 gemäß weiterer anschaulicher Ausführungsformen, wobei ein entsprechender Leckstromfehler in einem der Testmuster im Wesentlichen ohne Vorsehen der entsprechenden Testmuster in einer vordefinierten Sequenz mit ansteigender Wahrscheinlichkeit für Leckstromfehler erkannt werden kann. In der gezeigten Ausführungsform ist jedes Testmuster 110a, ..., 110n in Reihe mit einem entsprechenden der Widerstände 120a, ..., 120n geschaltet, die in der vorliegenden Ausführungsform unterschiedliche Widerstandswerte aufweisen, die jedoch wiederum ausreichend hoch im Vergleich zu einem entsprechenden Leckstromfehler ausgewählt sind, der in einem oder mehreren der Testermuster 110a, ..., 110n auftreten kann. Entsprechend unterschiedliche Widerstandswerte können effizient auf der Grundlage entsprechender Fertigungsverfahren erhalten werden, wobei beispielsweise mehrere Einheitswiderstandselemente auf Bauteilebene in geeigneter Weise so verbunden werden, dass die gewünschten unterschiedlichen Widerstandswerte für die Widerstände 120a, ..., 120n erhalten werden. Ferner können die Testmuster 110a, ..., 110n darin ausgebildet eine geeignete Anordnung aus Metallisierungskomponenten aufweisen, wobei nicht notwendigerweise der gleiche Parameter oder die gleiche Entwurfsabmessung bewertet wird. Beispielsweise können die Testmuster 110a, ..., 110n mehrere Muster aufweisen, wie sie in 1a gezeigt sind, und zusätzlich können andere Testmusteranordnungen vorgesehen sein, in denen andere kritische Parameter abgeschätzt werden. Wenn beispielsweise eine äußerst komplexe Metallisierungsstruktur betrachtet wird, können entsprechende Kontaktdurchführungsketten unterschiedlicher Metallisierungsebenen gleichzeitig bewertet werden. In anderen Beispielen können unterschiedliche Metallisierungsebenen auf der Grundlage unterschiedlicher Prozessparameter hergestellt werden, um damit das Erkennen geeigneter Parameterwerte für eine spezifizierte Fertigungssequenz zu ermöglichen.
  • Während des Betriebs der Teststruktur 100, wie sie in 1c gezeigt ist, weisen ein oder mehrere der Testmuster 110a einen Leckstromfehler auf, wobei das Auftreten des entsprechenden Leckstromfehlers willkürlich ist, abhängig von den Gegebenheiten der abzuschätzenden Eigenschaften. Beispielsweise sei angenommen, dass das erste Testmuster 110a und das letzte Testmuster 110n einen Leckstromfehler aufweisen. Da die entsprechenden Widerstandswerte der „kurzgeschlossen” Testmuster 110a, 110n deutlich kleiner sind im Vergleich zu den entsprechenden Widerstandswerten der Widerstände 120a, 120n, ergibt das „Ergebnismuster”, das in diesem Falle erhalten wird, eine Parallelschaltung für die Widerstände 120a und 120n. Folglich kann ein entsprechender Gesamtwiderstandswert über die Sondierungsflächen 140a, 140b bestimmt werden, wobei das Ergebnismuster aus den bekannten Widerstandswerten der Widerstände 120a, ..., 120n zurückgerechnet werden kann. Beispielsweise können entsprechende Widerstandswerte für die Widerstände 120a, ... 120n so festgelegt werden, dass jede mögliche Konfiguration für Leckstromwege in den Testmustern 110 einen einzigartigen Gesamtwiderstandswert erzeugt. Aus dem entsprechenden Gesamtwert des entsprechenden Ergebnismusters, das mit dem Wert verknüpft ist, kann dann der Wert leicht erkannt werden. Folglich ergibt sich ein hohes Maß an Flexibilität bei der Überwachung von Leckstromfehlern in den entsprechenden Testmustern, wodurch die Möglichkeit geschaffen wird, mehrere unterschiedliche Eigenschaften einer Fertigungsprozesssequenz und/oder von Entwurfsregeln für eine Metallisierungsstruktur zu bestimmen.
  • 1d zeigt schematisch die Teststruktur 100 gemäß weiterer anschaulicher Ausführungsformen der vorliegenden Erfindung. Die Teststruktur 100 umfasst die mehreren Widerstände 120, die so angeschlossen sind, dass sie ein Netzwerk bilden, das die Erkennung mehrer unterschiedlicher Ergebnismuster der entsprechenden Testmuster 110a, ..., 110n verwirklicht, unabhängig davon, ob ein oder mehrere der Testmuster 110a einen Leckstromfehler aufweisen. Ferner können die Testmuster 110a, ..., 110n eine ähnliche oder sehr unterschiedliche Konfiguration aufweisen, so dass die entsprechenden Wahrscheinlichkeiten für ein Auftreten eines Leckstromfehlers zwischen den mehreren Testmustern 110a, ..., 110n nicht korreliert ist, ähnlich wie dies zuvor mit Bezug zu 1c beschrieben ist. In dieser Anordnung können die mehreren Widerstände 120 eine Mehrzahl aus n Widerständen 121 aufweisen, die einen Widerstandswert von R besitzen, und es sind ferner eine Mehrzahl aus n + 1 Widerständen 122 vorgesehen, die einen Widerstandswert von 2R besitzen. Wie gezeigt, bilden die n Widerstände 121 und ein einzelner Widerstand 122 eine Reihe von Widerständen, die zwischen dem Sondierungsflächen 140a, 140b angeschlossen sind. Ferner ist jedes der Testmuster 110a, ..., 110n in Reihe mit einem der Widerstände 122 verbunden und ein entsprechendes Paar aus Widerständen 122 und eines Testmusters 110 ist mit einem entsprechenden Knoten zwischen den beiden Widerständen 121, beginnend mit einem Knoten 123 verbunden. Ferner ist jedes Testmuster 110a, ..., 110n mit einem entsprechenden Widerstand 170a, ..., 170n verbunden, wovon jeder mit einem Anschluss mit dem eigentlichen entsprechenden Testmuster verbunden ist und mit dem anderen Anschluss mit einer weiteren Sondierungsfläche 140c. Die Widerstandswerte der entsprechenden Widerstände 170a, ..., 170n RK sind kleiner als der Widerstandswert R sind jedoch dennoch ausreichend höher als ein entsprechender Widerstandswert eines der entsprechenden Testmuster 110a, 110n, wenn diese einen Leckstromfehler aufweisen.
  • Während des Betriebs der Teststruktur 100, wie sie in 1d gezeigt ist, wird die Sondierungsfläche 140c mit einer Referenzspannung, etwa 5 Volt Gleichspannung, oder einem anderen geeigneten Wert, der als VDD bezeichnet ist, versorgt, während die Sondierungsfläche 140b als das Massepotential dient, das auch die Referenz für die Spannung VDD und eine Ausgangsspannung sein kann, die an der Sondierungsfläche 140a erhalten wird. In dieser Schaltungsanordnung werden die entsprechenden Testmuster 110a, ..., 110n als Schalter betrachtet, die die Spannung VDD dem zugeordneten Widerstand 122 zuführen, wenn ein Leckstromfehler nicht auftritt, oder die das Massepotential von der Umgehung des entsprechenden Widerstands 170a an den entsprechenden Widerstand 122 anlegen. Auf diese Weise ist die an der Sondierungsfläche 140a erfasste Spannung durch den digitalen Wert bestimmt, der durch den entsprechenden Status der Testmuster 110a, ..., 110n erhalten wird. D. h., wenn kein Leckstromfehler auftritt, ist der entsprechende digitale Wert oder Muster „0, 0, ... 0” für die Testmuster 110a, ..., 110n. Wenn beispielsweise ein entsprechender Fehler in dem letzten Testmuster 110n auftritt, ist der entsprechende digitale Wert „0, 0, ..., 1”, wodurch eine entsprechende niedrige Spannung an der Ausgangsfläche 140a erzeugt wird. In ähnlicher Weise ist für ein beliebiges anderes digitales Muster eine einzigartige Spannung an der Ausgangsfläche 140a abgreifbar. Folglich kann das Netzwerk aus Widerständen 120 als ein „digital-analog-Wandler” in Bezug auf den Status der entsprechenden Testmuster 110a, ..., 110n betrachtet werden, die den digitalen Eingangswert repräsentieren, der die quasi-analoge Ausgangsspannung an der Sondierungsfläche 140a erzeugt. Somit wird ein hohes Maß an Flexibilität erhalten, da eine moderat große Anzahl an Testmuster gleichzeitig auf der Grundlage dreier Sondierungsflächen bewertet werden kann. Da ferner lediglich drei unterschiedliche Widerstandswerte, d. h. R, 2R und RK verwendet werden, ist die entsprechende Schaltungskonfiguration zum Bereitstellen der entsprechenden Widerstände relativ gering.
  • Auf der Grundlage der gemessenen Ergebnisse, die durch die Teststruktur 100 erhalten werden, kann ein geeigneter Entwurfsparameterwert und/oder ein Prozessablaufparameterwert für einen oder mehrere Parameter dafür eine spezielle betrachtete Metallisierungsstruktur erkannt werden. Ein entsprechender Parameterwert oder Werte können dann für das Ausführen einer Prozesssequenz verwendet werden, um damit entsprechende Metallisierungsstrukturen auf einer Vielzahl von Produktsubstraten zu erhalten.
  • Es gilt also: Die vorliegende Erfindung stellt eine Teststruktur und eine Messtechnik bereit, die das Bewerten mehrerer Testmuster ermöglicht, indem ein Widerstandsnetzwerk verwendet wird, wodurch die erforderliche Anzahl an Sondierungsflächen reduziert wird, wobei in einigen anschaulichen Ausführungsformen lediglich zwei Sondierungsflächen zum Abschätzen des Leckstromstatuts mehrerer Testmuster verwendet werden. In einigen anschaulichen Ausführungsformen wird ein hohes Maß an Flexibilität zum Testen von Prozess- und Entwurfsparametern erreicht, da das gleichzeitige Auftreten entsprechender Fehler in den Testmustern in einzigartiger Weise bestimmt werden kann, so dass die mehreren Parameter mit einer geringen Anzahl an Sondierungsflächen sondiert und überwacht und gesteuert werden können. Auf Grund der erhöhten Flexibilität und der deutlichen Verringerung der Substratfläche, die für entsprechende Sondierungsflächen erforderlich ist, kann die Steuerungseffizienz deutlich verbessert werden.

Claims (20)

  1. Leckstromteststruktur (100) mit: einem Substrat (101); einem ersten Schaltungselement (120, 120a, 120b, ..., 120n, 121, 122, 170a, ..., 170n), das über dem Substrat (101) ausgebildet ist und einen ersten Widerstandswert aufweist; einem zweiten Schaltungselement (120, 120a, 120b, ..., 120n, 121, 122, 170a, ..., 170n), das über dem Substrat (101) ausgebildet und einen zweiten Widerstandswert aufweist; einer ersten Testanordnung (110, 110a, 110b, ..., 110n) und einer zweiten Testanordnung (110, 110a, 110b, ..., 110n), die über dem Substrat (101) gebildet sind; einer ersten Sondierungsfläche (140a, 140b) und einer zweiten Sondierungsfläche (140a, 140b), die über dem Substrat (101) gebildet sind; und einer Verbindungsstruktur (130), die über dem Substrat (101) gebildet ist und das erste und das zweite Schaltungselement (120, 120a, 120b, ..., 120n, 121, 122, 170a, ..., 170n) mit der ersten und der zweiten Testanordnung (110, 110a, 110b, ..., 110n) und der ersten und der zweiten Sondierungsfläche (140a, 140b) verbindet, wobei das erste und zweite Schaltungselement (120, 120a, 120b, ..., 120n, 121, 122, 170a, ..., 170n) die erste und zweite Testanordnung (110, 110a, 110b, ..., 110n) mit der ersten und zweiten Sondierungsflächen (140a, 140b) so verbinden, dass aus einem Gesamtwiderstand über der ersten und zweiten Sondierungsfläche (140a, 140b) für jede der ersten und zweiten Testanordnung (110, 110a, 110b, ..., 110n) entweder das Vorhandensein oder das Nicht-Vorhandensein eines leitenden Pfades erkennbar ist, wobei der Gesamtwiderstand im Wesentlichen die Summe der Widerstandswerte der Schaltungselemente ist.
  2. Leckstromteststruktur nach Anspruch 1, wobei das erste und das zweite Schaltungselement (120, 120a, 120b, ..., 120n, 121, 122, 170a, ..., 170n) in einer Bauteilebene (102) gebildet sind, und wobei die erste und die zweite Testanordnung (110, 110a, 110b, ..., 110n) in einer Metallisierungsschicht (150) ausgebildet sind, die über der Bauteilebene (102) angeordnet ist.
  3. Leckstromteststruktur nach Anspruch 1, wobei die erste Testanordnung (110, 110a, 110b, ..., 110n) sich von der zweiten Testanordnung (110, 110a, 110b, ..., 110n) in Bezug auf ein spezifiziertes Entwurfskriterium unterscheidet.
  4. Leckstromteststruktur nach Anspruch 3, wobei das spezifizierte Entwurfskriterium eine Entwurfsabmessung mindestens einer Komponente in der ersten und zweiten Testanordnung (110, 110a, 110b, ..., 110n) repräsentiert.
  5. Leckstromteststruktur nach Anspruch 4, wobei die Entwurfsabmessung eine Abmessung eines Metallgebiets oder ein Abstand (114) zwischen zwei benachbarten Metallgebieten ist.
  6. Leckstromteststruktur nach Anspruch 1, wobei das erste Schaltungselement (120, 120a, 120b, ..., 120n, 121, 122) und die erste Testanordnung (110, 110a, 110b, ..., 110n) in Reihe zwischen der ersten Sondierungsfläche (140a, 140b) und der zweiten Sondierungsfläche (140a, 140b) angeschlossen sind.
  7. Leckstromteststruktur nach Anspruch 6, wobei das zweite Schaltungselement (120b, ..., 120n) und die zweite Testanordnung (110, 110b, ..., 110n) in Reihe zwischen einem ersten Knoten und der zweiten Sondierungsfläche (140b) angeschlossen sind, wobei der erste Knoten durch das erste Schaltungselement (120a) und die erste Testanordnung (110a) definiert ist.
  8. Leckstromteststruktur nach Anspruch 6, wobei das zweite Schaltungselement (120b, ..., 120n) und die zweite Testanordnung (110, 110b, ..., 110n) in Reihe zwischen der ersten Sondierungsfläche (140a) und der zweiten Sondierungsfläche (140b) angeschlossen sind.
  9. Leckstromteststruktur nach Anspruch 1, wobei der erste und der zweite Widerstandswert unterschiedlich sind.
  10. Leckstromteststruktur nach Anspruch 1, wobei jeweils die erste und die zweite Testanordnung (110, 110a, 110b, ..., 110n) mit einer dritten Sondierungsfläche (140c) verbunden sind, die mittels einem Schaltungselement (170a, ..., 170n) mit einem dritten Widerstandswert angeschlossen ist.
  11. Leckstromteststruktur mit: einem Substrat (101); mehreren Testmustern (110, 110a, 110b, ..., 110n), die über dem Substrat (101) ausgebildet sind; mehreren Widerständen (120, 120a, 120b, ..., 120n, 121, 122, 170a, ..., 170n), die in oder über dem Substrat (101) ausgebildet sind; und einer ersten Sondierungsfläche (140a) und einer zweiten Sondierungsfläche (140b), die über dem Substrat (101) ausgebildet sind, wobei die mehreren Testmuster (110, 110a, 110b, ..., 110n) mit der ersten und der zweiten Sondierungsfläche (140a, 140b) über zumindest einige der mehreren Widerstände (120, 120a, 120b, ..., 120n, 121, 122, 170a, ..., 170n) verbunden sind, wobei die mehreren Widerständen (120, 120a, 120b, ..., 120n, 121, 122, 170a, ..., 170n) die mehreren Testmuster (110, 110a, 110b, ..., 110n) mit der ersten und zweiten Sondierungsfläche (140a, 140b) so verbinden, dass aus einem Gesamtwiderstand über der ersten und zweiten Sondierungsfläche (140a, 140b) für jedes der mehreren Testmuster (110, 110a, 110b, ..., 110n) entweder das Vorhandensein oder das Nicht-Vorhandensein eines leitenden Pfades erkennbar ist, wobei der Gesamtwiderstand im Wesentlichen die Summe der Widerstandswerte der Widerstände ist.
  12. Leckstromteststruktur nach Anspruch 11, wobei die mehreren Widerstände (120, 120a, 120b, ..., 120n, 121, 122, 170a, ..., 170n) in Reihe verbunden sind.
  13. Leckstromteststruktur nach Anspruch 11, wobei die mehreren Widerstände (120, 120a, 120b, ..., 120n, 122) parallel zueinander angeschlossen sind und elektrisch mit einem Anschluss mit der ersten Sondierungsfläche (140a) und mit einem weiteren Anschluss mit einem entsprechenden der Testmuster verbunden sind.
  14. Leckstromteststruktur nach Anspruch 11, die ferner eine dritte Sondierungsfläche (140c) zum Zuführen einer Referenzspannung zu den mehreren Widerständen (170a) umfasst.
  15. Leckstromteststruktur nach Anspruch 14, wobei jedes Testmuster (110, 110a, 110b, ..., 110n) einen zugeordneten Widerstand (170a) aufweist, der mit der dritten Sondierungsfläche (140c) verbunden ist.
  16. Leckstromteststruktur nach Anspruch 15, wobei einige der mehreren Widerstände (120, 120a, 120b, ..., 120n, 121, 122, 170a, ..., 170n) ein Netzwerk zur Bereitstellung einer Ausgangsspannung zwischen der ersten und der zweiten Sondierungsfläche (140a, 140b) bilden, die von dem Status jedes der mehreren Testmuster (110, 110a, 110b, ..., 110n) abhängt.
  17. Verfahren mit folgenden Schritten: Bilden einer Teststruktur (100) über einem Substrat (101), das mehrere Testmuster (110, 110a, 110b, ..., 110n) aufweist, wobei mehrere Widerstände (120, 120a, 120b, ..., 120n, 121, 122, 170a, ..., 170n) die mehreren Testmuster (110, 110a, 110b, ..., 110n) mit einer ersten und zweiten Sondierungsfläche (140a, 140b) verbinden; Erhalten eines Messsignals eines Gesamtwiderstandes von der ersten Sondierungsfläche (140a, 140b) und der zweiten Sondierungsfläche (140a, 140b), wobei das Messsignal Information über einen Leckstromstatus jedes der mehreren Testmuster (110, 110a, 110b, ..., 110n) enthält; und Bestimmen des Leckstromstatus für jedes der Testmuster (110, 110a, 110b, ..., 110n) auf der Grundlage der Information, wobei aus dem Gesamtwiderstandes über der ersten und zweiten Sondierungsfläche (140a, 140b) für jedes der mehreren Testmuster (110, 110a, 110b, ..., 110n) entweder das Vorhandensein oder das Nicht-Vorhandensein eines leitenden Pfades erkennbar ist, wobei der Gesamtwiderstand im Wesentlichen die Summe der Widerstandswerte der Widerstände ist.
  18. Verfahren nach Anspruch 17, das ferner umfasst: Bestimmen eines Parameterwertes eines oder mehrerer Prozesse einer Fertigungsprozesssequenz und/oder eines Parameterwertes einer oder mehrerer Entwurfsregeln auf der Grundlage des bestimmten Leckstromstatus.
  19. Verfahren nach Anspruch 18, das ferner umfasst: Verwenden des bestimmten Parameterwertes eines oder mehrerer Prozesse der Fertigungsprozesssequenz und/oder eines Parameterwertes einer oder mehrerer Entwurfsregeln zur Bildung mehrerer Metallisierungsstrukturen von Halbleiterbauelementen.
  20. Verfahren nach Anspruch 17, wobei Bestimmen des Leckstromstatus für jede der mehreren Testmuster (110, 110a, 110b, ..., 110n) Bestimmen eines Gesamtwiderstands zwischen der ersten Sondierungsfläche (140a, 140b) und der zweiten Sondierungsfläche (140a, 140b) umfasst.
DE102006025351A 2006-05-31 2006-05-31 Teststruktur zur Überwachung von Leckströmen in einer Metallisierungsschicht und Verfahren Expired - Fee Related DE102006025351B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102006025351A DE102006025351B4 (de) 2006-05-31 2006-05-31 Teststruktur zur Überwachung von Leckströmen in einer Metallisierungsschicht und Verfahren
US11/623,372 US7764078B2 (en) 2006-05-31 2007-01-16 Test structure for monitoring leakage currents in a metallization layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102006025351A DE102006025351B4 (de) 2006-05-31 2006-05-31 Teststruktur zur Überwachung von Leckströmen in einer Metallisierungsschicht und Verfahren

Publications (2)

Publication Number Publication Date
DE102006025351A1 DE102006025351A1 (de) 2007-12-06
DE102006025351B4 true DE102006025351B4 (de) 2013-04-04

Family

ID=38650358

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102006025351A Expired - Fee Related DE102006025351B4 (de) 2006-05-31 2006-05-31 Teststruktur zur Überwachung von Leckströmen in einer Metallisierungsschicht und Verfahren

Country Status (2)

Country Link
US (1) US7764078B2 (de)
DE (1) DE102006025351B4 (de)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006051489B4 (de) * 2006-10-31 2011-12-22 Advanced Micro Devices, Inc. Teststruktur für durch OPC-hervorgerufene Kurzschlüsse zwischen Leitungen in einem Halbleiterbauelement und Messverfahren
US7646207B2 (en) * 2007-09-04 2010-01-12 Taiwan Semiconductor Manufacturing Co., Ltd. Method for measuring a property of interconnections and structure for the same
DE102008059504B4 (de) * 2008-11-28 2018-02-22 Globalfoundries Dresden Module One Limited Liability Company & Co. Kg Eingebaute Nachgiebigkeit in Strukturen zum Testen von Leckströmen und dielektrischen Durchschlag dielektrischer Materialien von Metallisierungssystemen von Halbleiterbauelementen
US7825679B2 (en) 2009-04-06 2010-11-02 Infineon Technologies Ag Dielectric film and layer testing
JP2011014703A (ja) * 2009-07-01 2011-01-20 Renesas Electronics Corp 半導体集積回路装置、及び半導体集積回路装置のテスト方法
US8421481B2 (en) * 2009-10-20 2013-04-16 Analog Devices, Inc. Detection and mitigation of particle contaminants in MEMS devices
US9252202B2 (en) * 2011-08-23 2016-02-02 Wafertech, Llc Test structure and method for determining overlay accuracy in semiconductor devices using resistance measurement
JP6056411B2 (ja) * 2012-11-22 2017-01-11 富士通株式会社 電圧検出回路及びトランジスタの特性測定方法
US9279851B2 (en) * 2013-05-02 2016-03-08 GlobalFoundries, Inc. Structures and methods for testing integrated circuits and via chains therein
KR20150046476A (ko) * 2013-10-22 2015-04-30 삼성전자주식회사 반도체 장치, 반도체 장치의 테스트 구조 및 반도체 장치의 테스트 방법
TWI509259B (zh) * 2014-03-18 2015-11-21 Nat Applied Res Laboratories 傳導式電流探頭
US9851397B2 (en) * 2015-03-02 2017-12-26 Globalfoundries Inc. Electromigration testing of interconnect analogues having bottom-connected sensory pins
JP2019052923A (ja) * 2017-09-14 2019-04-04 株式会社ナカヨ 故障予測機能を有する電子機器
GB2576497B (en) * 2018-08-13 2021-02-03 X Fab Semiconductor Foundries Gmbh A semiconductor structure
US11688654B2 (en) * 2021-05-27 2023-06-27 Taiwan Semiconductor Manufacturing Company, Ltd. Test line structure, semiconductor structure and method for forming test line structure
CN116153797A (zh) * 2021-11-19 2023-05-23 上海华力微电子有限公司 定位测试结构的断路失效点的方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5861679A (en) * 1996-07-26 1999-01-19 Sony Corporation Pattern and method for measuring alignment error
EP1128424A2 (de) * 2000-02-25 2001-08-29 Infineon Technologies AG Teststruktur bei integriertem Halbleiter
US6312964B1 (en) * 1997-05-30 2001-11-06 Cypress Semiconductor Corp. Circuit, structure and method of testing a semiconductor, such as an integrated circuit
US20030020507A1 (en) * 2001-07-24 2003-01-30 Samsung Electronics Co., Ltd. Apparatus for testing reliability of interconnection in integrated circuit
US6531777B1 (en) * 2000-06-22 2003-03-11 Advanced Micro Devices, Inc. Barrier metal integrity testing using a dual level line to line leakage testing pattern and partial CMP
US6844751B2 (en) * 2000-09-30 2005-01-18 Texas Instruments Incorporated Multi-state test structures and methods
EP1587144A1 (de) * 2004-04-13 2005-10-19 STMicroelectronics S.r.l. Teststruktur für eine elektronische Vorrichtung und zugehöriges Testverfahren

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3596269A (en) * 1968-10-25 1971-07-27 Richard H Laska Structural defect monitoring device
JP3017871B2 (ja) * 1991-01-02 2000-03-13 テキサス インスツルメンツ インコーポレイテツド Icデバイスに対するチップ上のバラツキ検知回路
US5561367A (en) * 1992-07-23 1996-10-01 Xilinx, Inc. Structure and method for testing wiring segments in an integrated circuit device
US5777486A (en) * 1994-10-03 1998-07-07 United Microelectronics Corporation Electromigration test pattern simulating semiconductor components
US5485095A (en) * 1994-11-10 1996-01-16 International Business Machines Corporation Fabrication test circuit and method for signalling out-of-spec resistance in integrated circuit structure
US5670891A (en) * 1995-06-07 1997-09-23 Advanced Micro Devices, Inc. Structures to extract defect size information of poly and source-drain semiconductor devices and method for making the same
US5838161A (en) * 1996-05-01 1998-11-17 Micron Technology, Inc. Semiconductor interconnect having test structures for evaluating electrical characteristics of the interconnect
KR100282432B1 (ko) * 1998-08-31 2001-02-15 김영환 티디디비(tddb) 테스트 패턴 및 그를 이용한 모스캐패시터유전체막의 tddb테스트방법
US6348701B1 (en) 1999-10-19 2002-02-19 Advanced Micro Devices, Inc. Method for determining metal concentration in a field area
US6449749B1 (en) 1999-11-18 2002-09-10 Pdf Solutions, Inc. System and method for product yield prediction
US6528818B1 (en) * 1999-12-14 2003-03-04 Kla-Tencor Test structures and methods for inspection of semiconductor integrated circuits
US6787271B2 (en) 2000-07-05 2004-09-07 Numerical Technologies, Inc. Design and layout of phase shifting photolithographic masks
JP2002122980A (ja) 2000-10-17 2002-04-26 Hitachi Ltd 半導体集積回路装置の製造方法およびフォトマスクの製造方法
US6577149B2 (en) 2001-01-05 2003-06-10 Taiwan Semiconductor Manufacturing Co., Ltd. Method and device for addressable failure site test structure
DE10108915A1 (de) * 2001-02-23 2002-09-12 Infineon Technologies Ag Elektromigrations-Teststruktur zur Erfassung einer Zuverlässigkeit von Verdrahtungen
US6787800B2 (en) 2001-07-24 2004-09-07 Pdf Solutions, Inc. Test vehicle with zig-zag structures
WO2003104921A2 (en) 2002-06-07 2003-12-18 Praesagus, Inc. Characterization adn reduction of variation for integrated circuits
US7001693B2 (en) 2003-02-28 2006-02-21 International Business Machines Corporation Binary OPC for assist feature layout optimization
US7010764B2 (en) 2003-04-14 2006-03-07 Takumi Technology Corp. Effective proximity effect correction methodology
US9002497B2 (en) 2003-07-03 2015-04-07 Kla-Tencor Technologies Corp. Methods and systems for inspection of wafers and reticles using designer intent data
US7135344B2 (en) 2003-07-11 2006-11-14 Applied Materials, Israel, Ltd. Design-based monitoring
US7010776B2 (en) 2003-10-27 2006-03-07 International Business Machines Corporation Extending the range of lithographic simulation integrals
US7568180B2 (en) 2004-02-26 2009-07-28 Pdf Solutions Generalization of the photo process window and its application to OPC test pattern design
US7588868B2 (en) 2004-10-06 2009-09-15 Cadence Design Systems, Inc. Method and system for reducing the impact of across-wafer variations on critical dimension measurements
DE102004058411B3 (de) 2004-12-03 2006-08-17 Infineon Technologies Ag Halbleiterwafer mit einer Teststruktur und Verfahren
US7530048B2 (en) 2005-04-09 2009-05-05 Cadence Design Systems, Inc. Defect filtering optical lithography verification process
US7564017B2 (en) 2005-06-03 2009-07-21 Brion Technologies, Inc. System and method for characterizing aerial image quality in a lithography system
US7392502B2 (en) 2005-06-30 2008-06-24 Invarium, Inc. Method for real time monitoring and verifying optical proximity correction model and method
US7176675B1 (en) 2005-11-29 2007-02-13 International Business Machines Corporation Proximity sensitive defect monitor
CN101341595A (zh) 2005-12-14 2009-01-07 飞思卡尔半导体公司 形成具有伪特征的半导体器件的方法
US8102408B2 (en) 2006-06-29 2012-01-24 Kla-Tencor Technologies Corp. Computer-implemented methods and systems for determining different process windows for a wafer printing process for different reticle designs
US20080022254A1 (en) 2006-07-20 2008-01-24 Taiwan Semiconductor Manufacturing Company, Ltd. System and method for improving mask tape-out process

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5861679A (en) * 1996-07-26 1999-01-19 Sony Corporation Pattern and method for measuring alignment error
US6312964B1 (en) * 1997-05-30 2001-11-06 Cypress Semiconductor Corp. Circuit, structure and method of testing a semiconductor, such as an integrated circuit
EP1128424A2 (de) * 2000-02-25 2001-08-29 Infineon Technologies AG Teststruktur bei integriertem Halbleiter
US6531777B1 (en) * 2000-06-22 2003-03-11 Advanced Micro Devices, Inc. Barrier metal integrity testing using a dual level line to line leakage testing pattern and partial CMP
US6844751B2 (en) * 2000-09-30 2005-01-18 Texas Instruments Incorporated Multi-state test structures and methods
US20030020507A1 (en) * 2001-07-24 2003-01-30 Samsung Electronics Co., Ltd. Apparatus for testing reliability of interconnection in integrated circuit
EP1587144A1 (de) * 2004-04-13 2005-10-19 STMicroelectronics S.r.l. Teststruktur für eine elektronische Vorrichtung und zugehöriges Testverfahren

Also Published As

Publication number Publication date
DE102006025351A1 (de) 2007-12-06
US7764078B2 (en) 2010-07-27
US20070296439A1 (en) 2007-12-27

Similar Documents

Publication Publication Date Title
DE102006025351B4 (de) Teststruktur zur Überwachung von Leckströmen in einer Metallisierungsschicht und Verfahren
DE102010016184B4 (de) Prüfung von dielektrischen Filmen und Schichten
DE102005041283B4 (de) Verfahren und Halbleiterstruktur zur Überwachung der Herstellung von Verbindungsstrukturen und Kontakten in einem Halbleiterbauelement
DE102014119161A1 (de) Testen von Halbleitervorrichtungen und Vorrichtungen und deren Auslegung
DE102006062034B4 (de) Teststruktur mit erhöhter Robustheit im Hinblick auf Barrieredefekte in Kontaktlochöffnungen beim Abschätzen von Elektromigrationseffekten sowie dazugehöriges Herstellungsverfahren
DE102007015506B4 (de) Verfahren und Halbleiterstruktur zur Überwachung von Ätzeigenschaften während der Herstellung von Kontaktdurchführungen von Verbindungsstrukturen
DE69530716T2 (de) Beschleunigungssensor und Verfahren zu seiner Herstellung
DE102008059504B4 (de) Eingebaute Nachgiebigkeit in Strukturen zum Testen von Leckströmen und dielektrischen Durchschlag dielektrischer Materialien von Metallisierungssystemen von Halbleiterbauelementen
DE102008053956A1 (de) Halbleiterbauelement mit einer aufgeteilten intern verbundenen Sensorstruktur für chipinterne Überwachungszwecke
EP1130654A1 (de) Integriertes Bauelement mit Metall-Isolator-Metall-Kondensator
DE10348902B4 (de) MIM-Kondensatorstruktur und Herstellungsverfahren
DE102007020257B4 (de) Vereinheitlichte Teststruktur für belastungsabhängige Materialwanderungsprüfungen
DE102006025365B4 (de) Teststruktur zum Abschätzen von Elektromigrationseffekten, die durch poröse Barrierenmaterialien hervorgerufen werden
DE102005047111B3 (de) Verfahren zur Herstellung eines MIM-Kondensators
DE102018121480A1 (de) Halbleiterstruktur mit darin integriertem Induktor
DE102015118309A1 (de) Verfahren zum bearbeiten eines substrats und verfahren zum überprüfen eines prozesses für integrierte schaltungen
DE102007057689A1 (de) Halbleiterbauelement mit einem Chipgebiet, das für eine aluminiumfreie Lothöckerverbindung gestaltet ist, und eine Teststruktur, die für eine aluminiumfreie Drahtverbindung gestaltet ist
DE10108915A1 (de) Elektromigrations-Teststruktur zur Erfassung einer Zuverlässigkeit von Verdrahtungen
DE102018206436B4 (de) Mit Kobalt und Barrierenlinern beschichtete Verdrahtungsgräben über Kobalt-gefüllten Via-Strukturen sowie entsprechendes Herstellungsverfahren
DE112021005663T5 (de) Metall-oxid-metall (mom) kondensatoren zur integrierten schaltkreisüberwachung
DE102004058411B3 (de) Halbleiterwafer mit einer Teststruktur und Verfahren
DE10143034B4 (de) Vorrichtung zum Messen von Störkapazitäten auf einer integrierten Schaltung
DE10234648A1 (de) Halbleiterwafer mit elektrisch verbundenen Kontakt- und Prüfflächen
DE102004060369A1 (de) Halbleiterscheibe mit Teststruktur
DE102022130259A1 (de) Galvanische Isolierung unter Verwendung einer Isolationsunterbrechung zwischen Umverteilungsschichtelektroden

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: GLOBALFOUNDRIES INC., GRAND CAYMAN, KY

8128 New person/name/address of the agent

Representative=s name: GRUENECKER, KINKELDEY, STOCKMAIR & SCHWANHAEUSSER,

R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final

Effective date: 20130705

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee