DE102006051489B4 - Teststruktur für durch OPC-hervorgerufene Kurzschlüsse zwischen Leitungen in einem Halbleiterbauelement und Messverfahren - Google Patents

Teststruktur für durch OPC-hervorgerufene Kurzschlüsse zwischen Leitungen in einem Halbleiterbauelement und Messverfahren Download PDF

Info

Publication number
DE102006051489B4
DE102006051489B4 DE102006051489A DE102006051489A DE102006051489B4 DE 102006051489 B4 DE102006051489 B4 DE 102006051489B4 DE 102006051489 A DE102006051489 A DE 102006051489A DE 102006051489 A DE102006051489 A DE 102006051489A DE 102006051489 B4 DE102006051489 B4 DE 102006051489B4
Authority
DE
Germany
Prior art keywords
test
line
elements
substrate
design
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102006051489A
Other languages
English (en)
Other versions
DE102006051489A1 (de
Inventor
Frank Feustel
Thomas Werner
Kai Frohberg
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Micro Devices Inc
Original Assignee
Advanced Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Micro Devices Inc filed Critical Advanced Micro Devices Inc
Priority to DE102006051489A priority Critical patent/DE102006051489B4/de
Priority to US11/747,320 priority patent/US7800106B2/en
Publication of DE102006051489A1 publication Critical patent/DE102006051489A1/de
Application granted granted Critical
Publication of DE102006051489B4 publication Critical patent/DE102006051489B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Automation & Control Theory (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

Teststruktur mit: einem Substrat; mehreren Testanordnungen, die auf dem Substrat auf der Grundlage eines OPC-Prozesses hergestellt sind, wobei jede Testanordnung mehrere erste Leitungsstrukturelemente und mehrere zweite Leitungsstrukturelemente aufweist, wobei die ersten und die zweiten Leitungsstrukturelemente in den mehreren Testanordnungen gegenüberliegende Leitungsendbereiche mit einem vordefinierten Abstand zwischen den Leitungsendbereichen und eine räumliche Entwurfsbeziehung zueinander aufweisen, um die mehreren ersten Leitungsstrukturelemente von den mehreren zweiten Leitungsstrukturelementen elektrisch zu isolieren, und wobei die räumliche Entwurfsbeziehung durch mindestens zwei Entwurfsabmessungen definiert ist, wobei jede der mehreren Testanordnungen eine unterschiedliche Wertekombination für die mindestens zwei Entwurfsabmessungen aufweist; und einer Verbindungsstruktur, die über dem Substrat ausgebildet ist und die mehreren Testanordnungen so verbindet, dass ein Kurzschlussweg in mindestens einer der Testanordnungen zwischen den ersten und den zweiten Leitungsstrukturelementen der mindestens einen Testanordnung erkennbar ist; wobei die Verbindungsstruktur nicht mehr als eine erste und eine zweite Anschlussfläche für den Kontakt durch eine externe...

Description

  • Gebiet der vorliegenden Erfindung
  • Im Allgemeinen betrifft die vorliegende Erfindung das Gebiet der Herstellung integrierter Schaltungen und betrifft insbesondere Halbleiterbauelemente mit Leitungen, etwa Gateelektroden von Feldeffekttransistoren, oder Metallleitungen in den Verdrahtungsebenen eines Halbleiterbauelements, die auf der Grundlage moderner Photolithographieverfahren hergestellt werden.
  • Beschreibung des Stands der Technik
  • US 2003/0145292 A1 offenbart eine Vorrichtung und ein Verfahren zur Vorhersage der Ausbeute integrierter Schaltkreise. Die Vorrichtung umfasst Grenz- und Randstrukturen, die dafür ausgelegt sind, die Auswirkungen von Optical-proximity-Korrekurstrukturen zu untersuchen. Die Grenzstrukturen finden sich sowohl an den Enden von kammförmigen Leitungen als auch im Inneren der Kammstrukturen.
  • Die nachveröffentlichte Druckschrift DE 10 2006 025 351 A1 offenbart eine Teststruktur zur Überwachung von Leckströmen in einer Metallisierungsschicht. Die Teststruktur enthält mehrere Testmuster, von denen jedes Kontaktdurchführungen aufweist. Ein Abstand zwischen benachbarten Kontaktdurchführungen unterscheidet sich in den einzelnen Testmustern. Dadurch kann die Teststruktur verwendet werden, um zu bestimmen, bei welchem Abstand zwischen benachbarten Kontaktdurchführungen Leckströme zwischen den Kontaktdurchführungen auftreten können.
  • Die Herstellung von Mikrostrukturen, etwa von integrierten Schaltungen, erfordert es, dass kleinste Gebiete mit genau gesteuerter Größe in einer Materialschicht eines geeigneten Substrats, etwa einem Siliziumsubstrat, einem SOI-(Silizium-auf-Isolator)Substrat oder anderen geeigneten Trägermaterialien hergestellt werden. Diese kleinsten Gebiete mit genau festgelegter Größe werden hergestellt, indem die Materialschicht durch Ausführen von Lithographie-, Ätz-, Implantations- und Abscheideprozessen und dergleichen strukturiert wird, wobei typischerweise zumindest in einem gewissen Stadium des Strukturierungsprozesses eine Maskenschicht über der zu behandelnden Materialschicht gebildet wird, um diese kleinsten Gebiete zu definieren. Im Allgemeinen kann eine Maskenschicht aus einer Schicht aus Photolackmaterial bestehen oder aus dieser hergestellt werden, wobei der Photolack durch einen lithographischen Prozess, typischerweise einen Photolithographieprozess, strukturiert wird. Während des photolithographischen Prozesses wird der Lack auf die Substratoberfläche aufgeschleudert und anschließend selektiv mit Ultraviolettstrahlung durch eine entsprechende Lithographiemaske, etwa ein Retikel, belichtet, wodurch das Retikelmuster in die Lackschicht abgebildet wird, um darin ein latentes Bild zu bilden. Nach dem Entwickeln des Photolacks werden, abhängig von der Art des Photolacks, d. h. Positivlack oder Negativlack, die belichteten Bereiche oder die nicht belichteten Bereich entfernt, um das gewünschte Muster in der Photolackschicht zu bilden. Auf der Grundlage dieses Lackmusters werden dann eigentliche Bauteilmuster durch Ausführen weiterer Fertigungsprozesse, etwa Ätzen, Implantieren, Ausheizen, und dergleichen gebildet. Da die Abmessungen der Muster in modernen integrierten Mikrostrukturbauelementen ständig kleiner werden, müssen die Anlagen, die zum Strukturieren der Bauteilstrukturelemente eingesetzt werden, sehr strenge Erfordernisse im Hinblick auf die Auflösung und Überlagerungsgenauigkeit der beteiligten Herstellungsprozesse erfüllen. In dieser Hinsicht wird die Auflösung als ein Maß betrachtet, dass die Fähigkeit angibt, Bilder mit minimaler Größe unter Bedingungen für vordefinierte Fertigungsschwankungen zu bilden. Ein wichtiger Faktor bei der Verbesserung der Auflösung ist der Lithographieprozess, in welchem Muster, die in der Photomaske oder dem Retikel enthalten sind, optisch auf das Substrat über ein optisches Abbildungssystem übertragen wenden. Daher werden große Anstrengungen unternommen, um die optischen Eigenschaften des Lithographiesystems, etwa die numerische Apertur, die Fokustiefe und die Wellenlänge der verwendeten Lichtquelle, zu verbessern.
  • Die Auflösung des optischen Strukturierungsprozesses kann daher deutlich von den Abbildungsqualitäten der verwendeten Anlage, den Photolackmaterialien für die spezifizierte Belichtungswellenlänge und den kritischen Sollabmessungen der zu bildenden Strukturelemente in der betrachteten Bauteilebene abhängen. Beispielsweise besitzen Gateelektroden von Feldeffekttransistoren, die eine wichtige Komponente in modernen Logikbauelementen bilden, eine laterale Große von 50 nm oder weniger bei aktuell hergestellten Bauelementen, wobei noch deutlich geringere Abmessungen für Bauteilgenerationen zu erwarten sind, die gegenwärtig entwickelt werden. In ähnlicher Weise muss die Leitungsbreite von Metallleitungen, die in den mehreren Verdrahtungsebenen oder Metallisierungsschichten vorgesehen sind, ebenso auf die geringere Strukturgröße in der Bauteilschicht angepasst werden, um der erhöhten Packungsdichte Rechnung zu tragen. Folglich liegen die tatsächlichen Bauteilabmessungen deutlich unter der Wellenlänge der aktuell eingesetzten Lichtquellen, die in aktuellen Lithographiesystemen vorgesehen sind. Beispielsweise wird in kritischen Lithographieschritten gegenwärtig eine Belichtungswellenlänge von 193 nm eingesetzt, die daher komplexe Verfahren erfordert, um schließlich die Lackstrukturelemente mit Abmessungen deutlich unter der Belichtungswellenlänge zu erhalten. Daher werden äußert nicht-lineare Prozesse typischerweise eingesetzt, um Abmessungen deutlich unter dem optischen Auflösungsvermögen zu erhalten. Beispielsweise werden äußerst nicht-lineare Photolackmaterialien verwendet, in denen eine gewünschte photochemische Reaktion auf die Grundlage eines gut definierten Schwellwertes in Gang gesetzt wird, so dass schwach belichtete Bereiche sich im Wesentlichen nicht ändern, während Bereiche, in denen der Schwellwert überschritten ist, eine deutliche Änderung ihrer chemischen Stabilität bei einem nachfolgenden Entwicklungsvorgang aufweisen.
  • Die Anwendung äußerst nicht-linearer Abbildungsprozesse kann das Potential zur Verbesserung der Auflösung für verfügbare Lithographieanlagen und Lackmaterialien deutlich erweitern. Jedoch kann die vergrößerte Nichtlinearität zu starken Verzerrungen der schließlich gebildeten Bauteilstrukturelementen im Vergleich zu den ursprünglichen Strukturelementen führen, die auf dem Retikel vorgesehen sind. Lithographieprozesse mit geringer Linearität weisen typischerweise u. a. nachteilige Effekte einer Rückbildung der Leitungsenden, deutliche Eckenverrundung, eine starke Abhängigkeit zwischen der Fläche des Strukturelements und der tatsächlichen CD (kritische Abmessung), starke Fluktuationen der kritischen Abmessungen bei Abstandsänderungen, und dergleichen auf.
  • 1a zeigt schematisch ein typisches Strukturelement 151, wie es auf einem Retikel 150 vorgesehen ist, im Vergleich zu einem repräsentativen Element 161 des tatsächlichen Bauteilstrukturelements nach dem Abbilden des Elements auf einer Lackschicht unter Anwendung eines nicht lineares Abbildungsprozesses. Wie gezeigt, kann das Entwurfsstrukturelement 151, das auf dem Retikel 150 ausgebildet ist, linienartige Segmente 152 aufweisen, die entsprechende Endbereiche 152e besitzen. Die zugehörigen Entwurfsabmessungen, etwa eine Breite 152w und eine Länge 152l hängen von der angewendeten Technologie ab. Wie zuvor erläutert ist, definiert die Breite 152w, die die Breite einer Metallleitung repräsentieren, wenn das Strukturelement 151 für eine Metallisierungsschicht eines Halbleiterbauelements entworfen ist, oder die die Länge einer Gateelektrode repräsentieren kann, und dergleichen, das endgültige Leistungsverhalten des betrachteten Schaltungselements. Das gleiche gilt für die Länge 152l oder das Ausmaß an Kantenverrundung, abhängig von den Gegebenheiten des interessierenden Schaltungsaufbaus. Ferner können auch die Nachbarschaft des Strukturelements 151 sowie die lokalen Prozessbedingungen ebenso deutlich den Abbildungsprozess beeinflussen. Somit kann das schließlich erhaltene Ergebnis des Abbildungsprozesses lokal auf der Scheibe in Bezug auf die lokalen Bedingungen, die während des Abbildungsprozesses vorherrschen, und in Abhängigkeit der Gestaltung des Retikels in der Nähe des Strukturelements 151 variieren.
  • Das Retikel 150 ist typischerweise aus einem undurchlässigen Material, etwa Chrom, möglicherweise in Verbindung mit anderen Materialien aufgebaut, die auf einem geeigneten Substratmaterial ausgebildet sind, das im Wesentlichen für die Belichtungswelle durchlässig ist. In anderen Fällen kann das Retikel eine reflektierende Maske repräsentieren, wobei die Reflektivität so modifiziert ist, dass die gewünschten Strukturelemente 151 repräsentiert werden. Die Strukturelemente 151 wenden durch modernste Maskendruckverfahren auf der Grundlage optischer Lithographie, Elektronenstrahllithographie und dergleichen hergestellt.
  • Das Retikel 150 kann dann als eine Maske während eines optischen Lithographieprozesses verwendet werden, um ein latentes Bild in einem entsprechenden Lackmaterial zu erhalten, das auf einem Substrat, etwa einer Halbleiterscheibe, auf der Grundlage komplexer Behandlungen, die der Belichtung vorgeschaltet und nachgeordnet sind, vorgesehen ist. Das latente Bild in dem Lackmaterial wird dann entwickelt, um ein Lackstrukturelement zu bilden, das dem Strukturelement 151 entspricht oder zumindest einer Vorform davon, wenn weitere Schrumpfprozesse erforderlich sind, um die Abmessungen des Lackstrukturelements vor dem eigentlichen Herstellen eines permanenten Bauteilstrukturelements auf der Grundlage des Lackstrukturelements zu verringern. Der Einfachheit halber sei angenommen, dass das Bauteilstrukturelement 161, das endgültig erhaltene Strukturelemente auf der Grundlage des Entwurfsstrukturelements 151 in Verbindung mit einem äußerst nicht linearen Abbildungsprozess ist. Wie gezeigt, kann eine deutliche Verrundung der Kanten erhalten werden und auch ein „Zurückziehen” der Leitungsenden kann beobachtet werden. D. h., die Endbereiche 152e sind verrundet und sind im Vergleich zu den gewünschten Entwurfsabmessungen verringert. Es sollte beachtet werden, dass die Abmessungen des Strukturelements 161, das auf einem Substrat 161 gebildet ist, im Allgemeinen gemäß dem Projektionsfaktor reduziert sind, der durch das optische Projektionssystem definiert ist, das zum Ausführen des Abbildungsprozesses verwendet wird. Beispielsweise kann für eine gewünschte Breite 162w von 100 nm die entsprechende Breite 152b ungefähr 500 nm betragen, wenn die Abbildungsoptik den Reduktionsfaktor von 5 aufweist. Auf Grund entsprechender Verzerrungen des Strukturbauelements 161 im Vergleich zu dem Entwurfsstrukturelement 151 werden normalerweise deutliche Korrekturen auf der Retikelseite durchgeführt, um die Nichtlinearität zu reduzieren. Derartige Korrekturen bei der Gestaltung des Retikels werden als optische Proximiti-Korrekturen (OPC) bezeichnet, die in einem stärkeren Maße anzuwenden sind, wenn ein größeres Maß an Nichtlinearität des Abbildungsprozesses vorliegt. Folglich müssen OPC-Korrekturen, die zur Kompensierung einer unerwünschten Musterdeformation in Prozessen mit ausgeprägter Nichtlinearität verwendet werden, gleichzeitig für deutliche aber hochgenaue Korrekturen bei der Maskengestaltung des Retikels 150 sorgen. Diese Korrekturen wenden auf der Grundlage komplexer OPC-Modelle ausgeführt, die lokal den Abbildungsprozess für ein gegebenes Muster simulieren, um damit geeignete Korrekturen für die Maskengestaltung des betrachteten Musters zu bestimmen, um damit unerwünschte Effekte des nicht-linearen Abbildungsprozesses zu vermeiden oder zu verringern. Auf Grund der äußerst lokalen Natur der nicht-linearen Effekte sind große Anstrengungen im Hinblick auf Rechenleistung und die Kapazität der Entwurfsdatenbanken für das Ausführen von OPC-Korrekturen und das Neugestalten der entsprechenden Retikel auf der Grundlage der Korrekturen erforderlich.
  • In vielen Fällen können die durch die OPC vorgesehenen Korrekturen selbst zu unerwünschten Modifizierungen der schließlich erhaltenen Bauteilstrukturelemente führen.
  • 1b zeigt schematisch das Strukturelement 151, das auf dem Retikel 150 auf der Grundlage von OPC-Korrekturen 153 gebildet ist, die in gestrichelten Linien dargestellt sind. Beispielsweise können entsprechend modifizierte Endbereiche 152m für eine Verringerung des unerwünschten Zurückziehens der Endbereiche 151e sorgen. Die sich ergebenden Strukturelemente 161 können eine Größe und Form aufweisen, die im Wesentlichen den Entwurfswerten entsprechen. Auf Grund von Beschränkungen des OPC-Modells, etwa beschränkte Entwurfsdatenbanken, Rechnerleistung, oder andere Prozessbedingungen, die nicht in präziser Weise in das entsprechende Modell mit eingebaut werden können, können die Korrekturen lokal fehlerhafte Bauteilstrukturelemente erzeugen. Beispielsweise können die modifizierten Endbereiche 152m zu einem Kurzschluss zwischen gegenüberliegenden Leitungsendbereichen führen, wodurch deutliche Leistungseinbußen oder sogar ein vollständiger Ausfall des betrachteten Bauelements hervorgerufen wird.
  • Angesichts der zuvor beschriebenen Situation besteht die Aufgabe der vorliegenden Erfindung darin, verbesserte Lithographieverfahren auf der Grundlage von OPC-Strategien zu ermöglichen, wobei eines oder mehrere der oben erkannten Probleme vermieden oder zumindest in ihren Auswirkungen reduziert werden.
  • Überblick über die Erfindung
  • Erfindungsgemäß wird die Aufgabe durch die Teststruktur gemäß Anspruch 1 und das Verfahren gemäß Anspruch 12 gelöst. Vorteilhafte Ausführungsformen der Erfindung sind in den abhängigen Patentansprüchen definiert.
  • Im Allgemeinen betrifft die vorliegende Erfindung eine Technik zur Bestimmung der Eigenschaften von OPC-abhängigen Einflüssen auf den Lithographieprozess zur Herstellung spezieller Strukturen, etwa Metallisierungsstrukturen, von Halbleiterbauelementen durch Bewerten entsprechender Testanordnungen oder Muster im Hinblick auf Leckströme. Zu diesem Zweck werden mehrere Testmuster mit unterschiedlichen Werten im Hinblick auf ihre OPC-kritischen Entwurfsparameter elektrisch gekoppelt, um ein elektrisches Ausgangssignal zu erhalten, das zum Bewerten des Abbildungsprozesses einschließlich des OPC-Korrekturmechanismus verwendet wird. Wie zuvor erläutert ist, unterliegen entsprechende Endbereiche der Leitungselemente, etwa der Metallleitungen, Gateelektroden, und dergleichen, dem Einfluss deutlicher OPC-Korrekturen, um damit das Zurückziehen von Leitungsenden, das durch äußerst nicht lineare Abbildungsprozesse hervorgerufen wird, zu verringern. Somit kann durch Beobachten der entsprechenden Leitungsstrukturelemente für mehrere unterschiedliche Bedingungen, die durch die variierenden Parameterwerte für kritische Entwurfsparameter repräsentiert sind, auf der Grundlage elektrischer Testverfahren ein äußerst effizientes Bewerten des OPC-Modelles erreicht werden, das im Neugestalten entsprechender Masken und Retikel verwendet wird.
  • Kurze Beschreibung der Zeichnungen
  • Weitere Vorteile, Aufgaben und Ausführungsformen der vorliegenden Erfindung sind in den angefügten Patentansprüchen definiert und gehen deutlicher aus der folgenden detaillierten Beschreibung hervor, wenn diese mit Bezugnahme zu den begleitenden Zeichnungen studiert wird, in denen:
  • 1a schematisch Leitungsstrukturelemente auf einer Lithographiemaske und einem Substrat während eines nicht-linearen Abbildungsprozesses zeigt;
  • 1b schematisch die Leitungsstrukturelemente auf einer Lithographiemaske und einem Substrat zeigt, wenn ein OPC-Korrekturprozess angewendet wird;
  • 2a schematisch eine Draufsicht einer Basisanordnung einer Teststruktur zum Bewerten des lokalen Verhaltens eines OPC-Prozesses auf der Grundlage von Leckströmen gemäß anschaulicher Ausführungsformen der vorliegenden Erfindung zeigt;
  • 2b schematisch eine Teststruktur mit mehreren Testanordnungen zum Erkennen von Ineffizienzen des OPC-Prozesses gemäß anschaulicher Ausführungsformen darstellt;
  • 2c schematisch eine Draufsicht einer Teststruktur mit mehreren Testmustern oder Anordnungen und einem Widerstandsnetzwerk zeigt, wobei der Leckstromzustand auf der Grundlage zweier Sondierungsanschlussflächen gemäß anschaulicher Ausführungsformen der vorliegenden Erfindung erhalten wird;
  • 2d schematisch eine Querschnittsansicht eines Bereichs der Teststruktur aus 2c gemäß anschaulicher Ausführungsformen zeigt; und
  • 2e und 2f schematisch Draufsichten entsprechender Teststrukturen mit einem Widerstandsnetzwerk zum Ermitteln einer größeren Menge an Information durch eine einzelne Messung gemäß noch weiterer anschaulicher Ausführungsformen der vorliegenden Erfindung zeigt.
  • Detaillierte Beschreibung
  • Im Allgemeinen betrifft die vorliegende Erfindung die Bewertung von Entwurfskriterien und Prozessablaufparameter für die Herstellung von Leitungsstrukturelementen für moderne Halbleiterbauelemente. Wie zuvor dargestellt ist, macht es die äußerst nicht-lineare Natur des Abbildungsprozesses für Strukturelemente, etwa Leitungen in Metallisierungsstrukturen, Gateelektroden und dergleichen von integrierten Schaltungen, mikromechanischen Bauelementen, und dergleichen für modernste Anwendungen erforderlich, dass eine gründliche Überwachung und Steuerung der Entwurfsregeln, etwa kritischer Abmessungen, Abstände zwischen benachbarten Schaltungselementen, und dergleichen ausgeführt wird, um die Eigenschaften des Abbildungsprozesses zu erkennen und/oder zu bewerten. Daher stellt die vorliegende Erfindung Steuerungs- und Überwachungsmechanismen bereit, etwa entsprechende Teststrukturen, die auf entsprechenden Testsubstraten oder auf Produktsubstraten an speziellen Substratpositionen auf der Grundlage von OPC-korrigierten Abbildungsprozessen gebildet sind, bereit, wobei elektrische Messdaten eine effiziente Bewertung von mit OPC in Beziehung stehenden Parametern ermöglichen. Durch geeignetes Vorsehen eines entsprechenden Satzes aus Prozessbedingungen kann der OPC-Mechanismus so an der Teststruktur wirken, dass das entsprechende Ergebnis dann auf der Grundlage elektrischer Leckstrommessungen ermittelt werden kann. In Bezug auf das Leckstromverhalten von Leitungsstrukturelementen, etwa Metallleitungen, Polysiliziumleitungen, und dergleichen ist eine sehr effiziente Technik das Bestimmen des Vorhandenseins eines leitenden Weges zwischen benachbarten Strukturelementen innerhalb eines spezifizierten Testmusters, das beispielsweise mehrere einzelne Komponenten von Metallleitungen und dergleichen enthalten kann.
  • Beispielsweise kann die Modifizierung von Leitungsendbereichen durch OPC-Mechanismen effizient überwacht werden, indem geeignet gestaltete Leckstromteststrukturen mit mehreren Testanordnungen oder Testmustern vorgesehen werden, die in Bezug auf mindestens eine OPC-abhängige Eigenschaft in einer im Wesentlichen „gleichzeitigen” Weise auf der Grundlage einer geringen Anzahl an Sortierungs- bzw. Anschlussflächen getestet werden können. Somit kann die erforderliche Substratfläche in Halbleiterbauelementen und Retikeln klein gehalten werden, indem die mehreren Testmuster oder Anordnungen mit den Kontaktflächen so verbunden werden, dass eine gleichzeitige Abschätzung der OPC-Effizienz möglich ist, wobei in einigen anschaulichen Ausführungsformen zumindest das Auftreten mindestens einer kritischen Prozessbedingung auf der Grundlage lediglich zweier Anschlussflächen erkannt werden kann. In anderen anschaulichen Ausführungsformen können zusätzlich Informationen gewonnen werden, indem ein Widerstandsnetzwerk vorgesehen wird, um damit die Erkennung spezieller Prozess- und Entwurfsbedingungen zu ermöglichen, die eine hohe Wahrscheinlichkeit besitzen, dass sie OPC-abhängige lokale Kurzschlüsse in tatsächlichen Bauelementen hervorrufen. In diesem Falle können die entsprechenden Testmuster oder Anordnungen als „Schalter” betrachtet werden, so dass durch geeignetes Anordnen des Widerstandsnetzwerks eine große Menge an Informationen gleichzeitig gewonnen werden kann, selbst wenn lediglich zwei Anschlussflächen zum Gewinnen eines entsprechenden Messsignals verwendet werden. Folglich kann eine systematische Untersuchung spezieller OPC-abhängiger Parameter, etwa der Abstand Spitze zu Spitze von Leitungsstrukturelementen für unterschiedliche Bedingungen auf der Grundlage einer einzelnen Teststruktur, die eine deutlich reduzierte Anzahl an Anschlussflächen aufweist, erreicht werden. Es sollte beachtet werden, dass die vorliegende Erfindung äußerst vorteilhaft im Zusammenhang mit modernen Halbleiterbauelementen, etwa integrierten Schaltungen mit Leitungsstrukturelementen, etwa Metallleitungen einer Metallisierungsstruktur auf der Grundlage von Kupfer und dielektrischen Materialien mit kleinem ε ist, da hier Strukturgrößen ständig verringert werden, wodurch auch zunehmend restriktive Prozessgrenzen für die entsprechenden Prozessabläufe zur Herstellung der Metallisierungsstrukturen festgelegt werden. Es sollte jedoch beachtet werden, dass die Prinzipien der vorliegenden Erfindung auch auf Leckstromprüfverfahren angewendet werden können, unabhängig von dem speziellen Herstellungsablauf und den verwendeten Materialien. Beispielsweise kann das Zurückziehen von Leitungsenden von Polysiliziumleitungen und die OPC-abhängigen Probleme beim Erhalten lokaler Leckstromwege ebenso effizient auf der Grundlage der Prinzipien der vorliegenden Erfindung bewertet werden. Sofern also dies nicht speziell in der Beschreibung und/oder den angefügten Patentansprüchen dargelegt ist, sollte die vorliegende Erfindung nicht auf eine spezielle Fertigungstechnologie und eine spezielle Art eines Halbleiterbauelements beschränkt gesehen werden.
  • Mit Bezug zu den 2a bis 2f werden nunmehr weitere anschauliche Ausführungsformen der vorliegenden Erfindung detaillierter beschrieben.
  • 2a zeigt schematisch eine Draufsicht einer Basistestanordnung oder eines Testmusters 210 zum effizienten Bestimmen des Leistungsverhaltens eines OPC-Mechanismus im Hinblick auf variierende Prozessbedingungen. Wie zuvor erläutert ist, können OPC-Korrekturmechanismen entsprechende Korrekturen in Form sogenannter „Hammerköpfe” an Leitungsendbereichen im Entwurfsbild der Lithographiemaske oder des Retikels hinzufügen, um damit Nichtlinearitäten des Abbildungsprozesses zu kompensieren. Da die Größe und die Form der entsprechenden Modifizierungen der Leitungsendbereiche entscheidend von einer Vielzahl von Bedingungen abhängt, etwa der Musterdichte, dem Ort der Leitung innerhalb des Belichtungsfeldes, den Entwurfsabmessungen des Basisstrukturelements, und dergleichen, kann das OPC-Modell unter Umständen nicht akzeptable Korrekturen für jede Situation hervorrufen, was zu entsprechenden Kurzschlüssen von gegenüberliegenden Leitungsendbereichen führen kann, wie dies zuvor erläutert ist. Daher kann die Testanordnung 210 mehrere erste Leitungsstrukturelemente 211 und mehrere zweite Leitungsstrukturelemente 212 aufweisen, wobei jedes der ersten und zweiten Leitungsstrukturelemente 211, 212 einen entsprechenden Endbereich 211e, 212e aufweist, die so angeordnet sind, dass diese zumindest in dem idealen betrachteten Layout durch einen spezifizierten Abstand 213 getrennt sind. Andere Entwurfsabmessungen oder Parameter können eine Linienbreite W der Leitungsstrukturelemente 211, 212 sein, wobei zu beachten ist, dass die Linienbreite W sich auf eine Entwurfsbreite vor einer OPC-Korrektur bezieht, die entsprechend die Breite W modifizieren kann, insbesondere an den entsprechenden Endbereichen 211e, 212e, abhängig von den Vorhersagen des entsprechenden OPC-Modells. Ein weiterer kritischer Entwurfsparameter kann der Abstand D von lateral benachbarten Leitungsstrukturelementen 211 oder 212 sein. Während der Abstand 213 eine wichtige Entwurfsabmessung im Hinblick auf die Packungsdichte, das Bauteilverhalten und dergleichen ist, die auch zu beachten ist, repräsentieren die Parameterwerte W, D spezielle Prozesssituationen, unter denen der OPC-Mechanismus operieren muss, um damit den gewünschten Abstand 213 bereitzustellen, während die Auswirkungen des nicht-linearen Abbildungsprozesses effizient zu reduzieren sind. Folglich kann durch Variieren dieser Werte dieser Parameter W und D das Funktionsverhalten des OPC-Mechanismus beobachtet werden, indem detektiert wird, ob ein Leckstromweg, d. h. ein Kurzschluss, nach dem eigentlichen Gestalten einer Maske mit der Testanordnung 210 und dem Ausführen eines Lithographieprozesses erhalten wird. Zum Ausführen eines elektrischen Tests auf der Grundlage mehrerer Testanordnungen 210 kann eine geeignete Verbindungsstruktur 230 vorgesehen werden, die die elektrische Verbindung der Testanordnung mit entsprechenden Sondierungs- bzw. Anschlussflächen 240 bereitstellt, wobei in einigen anschaulichen Ausführungsformen nicht mehr als zwei Anschlussflächen 240a, 240b vorgesehen sind, wie dies nachfolgend detaillierter beschrieben ist. Es sollte beachtet werden, dass die Verbindungsstruktur 230 oder zumindest Teile davon und die Anschlussflächen 240 nicht notwendigerweise in der gleichen Bauteilebene ausgebildet sind, wie die Leitungsstrukturelemente 211, 212, wobei dies von der Komplexität der Testanordnung 210 abhängt.
  • 2b zeigt schematisch eine Teststruktur 200 mit mehreren Testanordnungen 210a, ..., 210g, die gemeinsam als Testanordnungen 210 bezeichnet werden, wobei zumindest einige der Testanordnungen 210 sich voneinander in zumindest einem Parameterwert, der mit OPC-Eigenschaften in Beziehung steht, unterscheiden. In einer anschaulichen Ausführungsform enthält jede der Testanordnungen 210 die entsprechenden Leitungsstrukturelemente 211, 212 mit geeignet ausgewählten Entwurfswerten für die Breite W und den Abstand D. Beispielsweise kann ein Satz aus Werten W1, ... Wn und D1, ... Dm, für die Parameter W und D ermittelt werden, um damit einen gewünschten Bereich an Entwurfs- und Prozessbedingungen zu überspannen. Da es schwierig sein kann, a Priori das endgültige Ergebnis nach dem OPC-Mechanismus für die diversen Werte zu bestimmen, kann jede mögliche Kombination (Wx, Dy) mit x = 1 ... n und y = 1 ... m für W und D in der Teststruktur 200 vorgesehen wenden, indem jede Testanordnung auf der Grundlage einer entsprechenden unterschiedlichen Kombination aus W- und D-Werten gebildet wird. Beispielsweise werden die Werte D1, D2, D3 entsprechend einer Sequenz beginnend mit dem minimalen Entwurfsabstand für D1 und unter Anwendung von D2 = 1,5 × D1, D3 = 2 × D1, etc. variiert. In ähnlicher Weise kann W1 die minimale Entwurfsbreite repräsentieren, W2 = 1,5 × W1, W2 = 2 × W1, etc. Es sollte beachtet werden, dass diese Werte nur beispielhafte Werte bilden, um in geeigneter Weise die entsprechenden Wertebereiche abzudecken. Es können daher andere Werte und Intervalle verwendet werden.
  • Nach dem Herstellen der Teststruktur 200 auf einem Substrat einer Lithographiemaske oder ein Retikel unter Anwendung von OPC-Mechanismen, die zu Modifizierungen in Abhängigkeit durch modellvorhergesagten oder anderweitig berechneten Verhalten des betrachteten Abbildungsprozesses führen, wird die Teststruktur 200 auf ein Substrat übertragen, das für die Herstellung von Halbleiterbauelementen, etwa integrierten Schaltungen, unter Anwendung des Abbildungsprozesses und entsprechender Lithographieprozesse verwendet wird, wie dies nachfolgend detaillierter beschrieben ist. Beispielsweise kann die Teststruktur 200 auf entsprechenden Testsubstraten und/oder auf Testplätzen auf Produktsubstraten hergestellt werden. Danach wird die Teststruktur 200 zum Abschätzen des Abbildungsprozesses durch Bestimmen des Vorhandenseins eines Leckstromes in der Teststruktur 200 verwendet. Zu diesem Zweck kann der Widerstand der Teststruktur 200 auf der Grundlage der Anschlussflächen 240a, 240b unter Anwendung einer geeigneten externen Messeinrichtung bestimmt werden. Das Erkennen eines erhöhten Leckstromes kann eine Angabe für eine entsprechende hohe Wahrscheinlichkeit für eine Ineffizienz des OPC-Mechanismus darstellen.
  • 2c zeigt schematisch eine Draufsicht der Teststruktur 200 gemäß weiterer Ausführungsformen zum Erhalten einer größeren Menge an Information. In der in 2c gezeigten Ausführungsform umfasst die Teststruktur 200 ein Substrat 201, das in einer anschaulichen Ausführungsform ein beliebiges Substrat zur Herstellung einer Metallisierungsstruktur eines Halbleiterbauelements repräsentiert. Beispielsweise repräsentiert das Substrat 201 ein Halbleitervollsubstrat, etwa ein Siliziumsubstrat, oder ein SOI-(Silizium-auf-Isolator-)Substrat oder ein anderes geeignetes Trägermaterial mit einer darauf ausgebildeten erforderlichen Materialschicht, etwa einer Halbleiterschicht, die zur Herstellung von Schaltungselementen geeignet ist, wie dies nachfolgend detaillierter erläutert ist. In einigen anschaulichen Ausführungsformen repräsentiert das Substrat 201 ein Produktsubstrat mit einer darauf ausgebildeten Vielzahl an Halbleiterbauelementen, etwa integrierten Schaltungen, die an entsprechenden Positionen angeordnet sind, wobei die Teststruktur 200 an einer geeigneten Position, etwa einer Schneidelinie, und dergleichen ausgebildet ist. Die Teststruktur 200 umfasst ferner mehrere Testanordnungen oder Testmuster 210, etwa 210a, 210b, ..., 210n, wobei die Anzahl der Testmuster von zwei Testmustern bis zu einer geeigneten Anzahl variieren kann. Jedes der Testmuster 210a, ..., 210n umfasst eine geeignete Anordnung aus Metallisierungsstrukturkomponenten, etwa Metallleitungsstrukturelementen, die zum Abschätzen von Leckströmen verwendet werden, die während des Betriebs der Teststruktur 200 erzeugt werden. In einigen Ausführungsformen sind zusätzliche Komponenten, etwa Schaltungselemente in den Testmustern oder Anordnungen 210 vorgesehen. Somit ist der Begriff Testmuster oder Testanordnung so zu verstehen, dass eine beliebige Zusammensetzung aus Strukturelementen mit eingeschlossen ist, die zum Definieren der elektrischen Antwort beim Auftreten eines ausgeprägten Leckstromweges in einem der Leitungsstrukturelemente erforderlich sind, die funktionell mit einem entsprechenden der Testmuster 210 verknüpft sind. Daher sollte der Begriff „Testmuster” nicht auf Metallisierungsstrukturelemente innerhalb einer einzelnen Metallisierungsschicht beschränkt werden, sofern dies nicht in der Beschreibung oder in den angefügten Patentansprüchen anders dargelegt ist. In einigen Ausführungsformen sind die Leitungsstrukturelemente 211, 212 entsprechend einem gewünschten Abstand 213 von Spitze zu Spitze angeordnet, während die Parameter W und D variiert werden. Es sollte jedoch beachtet werden, dass die spezielle Anordnung der Komponenten 211, 212 in den entsprechenden Testmustern 210a, ..., 210n entsprechend einem anderen speziellen Kriterium ausgewählt werden kann, um damit Information in Bezug auf die OPC-Eigenschaften zu gewinnen.
  • Die Teststruktur 200 umfasst ferner mehrere Schaltungselemente 220, wobei in der gezeigten anschaulichen Ausführungsform die Schaltungselemente 220a, ..., 220n in Form von Widerständen vorgesehen sind, wobei die entsprechenden Widerstände 220a, ..., 220n einen Widerstandswert aufweisen, der deutlich höher ist als ein entsprechender Widerstand eines der Testmuster 210a, ..., 210n, wenn ein entsprechender Leckstromweg darin erzeugt wird. Beispielsweise kann ein geeigneter Widerstandswert für die entsprechenden Widerstände 220a, ..., 220n im Bereich von einigen Kiloohm bis mehrere 100 Kiloohm liegen. In einigen anschaulichen Ausführungsformen werden die Schaltungselemente 220 als im Wesentlichen identische Elemente vorgesehen, d. h. diese besitzen im Wesentlichen den gleichen Widerstandswert, wodurch die Entwurfskomplexität verringert wird, da identische Schaltungsmuster für die entsprechenden Schaltungselemente 220 verwendet werden können. In noch anderen anschaulichen Ausführungsformen unterscheiden sich die Widerstandswerte zumindest einiger der Widerstände 220a, ..., 220n voneinander. Die Teststruktur 200 kann ferner die Verbindungsstruktur 230 aufweisen, die der Einfachheit halber in Form von Linien in der Zeichnung dargestellt ist, wobei zu beachten ist, dass die entsprechende Verbindungsstruktur 230 Metallleitungen, Polysiliziumleitungen, Kontaktdurchführungen und Kontakte nach Bedarf ausweist. Somit ist die Verbindungsstruktur 230 so ausgebildet, dass die mehreren Schaltungselemente 220 und die mehreren Testmuster 210a, ..., 210n entsprechend einem spezifizierten Schaltungsaufbau verbunden sind, wobei die Verbindungsstruktur 230 auch die resultierende Schaltung mit den Anschlussflächen 240a, 240b verbindet, wobei in der anschaulichen gezeigten Ausführungsform lediglich zwei Anschlussflächen für die Teststruktur 200 vorgesehen sind. Wie zuvor erläutert ist, benötigen die Anschlussflächen 240a, 240b eine große Substratfläche, da diese Flächen so gestaltet sind, um einen Zugriff durch eine externe Sonde zum Verbinden der Teststruktur 200 mit einem externen Messinstrument zu ermöglichen.
  • 2d zeigt schematisch eine Querschnittsansicht durch einen Teil der Teststruktur 200, wie sie in 2c gezeigt ist. Es sollte beachtet werden, dass die Draufsicht aus 2c als eine Mischung einer tatsächlichen Draufsicht und eines Funktionsdiagramms gezeigt ist, um damit die Prinzipien der vorliegenden Erfindung deutlicher darzustellen. In einer tatsächlichen Konfiguration können die diversen Komponenten vollkommen anders positioniert sein und können in unterschiedlichen Bauteilebenen ausgebildet sein, wie dies anschaulich mit Bezug zu 2d beschrieben ist. Somit kann die Teststruktur 200 das Substrat 201 aufweisen, das darauf ausgebildet eine Bauteilschicht 202, etwa eine Halbleiterschicht, aufweisen kann, in der die mehreren Schaltungselemente 220 ausgebildet sind, und in der andere Schaltungselemente, etwa Transistoren, Kondensatoren, und dergleichen hergestellt sind, wenn zusätzliche Testschaltungen oder eigentliche Produktbauelemente über dem Substrat 201 ausgebildet sind. In diesem Falle kann man annehmen, dass die Schaltungselemente, die als Widerstände 220a, ..., 220n dienen, in Form entsprechender Schaltungselemente vorgesehen sind, etwa als Transistoren mit einem moderat hohen Einschaltwiderstand, oder wie gezeigt, die Schaltungselemente 220 können in Form eines relativ gering dotierten Halbleitergebiets 203 vorgesehen sein. In anderen Fällen sind die entsprechenden Schaltungselemente 220 in Form von Halbleiterleitungen mit unterschiedlicher Länge, unterschiedlicher Dotierstoffkonzentration, und dergleichen hergestellt. Es sollte beachtet werden, dass die Schaltungselemente 220 entsprechend gut etablierter Prozessverfahren hergestellt wenden können, wie sie typischerweise auch für die Herstellung von Halbleiterbauelementen eingesetzt werden.
  • Ferner ist ein Zwischenschichtdielektrikumsmaterial 204 vorgesehen, indem entsprechende Kontakte 205 ausgebildet sind, die als Komponenten der Verbindungsstruktur 230 betrachtet werden können. Eine Metallisierungsstruktur 270 ist ebenso vorgesehen, die eine Metallleitung 271 aufweist, die in ein dielektrisches Material 273 eingebettet ist. Die Metallleitung 271 kann einen Teil der Verbindungsstruktur 230 repräsentieren oder kann eine Metallleitung sein, die die Leitungsstrukturelemente 211 (nicht gezeigt) verbindet. Wenn die Teststruktur 200 nach der Herstellung einer Vielzahl von Metallisierungsschichten verwendet wird, etwa der Schicht 270, können eine oder mehrere Metallisierungsschichten vorgesehen sein und können Teile der Verbindungsstruktur und der Anschlussflächen 240 (nicht gezeigt) enthalten. Wenn beispielsweise die Teststruktur 200 in einem Produktsubstrat vorgesehen ist, kann sich der entsprechende Stromweg für die Messsignale von den entsprechenden Testmustern 210a, ..., 210n zu den Anschlussflächen 240a, ..., 240b über die Schaltungselemente 220 durch die gesamte Metallisierungsstruktur erstrecken.
  • Ein typischer Prozessablauf zur Herstellung der Teststruktur 200, wie sie in 2d gezeigt ist, kann geeignete Fertigungsverfahren beinhalten, wobei zumindest die Metallisierungsschicht 270 mit den Leitungsstrukturelementen 211, 212 auf der Grundlage einer speziellen Fertigungssequenz basierend auf dem OPC-Mechanismus zum Bereitstellen der Struktur 200 zuerst in einem entsprechenden Retikel oder einer Lithographiemaske hergestellt ist, um damit einen oder mehrere Prozessparameter oder einen Entwurfsparameter, der mit den OPC-Eigenschaften in Beziehung steht, abzuschätzen.
  • Es sei wieder auf 2c verwiesen; wie zuvor erläutert ist, sind in der gezeigten Schaltungsanordnung die diversen Testmuster 210a, ..., 210n so angeordnet, dass mehrere Entwurfsparameterwertebereiche in Bezug auf OPC-Eigenschaften abgedeckt wenden, die auf der Grundlage eines Leckstromfehler während der spezifizierten Herstellungssequenz bewertet werden. Beispielsweise ist für einen minimalen Abstand 213, der in dem Testmuster 210 definiert ist, die Wahrscheinlichkeit des Erzeugens eines Kurzschlusses zwischen gegenüberliegenden Endbereichen 211e, 212e abhängig von unbekannten Bedingungen auf Grund von beispielsweise Beschränkungen der verwendeten OPC-Modelle. Folglich kann eine zuverlässige Abschätzung des OPC-Modells für den gewünschten minimalen Abstand 213 bestimmt werden. Zu diesem Zweck wird eine Teststruktur 200 in Betrieb gesetzt, indem beispielsweise die Anschlussflächen 240a, 240b mit einer externen Messvorrichtung, etwa einer Widerstandsmessvorrichtung, verbunden werden, um damit den Gesamtwiderstand der Teststruktur 200 zu bestimmen. Da jedes Testmuster 210a, 210n in Reihe mit einem entsprechenden Widerstand 220a, ..., 220n verbunden ist, führt daher ein Leckstromfehler, beispielsweise in dem letzten Testmuster 210n, das eine spezifizierte Kombination aus (Wx, Dy) aufweist, zu einem Gesamtwiderstandswert in dem Testmuster 200, der im Wesentlichen gleich der Summe der Widerstandswerte der Widerstände 220 ist, die nicht durch einen entsprechenden Leckstrom „überbrückt” sind. Der entsprechende Wert kann durch ein entsprechendes Messsignal gewonnen werden, das über die Anschlussflächen 240a, 240d entsprechend einem Wert herausgeführt wird, der in diesem Beispiel im Wesentlichen der Summe aller Widerstände 220a, ..., 220n entspricht, da angenommen, werden kann, dass der Widerstand des „kurzgeschlossen” Testmusters 210n deutlich geringer ist im Vergleich zu den Widerstandswerten der Widerstände 220a, ..., 220n. Wenn in ähnlicher Weise eines der Testmuster, das „vor” dem Testmuster 210n einen Fehler aufweist, beispielsweise kann das Testmuster 210b einen Kurzschluss aufweisen, ergibt der Gesamtwiderstandswert für diesen Zustand der Teststruktur 200, der über das Messsignal an den Anschlussflächen 240a, 240b ermittelt wird, im Wesentlichen den Widerstandswert der Widerstände 220a, 220b. Da die entsprechenden Widerstandswerte im Voraus bekannt sind, kann der entsprechende Gesamtwert während des Testverfahrens angeben, welches der Testmuster 210a, ..., 210n den Fehler aufweist. Durch Vorsehen einer Reihenschaltung der Widerstände 220 in dem entsprechenden Testmuster, wobei ein erstes Paar aus Widerstand und Testmuster zwischen den Anschlussflächen 240a, 240b verbunden ist und nachfolgende Paare aus einem Widerstand und einem Testmuster mit der Anschlussfläche 240b und einem Knotenpunkt, der durch einen Kontaktbereich zwischen einem vorhergehenden Paar aus Widerstand und Testmuster gebildet ist, angeschlossen sind, kann folglich das entsprechende Testmuster erkannt werden, das einen entsprechenden Leckstromfehler erzeugt.
  • 2e zeigt schematisch eine weitere Schaltungsanordnung der Teststruktur 200 gemäß weiterer anschaulicher Ausführungsformen, wobei ein entsprechender Leckstromfehler in einem der Testmuster erkannt werden kann, um damit zusätzliche Informationen über den OPC-Mechanismus bereitzustellen. In der gezeigten Ausführungsform, ist jedes Testmuster 210a, ..., 210n in Reihe mit einem entsprechenden Widerstand 220a, ..., 220n verbunden, die in der vorliegenden Ausführungsform unterschiedliche Widerstandswerte aufweisen können, die jedoch wiederum ausreichend groß gewählt sind im Vergleich zu den entsprechenden Leckstromfehlern, die in einem oder mehreren der Testmuster 210a, ..., 210n auftreten können. Entsprechende unterschiedliche Widerstandswerte können in effizienter Weise auf der Grundlage entsprechender Fertigungsverfahren hergestellt wenden, wobei beispielsweise mehrere Einheitswiderstandselemente in der Bauteilebene in geeigneter Weise so verbunden werden, dass die gewünschten unterschiedlichen Widerstandswerte für die Widerstände 220a, ..., 220n erhalten werden. Die Testmuster 210a, ..., 210n haben darin ausgebildet eine geeignete Anordnung aus Metallisierungskomponenten, wobei nicht notwendigerweise die gleichen Parameter oder Entwurfsabmessungen bewertet werden. Beispielsweise können die Testmuster 210a, ..., 210n mehrere Muster aufweisen, wie sie in 2a gezeigt sind, und können zusätzlich andere Testmusteranordnungen enthalten, in denen andere kritische Parameter abgeschätzt werden, etwa der Abstand 213 (siehe 2a).
  • Während des Betriebs der Teststruktur 200, wie sie in 2e gezeigt ist, können eine oder mehrere der Testmuster 210a einen Leckstromfehler aufweisen. Beispielsweise sei angenommen, dass das erste Testmuster 210a und das letzte Testmuster 210n einen Leckstromfehler besitzen auf Grund von beispielsweise entsprechenden nicht-idealen OPC-Korrekturen. Da die entsprechenden Widerstandswerte der „kurz geschlossen” Testmuster 210a, 210n deutlich geringer sind im Vergleich zu den entsprechenden Widerstandswerten der Widerstände 220a, 220n, ergibt das entsprechende „Ergebnismuster” in diesem Falle eine Parallelschaltung für die Widerstände 220a und 220n. Folglich kann ein entsprechender Gesamtwiderstandswert über die Anschlussflächen 240a, 240b bestimmt werden, wobei aus dem entsprechenden Gesamtwiderstandswert das Ergebnismuster auf der Grundlage der bekannten Widerstandswerte der Widerstände 220a, ..., 220n berechnet werden kann. Beispielsweise können entsprechende Widerstandswerte für die Widerstände 220a, ..., 220n so ausgewählt wenden, dass für jede mögliche Konfiguration an Leckströmwegen und den Testmustern 210 ein einzigartiger Gesamtwiderstandswert erzeugt wird. Aus dem entsprechenden Gesamtwert kann dann das entsprechende Ergebnismuster, das mit diesem Wert verknüpft ist, in einfacher Weise erkannt werden. Folglich wird ein hohes Maß an Flexibilität bei der Überwachung von Leckstromfehlern in den entsprechenden Testmustern erreicht, wodurch die Möglichkeit geschaffen wird, in effizienter Weise das OPC-Verhalten für eine Vielzahl unterschiedlicher lokaler Entwurfssituationen zu bewerten.
  • 2f zeigt schematisch die Teststruktur 200 gemäß anderer anschaulicher Ausführungsformen der vorliegenden Erfindung. Die Teststruktur 200 umfasst die mehreren Widerstände 220, die so verbunden sind, dass diese ein Netzwerk bilden, das das Erkennen mehrerer unterschiedlicher Ergebnismuster der entsprechenden Testmuster 210a, ..., 210n ermöglicht, unabhängig davon, ob eines oder mehrere der Testmuster 210a einen Leckstromfehler aufweist. Die Testmuster 210a, ..., 210n können ähnliche oder ganz unterschiedliche Konfigurationen in Bezug auf die variierten Entwurfswerte aufweisen, so dass die entsprechenden Wahrscheinlichkeiten für das Auftreten eines Leckstromfehlers ebenso zwischen den mehreren Testmustern 210a, ..., 210n nicht korreliert sind. In dieser Anordnung können die mehreren Widerstände 220 mehrere n Widerstände 211 mit einem Widerstandswert von R und mehrere n + 1 Widerstände 221 mit einem Widerstandswert von 2R aufweisen. Wie dargestellt bilden die n Widerstände 221 und ein einzelner Widerstand 222 eine Reihenschaltung aus Widerständen, die zwischen den Anschlussflächen 240a, 240b angeschlossen sind. Ferner ist jedes der Testmuster 210a, ..., 210n in Reihe mit einem der Widerstände 222 verbunden, und ein entsprechendes Paar aus Widerständen 222 und einem Testmuster 210 ist mit einem entsprechenden Knoten zwischen den beiden Widerständen 221 verbunden, wobei bei einem Knotenpunkt 223 begonnen wird. Ferner kann jedes Testmuster 210a, ..., 210n mit einem entsprechenden Widerstand 280a, ..., 280n verbunden sein, wovon jeder mit einem Anschluss mit den eigentlichen entsprechenden Testmuster verbunden ist und wobei der andere Anschluss mit einer weiteren Anschlussfläche 240c verbunden ist. Die Widerstandswerte der entsprechenden Widerstände 280a, ..., 280n Rk können kleiner sein als der Wert R, sind aber deutlich höher als ein entsprechender Widerstandswert eines der entsprechenden Testmuster 210a, ..., 210n beim Auftreten eines Leckstromfehlers.
  • Während des Betriebs der Teststruktur 200, wie sie in 2f gezeigt ist, wird die Anschlussfläche 240c mit einer Referenzspannung, etwa 5 Volt DC-Spannung oder einem anderen geeigneten Wert, der als VDD angegeben ist, beaufschlagt, während die Anschlussfläche 240b als das Messepotential dienen kann, die auch die Referenz für die Spannung VDD und eine Ausgangsspannung sein kann, die an der Anschlussfläche 240a erhalten wird. In dieser Schaltungsanordnung können die entsprechenden Testmuster 210a, ..., 210n als Schalter betrachtet werden, die die Spannung VDD dem zugeordneten Widerstand 222 zuführen, wenn ein Leckstromfehler aufgetreten ist, oder die das Massepotential beim Überbrücken des entsprechenden Widerstands 280a dem entsprechenden Widerstand 222 zuführen. Auf diese Weise ist die an der Anschlussfläche 240a ermittelte Spannung durch den Digitalwert, der durch den entsprechenden Status der Testmuster 210a, ..., 210n erhalten wird, festgelegt. D. h., wenn kein Leckstromfehler auftritt, ist der entsprechende digitale Wert oder das Muster „0, 0, ..., 0” für die Testmuster 210a, ..., 210n. Wenn beispielsweise ein entsprechender Fehler in dem letzten Testmuster 210n aufgetreten ist, wäre der entsprechende digitale Wert „0, 0, ..., 1”, wodurch eine entsprechende geringe Spannung an dem Ausgangsanschluss 240a auftritt. In ähnlicher Weise wird für ein anderes digitales Muster eine einzigartige Spannung an dem Ausgangsanschluss 240a erzeugt. Folglich kann das Netzwerk aus Widerständen 220 als ein „digital/analog”-Wandler in Bezug auf den Status der entsprechenden Testmuster 210a, ..., 210n betrachtet wenden, die den digitalen Eingangswert repräsentieren, der die Quasi-analog-Ausgangsspannung an der Anschlussfläche 240a erzeugt. Somit wird ein hohes Maß an Flexibilität erreicht, da eine moderat große Anzahl an Testmustern gleichzeitig auf der Grundlage dreier Anschlussflächen bewertet werden kann. Da ferner lediglich drei unterschiedliche Widerstandswerte, d. h. R, 2R und Rk verwendet werden, ist die entsprechende Schaltungskonfiguration zum Bereistellen der entsprechenden Widerstände nicht sehr aufwendig.
  • Auf der Grundlage der Messergebnisse, die von der Teststruktur 200 gewonnen werden, kann eine geeignete Bewertung von OPC-Eigenschaften in Bezug auf Entwurfsparameterwerte und/oder Prozessablaufsparameterwerte für einen oder mehrere Parameter für eine spezifizierte Bauteilschicht, etwa eine Metallisierungsstruktur, gewonnen werden. Eine entsprechende Bewertung kann ferner verwendet werden, um das betrachtete OPC-Modell zu verbessern oder um einen oder mehrere geeignete Parameterwerte zu bestimmen, die zum Ausführen einer Prozesssequenz angewendet werden können, um entsprechende Bauteilstrukturen auf einer Vielzahl von Produktsubstraten herzustellen, wobei die bewertete OPC-Strategie verwendet wird.
  • Es gilt also: Die vorliegende Erfindung stellt eine Teststruktur und ein Messverfahren bereit, die die Bewertung von OPC-Mechanismen im Hinblick auf eine Vielzahl lokal variierender Bedingungen ermöglichen. Zu diesem Zweck werden Testmuster möglicherweise in Verbindung mit einem Widerstandsnetzwerk vorgesehen, um das Leckstromverhalten bei einer geringen Anzahl von Anschlussflächen abzuschätzen. In anschaulichen Ausführungsformen wird das Leckstromverhalten von Leitungsstrukturelementen mit gegenüberliegenden Leitungsendbereichen für einen kritischen Abstand von Spitze zu Spitze für mehrere Prozessbedingungen bewertet. In einigen anschaulichen Ausführungsformen wird ein hohes Maß an Flexibilität für den Testprozess und die Entwurfsparameter erreicht, da das gleichzeitige Auftreten entsprechender Fehler in den Testmustern in einzigartiger Weise bestimmt ist, so dass die mehreren Parameter mit einer geringen Anzahl an Anschlussflächen überwacht oder gesteuert werden können. Somit kann die Qualität von OPC-Modellen und anderen Korrekturverfahren in effizienter Weise auf der Grundlage elektrischer Messungen bewertet werden.

Claims (13)

  1. Teststruktur mit: einem Substrat; mehreren Testanordnungen, die auf dem Substrat auf der Grundlage eines OPC-Prozesses hergestellt sind, wobei jede Testanordnung mehrere erste Leitungsstrukturelemente und mehrere zweite Leitungsstrukturelemente aufweist, wobei die ersten und die zweiten Leitungsstrukturelemente in den mehreren Testanordnungen gegenüberliegende Leitungsendbereiche mit einem vordefinierten Abstand zwischen den Leitungsendbereichen und eine räumliche Entwurfsbeziehung zueinander aufweisen, um die mehreren ersten Leitungsstrukturelemente von den mehreren zweiten Leitungsstrukturelementen elektrisch zu isolieren, und wobei die räumliche Entwurfsbeziehung durch mindestens zwei Entwurfsabmessungen definiert ist, wobei jede der mehreren Testanordnungen eine unterschiedliche Wertekombination für die mindestens zwei Entwurfsabmessungen aufweist; und einer Verbindungsstruktur, die über dem Substrat ausgebildet ist und die mehreren Testanordnungen so verbindet, dass ein Kurzschlussweg in mindestens einer der Testanordnungen zwischen den ersten und den zweiten Leitungsstrukturelementen der mindestens einen Testanordnung erkennbar ist; wobei die Verbindungsstruktur nicht mehr als eine erste und eine zweite Anschlussfläche für den Kontakt durch eine externe Messeinrichtung aufweist.
  2. Teststruktur nach Anspruch 1, wobei die mindestens zwei Entwurfsabmessungen eine Breite der ersten und zweiten Leitungsstrukturelemente umfasst, wobei die Breite eine Entwurfsbreite in einem zentralen Bereich der ersten und der zweiten Leitungsstrukturelemente angibt.
  3. Teststruktur nach Anspruch 2, wobei die mindestens eine Entwurfsabmessung einen Abstand zwischen den zweiten Leitungsstrukturelementen umfasst.
  4. Teststruktur nach Anspruch 3, wobei jede der mehreren Testanordnungen eine unterschiedliche Kombination aus Werten für die Leitungsbreite und einen Abstand zwischen den Leitungsstrukturelementen umfasst.
  5. Teststruktur nach Anspruch 1, wobei das Substrat ein Substrat zur Herstellung von Halbleiterbauelementen darauf repräsentiert.
  6. Teststruktur nach Anspruch 1, die ferner ein Netzwerk aus mehreren Widerstandskomponenten aufweist, die mit der Verbindungsstruktur und den mehreren Testanordnungen verbunden sind.
  7. Teststruktur nach Anspruch 6, wobei das Netzwerk aus Widerstandskomponenten so angeschlossen ist, dass eine einzelne Testanordnung mit einem Leckstromfehler erkennbar ist.
  8. Teststruktur nach Anspruch 6, wobei das Netzwerk aus Widerstandskomponenten so angeschlossen ist, dass zwei oder mehrere Testanordnungen mit jeweils einem Leckstromfehler gleichzeitig erkennbar sind.
  9. Teststruktur nach Anspruch 1, wobei die ersten und die zweiten Leitungsstrukturelemente Bauteilstrukturelemente einer Metallisierungsschicht eines Halbleiterbauelements repräsentieren.
  10. Teststruktur nach Anspruch 1, wobei die ersten und die zweiten Leitungsstrukturelemente Gateelektroden eines Halbleiterbauelements repräsentieren.
  11. Teststruktur nach Anspruch 1, die ferner mehrere Widerstandsschaltungselemente aufweist, die mit mehreren Testanordnungen verbunden sind.
  12. Verfahren mit: Bilden einer Teststruktur gemäß Anspruch 1 über einem Substrat mittels einer Fertigungsprozesssequenz auf der Grundlage von Prozessrezepten und Entwurfsregeln für eine spezifizierte Bauteilebene eines Halbleiterbauelements auf der Grundlage eines OPC-Prozesses, wobei die Teststruktur mehrere Testanordnungen mit Leitungsstrukturelementen aufweist; und Bewerten des OPC-Prozesses durch Bestimmen des Leckstromverhaltens der Leitungsstrukturelemente in den mehreren Testanordnungen.
  13. Verfahren nach Anspruch 12, das ferner umfasst: Bestimmen eines oder mehrerer Widerstandswerte von Widerstandschaltungselementen, die mit den mehreren Testanordnungen verbunden sind, und Bewerten des OPC-Prozesses auf der Grundlage der Widerstandswerte.
DE102006051489A 2006-10-31 2006-10-31 Teststruktur für durch OPC-hervorgerufene Kurzschlüsse zwischen Leitungen in einem Halbleiterbauelement und Messverfahren Active DE102006051489B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102006051489A DE102006051489B4 (de) 2006-10-31 2006-10-31 Teststruktur für durch OPC-hervorgerufene Kurzschlüsse zwischen Leitungen in einem Halbleiterbauelement und Messverfahren
US11/747,320 US7800106B2 (en) 2006-10-31 2007-05-11 Test structure for OPC-related shorts between lines in a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102006051489A DE102006051489B4 (de) 2006-10-31 2006-10-31 Teststruktur für durch OPC-hervorgerufene Kurzschlüsse zwischen Leitungen in einem Halbleiterbauelement und Messverfahren

Publications (2)

Publication Number Publication Date
DE102006051489A1 DE102006051489A1 (de) 2008-05-08
DE102006051489B4 true DE102006051489B4 (de) 2011-12-22

Family

ID=39264717

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102006051489A Active DE102006051489B4 (de) 2006-10-31 2006-10-31 Teststruktur für durch OPC-hervorgerufene Kurzschlüsse zwischen Leitungen in einem Halbleiterbauelement und Messverfahren

Country Status (2)

Country Link
US (1) US7800106B2 (de)
DE (1) DE102006051489B4 (de)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7888672B2 (en) * 2002-11-23 2011-02-15 Infineon Technologies Ag Device for detecting stress migration properties
US8471580B2 (en) * 2009-03-31 2013-06-25 Agilent Technologies, Inc. Dopant profile measurement module, method and apparatus
US8315819B1 (en) * 2009-09-25 2012-11-20 Agilent Technologies, Inc. Method and apparatus for determining dopant density in semiconductor devices
DE102010011658A1 (de) * 2010-03-17 2011-09-22 Siemens Aktiengesellschaft Applikationsplattform und Verfahren zum Betrieb einer Datenverarbeitungseinrichtung mit einer solchen
US8664968B2 (en) * 2010-09-24 2014-03-04 Texas Instruments Incorporated On-die parametric test modules for in-line monitoring of context dependent effects
US9159633B2 (en) 2013-09-13 2015-10-13 Globalfoundries Inc. Test macro for use with a multi-patterning lithography process
US9460969B1 (en) * 2015-03-26 2016-10-04 International Business Machines Corporation Macro to monitor n-p bump
US9589847B1 (en) 2016-02-18 2017-03-07 International Business Machines Corporation Metal layer tip to tip short
CN112563150B (zh) * 2020-12-17 2023-04-25 成都海光微电子技术有限公司 提高芯片内器件性能均匀性的方法、装置及电子设备

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6348701B1 (en) * 1999-10-19 2002-02-19 Advanced Micro Devices, Inc. Method for determining metal concentration in a field area
US20020089345A1 (en) * 2001-01-05 2002-07-11 Yih-Yuh Doong Method and device for semiconductor wafer testing
US20030145292A1 (en) * 1999-11-18 2003-07-31 Stine Brian E. System and method for product yield prediction
US6844751B2 (en) * 2000-09-30 2005-01-18 Texas Instruments Incorporated Multi-state test structures and methods
US6982136B1 (en) * 2002-05-31 2006-01-03 Advanced Micro Devices, Inc. Method and system for determining optimum optical proximity corrections within a photolithography system
DE102006025351A1 (de) * 2006-05-31 2007-12-06 Advanced Micro Devices, Inc., Sunnyvale Teststruktur zur Überwachung von Leckströmen in einer Metallisierungsschicht

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3596269A (en) 1968-10-25 1971-07-27 Richard H Laska Structural defect monitoring device
JP3017871B2 (ja) 1991-01-02 2000-03-13 テキサス インスツルメンツ インコーポレイテツド Icデバイスに対するチップ上のバラツキ検知回路
US5561367A (en) 1992-07-23 1996-10-01 Xilinx, Inc. Structure and method for testing wiring segments in an integrated circuit device
US5777486A (en) 1994-10-03 1998-07-07 United Microelectronics Corporation Electromigration test pattern simulating semiconductor components
US5485095A (en) 1994-11-10 1996-01-16 International Business Machines Corporation Fabrication test circuit and method for signalling out-of-spec resistance in integrated circuit structure
US5670891A (en) 1995-06-07 1997-09-23 Advanced Micro Devices, Inc. Structures to extract defect size information of poly and source-drain semiconductor devices and method for making the same
US5838161A (en) 1996-05-01 1998-11-17 Micron Technology, Inc. Semiconductor interconnect having test structures for evaluating electrical characteristics of the interconnect
US6111269A (en) 1997-05-30 2000-08-29 Cypress Semiconductor Corp. Circuit, structure and method of testing a semiconductor, such as an integrated circuit
KR100282432B1 (ko) 1998-08-31 2001-02-15 김영환 티디디비(tddb) 테스트 패턴 및 그를 이용한 모스캐패시터유전체막의 tddb테스트방법
US6528818B1 (en) 1999-12-14 2003-03-04 Kla-Tencor Test structures and methods for inspection of semiconductor integrated circuits
DE10010285A1 (de) 2000-02-25 2001-09-13 Infineon Technologies Ag Teststruktur bei integriertem Halbleiter
US6531777B1 (en) 2000-06-22 2003-03-11 Advanced Micro Devices, Inc. Barrier metal integrity testing using a dual level line to line leakage testing pattern and partial CMP
US6787271B2 (en) * 2000-07-05 2004-09-07 Numerical Technologies, Inc. Design and layout of phase shifting photolithographic masks
JP2002122980A (ja) * 2000-10-17 2002-04-26 Hitachi Ltd 半導体集積回路装置の製造方法およびフォトマスクの製造方法
DE10108915A1 (de) 2001-02-23 2002-09-12 Infineon Technologies Ag Elektromigrations-Teststruktur zur Erfassung einer Zuverlässigkeit von Verdrahtungen
KR100414213B1 (ko) 2001-07-24 2004-01-07 삼성전자주식회사 집적 회로 배선의 절연 신뢰성 검사 장치
US6787800B2 (en) * 2001-07-24 2004-09-07 Pdf Solutions, Inc. Test vehicle with zig-zag structures
AU2003274370A1 (en) * 2002-06-07 2003-12-22 Praesagus, Inc. Characterization adn reduction of variation for integrated circuits
US7001693B2 (en) * 2003-02-28 2006-02-21 International Business Machines Corporation Binary OPC for assist feature layout optimization
US7010764B2 (en) * 2003-04-14 2006-03-07 Takumi Technology Corp. Effective proximity effect correction methodology
US9002497B2 (en) * 2003-07-03 2015-04-07 Kla-Tencor Technologies Corp. Methods and systems for inspection of wafers and reticles using designer intent data
US7135344B2 (en) * 2003-07-11 2006-11-14 Applied Materials, Israel, Ltd. Design-based monitoring
US7010776B2 (en) * 2003-10-27 2006-03-07 International Business Machines Corporation Extending the range of lithographic simulation integrals
US7568180B2 (en) * 2004-02-26 2009-07-28 Pdf Solutions Generalization of the photo process window and its application to OPC test pattern design
US7588868B2 (en) * 2004-10-06 2009-09-15 Cadence Design Systems, Inc. Method and system for reducing the impact of across-wafer variations on critical dimension measurements
DE102004058411B3 (de) * 2004-12-03 2006-08-17 Infineon Technologies Ag Halbleiterwafer mit einer Teststruktur und Verfahren
US7530048B2 (en) * 2005-04-09 2009-05-05 Cadence Design Systems, Inc. Defect filtering optical lithography verification process
US7564017B2 (en) * 2005-06-03 2009-07-21 Brion Technologies, Inc. System and method for characterizing aerial image quality in a lithography system
US7392502B2 (en) * 2005-06-30 2008-06-24 Invarium, Inc. Method for real time monitoring and verifying optical proximity correction model and method
US7176675B1 (en) * 2005-11-29 2007-02-13 International Business Machines Corporation Proximity sensitive defect monitor
JP2009519588A (ja) * 2005-12-14 2009-05-14 フリースケール セミコンダクター インコーポレイテッド ダミー部位を有する半導体素子の作製方法
US8102408B2 (en) * 2006-06-29 2012-01-24 Kla-Tencor Technologies Corp. Computer-implemented methods and systems for determining different process windows for a wafer printing process for different reticle designs
US20080022254A1 (en) * 2006-07-20 2008-01-24 Taiwan Semiconductor Manufacturing Company, Ltd. System and method for improving mask tape-out process
US8213704B2 (en) * 2007-05-09 2012-07-03 Kla-Tencor Corp. Methods and systems for detecting defects in a reticle design pattern

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6348701B1 (en) * 1999-10-19 2002-02-19 Advanced Micro Devices, Inc. Method for determining metal concentration in a field area
US20030145292A1 (en) * 1999-11-18 2003-07-31 Stine Brian E. System and method for product yield prediction
US6844751B2 (en) * 2000-09-30 2005-01-18 Texas Instruments Incorporated Multi-state test structures and methods
US20020089345A1 (en) * 2001-01-05 2002-07-11 Yih-Yuh Doong Method and device for semiconductor wafer testing
US6982136B1 (en) * 2002-05-31 2006-01-03 Advanced Micro Devices, Inc. Method and system for determining optimum optical proximity corrections within a photolithography system
DE102006025351A1 (de) * 2006-05-31 2007-12-06 Advanced Micro Devices, Inc., Sunnyvale Teststruktur zur Überwachung von Leckströmen in einer Metallisierungsschicht

Also Published As

Publication number Publication date
DE102006051489A1 (de) 2008-05-08
US20080099761A1 (en) 2008-05-01
US7800106B2 (en) 2010-09-21

Similar Documents

Publication Publication Date Title
DE102006051489B4 (de) Teststruktur für durch OPC-hervorgerufene Kurzschlüsse zwischen Leitungen in einem Halbleiterbauelement und Messverfahren
DE102007046850B4 (de) Verfahren zum Bestimmen einer Überlagerungsgenauigkeit
DE102005046973B4 (de) Struktur und Verfahren zum gleichzeitigen Bestimmen einer Überlagerungsgenauigkeit und eines Musteranordnungsfehlers
DE102006040280B4 (de) Überlagerungstarget für Lithografie mit polarisiertem Licht
DE102004031877B4 (de) Verfahren zum Untersuchen einer Maske oder eines Retikels zum Erkennen eines Defekts und Masken- oder Retikeluntersuchungssystem
DE102014217907B4 (de) Verfahren zum Herstellen einer Maske für den extrem ultra-violetten Wellenlängenbereich und Maske
DE112016004012T5 (de) Techniken und systeme für modellbasierte messungen der kritischen dimension
DE102013213785A1 (de) Verfahren und System zur Bestimmung von Überlappungsprozessfenstern in Halbleitern durch Inspektionstechniken
WO2019101646A1 (de) Verfahren zur qualifizierung einer maske für die mikrolithographie
DE112005002263T5 (de) Kalibrierung von optischen Linienverkürzungsmessungen
DE102019201202B4 (de) Verfahren zum Verbessern der Überlagerungsleistung in Halbleitervorrichtungen
DE3644458A1 (de) Verfahren zum auswerten der prozessparameter bei der herstellung von halbleiteranordnungen sowie anordnungen dafuer
DE102007052052B4 (de) Verfahren zum Erkennen von Wiederholungsdefekten in Lithographiemasken auf der Grundlage von Testsubstraten, die unter veränderlichen Bedingungen belichtet werden
DE2803732A1 (de) Pruefverfahren fuer integrierte halbleiteranordnungen
DE102009044391A1 (de) Verfahren zum Strukturieren von Strukturmerkmalen und Strukturen davon
DE102020115617B4 (de) Halbleitervorrichtung, integrierte Schaltung und darauf basierendes System
DE112021005663T5 (de) Metall-oxid-metall (mom) kondensatoren zur integrierten schaltkreisüberwachung
DE102005009018A1 (de) Verfahren zum Testen von fotolithografischen Abbildungseinrichtungen bezüglich der Generierung von Streulicht
DE10128269A1 (de) Eine Chipflächen-Justierstruktur
DE19924076A1 (de) Maskenherstellungsverfahren
DE102020114143B4 (de) Verfahren zur defektkontrolle
DE102004017412B4 (de) Elektrische Quantifizierung einer Verkürzung eines Leitbahnendes und Vorrichtung dafür
DE102007015499A1 (de) Effizienzsteigerung für die Lithographie von Kontaktdurchführungen und Kontakten unter Anwendung einer Doppelbelichtung auf der Grundlage von linienartigen Strukturelementen
DE10260689B4 (de) Verfahren zur optimalen Fokusbestimmung
DE10258423A1 (de) Verfahren und Maske zur Charakterisierung eines Linsensystems

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R018 Grant decision by examination section/examining division
R020 Patent grant now final

Effective date: 20120323