DE10143034B4 - Vorrichtung zum Messen von Störkapazitäten auf einer integrierten Schaltung - Google Patents

Vorrichtung zum Messen von Störkapazitäten auf einer integrierten Schaltung Download PDF

Info

Publication number
DE10143034B4
DE10143034B4 DE10143034A DE10143034A DE10143034B4 DE 10143034 B4 DE10143034 B4 DE 10143034B4 DE 10143034 A DE10143034 A DE 10143034A DE 10143034 A DE10143034 A DE 10143034A DE 10143034 B4 DE10143034 B4 DE 10143034B4
Authority
DE
Germany
Prior art keywords
conductor
switch
conductors
reference structure
capacities
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10143034A
Other languages
English (en)
Other versions
DE10143034A1 (de
Inventor
Hans-Ulrich Armbruster
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10143034A priority Critical patent/DE10143034B4/de
Priority to US10/234,079 priority patent/US6756792B2/en
Publication of DE10143034A1 publication Critical patent/DE10143034A1/de
Application granted granted Critical
Publication of DE10143034B4 publication Critical patent/DE10143034B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2853—Electrical testing of internal connections or -isolation, e.g. latch-up or chip-to-lead connections
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2884—Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C2029/5002—Characteristic

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Measurement Of Resistance Or Impedance (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

Vorrichtung zum Messen von Störkapazitäten einer integrierten Schaltung, wobei die Vorrichtung eine Teststruktur (26) und eine Referenzstruktur (27) aufweist,
wobei die Teststruktur einen ersten und zweiten Leiter (1, 2) aufweist,
wobei die Referenzstruktur (27) einen dritten Leiter (3) aufweist,
wobei der erste Leiter über einen ersten Schalter (5) mit einer Spannungsquelle (9) und über einen zweiten Schalter (6) mit einem Massepotenzial verbindbar ist,
wobei der zweite Leiter (2) eine direkte Verbindung zu einem Massepotenzial aufweist,
wobei der dritte Leiter (3) über einen dritten Schalter (7) mit einer Spannungsquelle (10) und über einen vierten Schalter (8) mit einem Massepotenzial verbindbar ist,
dadurch gekennzeichnet, dass
die Referenzstruktur (27) einen vierten Leiter (4) aufweist, dass der vierte Leiter (4) mit dem dritten und mit dem vierten Schalter (7, 8) verbunden ist,
dass der vierte Leiter (4) über den dritten Schalter (7) mit der Spannungsquelle...

Description

  • Die Erfindung betrifft eine Vorrichtung zum Messen von Störkapazitäten, die insbesondere bei integrierten Schaltungen wie z.B. einem Halbleiterspeicher eingesetzt wird.
  • Die zunehmende Packungsdichte führt dazu, dass insbesondere Störeffekte durch Leiterbahnen bei integrierten Schaltungen eine immer größere Rolle spielen. Da die Leiterbahnen selbst immer kleiner ausgeführt werden, nehmen die mit Bauelementen (insbesondere Transistoren) verbundenen Störeffekte immer mehr ab, die durch die Leiterbahnen verursachten Effekte jedoch im Allgemeinen nicht. Letztere Effekte werden daher immer wichtiger, und bereits kleine Störungen können bei aktuellen Technologien bereits zu Ausfällen integrierter Schaltungen führen. Es ist daher ein sehr genaues Verfahren erforderlich, um Störeffekte erfassen zu können.
  • Aus S. Sauter et al., „Measurement and Simulation of Interconnect Capacitance Variations, IEEE 5th International Workshop on Statistical Metrology", Juni 2000, ISBN 0-7803-5896-1, Seiten 64–67 ist es bekannt, eine Vorrichtung zur Messung von Störkapazitäten einer integrierten Schaltung einzusetzen, die eine Teststruktur und eine Referenzstruktur aufweist. Die Teststruktur umfasst einen ersten, einen zweiten und einen dritten Leiter. Die Referenzstruktur umfasst einen vierten, einen fünften und einen sechsten Leiter. Der erste Leiter ist über einen Transistor mit einer Spannungsquelle und über einen zweiten Transistor mit einem Massepotenzial verbindbar. Der zweite und dritte Leiter sind jeweils mit einem Massepotenzial verbunden. Der vierte Leiter ist über einen dritten Transistor mit einer Spannungsquelle und über einen vierten Transistor mit einem Massepotenzial verbindbar. Der fünfte und der sechste Leiter sind jeweils mit einem Massepotenzial verbunden. Zur Bestimmung der Kapazität der Teststruktur werden sowohl die Teststruktur als auch die Referenzstruktur mit einem ersten bzw. einem zweiten Strom aufgeladen und wieder entladen. Die Frequenz beträgt 1 MHz. Die Differenz zwischen dem ersten und dem zweiten Strom ist direkt proportional zu den Kapazitäten der Teststruktur und der Messfrequenz und berechnet sich nach folgender Formel: I1 – -I2 = C·V·f, wobei mit I1 der erste Strom, mit I2 der zweite Strom, mit C die Kapazität der Teststruktur, mit V die Versorgungsspannung und mit f die Messfrequenz bezeichnet ist. Aus der genannten Gleichung kann die Kapazität direkt bestimmt werden. Durch die Anordnung der Referenzstruktur werden parasitäre Kapazitäten kompensiert.
  • Aus US 5,999,010 ist eine Methode zum Messen einer Koppelkapazität auf einer integrierten Schaltung bekannt, wobei ein ersten Leitungsstück und ein zweites Leitungsstück vorgesehen sind, deren Koppelkapazitäten nach folgendem Verfahren bestimmt wird: in einem ersten Schritt werden das erste und das zweite Leitungsstück elektrisch miteinander verbunden und eine erste Kapazität zwischen einer Masseplatte des Halbleiterchips und den zwei Leiterstücken ermittelt. Bei einem zweiten Schritt wird das erste Leitungsstück mit der Grundplatte elektrisch leitend verbunden und eine zweite Kapazität zwischen der Grundplatte und dem zweiten Leitungsstück ermittelt. Bei einem dritten Verfahrensschritt wird das zweite Leitungsstück elektrisch leitend mit der Grundplatte verbunden und eine dritte Kapazität zwischen dem ersten Leitungsstück und der Grundplatte ermittelt. Aus den drei gemessenen Kapazitäten wird die Koppelkapazität C nach folgender Formel bestimmt: C = (C2 + C3 – C1) : 2, wobei mit C1 die erste Kapazität, mit C2 die zweite Kapazität und mit C3 die dritte Kapazität bezeichnet ist.
  • Bei der Ermittlung von Störeffekten werden verschiedenste Messverfahren eingesetzt. Beispielsweise ist es von James C. Chen et al., "An On-Chip, Attofarad Interconnect Charge-Based Capacitance Measurement Technique", IEDM 96-69, IEEE, 0-7803-3393-4 bekannt, eine Teststruktur und eine Referenzstruktur mit einer Spannungsquelle zu verbinden und anschließend die Teststruktur und die Referenzstruktur wieder über ein Massepotenzial zu entladen. Dabei wird der beim Aufladen der Referenzstruktur und der Teststruktur fließende Strom gemessen und aus der Differenz eine Störkapazität berechnet, die bei der Teststruktur im Gegensatz zur Referenzstruktur vorliegt. Die Teststruktur und die Referenzstruktur sind unterschiedlich aufgebaut. Es können sich sowohl die geometrische Form der beiden Strukturen unterscheiden als auch ihre Umgebung. Die Teststruktur hat daher eine andere Kapazität als die Referenzstruktur. Diese ist in Form einer zusätzlichen Ladung beim Aufladen oder Entladen der Teststruktur gegenüber der Referenzstruktur messbar. Durch die Benutzung der Differenz der ermittelten Kapazitäten werden auch systematische Fehler durch die zur Beschaltung verwendeten Bauelemente minimiert, da diese in gleicher Weise bei Test- und Referenzstruktur auftreten.
  • Weiterhin ist es aus der Dissertation von Stefan Sauter, Fakultät für Elektrotechnik und Informationstechnik, Technische Universität München, Kapitel 5, bekannt, mit einer neuartigen Sub-Femtofarad-Methode geringste Störkapazitäten zu messen.
    •
  • Die Aufgabe der Erfindung besteht darin, eine verbesserte Vorrichtung zum Messen von Störkapazitäten bereitzustellen.
  • Die Aufgabe der Erfindung wird durch die Merkmale des Anspruchs 1 gelöst. Weitere vorteilhafte Ausführungsformen der Erfindung sind in den abhängigen Ansprüchen angegeben.
  • Ein Kennzeichen der Erfindung besteht darin, dass die Teststruktur und die Referenzstruktur aus mindestens zwei Paaren von Leitern aufgebaut sind, wobei in der Referenzstruktur die zwei Leiter immer auf gleichem Potenzial liegen und in der Teststruktur die zwei Leiter auch unterschiedliche Potenziale annehmen können. Ein weiteres Kennzeichen der Erfindung besteht darin, dass der zu testende Leiter und der zugeordnete Leiter in bezug auf kapazitäre Effekte im wesentlichen in der gleichen Umgebung angeordnet sind. Auf diese Weise wird die Koppelkapazität zwischen den zwei Leitern gleich groß ausgebildet, so dass die Auswertung der Messergebnisse vereinfacht wird.
  • In einer bevorzugten Anwendungsform ist die Teststruktur und die Referenzstruktur auf einem Halbleitermaterial aufgebaut, das vorzugsweise einen Halbleiterspeicherbaustein aufweist. Die Verwendung der erfindungsgemäßen Vorrichtung im Bereich von integrierten Schaltungen, die auf Halbleitermaterialien aufgebaut sind, stellt einen wichtigen Anwendungsbereich dar. Insbesondere bei hoch integrierten Bausteinen wie den Halbleiterspeicherbauelementen ist die Messung von Störkapazitäten ein wesentliches Verfahren zur Charakterisierung der Qualität des Halbleiterspeicherbauelementes.
  • In einer bevorzugten Ausführungsform sind der erste, der zweite, der dritte und der vierte Leiter der Referenzstruktur und der Teststruktur in Form von Leiterbahnen ausgebildet. Je nach Anwendungsfall ist es besonders vorteilhaft, die vier Leiter identisch auszubilden. Eine besonders bevorzugte Ausführungsform einer Leiterbahn besteht in der Ausbildung eines im wesentlichen rechteckförmigen Leiterstreifens, der vorzugsweise eine gleichmäßige Dicke und Breite über die gesamte Länge aufweist. Zudem ist vorzugsweise der Abstand zwischen den zwei Leiterbahnen der Teststruktur bzw. der Referenzstruktur über die gesamte Länge gleich groß ausgebildet. Durch diese Ausbildungsform werden besonders exakte Messergebnisse ermöglicht.
  • Vorzugsweise sind die zwei Leiter der Teststruktur und/oder der Referenzstruktur in einer Umgebung angeordnet, die bis zu einem vorgegebenen Abstand für die zwei Leiter der Teststruktur und/oder der Referenzstruktur in bezug auf kapazitäre Effekte vorzugsweise identisch ist. Somit werden einseitige kapazitäre Effekte, die nur bei einem Leiter der Teststruktur oder der Referenzstruktur auftreten könnten, vermieden.
  • Die Erfindung wird im Folgenden anhand der Figuren näher erläutert. Es zeigen
  • 1 einen Halbleiterbaustein mit einer erfindungsgemäßen Vorrichtung,
  • 2 ein schematisches Verfahren zum Betreiben der erfin dungsgemäßen Vorrichtung, und
  • 3 eine Kammstruktur.
    •
  • 1 zeigt schematisch dargestellt einen Ausschnitt eines Halbleiterspeicherbauelementes 24, das auf einem Halbleitersubstrat 25 aufgebracht ist. Die Erfindung wird am Beispiel eines Halbleiterbausteins beschrieben, wobei jedoch die Anwendung der erfindungsgemäßen Vorrichtung für jede Art von Messstruktur, insbesondere für eine Messstruktur auf einem Halbleitermaterial, vorteilhaft ist. Beispielsweise kann die Erfindung auch bei integrierten Schaltungen eingesetzt werden, die teilweise analog und digital aufgebaut sind und beispielsweise auf einem Keramiksubstrat aufgebracht sind.
  • Der Halbleiterbaustein 24 weist beispielsweise die für einen DRAM-Speicherbaustein üblichen Schaltungsteile auf, die jedoch in der 1 nicht explizit dargestellt sind. Neben den üblichen Schaltungsteilen ist die erfindungsgemäße Vorrichtung auf dem Halbleiterbaustein 24 aufgebracht.
  • Im oberen Bereich des Halbleiterbausteins 24 ist eine Teststruktur 26 und im unteren Bereich eine Referenzstruktur 27 angeordnet. Die Teststruktur 26 weist einen ersten und einen zweiten elektrischen Leiter 1, 2 auf, die jeweils in Form einer rechteckförmigen Leiterbahn ausgebildet sind. Der erste und der zweite Leiter 1, 2 sind vorzugsweise identisch ausgebildet und nebeneinander in einem festgelegten Abstand parallel zueinander angeordnet. Der erste und der zweite Leiter 1, 2 sind mit beiden Endbereichen bis über zwei Leitungsflächen 15, 28 geführt, wobei die Endbereiche des ersten Leiters 1 über Kontaktanschlüsse 14 mit den Leitungsflächen 15, 28 elektrisch leitend verbunden sind. Die Endbereiche des zweiten Leiters 2 sind über elektrisch isolierende Schichten wie z.B. Siliciumdioxid gegenüber den Leitungsflächen 15, 28 elektrisch isoliert. Die Leitungsflächen 15, 28 sind elektrisch leitend mit einem ersten bzw. zweiten Schalter 5, 6 verbunden. Der erste Schalter 5 steht mit einem zweiten Eingang vorzugsweise über eine weitere Leitungsfläche mit einer ersten Spannungsquelle 9 in elektrisch leitender Verbindung. Der zweite Schalter 6 steht mit einem zweiten Eingang über eine weitere Leitungsfläche über ein erstes Stromstärkemessgerät 11 mit einem Massepotenzial in Verbindung. Der erste und der zweite Schalter 5, 6 sind vorzugsweise in Form von MOS-Transistoren ausgebildet. In Abhängigkeit von dem Schaltungszustand des ersten Schalters 5 ist die erste Leitungsfläche 15 entweder elektrisch isoliert oder elektrisch leitend mit der ersten Spannungsquelle 9 verbunden. Zudem ist in Abhängigkeit vom Schaltungszustand des zweiten Schalters 6 die zweite Leitungsfläche 28 entweder elektrisch isoliert oder elektrisch leitend mit dem Massepotenzial verbunden.
  • Der erste und der zweite Schalter 5, 6 sind über eine erste bzw. zweite Steuerleitung 16, 17 an eine Steuerschaltung 13 angeschlossen. Zudem ist das erste Stromstärkemessgerät 11 über eine erste Messleitung 20 mit der Steuerschaltung 13 verbunden.
  • Ein wesentliches Merkmal der Teststruktur 26 besteht darin, dass der erste und der zweite Leiter 1, 2 im wesentlichen nahezu identische Umgebungen in Bezug auf kapazitäre Effekte aufweisen. Dies ist schematisch in Form eines ersten und zweiten Umgebungsbereiches 23, 22 dargestellt, wobei der erste und der zweite Umgebungsbereich 23, 22 symmetrisch bezüglich des ersten bzw. zweiten Leiters 1, 2 angeordnet sind. Der erste Umgebungsbereich 23 ist in Form einer strichpunktierten Umrandung und der zweite Umgebungsbereich 22 ist in Form einer gestrichelten Umrandung dargestellt. Aufgrund der versetzten Anordnung des ersten und des zweiten Leiters 1, 2 zueinander sind auch der erste und der zweite Umgebungsbereich 23, 22 gegeneinander seitlich versetzt. Mit dem ersten und zweiten Umgebungsbereich 23, 22 ist schematisch der Bereich umgrenzt, der eine kapazitäre Wirkung auf den ersten bzw. den zweiten Leiter hat. Somit sind der erste und der zweite Leiter 1, 2 nahezu identische Umgebungen in Bezug auf kapazitäre Steuereffekte. Somit ist der Betrag der Kapazitäten des ersten und zweiten Leiters 1, 2 zu den Leitern ihrer jeweiligen Umgebung identisch, was die direkte Auswer tung der Messung zur Bestimmung der Koppelkapazität zwischen dem ersten und zweiten Leiter 1, 2 ermöglicht.
  • Die Referenzstruktur 27 weist im wesentlichen einen dritten und vierten Leiter 3, 4 auf, die vorzugsweise in Form von rechteckförmigen Leiterbahnen mit definierter Dicke und Breite vorzugsweise über die gesamte Länge der Leiterbahn ausgebildet sind. Der dritte und der vierte Leiter sind vorzugsweise parallel zueinander in einem festgelegten Abstand ausgebildet. Die Endbereiche des dritten und vierten Leiters sind über eine dritte bzw. vierte Leitungsfläche 29, 30 geführt. Die Endbereiche des dritten und vierten Leiters 3, 4 sind über Kontaktanschlüsse 14 mit der dritten bzw. vierten Leitungsfläche 29, 30 elektrisch leitend verbunden. Die dritte Leitungsfläche 29 ist elektrisch leitend mit einem ersten Anschluss eines dritten Schalters 7 verbunden. Der dritte Schalter 7 weist einen zweiten Anschluss auf, der mit einer zweiten Spannungsquelle 10 elektrisch leitend über eine Leitungsfläche in Verbindung steht. Die vierte Leitungsfläche 30 ist elektrisch leitend mit einem ersten Anschluss eines vierten Schalters 8 verbunden. Der vierte Schalter 8 weist einen zweiten Anschluss auf, der elektrisch leitend über eine Leitungsfläche und über ein zweites Stromstärkemessgerät 12 mit einem Massepotenzial in Verbindung steht.
  • Der dritte und der vierte Schalter 7, 8 sind vorzugsweise in Form von MOS-Transistoren ausgebildet. Der dritte und der vierte Schalter 7, 8 stehen über eine dritte und vierte Steuerleitung 18, 19 mit der Steuerschaltung 13 in Verbindung. Das zweite Ladungsmessgerät 12 ist über eine zweite Messleitung 21 an die Steuerschaltung 13 angeschlossen.
  • Vorzugsweise sind der dritte und der vierte Leiter 3, 4 entsprechend dem ersten und dem zweiten Leiter 1, 2 ausgebildet angeordnet und weisen eine dritte bzw. vierte Umgebung 31, 32 auf, in der die kapazitären Störeffekte bezüglich des dritten und des vierten Leiters identisch sind. Der dritte Umgebungs bereich 31 ist in Form einer strichpunktierten Umrandung und der vierte Umgebungsbereich 32 in Form einer gestrichelten Umrandung schematisch dargestellt.
  • Somit ist die geometrische Anordnung der Referenzstruktur 27 identisch zur Teststruktur 26, was bei der Differenzbildung der Messwerte systematische Fehler begrenzt.
  • Die klassische Methode der Kapazitätsmessung beruht auf der Vierpunkt-Messtechnik. Dabei wird ein Wechselstrom über zwei Spitzen eingeprägt und über zwei weitere Spitzen die Spannung abgegriffen. Ein Einfluss der parasitären Kapazitäten, die beispielsweise in den Zuleitungen auftreten, wird somit weitgehend kompensiert. Über Phasenverschiebung und resultierende Amplitude wird die komplexe Impedanz Z nach folgender Formel berechnet: Z = R + (1/jwc).
  • Ungenauigkeiten bleiben jedoch auch durch unterschiedliche Kontaktkapazitäten der Messspitzen und durch die Pad-Kapazitäten bestehen. Deshalb ist es notwendig, die zu messende Kapazität relativ groß zu wählen.
  • Eine Verbesserung des Messverfahrens wird durch folgende Vorgehensweise erreicht. Um Kapazitäten von minimalen Leiterbahnen zu messen, genügt die Vierpunkt-Messmethode nicht mehr. Für eine Leiterbahn, die beispielsweise aus Metall ausgebildet ist und eine Länge von 250 μm und eine Breite von 0,5 μm aufweist, ergibt sich eine Kapazitätsbelegung von ungefähr 100 Femtofarad. Deshalb ist es erforderlich, eine neue Messmethode einzusetzen, die es erlaubt, Kapazitäten bis in den sub-Femtofarad-Bereich genau zu messen. Bei der neuen Messmethode werden zwei Kapazitäten ständig umgeladen. In dem verwendeten Ausführungsbeispiel sind dies die zwei unterschiedlichen Kapazitäten der Teststruktur 26 und der Referenzstruktur 27. Aufgrund der unterschiedlichen Kapazitä ten ergibt sich ein Differenzstrom, der sich nur durch die zusätzliche Kapazität unterscheidet, die dadurch wirksam wird, dass der zweite Leiter 2 elektrisch isolierend gegenüber der ersten und der zweiten Leitungsfläche 15, 28 ausgebildet ist und zudem mit einem Massepotenzial verbunden ist.
  • Zur Durchführung des Messverfahrens wird von der Steuerschaltung 13 in der Ausgangsposition der erste, der zweite, der dritte und der vierte Schalter 5, 6, 7, 8 bei Programmpunkt 100 sperrend geschaltet. Anschließend werden zuerst der erste und der dritte Schalter 5, 7 leitend geschaltet. Als Folge davon wird der erste Leiter 1 elektrisch leitend mit der ersten Spannungsquelle 9 verbunden. In der Referenzstruktur 27 werden der dritte und der vierte Leiter, 3, 4 elektrisch leitend mit der zweiten Spannungsquelle 10 verbunden. Der erste und der dritte Schalter werden so lange leitend geschaltet, bis die Teststruktur bzw. die Referenzstruktur vollständig aufgeladen sind.
  • Anschließend werden bei Programmpunkt 110 von der Steuerschaltung 13 der erste und der dritte Schalter 5, 7 sperrend geschaltet. Bei einem folgenden Programmpunkt 120 werden der zweite und der vierte Schalter 6, 8 elektrisch leitend geschaltet. Folglich fließt die auf dem Leiter 1 vorhandene Ladung über das erste Stromstärkemessgerät 11 nach Masse ab. Die abgeflossene Ladungsmenge wird von der Steuerschaltung 13 erfasst. Gleichzeitig fließt über den leitend geschalteten vierten Schalter 8 die auf den dritten und vierten Leiter 3, 4 vorhandene Ladung über das zweite Stromstärkemessgerät 12 nach Masse ab. Die vom zweiten Stromstärkemessgerät 12 erfasste Ladung wird an die Steuerschaltung 13 weitergemeldet.
  • Versuche haben ergeben, dass für Kapazitäten im Femtofarad-Bereich die Messfrequenz, mit der der erste und dritte bzw. zweite und vierte Schalter 5, 7, 6, 8 geschaltet werden, im Bereich von ca. 1 MHz liegt. Die beim Entladen der Teststruk tur und der Referenzstruktur fließenden Ladungsströme lassen sich mit üblichen Stromstärkemessgeräten 11, 12, die eine Messgenauigkeit von 10–13 A aufweisen, sehr genau bestimmen. Aus den ermittelten Werten berechnet die Steuerschaltung 13 den Differenzstrom ΔI = I1 – I2 zusammen mit der Frequenz f und der Spannung VD, die von der ersten und der zweiten Spannungsquelle 9, 10 bereitgestellt wird, einen Bemittelten Referenzstrom IV nach folgender Formel:
    Figure 00110001
  • Somit errechnet sich aus der Beziehung IV = ΔI = I1 – I2 die gesuchte Kapazität C = I1 – I2/VD·f. Die aus dem Messvorgang berechnete Kapazität C wird bei Programmpunkt 120 von der Steuerschaltung 13 nach der beschriebenen Formel berechnet.
  • Weiterhin kann mit der beschriebenen Anordnung der Störeffekt des zweiten Leiters 2 auf den ersten Leiter 1 entsprechend der Teststruktur 26 berechnet werden, wenn der zweite Leiter 2 nicht auf dem gleichen Potenzial wie der erste Leiter 1 liegt. Dabei wird zusätzlich das Erdungspotenzial, mit dem der zweite Leiter 2 verbunden ist, als dritter Leiter betrachtet. Die Berechnung der Kapazitäten der Teststruktur ist nach folgender Methode möglich:
    Figure 00110002
    mit q1 = Ladung auf dem erste Leiter 1, q2 = Ladung auf dem zweiten Leiter 2, qm = Ladung auf Masse- und Umgebungsleitern, Ui sind die dazu gehörigen elektrostatischen Potenziale.
  • Für die Bewertung von Störkapazitäten ist die Größe der Koppelkapazität C12 = C21 von wesentlicher Bedeutung. Im beschriebenen Testverfahren wird die Spannung U2 des zweiten Leiters und die Spannung Um des Massepotenzials auf den Wert 0 gesetzt. Anschließend wird die Ladung q1 als Testladung qtest gemessen, wobei sich q1 nach der Formel q1 = C11·U1 berechnet.
  • Im Referenzfall hingegen, der durch die Referenzstruktur dargestellt wird, wird nur die Spannung Um zu 0 gesetzt und folgende Formel verwendet:
    Figure 00120001
    mit q3 = Ladung auf dem dritten Leiter 3, q4 = Ladung auf dem vierten Leiter 4, qm = Ladung auf Masse und Umgebungsleitern. Aufgrund der Symmetrie zwischen Test- und Referenzstruktur sind die dabei verwendeten Kapazitätsmatrizen identisch.
  • Bei der Beschaltung der Referenzstruktur ergibt sich daher: qref = q3 + q4 = c11U3 + c12U4 + c21U3 + c22U4
  • Die Potenziale werden bei der Messung identisch gewählt: U1 = U2 = U3 = U4. Die Kapazitätsmatrix ist per Definition symmetrisch: c12 = c21 ⇒ qref = c11U1 + 2c12U1 + c22U1.
  • Aufgrund der inneren Symmetrie der Test- und Referenzstruktur (Der erste Leiter 1 hat eine äquivalente Umgebung zum zweiten Leiter 2 und der dritte Leiter 3 hat eine äquivalente Umgebung zum vierten Leiter 4) ergibt sich die Vereinfachung c11 = c22. Daraus folgt: ⇒ qref = 2(c11 + c12)U1.
  • Aus der Messung der Teststruktur ist der Wert für C11·U1 = q1 bekannt. Dieser Wert wurde mit der Teststruktur ermittelt.
  • Somit ergibt sich aus der Formel die Bestimmung der Koppelkapazität C12 = C21 nach folgender Formel:
    Figure 00130001
  • Sowohl qref als auch qtest wurden von der Steuerschaltung 13 gemessen. qtest = q1 = C11·U1·U1 ist als Wert für die erste und zweite Spannungsquelle 9, 10 festgelegt. Somit kann auf einfache Art und Weise die Koppelkapazität C1 2 bzw. C21 berechnet werden.
  • Die Berechnung der Koppelkapazität gibt einen Aufschluss über Störeffekte zwischen dem ersten und dem zweiten Leiter 1, 2. Aufgrund dieser Störeffekte kann eine Aussage über die Störanfälligkeit der gesamten Schaltungsanordnung getroffen werden. Somit dient die erfindungsgemäße Vorrichtung zur Charakterisierung der Qualität des Halbleiterbausteins.
  • 3 zeigt eine bevorzugte Ausführungsform des ersten, zweiten, dritten und vierten Leiters 1, 2, 3, 4. Die Leiter sind in Form von zwei Kammstrukturen ausgebildet, die miteinander verzahnt sind.
    • 1
    erster Leiter
    2
    zweiter Leiter
    3
    dritter Leiter
    4
    vierter Leiter
    5
    erster Schalter
    6
    zweiter Schalter
    7
    dritter Schalter
    8
    vierter Schalter
    9
    erste Spannungsquelle
    10
    zweite Spannungsquelle
    11
    erstes Stromstärkemessgerät
    12
    zweites Stromstärkemessgerät
    13
    Steuerschaltung
    14
    Kontaktanschluss
    15
    Leitungsfläche
    16
    erste Steuerleitung
    17
    zweite Steuerleitung
    18
    dritte Steuerleitung
    19
    vierte Steuerleitung
    20
    erste Messleitung
    21
    zweite Messleitung
    22
    zweite Umgebung
    23
    erste Umgebung
    24
    Halbleiterbaustein
    25
    Halbleitersubstrat
    26
    Teststruktur
    27
    Referenzstruktur
    28
    zweite Leitungsfläche
    29
    dritte Leitungsfläche
    30
    vierte Leitungsfläche
    31
    dritter Umgebungsbereich
    32
    vierter Umgebungsbereich

Claims (7)

  1. Vorrichtung zum Messen von Störkapazitäten einer integrierten Schaltung, wobei die Vorrichtung eine Teststruktur (26) und eine Referenzstruktur (27) aufweist, wobei die Teststruktur einen ersten und zweiten Leiter (1, 2) aufweist, wobei die Referenzstruktur (27) einen dritten Leiter (3) aufweist, wobei der erste Leiter über einen ersten Schalter (5) mit einer Spannungsquelle (9) und über einen zweiten Schalter (6) mit einem Massepotenzial verbindbar ist, wobei der zweite Leiter (2) eine direkte Verbindung zu einem Massepotenzial aufweist, wobei der dritte Leiter (3) über einen dritten Schalter (7) mit einer Spannungsquelle (10) und über einen vierten Schalter (8) mit einem Massepotenzial verbindbar ist, dadurch gekennzeichnet, dass die Referenzstruktur (27) einen vierten Leiter (4) aufweist, dass der vierte Leiter (4) mit dem dritten und mit dem vierten Schalter (7, 8) verbunden ist, dass der vierte Leiter (4) über den dritten Schalter (7) mit der Spannungsquelle (10) oder über den vierten Schalter (8) mit dem Massepotenzial verbindbar ist, dass der erste, der zweite, der dritte und der vierte Leiter (1, 2, 3, 4) in der Weise ausgebildet sind, dass der erste und der zweite bzw. der dritte und der vierte Leiter (1, 2, 3 , 4) gleich große Eigenkapazitäten aufweisen und die Koppelkapazitäten zwischen dem ersten und dem zweiten Leiter (1, 2) bzw. zwischen dem dritten und dem vierten Leiter (3, 4) gleich groß sind.
  2. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, dass die Teststruktur (26) und die Referenzstruktur (27) auf einem Halbleitermaterial, insbesondere auf einem Halbleiterspeicherbaustein aufgebracht sind.
  3. Vorrichtung nach einem der Ansprüche 1 oder 2, dadurch gekennzeichnet, dass der erste, der zweite, der dritte und der vierte Leiter (1, 2, 3, 4) in Form von Leiterbahnen ausgebildet sind.
  4. Vorrichtung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass der erste, der zweite, der dritte und der vierte Leiter (1, 2, 3, 4) identisch ausgebildet sind.
  5. Vorrichtung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass die Schalter in Form von Feldeffekttransistoren ausgebildet sind.
  6. Vorrichtung nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass der erste und zweite Leiter (1, 2) in Form einer Kammstruktur ausgebildet sind.
  7. Vorrichtung nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass der dritte und vierte Leiter (3, 4) in Form einer Kammstruktur ausgebildet sind.
DE10143034A 2001-09-01 2001-09-01 Vorrichtung zum Messen von Störkapazitäten auf einer integrierten Schaltung Expired - Fee Related DE10143034B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE10143034A DE10143034B4 (de) 2001-09-01 2001-09-01 Vorrichtung zum Messen von Störkapazitäten auf einer integrierten Schaltung
US10/234,079 US6756792B2 (en) 2001-09-01 2002-09-03 Apparatus for measuring parasitic capacitances on an integrated circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10143034A DE10143034B4 (de) 2001-09-01 2001-09-01 Vorrichtung zum Messen von Störkapazitäten auf einer integrierten Schaltung

Publications (2)

Publication Number Publication Date
DE10143034A1 DE10143034A1 (de) 2003-06-26
DE10143034B4 true DE10143034B4 (de) 2004-11-11

Family

ID=7697493

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10143034A Expired - Fee Related DE10143034B4 (de) 2001-09-01 2001-09-01 Vorrichtung zum Messen von Störkapazitäten auf einer integrierten Schaltung

Country Status (2)

Country Link
US (1) US6756792B2 (de)
DE (1) DE10143034B4 (de)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6563299B1 (en) * 2000-08-30 2003-05-13 Micron Technology, Inc. Apparatus for measuring parasitic capacitance and inductance of I/O leads on an electrical component using a network analyzer
TWI306950B (en) * 2006-11-06 2009-03-01 Macronix Int Co Ltd Method for measuring intrinsic capacitances of a mos device
US7501836B2 (en) * 2006-11-14 2009-03-10 Avago Technologies Enterprise IP (Singapore) Pte. Ltd. Apparatus and method for determining capacitance variation in an integrated circuit
US7818698B2 (en) * 2007-06-29 2010-10-19 Taiwan Semiconductor Manufacturing Company, Ltd. Accurate parasitic capacitance extraction for ultra large scale integrated circuits
KR100958624B1 (ko) * 2007-12-26 2010-05-19 주식회사 동부하이텍 연결배선 커패시턴스 분석용 테스트 패턴
DE102010042477B4 (de) * 2010-10-14 2012-11-22 E.G.O. Elektro-Gerätebau GmbH Verfahren und Vorrichtung zum Bestimmen einer Kapazität und/oder einer Kapazitätsänderung eines kapazitiven Sensorelements
EP2795350B1 (de) 2011-12-23 2015-11-25 Imec Verfahren und system zur messung von kapazitätsunterschieden zwischen kapazitiven elementen
CN102982847B (zh) * 2012-11-29 2017-07-25 上海集成电路研发中心有限公司 一种静态随机存储器的寄生参数的测试系统和方法
CN104880609B (zh) * 2015-06-12 2018-04-27 上海华岭集成电路技术股份有限公司 利用ate测量线路上寄生电容的方法
JP2022120581A (ja) * 2021-02-05 2022-08-18 ラピステクノロジー株式会社 半導体装置及び容量センサ回路

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5999010A (en) * 1997-12-08 1999-12-07 Simplex Solutions, Inc. Method of measuring interconnect coupling capacitance in an IC chip

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5424650A (en) * 1993-09-24 1995-06-13 Rosemont Inc. Capacitive pressure sensor having circuitry for eliminating stray capacitance
US5661240A (en) * 1995-09-25 1997-08-26 Ford Motor Company Sampled-data interface circuit for capacitive sensors
US6098027A (en) * 1998-07-02 2000-08-01 Industrial Technology Research Institute Charge mode open/short test circuit
JP3594221B2 (ja) * 1999-01-26 2004-11-24 シャープ株式会社 半導体集積回路装置のテスト回路
JP3588276B2 (ja) * 1999-07-26 2004-11-10 株式会社山武 センサ信号処理回路
US6501282B1 (en) * 2000-09-29 2002-12-31 Rockwell Automation Technologies, Inc. Highly sensitive capacitance comparison circuit

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5999010A (en) * 1997-12-08 1999-12-07 Simplex Solutions, Inc. Method of measuring interconnect coupling capacitance in an IC chip

Non-Patent Citations (5)

* Cited by examiner, † Cited by third party
Title
IEDM 96-99, IEEE 0-7803-3393-4, 1996 *
J.C. Chen et al.:"An On-Chip, A. Hofarad Inter- connect Charge-Based Capacitance *
S. Sauter et al.: Measurement and Simulation of interconnect Capitance Variations IEEE 5th intern. Workshop on Statistical Metrology Juni 2000, ISBN 0-7803-5896-1 *
S. Sauter et al.: Measurement and Simulation of interconnect Capitance Variations IEEE 5th intern. Workshop on Statistical Metrology Juni 2000, ISBN 0-7803-5896-1; Seiten 64-67
Seiten 64-67 *

Also Published As

Publication number Publication date
DE10143034A1 (de) 2003-06-26
US6756792B2 (en) 2004-06-29
US20030071641A1 (en) 2003-04-17

Similar Documents

Publication Publication Date Title
DE69403335T2 (de) TESTFüHLERVORRICHTUNG FüR INTEGRIERTE SCHALTUNGEN MIT EINEM KONDENSATOR IM NEBENSCHLUSS
DE60007516T2 (de) Passive breitbandige testkarte für integrierte schaltungen
DE19603802A1 (de) Spannungssonde mit Vielfachanschlußleitungen
EP0002751B1 (de) Schaltkreis zur Einstellung des Widerstandswertes eines Abschlusswiderstandes von Leitverbindungen in Halbleiterstrukturen
DE2604837A1 (de) Programmierbare schnittstellen- kontakteinrichtung
DE10143034B4 (de) Vorrichtung zum Messen von Störkapazitäten auf einer integrierten Schaltung
EP1116957B1 (de) Schaltungsanordnung zur Kapazitätsmessung von Strukturen in einer integrierten Schaltung
DE3528189A1 (de) Testgeraet fuer halbleitereinrichtungen
DE3644458C2 (de) Verfahren zum Auswerten der Prozeßparameter bei der Herstellung von Halbleiteranordnungen sowie Anordnungen dafür
DE10131675B4 (de) Schaltungsanordnung und Verfahren zur Ermittlung einer Zeitkonstante eines Speicherkondensators einer Speicherzelle eines Halbleiterspeichers
DE202013105955U1 (de) Sensorbaustein
DE69831202T2 (de) Realisierung eines intermetallischen Kondensators
DE19714941A1 (de) Meßkarte und Ein/Ausgang-Anschlußtestsystem unter Verwendung derselben
DE19728171A1 (de) Halbleiterteststruktur zur Bewertung von Defekten am Isolierungsrand sowie Testverfahren unter Verwendung derselben
EP0489052B1 (de) Vorrichtung für die elektrische funktionsprüfung von verdrahtungsfeldern, inbesondere von leiterplatten
DE3850638T2 (de) Lötstellenprüfvorrichtung durch electronische Messung der Lötstellenfläche.
DE69424010T2 (de) Integrierte Halbleiterschaltung mit Selbsttestfunktion
DE10340714B3 (de) Teststruktur für ein Single-sided Buried Strap-DRAM-Speicherzellenfeld
DE10214885C1 (de) Verfahren und Teststruktur zur Bestimmung von Widerstandwerten an mehreren zusammengeschalteten Widerständen in einer integrierten Schaltung
DE19781735B4 (de) Integriertes Gerät zum kapazitiven Messen von Nanometerabständen
WO2007093172A2 (de) Integrierte schaltkreis-anordnung und verfahren zum ermitteln des parasitären ohmschen widerstands zumindest der zuleitung zumindest einer speicherzelle einer integrierten schaltkreis-anordnung
DE10146163C2 (de) Aktiver Tastkopf zur Messung von Kapazitäten im pF-Bereich und darunter
WO2001014895A1 (de) Schaltungsanordnung und verfahren zum bewerten von kapazitäten
DE3705714C2 (de)
DE102022118205A1 (de) Eingangskapazitätsmessschaltung und Verfahren zur Herstellung einer Halbleitervorrichtung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee