DE10143034A1

DE10143034A1 - Vorrichtung zum Messen von Störkapazitäten auf einer integrierten Schaltung

Info

Publication number: DE10143034A1
Application number: DE10143034A
Authority: DE
Inventors: Hans-Ulrich Armbruster
Original assignee: Infineon Technologies AG
Current assignee: Infineon Technologies AG
Priority date: 2001-09-01
Filing date: 2001-09-01
Publication date: 2003-06-26
Anticipated expiration: 2021-09-02
Also published as: DE10143034B4; US6756792B2; US20030071641A1

Abstract

Es wird eine Vorrichtung zum Erfassen von Störkapazitäten beschrieben, die eine präzise Erfassung von Störkapazitäten erlaubt. Die Vorrichtung weist eine Teststruktur und eine Referenzstruktur auf, wobei die Teststruktur zwei Leiterbahnen und die Referenzstruktur zwei Leiterbahnen aufweist. In der Referenzstruktur sind die zwei Leiterbahnen immer auf gleichem Potenzial. In der Teststruktur ist eine Leiterbahn mit einem Massepotenzial gekoppelt und die andere Leiterbahn auf unterschiedlichem Potenzial. Die Teststruktur und die Referenzstruktur werden mit einem Spannungspotenzial verbunden und die sich auf der Teststruktur und der Referenzstruktur ausbildende Ladung erfasst. Aus dem Ladungsunterschied kann präzise die Störkapaziät berechnet werden. Die Leiter der Teststruktur und der Referenzstruktur sind in der Weise angeordnet, dass jeder Leiter einen Bezug auf kapazitäre Störeffekte gleicher Umgebung wahrnimmt.

Description

Die Erfindung betrifft eine Vorrichtung zum Messen von Störkapazitäten, die insbesondere bei integrierten Schaltungen, wie z. B. einem Halbleiterspeicher, eingesetzt wird.

Die zunehmende Packungsdichte führt dazu, dass insbesondere Störeffekte durch Leiterbahnen bei integrierten Schaltungen eine immer größere Rolle spielen. Da die Leiterbahnen selbst immer kleiner ausgeführt werden, nehmen die mit Bauelementen (insbesondere Transistoren) verbundenen Störeffekte immer mehr ab, die durch die Leiterbahnen verursachten Effekte jedoch im Allgemeinen nicht. Letztere Effekte werden daher immer wichtiger, und bereits kleine Störungen können bei aktuellen Technologien bereits zu Ausfällen integrierter Schaltungen führen. Es ist daher ein sehr genaues Verfahren erforderlich, um Störeffekte erfassen zu können.

Bei der Ermittlung von Störeffekten werden verschiedenste Messverfahren eingesetzt. Beispielsweise ist es von James C. Chen et al., "An On-Chip, Attofarad Interconnect Charge-Based Capacitance Measurement Technique", IEDM 96-69, IEEE, 0-7803- 3393-4 bekannt, eine Teststruktur und eine Referenzstruktur mit einer Spannungsquelle zu verbinden und anschließend die Teststruktur und die Referenzstruktur wieder über ein Massepotenzial zu entladen. Dabei wird der beim Aufladen der Referenzstruktur und der Teststruktur fließende Strom gemessen und aus der Differenz eine Störkapazität berechnet, die bei der Teststruktur im Gegensatz zur Referenzstruktur vorliegt. Die Teststruktur und die Referenzstruktur sind unterschiedlich aufgebaut. Es können sich sowohl die geometrische Form der beiden Strukturen unterscheiden als auch ihre Umgebung. Die Teststruktur hat daher eine andere Kapazität als die Referenzstruktur. Diese ist in Form einer zusätzlichen Ladung beim Aufladen oder Entladen der Teststruktur gegenüber der Referenzstruktur messbar. Durch die Benutzung der Differenz der ermittelten Kapazitäten werden auch systematische Fehler durch die zur Beschaltung verwendeten Bauelemente minimiert, da diese in gleicher Weise bei Test- und Referenzstruktur auftreten.

Weiterhin ist es aus der Dissertation von Stefan Sauter, Fakultät für Elektrotechnik und Informationstechnik, Technische Universität München, Kapitel 5, bekannt, mit einer neuartigen Sub-Femtofarad-Methode geringste Störkapazitäten zu messen.

Die Aufgabe der Erfindung besteht darin, eine verbesserte Vorrichtung zum Messen von Störkapazitäten bereitzustellen.

Die Aufgabe der Erfindung wird durch die Merkmale des Anspruchs 1 gelöst. Weitere, vorteilhafte Ausführungsformen der Erfindung sind in den abhängigen Ansprüchen angegeben.

Ein Kennzeichen der Erfindung besteht darin, dass die Teststruktur und die Referenzstruktur aus mindestens zwei Paaren von Leitern aufgebaut sind, wobei in der Referenzstruktur die zwei Leiter immer auf gleichem Potenzial liegen und in der Teststruktur die zwei Leiter auch unterschiedliche Potenziale annehmen können. Ein weiteres Kennzeichen der Erfindung besteht darin, dass der zu testende Leiter und der zugeordnete Leiter in bezug auf kapazitäre Effekte im wesentlichen in der gleichen Umgebung angeordnet sind. Auf diese Weise wird die Koppelkapazität zwischen den zwei Leitern gleich groß ausgebildet, so dass die Auswertung der Messergebnisse vereinfacht wird.

In einer bevorzugten Anwendungsform ist die Teststruktur und die Referenzstruktur auf einem Halbleitermaterial aufgebaut, das vorzugsweise einen Halbleiterspeicherbaustein aufweist. Die Verwendung der erfindungsgemäßen Vorrichtung im Bereich von integrierten Schaltungen, die auf Halbleitermaterialien aufgebaut sind, stellt einen wichtigen Anwendungsbereich dar. Insbesondere bei hoch integrierten Bausteinen, wie den Halbleiterspeicherbauelementen, ist die Messung von Störkapazitäten ein wesentliches Verfahren zur Charakterisierung der Qualität des Halbleiterspeicherbauelementes.

In einer bevorzugten Ausführungsform sind der erste, der zweite, der dritte und der vierte Leiter der Referenzstruktur und der Teststruktur in Form von Leiterbahnen ausgebildet. Je nach Anwendungsfall ist es besonders vorteilhaft, die vier Leiter identisch auszubilden. Eine besonders bevorzugte Ausführungsform einer Leiterbahn besteht in der Ausbildung eines im wesentlichen rechteckförmigen Leiterstreifens, der vorzugsweise eine gleichmäßige Dicke und Breite über die gesamte Länge aufweist. Zudem ist vorzugsweise der Abstand zwischen den zwei Leiterbahnen der Teststruktur bzw. der Referenzstruktur über die gesamte Länge gleich groß ausgebildet. Durch diese Ausbildungsform werden besonders exakte Messergebnisse ermöglicht.

Vorzugsweise sind die zwei Leiter der Teststruktur und/oder der Referenzstruktur in einer Umgebung angeordnet, die bis zu einem vorgegebenen Abstand für die zwei Leiter der Teststruktur und/oder der Referenzstruktur in bezug auf kapazitäre Effekte vorzugsweise identisch ist. Somit werden einseitige, kapazitäre Effekte, die nur bei einem Leiter der Teststruktur oder der Referenzstruktur auftreten könnten, vermieden.

Die Erfindung wird im Folgenden anhand der Figuren näher erläutert. Es zeigen:
Fig. 1 einen Halbleiterbaustein mit einer erfindungsgemäßen Vorrichtung,
Fig. 2 ein schematisches Verfahren zum Betreiben der erfindungsgemäßen Vorrichtung, und
Fig. 3 eine Kammstruktur.
Fig. 1 zeigt schematisch dargestellt einen Ausschnitt eines Halbleiterspeicherbauelementes 24, das auf einem Halbleitersubstrat 25 aufgebracht ist. Die Erfindung wird am Beispiel eines Halbleiterbausteins beschrieben, wobei jedoch die Anwendung der erfindungsgemäßen Vorrichtung für jede Art von Messstruktur, insbesondere für eine Messstruktur auf einem Halbleitermaterial, vorteilhaft ist. Beispielsweise kann die Erfindung auch bei integrierten Schaltungen eingesetzt werden, die teilweise analog und digital aufgebaut sind und beispielsweise auf einem Keramiksubstrat aufgebracht sind.
Der Halbleiterbaustein 24 weist beispielsweise die für einen DRAM-Speicherbaustein üblichen Schaltungsteile auf, die jedoch in der Fig. 1 nicht explizit dargestellt sind. Neben den üblichen Schaltungsteilen ist die erfindungsgemäße Vorrichtung auf dem Halbleiterbaustein 24 aufgebracht.
Im oberen Bereich des Halbleiterbausteins 24 ist eine Teststruktur 26 und im unteren Bereich eine Referenzstruktur 27 angeordnet. Die Teststruktur 26 weist einen ersten und einen zweiten elektrischen Leiter 1, 2 auf, die jeweils in Form einer rechteckförmigen Leiterbahn ausgebildet sind. Der erste und der zweite Leiter 1, 2 sind vorzugsweise identisch ausgebildet und nebeneinander in einem festgelegten Abstand parallel zueinander angeordnet. Der erste und der zweite Leiter 1, 2 sind mit beiden Endbereichen bis über zwei Leitungsflächen 15, 28 geführt, wobei die Endbereiche des ersten Leiters 1 über Kontaktanschlüsse 14 mit den Leitungsflächen 15, 28 elektrisch leitend verbunden sind. Die Endbereiche des zweiten Leiters 2 sind über elektrisch isolierende Schichten, wie z. B. Siliciumdioxid, gegenüber den Leitungsflächen 15, 28 elektrisch isoliert. Die Leitungsflächen 15, 28 sind elektrisch leitend mit einem ersten bzw. zweiten Schalter 5, 6 verbunden. Der erste Schalter 5 steht mit einem zweiten Eingang vorzugsweise über eine weitere Leitungsfläche mit einer ersten Spannungsquelle 9 in elektrisch leitender Verbindung. Der zweite Schalter 6 steht mit einem zweiten Eingang über eine weitere Leitungsfläche über ein erstes Stromstärkemessgerät 11 mit einem Massepotenzial in Verbindung. Der erste und der zweite Schalter 5, 6 sind vorzugsweise in Form von MOS-Transistoren ausgebildet. In Abhängigkeit von dem Schaltungszustand des ersten Schalters 5 ist die erste Leitungsfläche 15 entweder elektrisch isoliert oder elektrisch leitend mit der ersten Spannungsquelle 9 verbunden. Zudem ist in Abhängigkeit vom Schaltungszustand des zweiten Schalters 6 die zweite Leitungsfläche 28 entweder elektrisch isoliert oder elektrisch leitend mit dem Massepotenzial verbunden.
Der erste und der zweite Schalter 5, 6 sind über eine erste bzw. zweite Steuerleitung 16, 17 an eine Steuerschaltung 13 angeschlossen. Zudem ist das erste Stromstärkemessgerät 11 über eine erste Messleitung 20 mit der Steuerschaltung 13 verbunden.
Ein wesentliches Merkmal der Teststruktur 26 besteht darin, dass der erste und der zweite Leiter 1, 2 im wesentlichen nahezu identische Umgebungen in bezug auf kapazitäre Effekte aufweisen. Dies ist schematisch in Form eines ersten und zweiten Umgebungsbereiches 23, 22 dargestellt, wobei der erste und der zweite Umgebungsbereich 23, 22 symmetrisch bezüglich des ersten bzw. zweiten Leiters 1, 2 angeordnet sind. Der erste Umgebungsbereich 23 ist in Form einer strichpunktierten Umrandung und der zweite Umgebungsbereich 22 ist in Form einer gestrichelten Umrandung dargestellt. Aufgrund der versetzten Anordnung des ersten und des zweiten Leiters 1, 2 zueinander sind auch der erste und der zweite Umgebungsbereich 23, 22 gegeneinander seitlich versetzt. Mit dem ersten und zweiten Umgebungsbereich 23, 22 ist schematisch der Bereich umgrenzt, der eine kapazitäre Wirkung auf den ersten bzw. den zweiten Leiter hat. Somit sind der erste und der zweite Leiter 1, 2 nahezu identische Umgebungen in bezug auf kapazitäre Steuereffekte. Somit ist der Betrag der Kapazitäten des ersten und zweiten Leiters 1, 2 zu den Leitern ihrer jeweiligen Umgebung identisch, was die direkte Auswertung der Messung zur Bestimmung der Koppelkapazität zwischen dem ersten und zweiten Leiter 1, 2 ermöglicht.
Die Referenzstruktur 27 weist im wesentlichen einen dritten und vierten Leiter 3, 4 auf, die vorzugsweise in Form von rechteckförmigen Leiterbahnen mit definierter Dicke und Breite vorzugsweise über die gesamte Länge der Leiterbahn ausgebildet sind. Der dritte und der vierte Leiter sind vorzugsweise parallel zueinander in einem festgelegten Abstand ausgebildet. Die Endbereiche des dritten und vierten Leiters sind über eine dritte bzw. vierte Leitungsfläche 29, 30 geführt. Die Endbereiche des dritten und vierten Leiters 3, 4 sind über Kontaktanschlüsse 14 mit der dritten bzw. vierten Leitungsfläche 29, 30 elektrisch leitend verbunden. Die dritte Leitungsfläche 29 ist elektrisch leitend mit einem ersten Anschluss eines dritten Schalters 7 verbunden. Der dritte Schalter 7 weist einen zweiten Anschluss auf, der mit einer zweiten Spannungsquelle 10 elektrisch leitend über eine Leitungsfläche in Verbindung steht. Die vierte Leitungsfläche 30 ist elektrisch leitend mit einem ersten Anschluss eines vierten Schalters 8 verbunden. Der vierte Schalter 8 weist einen zweiten Anschluss auf, der elektrisch leitend über eine Leitungsfläche und über ein zweites Stromstärkemessgerät 12 mit einem Massepotenzial in Verbindung steht.
Der dritte und der vierte Schalter 7, 8 sind vorzugsweise in Form von MOS-Transistoren ausgebildet. Der dritte und der vierte Schalter 7, 8 stehen über eine dritte und vierte Steuerleitung 18, 19 mit der Steuerschaltung 13 in Verbindung. Das zweite Ladungsmessgerät 12 ist über eine zweite Messleitung 21 an die Steuerschaltung 13 angeschlossen.
Vorzugsweise sind der dritte und der vierte Leiter 3, 4 entsprechend dem ersten und dem zweiten Leiter 1, 2 ausgebildet angeordnet und weisen eine dritte bzw. vierte Umgebung 31, 32 auf, in der die kapazitären Störeffekte bezüglich des dritten und des vierten Leiters identisch sind. Der dritte Umgebungsbereich 31 ist in Form einer strichpunktierten Umrandung und der vierte Umgebungsbereich 32 in Form einer gestrichelten Umrandung schematisch dargestellt.
Somit ist die geometrische Anordnung der Referenzstruktur 27 identisch zur Teststruktur 26, was bei der Differenzbildung der Messwerte systematische Fehler begrenzt.
Die klassische Methode der Kapazitätsmessung beruht auf der Vierpunkt-Messtechnik. Dabei wird ein Wechselstrom über zwei Spitzen eingeprägt und über zwei weitere Spitzen die Spannung abgegriffen. Ein Einfluss der parasitären Kapazitäten, die beispielsweise in den Zuleitungen auftreten, wird somit weitgehend kompensiert. Über Phasenverschiebung und resultierende Amplitude wird die komplexe Impedanz Z nach folgender Formel berechnet:

Z = R + (1/jwc).
Ungenauigkeiten bleiben jedoch auch durch unterschiedliche Kontaktkapazitäten der Messspitzen und durch die Pad-Kapazitäten bestehen. Deshalb ist es notwendig, die zu messende Kapazität relativ groß zu wählen.
Eine Verbesserung des Messverfahrens wird durch folgende Vorgehensweise erreicht. Um Kapazitäten von minimalen Leiterbahnen zu messen, genügt die Vierpunkt-Messmethode nicht mehr. Für eine Leiterbahn, die beispielsweise aus Metall ausgebildet ist und eine Länge von 250 µm und eine Breite von 0,5 µm aufweist, ergibt sich eine Kapazitätsbelegung von ungefähr 100 Femtofarad. Deshalb ist es erforderlich, eine neue Messmethode einzusetzen, die es erlaubt, Kapazitäten bis in den sub-Femtofarad-Bereich genau zu messen. Bei der neuen Messmethode werden zwei Kapazitäten ständig umgeladen. In dem verwendeten Ausführungsbeispiel sind dies die zwei unterschiedlichen Kapazitäten der Teststruktur 26 und der Referenzstruktur 27. Aufgrund der unterschiedlichen Kapazitäten ergibt sich ein Differenzstrom, der sich nur durch die zusätzliche Kapazität unterscheidet, die dadurch wirksam wird, dass der zweite Leiter 2 elektrisch isolierend gegenüber der ersten und der zweiten Leitungsfläche 15, 28 ausgebildet ist und zudem mit einem Massepotenzial verbunden ist.
Zur Durchführung des Messverfahrens wird von der Steuerschaltung 13 in der Ausgangsposition der erste, der zweite, der dritte und der vierte Schalter 5, 6, 7, 8 bei Programmpunkt 10 sperrend geschaltet. Anschließend werden zuerst der erste und der dritte Schalter 5, 7 leitend geschaltet. Als Folge davon wird der erste Leiter 1 elektrisch leitend mit der ersten Spannungsquelle 9 verbunden. In der Referenzstruktur 27 werden der dritte und der vierte Leiter 3, 4 elektrisch leitend mit der zweiten Spannungsquelle 10 verbunden. Der erste und der dritte Schalter werden so lange leitend geschaltet, bis die Teststruktur bzw. die Referenzstruktur vollständig aufgeladen sind.
Anschließend werden bei Programmpunkt 11 von der Steuerschaltung 13 der erste und der dritte Schalter 5, 7 sperrend geschaltet. Bei einem folgenden Programmpunkt 12 werden der zweite und der vierte Schalter 6, 8 elektrisch leitend geschaltet. Folglich fließt die auf dem Leiter 1 vorhandene Ladung über das erste Stromstärkemessgerät 11 nach Masse ab. Die abgeflossene Ladungsmenge wird von der Steuerschaltung 13 erfasst. Gleichzeitig fließt über den leitend geschalteten, vierten Schalter 8 die auf den dritten und vierten Leiter 3, 4 vorhandene Ladung über das zweite Stromstärkemessgerät 12 nach Masse ab. Die vom zweiten Stromstärkemessgerät 12 erfasste Ladung wird an die Steuerschaltung 13 weitergemeldet.
Versuche haben ergeben, dass für Kapazitäten im Femtofarad- Bereich die Messfrequenz, mit der der erste und dritte bzw. zweite und vierte Schalter 5, 7, 6, 8 geschaltet werden, im Bereich von ca. 1 MHz liegt. Die beim Entladen der Teststruktur und der Referenzstruktur fließenden Ladungsströme lassen sich mit üblichen Stromstärkemessgeräten 11, 12, die eine Messgenauigkeit von 10^-13 A aufweisen, sehr genau bestimmen. Aus den ermittelten Werten berechnet die Steuerschaltung 13 den Differenzstrom ΔI = I1 - I2 zusammen mit der Frequenz f und der Spannung VD, die von der ersten und der zweiten Spannungsquelle 9, 10 bereitgestellt wird, einen gemittelten Referenzstrom I_V nach folgender Formel:
Somit errechnet sich aus der Beziehung I_V = ΔI = I₁ - I₂ die gesuchte Kapazität C = I₁ - I₂/V_D.f. Die aus dem Messvorgang berechnete Kapazität C wird bei Programmpunkt 12 von der Steuerschaltung 13 nach der beschriebenen Formel berechnet.
Weiterhin kann mit der beschriebenen Anordnung der Störeffekt des zweiten Leiters 2 auf den ersten Leiter 1 entsprechend der Teststruktur 26 berechnet werden, wenn der zweite Leiter 2 nicht auf dem gleichen Potenzial wie der erste Leiter 1 liegt. Dabei wird zusätzlich das Erdungspotenzial, mit dem der zweite Leiter 2 verbunden ist, als dritter Leiter betrachtet. Die Berechnung der Kapazitäten der Teststruktur ist nach folgender Methode möglich:

mit q₁ = Ladung auf dem ersten Leiter 1, q₂ = Ladung auf dem zweiten Leiter 2, q_m = Ladung auf Masse- und Umgebungsleitern; U_i sind die dazu gehörigen, elektrostatischen Potenziale.
Für die Bewertung von Störkapazitäten ist die Größe der Koppelkapazität C₁₂ = C₂₁ von wesentlicher Bedeutung. Im beschriebenen Testverfahren wird die Spannung U₂ des zweiten Leiters und die Spannung U_m des Massepotenzials auf den Wert 0 gesetzt. Anschließend wird die Ladung q₁ als Testladung q_test gemessen, wobei sich q₁ nach der Formel q₁ = C₁₁.u₁ berechnet.
Im Referenzfall hingegen, der durch die Referenzstruktur dargestellt wird, wird nur die Spannung U_m zu 0 gesetzt und folgende Formel verwendet:

mit q₃ = Ladung auf dem dritten Leiter 3, q₄ = Ladung auf dem vierten Leiter 4, q_m = Ladung auf Masse und Umgebungsleitern. Aufgrund der Symmetrie zwischen Test- und Referenzstruktur sind die dabei verwendeten Kapazitätsmatrizen identisch.
Bei der Beschaltung der Referenzstruktur ergibt sich daher:

q_ref = q₃ + q₄ = c₁₁U₃ + c₁₂U₄ + c₂₁U₃ + c₂₂U₄.
Die Potenziale werden bei der Messung identisch gewählt: U₁ = U₂ = U₃ = U₄. Die Kapazitätsmatrix ist per Definition symmetrisch: c₁₂ = c₂₁

⇐ q_ref = c₁₁U₁ + 2c₁₂U₁ + c₂₂U₁.
Aufgrund der inneren Symmetrie der Test- und Referenzstruktur (Der erste Leiter 1 hat eine äquivalente Umgebung zum zweiten Leiter 2, und der dritte Leiter 3 hat eine äquivalente Umgebung zum vierten Leiter 4) ergibt sich die Vereinfachung c₁₁ = c₂₂. Daraus folgt:

⇐ q_ref = 2 (c₁₁ + c₁₂) U₁.
Aus der Messung der Teststruktur ist der Wert für C₁₁.U₁ = q₁ bekannt. Dieser Wert wurde mit der Teststruktur ermittelt:
Somit ergibt sich aus der Formel die Bestimmung der Koppelkapazität C₁₂ = C₂₁ nach folgender Formel:
Sowohl q_ref als auch q_test wurden von der Steuerschaltung 13 gemessen. q_test = q₁ = C₁₁.U₁.U₁ ist als Wert für die erste und zweite Spannungsquelle 9, 10 festgelegt. Somit kann auf einfache Art und Weise die Koppelkapazität C₁₂ bzw. C₂₁ berechnet werden.
Die Berechnung der Koppelkapazität gibt einen Aufschluss über Störeffekte zwischen dem ersten und dem zweiten Leiter 1, 2. Aufgrund dieser Störeffekte kann eine Aussage über die Störanfälligkeit der gesamten Schaltungsanordnung getroffen werden. Somit dient die erfindungsgemäße Vorrichtung zur Charakterisierung der Qualität des Halbleiterbausteins.
Fig. 3 zeigt eine bevorzugte Ausführungsform des ersten, zweiten, dritten und vierten Leiters 1, 2, 3, 4. Die Leiter sind in Form von zwei Kammstrukturen ausgebildet, die miteinander verzahnt sind. Bezugszeichenliste 1 erster Leiter
2 zweiter Leiter
3 dritter Leiter
4 vierter Leiter
5 erster Schalter
6 zweiter Schalter
7 dritter Schalter
8 vierter Schalter
9 erste Spannungsquelle
10 zweite Spannungsquelle
11 erstes Stromstärkemessgerät
12 zweites Stromstärkemessgerät
13 Steuerschaltung
14 Kontaktanschluss
15 Leitungsfläche
16 erste Steuerleitung
17 zweite Steuerleitung
18 dritte Steuerleitung
19 vierte Steuerleitung
20 erste Messleitung
21 zweite Messleitung
22 zweite Umgebung
23 erste Umgebung
24 Halbleiterbaustein
25 Halbleitersubstrat
26 Teststruktur
27 Referenzstruktur
28 zweite Leitungsfläche
29 dritte Leitungsfläche
30 vierte Leitungsfläche
31 dritter Umgebungsbereich
32 vierter Umgebungsbereich

Claims

1. Vorrichtung zum Messen von Störkapazitäten einer integrierten Schaltung,
wobei die Vorrichtung eine Teststruktur (26) und eine Referenzstruktur (27) aufweist,
wobei die Referenzstruktur (27) einen dritten Leiter (3) aufweist,
wobei die Teststruktur einen ersten und zweiten Leiter (1, 2) aufweist,
wobei der dritte Leiter (3) über einen dritten Schalter (7) mit einer Spannungsquelle (10) und über einen vierten Schalter (8) mit einem Massepotenzial verbindbar ist,
wobei der erste Leiter über einen ersten Schalter (5) mit einer Spannungsquelle (9) und über einen zweiten Schalter (6) mit einem Massepotenzial verbindbar ist,
dadurch gekennzeichnet,
dass die Referenzstruktur (27) einen vierten Leiter (4) aufweist,
dass der vierte Leiter (4) mit dem dritten und mit dem vierten Schalter (7, 8) verbunden ist,
dass der vierte Leiter (4) über den dritten Schalter (7) mit der Spannungsquelle (10) bzw. über den vierten Schalter (8) mit dem Massepotenzial verbindbar ist,
dass der erste, der zweite, der dritte und der vierte Leiter (1, 2, 3, 4) in der Weise ausgebildet sind, dass der erste und der zweite bzw. der dritte und der vierte Leiter (1, 2, 3, 4) annähernd gleich große Eigenkapazitäten aufweisen und die Koppelkapazitäten zwischen dem ersten und dem zweiten Leiter (1, 2) bzw. zwischen dem dritten und dem vierten Leiter (3, 4) annähernd gleich groß sind.

2. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, dass die Teststruktur (26) und die Referenzstruktur (27) auf einem Halbleitermaterial, insbesondere auf einem Halbleiterspeicherbaustein aufgebracht sind.

3. Vorrichtung nach einem der Ansprüche 1 oder 2, dadurch gekennzeichnet, dass der erste, der zweite, der dritte und der vierte Leiter (1, 2, 3, 4) in Form von Leiterbahnen ausgebildet sind.

4. Vorrichtung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass der erste, der zweite, der dritte und der vierte Leiter (1, 2, 3, 4) identisch ausgebildet sind.

5. Vorrichtung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet,
dass der erste und der zweite Leiter (1, 2) in Form zweier gerader und parallel angeordneter Leiterbahnen ausgebildet sind,
dass innerhalb eines vorgegebenen Abstandes zum ersten und zum zweiten Leiter (1, 2) die Umgebung symmetrisch bezüglich des ersten und des zweiten Leiters ausgebildet ist.

6. Vorrichtung nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet,
dass der dritte und vierte Leiter (3, 4) in Form gerader und parallel zueinander angeordneter Leiterbahnen ausgebildet sind, und
dass innerhalb eines festgelegten Abstandes die Umgebung symmetrisch bezüglich des dritten und vierten Leiters (3, 4) ausgebildet ist.

7. Vorrichtung nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass die Schalter in Form von Feldeffekttransistoren ausgebildet sind.

8. Vorrichtung nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, dass der erste und zweite Leiter (1, 2) in Form einer Kammstruktur ausgebildet sind.

9. Vorrichtung nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, dass der dritte und vierte Leiter (3, 4) in Form einer Kammstruktur ausgebildet sind.