DE69831202T2 - Realisierung eines intermetallischen Kondensators - Google Patents

Realisierung eines intermetallischen Kondensators Download PDF

Info

Publication number
DE69831202T2
DE69831202T2 DE69831202T DE69831202T DE69831202T2 DE 69831202 T2 DE69831202 T2 DE 69831202T2 DE 69831202 T DE69831202 T DE 69831202T DE 69831202 T DE69831202 T DE 69831202T DE 69831202 T2 DE69831202 T2 DE 69831202T2
Authority
DE
Germany
Prior art keywords
capacitor
substrate
metallization
levels
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69831202T
Other languages
English (en)
Other versions
DE69831202D1 (de
Inventor
Bruno Bonhoure
Veronique Tournier
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SA
Original Assignee
STMicroelectronics SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics SA filed Critical STMicroelectronics SA
Publication of DE69831202D1 publication Critical patent/DE69831202D1/de
Application granted granted Critical
Publication of DE69831202T2 publication Critical patent/DE69831202T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223Capacitor integral with wiring layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3011Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

  • Die vorliegende Erfindung betrifft die Realisierung bzw. Implementierung eines Kondensators in einer mehrlagigen integrierten Schaltung. Die vorliegende Erfindung betrifft insbesondere näherhin die gemischten integrierten Schaltungen, welche einen digitalen und einen analogen Teil enthalten.
  • In einer gemischten integrierten Schaltung in CMOS-Technologie sind die MOS-Transistoren im allgemeinen in unterschiedlichen Blöcken verteilt, je nachdem, ob sie zu den analogen oder digitalen Teilen der Schaltung gehören. Die analogen und digitalen Blöcke werden im allgemeinen getrennt voneinander gespeist, d. h. mittels verschiedener Zuleitungen und Kontakte der integrierten Schaltung.
  • In einer HOMOS-Technologie mit mehreren Metallschichten wird ein Kondensator im allgemeinen zwischen der unteren Metallisierungsebene und der unmittelbar oberen Ebene realisiert. Zur Verringerung des Oberflächenbedarfs des Kondensators realisiert man gewöhnlich einen Kondensator als Verbund von zwei symmetrischen Kapazitäten zu beiden Seiten eines Teils bzw. Bereichs einer unteren Metallschicht.
  • 1 zeigt in sehr schematischer Weise ein herkömmliches Ausführungsbeispiel eines Kondensators in HOMOS-Technologie mit mehreren Metallschichten. Über einem Substrat 1 vom P-Typ, in welchem die MOS-Transistoren ausgebildet sind, ist die aufeinanderfolgende Abscheidung und Ätzung einer Schicht 2 aus polykristallinem Silizium und mehrerer Metallschichten 3, 4 vorgesehen. Gegebenenfalls kann eine zweite polykristalline Siliziumschicht vorgesehen werden. Jede Schicht ist jeweils von den beiden Nachbarschichten durch eine dielektrische Schicht, im allgemeinen aus Siliziumoxid, getrennt.
  • Im Sinne der vorliegenden Erfindung bezeichnet ,Metallisierungsebene bzw. -niveau' unterschiedslos eine polykristalline Siliziumschicht oder eine Metallschicht.
  • In 1 wird der Kondensator von zwei intermetallischen Kapazitäten C1, C2 zwischen den Schichten 3, 4 bzw. 2, 3 gebildet. Ein erster Anschluss 6 des Kondensators wird von einem Kontaktkissen bzw. -bereich zur Zwischenschicht 3 gebildet. Ein zweiter Anschluss 7 des Kondensators wird durch einen mit den Schichten 2 und 4 verbundenen Kontakt gebildet, derart dass die Kapazitäten C1 und C2 parallel zueinander liegen. Oberhalb der Ebene bzw. dem Niveau 4 sind im allgemeinen andere Ebenen bzw. Niveaus vorgesehen, beispielsweise wenigstens eine Metallschicht 5, die zur Ausbildung der Verbindungsleiterbahnen der verschiedenen Bauteile mit einem positiven Speisepotential Vdd dient. Das Substrat 1 befindet sich auf einem Potential Vss, im allgemeinen Masse.
  • Zwischen der Schicht 2 und dem Substrat 1 sowie zwischen der Verbindungsleiterbahn des Anschlusses 6 zur Schicht 3 und dem Substrat 1 sind parasitäre oder Streukapazitäten Cp bzw. C'p vorhanden. Desgleichen treten, falls das Ätzmuster der Schicht 5 (oder jeder anderen oberen Metallisierungsebene) dazu führt, dass diese Schicht in vertikaler Ausrichtung mit dem realisierten Kondensator liegt, (nicht dargestellte) parasitäre bzw. Streukapazitäten zwischen der Schicht 4 und der Schicht 5 sowie zwischen der Verbindung des Anschlusses 6 zur Schicht 3 und der Schicht 5 auf.
  • 2 zeigt das elektrische Ersatzschaltbild des so realisierten Kondensators C zwischen den Anschlüssen 6 und 7. Aus Gründen der Klarheit und Übersichtlichkeit ist nur parasitären bzw. Streukapazitäten Cp, C'p auf Seiten des Substrats 1 Rechnung getragen.
  • Ein Problem, das sich bei dem Betrieb der Schaltung stellt, ist, dass die Ladung des Kondensators C von die Kapazitäten Cp, C'p durchsetzendem Rauschen gestört bzw. beeinträchtigt werden kann. Dieses Problem ist besonders kritisch in den gemischten Schaltungen infolge des Kommutationsrauschens des digitalen Teils der Schaltung, das die Masse störend beeinträchtigt und durch das Substrat 1 bis in den vertikal darüber befindlichen Kondensator gelangt.
  • Die Größe dieses Problems hängt von dem für den Kondensator gewünschten Signal/Rausch-Verhältnis ab und damit von der Höhe des Ladungspegels dieses Kondensators. Je kleiner der Ladungspegel ist, den der Kondensator speichern soll, um so größer ist der Einfluss des Kommutationsrauschens.
  • Ein Anwendungsbeispiel, auf welches sich die vorliegende Erfindung bezieht, ist das Gebiet der Analog-Digital-Wandler unter Verwendung von sogenannten ,Auto-Zeroing'-Komparatoren, welche einen Speicherkondensator beim Sampeln benötigen.
  • In einem derartigen Wandler ist das kleinste quantifizierbare Element eine Funktion des Betrags der Bezugsspannung und der Zahl der Bits, des Konverters. Beispielsweise liegt für eine Bezugsspannung in der Größenordnung von 1,5 V das kleinste quantifizierbare Element im Falle eines 8-Bit-Wandlers in der Größenordnung von 6 bis 7 mV. Nun ist das durch die parasitären oder Streukapazitäten eingeführte Rauschen im wesentlichen unabhängig von der Speisespannung und damit von der Bezugsspannung. Somit verändert eine Verringerung des Betrags des kleinsten quantifizierbaren Elements das Signal/Rausch-Verhältnis, während die Miniaturisierung der integrierten Schaltungen zu einer Verringerung der Speisespannungen führt, um den Leistungsverbrauch zu verringern.
  • Man erkennt, dass das gleiche Problem sich für jeden intermetallischen Speicherkondensator stellt, dessen Ladungspegel nicht vernachlässigbar klein gegenüber dem Kommutationsrauschen ist.
  • Die vorliegende Erfindung bezweckt, die intermetallischen Speicherkondensatoren unabhängig vom Kommutationsrauschen zu machen, das die Stromversorgung und -speisung der integrierten Schaltung störend beeinträchtigen kann.
  • Insbesondere soll durch die vorliegende Erfindung ein neues Verfahren zur Realisierung bzw. Implementierung eines intermetallischen Kondensators in einer mehrlagigen integrierten Schaltung geschaffen werden.
  • Ein charakteristisches Merkmal der vorliegenden Erfindung besteht darin, dass man zu beiden Seiten von äußeren, endseitigen Metallisierungsebenen bzw. -niveaus eines inter metallischen Kondensators und vor den äußeren Metallisierungsebenen der Schaltung zwei vorspannbare Teile bzw. Bereiche von Schichten stehen lässt. So liegt gemäß der vorliegenden Erfindung wenigstens ein Teil einer vorspannbaren Schicht zwischen dem Substrat und einem Bereich einer ersten äußeren Metallisierungsebene des Kondensators vor. Am anderen Ende der Schichtfolge ist wenigstens ein Bereich einer vorspannbaren Schicht zwischen dem Teil der zweiten äußeren Metallisierungsebene des Kondensators und einer Metallschicht, in welcher im allgemeinen die Speise-Leiterbahnen der Schaltung ausgebildet sind, vorhanden.
  • Ein anderes charakteristisches Merkmal der vorliegenden Erfindung besteht darin, dass diese beiden Teile von vorspannbaren Schichten mit der Masse der integrierten Schaltung verbunden sind. Somit werden durch die vorliegende Erfindung innerhalb der Dicke der Schaltung zwei kalte Bereiche zu beiden Seiten des intermetallischen Kondensators zwischengeschaltet.
  • Näherhin betrifft die vorliegende Erfindung ein Verfahren zur Realisierung bzw. Implementierung eines intermetallischen Kondensators in einer mehrlagigen integrierten Schaltung, welche ausgehend von einem Substrat vom P-Typ wenigstens fünf Metallisierungsebenen bzw. -niveaus aufweist, wobei das Ver-fahren umfasst:
    • – beidseits von äußeren Metallisierungsebenen des Kondensators wird wenigstens ein Teil einer von dem Substrat und von der letzten Metallisierungsebene (27) verschiedenen vorspannbaren Ebene (22, 26) stehengelassen; sowie
    • – die beiden vorspannbaren Bereiche bzw. Teile werden wenigstens in vertikaler Ausrichtung mit dem Kondensator auf das Potential des Substrats vorgespannt.
  • Gemäß einer Ausführungsform der vorliegenden Erfindung wird der Kondensator zwischen drei Metallisierungsebenen bzw. -niveaus ausgebildet, wobei ein erster Anschluss des Kondensators durch einen Kontakt zur Zwischenebene und ein zweiter Anschluss durch einen den äußeren Ebenen des Kondensators gemeinsamen Kontakt gebildet wird.
  • Die vorliegende Erfindung sieht auch einen intermetallischen Kondensator in Realisierung bzw. Implementierung in einer mehrlagigen integrierten Schaltung vor, welche ausgehend von einem Substrat vom P-Typ wenigstens fünf Metallisierungsebenen bzw. -niveaus aufweist, wobei die beiden, äußere bzw. Endteile des Kondensators definierenden Ebenen von dem Substrat bzw. von einer letzten Metallisierungsebene durch einen Teil bzw. Bereich einer vorspannbaren Ebene getrennt sind.
  • Gemäß einer Ausführungsform der vorliegenden Erfindung ist jeweils jeder vorspannbare Bereich bzw. Teil mit dem Substratpotential verbunden.
  • Gemäß einer Ausführungsform der vorliegenden Erfindung ist bei Anwendung auf die Realisierung eines intermetallischen Kondensators in einer gemischten integrierten Schaltung vorgesehen, dass die vorspannbaren Teile bzw. Bereiche direkt mit der analogen Masse der integrierten Schaltung verbunden sind.
  • Gemäß einer Ausführungsform der vorliegenden Erfindung ist vorgesehen, dass der Kondensator in einer in HCMOS-Technologie ausgebildeten Schaltung, welche eine polykristalline Siliziumschicht und drei Metallschichten enthält, zwischen der ersten, zweiten und dritten Metallschicht realisiert ist.
  • Diese sowie weitere Gegenstände, Ziele, Merkmale, Eigenschaften und Vorteile der vorliegenden Erfindung werden in der folgenden, nicht-einschränkenden Beschreibung spezieller Ausführungsbeispiele der Erfindung im einzelnen auseinandergesetzt, in Verbindung mit den beigefügten Zeichnungsfiguren; in diesen dienen
    die bereits beschriebenen 1 und 2 zur Darlegung des Standes der Technik und der Problemstellung, sowie zeigt
  • 3 in sehr schematischer Weise eine Ausführungsform eines intermetallischen Kondensators gemäß der vorliegenden Erfindung.
  • Aus Gründen der Klarheit und Übersichtlichkeit sind in den Zeichnungsfiguren nur die zum Verständnis der Erfindung erforderlichen Elemente dargestellt und im folgenden beschrieben.
  • 3 zeigt eine Ausführungsform eines intermetallischen Kondensators gemäß der vorliegenden Erfindung.
  • Die in 3 dargestellte Ausführungsform ist in einer Technologie realisiert, welche sechs Metallisierungsebenen bzw. -niveaus umfasst, d. h. ausgehend von einem Substrat 21 eine polykristalline Siliziumschicht 22 und fünf Metallschichten 23, 24, 25, 26 und 27. In einer derartigen Technologie wird ein intermetallischer Kondensator gemäß der Erfindung zwischen der ersten, zweiten und dritten Metallschicht 23, 24 und 25 ausgebildet. Wie zuvor sind zur Minimierung des Oberflächenbedarfs des Kondensators Kapazitäten C1 und C2 in Parallelschaltung verbunden, wobei ein erster Anschluss 6 des Kon densators durch einen Kontakt zur Schicht 24 gebildet wird und ein zweiter Anschluss 7 des Kondensators durch einen den Schichten 23 und 25 gemeinsamen Kontakt.
  • Die obere Metallschicht 27 ist beispielsweise die Schicht, in welcher die positiven Speise-Leiterbahnen der Bauteile der integrierten Schaltung realisiert sind.
  • Gemäß der vorliegenden Erfindung wird der Teil der Metallisierungsebene (hier die polykristalline Siliziumschicht 22), der zwischen dem Substrat 21 und der Schicht 23 in vertikaler Ausrichtung mit dem intermetallischen Kondensator liegt, auf das Potential Vss vorgespannt, d. h. auf Masse. Ebenso ist die vierte Metallschicht 26, wenigstens in dem Bereich, der vertikal mit dem Kondensator ausgerichtet ist, auf das Potential Vss vorgespannt.
  • Die Verbindung der polykristallinen Siliziumschicht 22 mit Masse hat den Effekt, dass sie die Ausbreitung von Umschaltrauschen, welches das Substrat 21 bis zum Kondensator durchsetzt, verhindert.
  • Die Verbindung der vierten Metallschicht 26 mit Masse hat den Effekt, den Kondensator gegenüber der auf Vdd vorgespannten Schicht 27 zu schützen, d. h. gegenüber positiven Umschaltspitzen.
  • Vorzugsweise werden die Vorspannungen der Schichten 22 und 26 durch die Masse des analogen Teils der integrierten Schaltung bewirkt, der insgesamt weniger durch das Umschaltrauschen beeinträchtigt wird als die Masse des digitalen Teils.
  • Ein Vorteil der vorliegenden Erfindung ist, dass der intermetallische Kondensator zwischen zwei von dem Substrat und der oberen Metallisierungsschicht, in welchen die Speisezuleitungen realisiert sind, verschiedenen Ebenen eingeschlossen ist. Indem man diese beiden Ebenen auf Massepotential vorspannt, findet sich der Kondensator zwischen zwei kalten Bereichen eingeschlossen, was ihn gegenüber parasitären oder Streukapazitäten zwischen dem Substrat 21 und der ersten Metallisierungsebene sowie zwischen der letzten Metallisierungsebene 27 und der vorletzten Metallisierungsebene 26 isoliert.
  • Tatsächlich werden, da die Schicht 22 direkt durch ein Kontaktkissen mit Masse verbunden ist, die Ladungen abgeführt und es gibt keine Kopplung zwischen der Schicht 22 und der Schicht 23. Außerdem wird die parasitäre oder Streukapazität (C'p, 1) zwischen der Verbindungsleitung der Schicht 24 mit dem Anschluss 6 und dem Substrat 21 unterdrückt.
  • Auf Seiten der positiven Speise- bzw. Versorgungszufuhr führt die direkte Verbindung der Schicht 26 mit Masse mittels eines Kontaktkissens dazu, dass diese Verbindung eine deutlich geringere Impedanz darstellt als die indirekte Verbindung vermittels der parasitären oder Streukapazität zwischen den Schichten 26 und 27. Obzwar daher die parasitären Kapazitäten von gleicher Größenordnung sind, ist die durch die Schicht 26 eingeführte Masse nicht rauschbehaftet. Als konkretes Beispiel ist die Größenordnung einer parasitären intermetallischen Kapazität von 20 bis 100 femptoFarad, und die Impedanz der Verbindungsleitungen zur Masse liegt in der Größenordnung von einigen Ohm. Somit ist für eine Arbeitsfrequenz eines Analog-Digital-Wandlers, die im allgemeinen in der Größenordnung von einigen 10 MHz liegt, die Impedanz der Verbindungsleitungen zu Masse vollständig vernachlässigbar gegenüber der der parasitären oder Streukapazität.
  • Man erkennt, dass die vorliegende Erfindung sich auch zur Anwendung bei der Realisierung eines intermetallischen Kondensators in einer Technologie eignet, welche eine polykristalline Siliziumschicht und vier Metallschichten umfasst. In diesem Fall wird der Kondensator jedoch nur zwischen zwei Metallisierungsebenen realisiert, derart dass dieser Kondensator zwischen zwei mit Masse verbundenen Ebenen eingeschlossen wird, die von dem Substrat und von der letzten, die positive Speisezufuhr erhaltenden Metallschicht verschieden sind. Ebenso eignet sich die Erfindung zur Anwendung bei einer Schaltung, welche mehr als fünf Metallschichten enthält.
  • Selbstverständlich ist die vorliegende Erfindung verschiedenen Abwandlungen und Modifikationen zugänglich, welche sich für den Fachmann ergeben. Insbesondere wurde in der vorstehenden Beschreibung auf Kondensatoren zur Anwendung in Analog-Digital-Wandlern Bezug genommen, jedoch ist die Erfindung von Interesse für jede Anwendung, bei welcher ein Kondensator für eine Ladungsübertragung verwendet wird und bei welcher man das Signal/Rausch-Verhältnis zu verbessern wünscht.

Claims (6)

  1. Verfahren zur Realisierung bzw. Implementierung eines intermetallischen Kondensators (C) in einer mehrlagigen integrierten Schaltung, welche ausgehend von einem Substrat (21) vom P-Typ wenigstens fünf Metallisierungsebenen bzw. -niveaus aufweist, dadurch gekennzeichnet, dass das Verfahren umfasst: – beidseits von äußeren Metallisierungsebenen des Kondensators wird wenigstens ein Teil bzw. Bereich einer von dem Substrat und von der letzten Metallisierungsebene (27) verschiedenen vorspannbaren Ebene (22, 26) stehengelassen; sowie – die beiden vorspannbaren Bereiche bzw. Teile werden wenigstens in vertikaler Ausrichtung mit dem Kondensator auf das Potential des Substrats (21) vorgespannt.
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass der Kondensator (C1, C2) zwischen drei Metallisierungsebenen bzw. -niveaus (23, 24, 25) ausgebildet wird, wobei ein erster Anschluss (6) des Kondensators durch einen Kontakt zur Zwischenebene (24) und ein zweiter Anschluss (7); durch einen den äußeren Ebenen des Kondensators gemeinsamen Kontakt gebildet wird.
  3. Intermetallischer Kondensator in Realisierung bzw. Implementierung in einer mehrlagigen integrierten Schaltung, welche ausgehend von einem Substrat (21) vom P-Typ wenigstens fünf Metallisierungsebenen bzw. -niveaus aufweist, dadurch gekennzeichnet, dass die beiden, äußere bzw. Endteile des Kondensators definierenden Ebenen (23, 25) von dem Substrat (21) bzw. von einer letzten Metallisierungsebene (27) durch einen Teil bzw. Bereich einer vorspannbaren Ebene (22, 26) getrennt sind.
  4. Kondensator nach Anspruch 3, dadurch gekennzeichnet, dass jeder vorspannbare Bereich bzw. Teil (22, 26) jeweils mit dem Substratpotential verbunden ist.
  5. Kondensator nach Anspruch 3 oder 4, in Realisierung bzw. Implementierung in einer gemischten integrierten Schaltung, dadurch gekennzeichnet, dass die vorspannbaren Teile bzw. Bereiche (22, 26) direkt mit der analogen Masse der integrierten Schaltung verbunden sind.
  6. Kondensator nach einem der Ansprüche 3 bis 5, dadurch gekennzeichnet, dass er, in einer in HCMOS-Technologie ausgebildeten Schaltung, welche eine polykristalline Siliziumschicht (22) und drei Metallschichten enthält, zwischen der ersten, zweiten und dritten Metallschicht (23, 24, 25) realisiert ist.
DE69831202T 1997-09-22 1998-09-18 Realisierung eines intermetallischen Kondensators Expired - Lifetime DE69831202T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR9711966 1997-09-22
FR9711966A FR2768852B1 (fr) 1997-09-22 1997-09-22 Realisation d'un condensateur intermetallique

Publications (2)

Publication Number Publication Date
DE69831202D1 DE69831202D1 (de) 2005-09-22
DE69831202T2 true DE69831202T2 (de) 2006-06-22

Family

ID=9511492

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69831202T Expired - Lifetime DE69831202T2 (de) 1997-09-22 1998-09-18 Realisierung eines intermetallischen Kondensators

Country Status (5)

Country Link
US (1) US6111742A (de)
EP (1) EP0903783B1 (de)
JP (1) JP3518798B2 (de)
DE (1) DE69831202T2 (de)
FR (1) FR2768852B1 (de)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030049920A (ko) * 2001-12-17 2003-06-25 엘지전자 주식회사 전원 노이즈제거 회로
TW200403872A (en) * 2002-08-30 2004-03-01 Matsushita Electric Ind Co Ltd MIM capacitor
US7741696B2 (en) * 2004-05-13 2010-06-22 St-Ericsson Sa Semiconductor integrated circuit including metal mesh structure
US7330081B1 (en) * 2005-01-24 2008-02-12 Marvell Semiconductor Israel Ltd. Digitally controlled oscillator and associated method
FR2886458B1 (fr) 2005-05-25 2007-09-07 St Microelectronics Sa Reseau capacitif
EP4042520B1 (de) * 2019-10-23 2024-09-04 Vayyar Imaging Ltd. Systeme und verfahren zur verbesserung von integrierten hochfrequenzschaltungen
KR20220011828A (ko) 2020-07-21 2022-02-03 삼성전자주식회사 반도체 소자 및 그의 제조 방법

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5771165A (en) * 1980-10-22 1982-05-01 Toshiba Corp Semiconductor device
JPH01120858A (ja) * 1987-11-04 1989-05-12 Mitsubishi Electric Corp 集積回路装置
JPH01297839A (ja) * 1988-05-26 1989-11-30 Toshiba Corp 半導体装置
US5439840A (en) * 1993-08-02 1995-08-08 Motorola, Inc. Method of forming a nonvolatile random access memory capacitor cell having a metal-oxide dielectric
JPH0758294A (ja) * 1993-08-19 1995-03-03 Kawasaki Steel Corp 半導体集積回路チップ
US5494841A (en) * 1993-10-15 1996-02-27 Micron Semiconductor, Inc. Split-polysilicon CMOS process for multi-megabit dynamic memories incorporating stacked container capacitor cells
JPH07130953A (ja) * 1993-11-05 1995-05-19 Nippon Telegr & Teleph Corp <Ntt> 半導体集積回路
FR2720570B1 (fr) * 1994-05-24 1996-08-02 Thomson Consumer Electronics Convertisseur A/N de deux signaux analogiques utilisant un seul module convertisseur.
FR2722625B1 (fr) * 1994-07-18 1996-10-04 Thomson Consumer Electronics Convertisseur a/n a comparaison multiple utilisant le principe d'interpolation
US5622882A (en) * 1994-12-30 1997-04-22 Lsi Logic Corporation Method of making a CMOS dynamic random-access memory (DRAM)
JP3369827B2 (ja) * 1995-01-30 2003-01-20 株式会社東芝 半導体装置及びその製造方法
FR2731854B1 (fr) * 1995-03-14 1997-04-25 Thomson Consumer Electronics Dispositif de filtrage digital
FR2733098B1 (fr) * 1995-04-11 1997-07-04 Sgs Thomson Microelectronics Amplificateur de courant
FR2733650B1 (fr) * 1995-04-28 1997-07-18 Sgs Thomson Microelectronics Convertisseur numerique/analogique de precision
JPH08316766A (ja) * 1995-05-16 1996-11-29 Murata Mfg Co Ltd Lcフィルタ
JP3535615B2 (ja) * 1995-07-18 2004-06-07 株式会社ルネサステクノロジ 半導体集積回路装置
US5623160A (en) * 1995-09-14 1997-04-22 Liberkowski; Janusz B. Signal-routing or interconnect substrate, structure and apparatus
US5926359A (en) * 1996-04-01 1999-07-20 International Business Machines Corporation Metal-insulator-metal capacitor
US5712813A (en) * 1996-10-17 1998-01-27 Zhang; Guobiao Multi-level storage capacitor structure with improved memory density

Also Published As

Publication number Publication date
US6111742A (en) 2000-08-29
JPH11154731A (ja) 1999-06-08
JP3518798B2 (ja) 2004-04-12
DE69831202D1 (de) 2005-09-22
EP0903783B1 (de) 2005-08-17
EP0903783A1 (de) 1999-03-24
FR2768852A1 (fr) 1999-03-26
FR2768852B1 (fr) 1999-11-26

Similar Documents

Publication Publication Date Title
DE2542518C3 (de)
DE69804182T2 (de) Kondensatoren für integrierte Schaltungen mit gestapelten Streifen
DE2939490C2 (de)
DE60210022T2 (de) Verbesserte Anordnung von Sensorelementen für einen Fingerabdrucksensor
EP0513715B1 (de) Leitbahnanorndung für höchstintegrierte Schaltungen
DE4300519A1 (de)
EP1130654A1 (de) Integriertes Bauelement mit Metall-Isolator-Metall-Kondensator
EP1556899B1 (de) Elektronisches bauelement mit integriertem passiven elektronischen bauelement und verfahren zu dessen herstellung
DE69429979T2 (de) Halbleiterintegriertes Schaltungsbauelement
EP0289794B1 (de) RC-Leitung
DE2557165C3 (de) Decoderschaltung und ihre Anordnung zur Integrierung auf einem Halbleiterbaustein
DE3802066C2 (de)
DE69831202T2 (de) Realisierung eines intermetallischen Kondensators
DE2720533A1 (de) Monolithisch integrierte schaltungsanordnung mit ein-transistor- speicherelementen
DE4221432C2 (de) Globales Planarisierungsverfahren für integrierte Halbleiterschaltungen oder mikromechanische Bauteile
DE102005056906B4 (de) Integrierte Schaltungsanordnung mit in Reihe geschalteten Kondensatoren und Verwendung
DE10143034B4 (de) Vorrichtung zum Messen von Störkapazitäten auf einer integrierten Schaltung
DE3511688C2 (de)
DE69020237T2 (de) Halbleiterspeicheranordnung mit einer Bitleitungsstruktur mit niedrigem Geräusch.
DE2247937A1 (de) Verfahren zur messung einer gespeicherten ladung
DE2740113A1 (de) Monolithisch integrierter halbleiterspeicher
DE10335336B4 (de) Feldeffektbauelemente und Kondensatoren mit Elektrodenanordnung in einer Schichtebene
DE10341564B4 (de) Kondensatoranordnung und Verfahren zur Herstellung derselben
EP1202286B1 (de) DRAM-Speicherzelle
DE10216022A1 (de) Layout eines Halbleiter-ICs

Legal Events

Date Code Title Description
8364 No opposition during term of opposition