DE19714941A1 - Meßkarte und Ein/Ausgang-Anschlußtestsystem unter Verwendung derselben - Google Patents
Meßkarte und Ein/Ausgang-Anschlußtestsystem unter Verwendung derselbenInfo
- Publication number
- DE19714941A1 DE19714941A1 DE19714941A DE19714941A DE19714941A1 DE 19714941 A1 DE19714941 A1 DE 19714941A1 DE 19714941 A DE19714941 A DE 19714941A DE 19714941 A DE19714941 A DE 19714941A DE 19714941 A1 DE19714941 A1 DE 19714941A1
- Authority
- DE
- Germany
- Prior art keywords
- connection
- switch
- card
- input
- optically
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/06—Measuring leads; Measuring probes
- G01R1/067—Measuring probes
- G01R1/073—Multiple probes
- G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
- G01R1/07364—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch
- G01R1/07385—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch using switching of signals between probe tips and test bed, i.e. the standard contact matrix which in its turn connects to the tester
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/20—Modifications of basic electric elements for use in electric measuring instruments; Structural combinations of such elements with such instruments
- G01R1/206—Switches for connection of measuring instruments or electric motors to measuring loads
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
- G01R31/31905—Interface with the device under test [DUT], e.g. arrangements between the test head and the DUT, mechanical aspects, fixture
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
- G01R31/31924—Voltage or current aspects, e.g. driver, receiver
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Description
Die vorliegende Erfindung betrifft eine Meßkarte, auf welcher
ein zu messendes Bauelement (nachfolgend auch DUT, getestetes
Bauelement bzw. Device Under Test genannt) einer integrierten
Speicherschaltung usw. angebracht wird, und ein EIN/AUSGANG-An
schluß(nachfolgend auch I/O-Anschluß)-Testsystem unter Verwen
dung der Meßkarte.
Beim I/O-Anschluß-Testen eines DUT wird dieses auf einer Meß
karte angebracht, und die Arbeitsweise bzw. der Betrieb des DUT
unter vorgeschriebener Betriebsbedingung wird verifiziert, wäh
rend der Eingang und Ausgang des I/O-Anschlusses des angebrach
ten DUT durch einen I/O-Schalter umgeschaltet wird. Der I/O-An
schluß-Test für eine integrierte Schaltung, wie etwa einen
Speicher, kann mit hoher Geschwindigkeit durchgeführt werden,
indem von Hochgeschwindigkeitseingangssignalen Gebrauch gemacht
wird, um einen Geschwindigkeitstest eines Hochgeschwindigkeits-
IC bzw. IC mit höherer Geschwindigkeit innerhalb einer verrin
gerten Testzeit durchführen zu können. Im Fall eines Systems,
das einen I/O-Anschluß-Umschalter verwendet, wie vorstehend er
läutert, haben sich jedoch die folgenden Probleme ergeben.
Bei einem System, das den I/O-Schalter verwendet, kann der I/O-
Schalter aufgrund einer Beschränkung der Größe bzw. Abmessung
des I/O-Schalters nicht nahe an dem DUT auf der Meßkarte ange
ordnet werden. Wenn der I/O-Anschluß-Test mit hoher Geschwin
digkeit durchgeführt wird, tritt deshalb eine Kollision zwi
schen einem Eingangssignal und einem Ausgangssignal aufgrund
einer Verzögerung (Rundlaufverzögerung) zwischen dem I/O-Schal
ter und dem DUT auf.
Um das vorstehend genannte Problem zu lösen, ist ein I/O-An
schluß-Testsystem vorgeschlagen worden, das in der Lage ist,
das Testen unter Verwendung einer Stiftelektronikschaltung
durchzuführen, die aus einem Treiber, einem Komparator und der
gleichen besteht, um den Treiber (Eingangsseite) vom Komparator
(Ausgangsseite) zu trennen. Ein Beispiel dieses Systems ist in
Fig. 1 gezeigt.
Wie in Fig. 1 gezeigt, ist ein DUT 100 auf der Meßkarte ange
bracht, und ein Treiber 102 und ein Komparator 103 sind mit
seinem I/O-Anschluß über Übertragungsleitungen (bzw. Koaxialka
bel) 101a und 101b verbunden. Eine Eingangssignalleitung von
dem Treiber 102 ist durch einen Abschlußwiderstand Z0 im Trei
ber 102 abgeschlossen, und eine Ausgangssignalleitung zu dem
Komparator 103 ist durch einen Abschlußwiderstand Z0 in dem
Komparator 103 abgeschlossen.
In diesem I/O-Anschluß-Testsystem wird ein Eingangssignal von
dem Treiber 102 in das DUT 100 eingegeben, ein vorbestimmter
Betrieb wird in dem DUT 100 auf der Grundlage des Eingangs
signals durchgeführt, und sein Ergebnis wird als Ausgangssignal
zu dem Komparator 103 gesendet. In dem Komparator 103 wird ein
Vergleich zwischen dem Eingangssignal und einem Erwartungswert
ausgeführt, und der Betrieb des I/O-Anschlusses des DUT 100
wird auf der Grundlage des Vergleichsergebnisses durchgeführt.
Da bei diesem I/O-Anschluß-Testsystem die Treiberseite und die
Komparatorseite jeweils durch den Abschlußwiderstand abge
schlossen sind, ist die Messung jedoch auf ein DUT beschränkt,
das einen großen Ausgangsstrom hat. Die Messung kann deshalb
nicht beispielsweise für ein CMOS-Bauelement und dergleichen
durchgeführt werden, die kleine Ausgangsströme aufweisen.
Als System, das in der Lage ist, einen Test des I/O-Anschlusses
des CMOS-Bauelements durchzuführen, steht ein System zur Verfü
gung, wie es beispielsweise in Fig. 2 gezeigt ist, das einen
FET-Schalter 104 und einen Pufferverstärker 105 aufweist, die
in der Nähe des I/O-Anschlusses des DUT vorgesehen sind, der
auf der Meßkarte mit dem vorstehend genannten Systemaufbau an
gebracht ist. Wie in Fig. 2 gezeigt, ist der FET-Schalter 104
mit einer Verbindungsleitung zwischen der Übertragungsleitung
101a und dem I/O-Anschluß versehen, und ein Treiber 102 zum
Durchführen der Schaltersteuerung ist mit seinem Gate über eine
Übertragungsleitung 101a′ verbunden. Der Pufferverstärker 105
ist mit einer Verbindungsleitung zwischen der Übertragungslei
tung 101b und dem I/O-Anschluß versehen, und er puffert ein
Ausgangssignal von dem DUT 100.
Bei diesem I/O-Anschluß-Testsystem wird ein Eingangssignal von
dem Treiber 102 in das DUT 100 mit dem FET-Schalter 104 im ein
geschalteten Zustand eingegeben. Wenn ein Ausgangssignal von
dem DUT 100 auf der Grundlage seines Eingangssignals ausgegeben
wird, wird der FET-Schalter 104 ausgeschaltet, und das Aus
gangssignal wird durch den Pufferverstärker 105 verstärkt und
daraufhin in den Komparator 103 eingegeben.
Dadurch lassen sich die den vorstehend angeführten herkömm
lichen I/O-Anschluß-Testsystemen innewohnenden Probleme wie folgt
zusammenfassen.
Im Fall des Systems, bei welchem der I/O-Schalter nicht nahe an
dem DUT auf der Meßkarte angebracht werden kann, tritt eine
Kollision zwischen einem Eingangssignal und einem Ausgangs
signal aufgrund einer Verzögerung (Rundlaufverzögerung) zwi
schen dem I/O-Schalter und dem DUT auf, und dies macht es un
möglich, ein genaues Testergebnis zu erhalten.
Im Fall des in Fig. 1 gezeigten Systems kann lediglich ein DUT
gemessen werden, das einen großen Ausgangsstrom hat, und dies
macht es unmöglich, ein CMOS-Bauelement und dergleichen zu mes
sen, die kleine Ausgangsströme haben.
Obwohl ein CMOS-Bauelement und dergleichen, die kleine Aus
gangsströme aufweisen, im Falle des in Fig. 2 gezeigten Systems
gemessen werden können, ist es schwierig, wenn eine Anzahl von
I/O-Anschlüssen vorliegt, einen FET-Schalter und einen Puffer
verstärker in der Nähe von jedem I/O-Anschluß vorzusehen.
Außerdem stellt sich das Problem einer Verformung bzw. Verzer
rung, die in der Wellenform eines Eingangssignals auftritt, und
zwar aufgrund von parasitären Kapazitäten des FET-Schalters.
Wenn ein FET mit niedriger parasitärer Kapazität unter hoher
Geschwindigkeit verwendet wird, tritt Stromauslecken zwischen
seinem Gate und seinem Drain und zwischen dem Gate und seiner
Source auf. Dieses Stromauslecken führt zu einer Verringerung
der Genauigkeit bei der Gleichstrommessung (durch den I/O-An
schluß fließender Gleichstrom wird gemessen), der im I/O-An
schluß-Test enthalten ist.
Die vorliegende Erfindung wurde angesichts der vorstehend ge
kannten Probleme zu deren Lösung gemacht. Eine Aufgabe der Er
findung besteht demnach darin, eine Meßkarte zu schaffen, die
es erlaubt, daß ein I/O-Schalter in der Nähe eines I/O-An
schlusses auf der Karte gebildet bzw. vorgesehen werden kann,
und daß eine hochgenaue Messung durchgeführt werden kann, ohne
eine Verformung bzw. Verzerrung der Eingangssignal-Wellenform
zu erzeugen. Eine weitere Aufgabe der Erfindung besteht darin,
ein I/O-Anschluß-Testsystem unter Verwendung dieser Meßkarte
bereitzustellen.
Gelöst wird diese Aufgabe hinsichtlich der Meßkarte durch die
Merkmale des Anspruchs 1 und hinsichtlich des I/O-Anschluß-
Testsystems durch die Merkmale des Anspruchs 6.
Gemäß einem Aspekt schafft die Erfindung demnach eine Meßkarte,
auf der ein zu messendes Bauelement zum Testen eines I/O-An
schlusses angebracht werden kann, aufweisend einen optisch ge
triebenen Schalter, der aus einem photoleitenden Schalter be
steht, der durch Bilden von Elektroden mit einem Spalt einer
vorbestimmten Breite auf einem Halbleitersubstrat und einem
Leuchtmittel bzw. Luminophor gebildet ist, wobei der optisch
getriebene Schalter und das Leuchtmittel in der Nähe der Karte
angeordnet sind und das Umschalten für den I/O-Anschluß durch
den optisch getriebenen Schalter erfolgt.
In diesem Fall kann es sich bei dem luminophoren Element bzw.
Leuchtmittelelement um einen Halbleiterlaser handeln.
Bei dem halbisolierenden Halbleitersubstrat kann es sich um ein
Halbleitersubstrat der Verbindungsgruppe III-V oder um ein pho
toleitendes Halbleitersubstrat handeln.
Der optisch getriebene Schalter kann in sowohl der Eingangs
wie der Ausgangsleitung des I/O-Anschlusses auf der Karte vor
gesehen sein.
Außerdem können mehrere derartige optisch getriebene Schalter
in Array- bzw. Gruppierungsform vorgesehen sein, und zwar in
einem Gehäuse bzw. einem Paket untergebracht, und das Umschal
ten zwischen einem Eingang und einem Ausgang wird über das Ge
häuse im Bereich des I/O-Anschlusses auf der Karte durchge
führt.
Gemäß dem erfindungsgemäßen I/O-Anschluß-Testsystem sind eine
der vorstehend erläuterten Ausführungsformen der Meßkarten und
ein Tester zum Durchführen eines speziellen I/O-Anschluß-Tests
für das Bauelement, das gemessen werden soll, vorgesehen, indem
das Eingangs- und Ausgangsumschalten des I/O-Anschlusses durch
den optisch getriebenen Schalter auf der Meßkarte gesteuert
wird.
Da in Übereinstimmung mit dem vorstehend genannten Aufbau der
erfindungsgemäßen Meßkarte die Größe des optisch getriebenen
Schalters mehrere Millimeter oder weniger beträgt (wie im ein
zelnen nachfolgend erläutert), ist es möglich, ihn im
(unmittelbaren) Bereich des I/O-Anschlusses auf der Karte vor
zusehen. Eine derartige Ausbildung des optisch getriebenen
Schalters in der unmittelbaren Umgebung des I/O-Anschlusses auf
der Karte erlaubt es, daß eine Verzögerung
(Rundlaufverzögerung) verringert wird, die beim Stand der Tech
nik auftritt, deutlich verringert ist. Infolge davon tritt eine
Kollision zwischen dem Eingangssignal und dem Ausgangssignal
nicht auf, die im übrigen so wie im herkömmlichen Fall gemessen
werden.
Da außerdem das Umschalten des optisch getriebenen Schalters
durch ein Ausgangslicht von dem Halbleiterlaser durchgeführt
wird, kann ein Stromauslecken verhindert werden, daß bei dem
FET-Schalter bislang aufgetreten ist. Infolge davon tritt keine
Verringerung der Genauigkeit bei der Gleichstrommessung im Ge
gensatz zum Stand der Technik auf.
Darüber hinaus kann der Elektrodenraum bzw. -abstand des photo
leitenden Schalters, der den optisch getriebenen Schalter bil
det, auf mehrere Mikrometer eingestellt werden. Aufgrund eines
derartig geringen Elektrodenzwischenraums werden selbst dann,
wenn die parasitäre Kapazität des optisch getriebenen Schalters
klein ist und die Geschwindigkeit der Eingangs- und Ausgangs
signale erhöht wird, deren Wellenformen nicht verformt.
Die vorliegende Erfindung mit dem vorstehend geschilderten Auf
bau ist von Vorteil, wenn genaue Testergebnisse erzielt werden
sollen, weil keine Kollision zwischen den Eingangs- und Aus
gangssignalen auftritt. Außerdem ist die Erfindung auch für den
Fall einsetzbar, wenn die Geschwindigkeiten der Eingangs- und
Ausgangssignale stärker erhöht werden als herkömmlich möglich
und wenn die I/O-Anschluß-Testperiode verkürzt werden soll, und
zwar aufgrund einer geringen Verzögerung (Rundlaufverzögerung).
Da darüber hinaus kein Stromauslecken auftritt, wie dies beim
FET-Schalter gemäß dem Stand der Technik der Fall ist, kann die
Genauigkeit der Gleichstrommessung verbessert werden. Da kein
mechanisch angetriebener Teil im Schalter vorhanden ist, tritt
keine Testunterbrechung aufgrund einer Schalterstörung auf.
Nachfolgend wird die Erfindung anhand der Zeichnung beispiel
haft näher erläutert; es zeigen:
Fig. 1 den Aufbau der I/O-Anschlußeingangs- und -Ausgangsteile
eines herkömmlichen I/O-Anschluß-Testsystems,
Fig. 2 einen Aufbau der I/O-Anschlußeingangs- und -Aus
gangsteile eines I/O-Anschluß-Testsystems, das in der Lage ist,
ein CMOS-Bauelement zu testen und zu messen,
Fig. 3 den Aufbau einer Meßkarte gemäß einer Ausführungsform
der vorliegenden Erfindung,
Fig. 4 schematisch einen optisch getriebenen Schalter, der in
der Meßkarte von Fig. 3 enthalten ist, und
Fig. 5 ein Blockdiagramm eines Beispiels eines I/O-Anschluß-
Testsystems, das die in Fig. 3 gezeigte Meßkarte verwendet.
Fig. 1 und 2 wurden bereits einleitend zum Stand der Technik
erläutert. Die Erfindung wird nunmehr anhand der Fig. 3 bis 5
näher erläutert.
Fig. 3 zeigt den Aufbau einer Ausführungsform der erfindungsge
mäßen Meßkarte. Demnach hat eine Meßkarte 10 die Form einer
(kreisförmigen) Platte und ein DUT 11 (zu testendes Bauelement)
ist in ihrer Mitte angebracht. Im Bereich des DUT 11-Montage
teils sind mehrere Anschlüsse 12 mit festgelegten Zwischenräu
men in Umfangsrichtung gebildet. Verdrahtungen bzw. Drahtan
schlüsse 13 sind radial an jedem Anschluß in einer Außenum
fangsrichtung gebildet. Ein Anschluß 14 ist am Ende jedes
Drahts gebildet. Der I/O-Anschluß 11a des DUT 11 ist mit zwei
Anschlüssen (Anschlüsse 12a und 12b) verbunden, die in seiner
Umgebung angeordnet sind. Einer dieser Anschlüsse (Anschluß
12a) wird zur Signalausgabe verwendet und der andere Anschluß
(Anschluß 12b) wird zur Signaleingabe verwendet. Ein optisch
getriebener Schalter 21 ist in einem Draht 13a gebildet, der
mit dem Eingangsanschluß 12a verbunden ist, und ein optisch ge
triebener Schalter 22 ist in einem weiteren Draht 13b gebildet,
der mit dem Ausgangsanschluß 12b verbunden ist.
Jeder der vorstehend genannten optisch getriebenen Schalter 21
und 22 hat den in Fig. 4 gezeigten Aufbau. Insbesondere besteht
jeder dieser Schalter aus einem photoleitenden Schalter, der
Elektroden 2 und 3 mit einem festgelegten Elektrodenspalt auf
einem halbisolierenden Halbleitersubstrat 1 aufweist, das aus
einem Element der Gruppe III-V gebildet ist, beispielsweise aus
einem phosphorizierendem Indium, aus einem Verbindungshalblei
tersubstrat oder einem Galliumarsen- oder Silicium-photoleiten
den Halbleitersubstrat, wobei eine Halbleiterdiode 4 so vorge
sehen ist, daß sie den Elektrodenspalt bestrahlt. Die Halblei
terlaserdiode 4 hat eine mehrere Millimeter betragende Größe
und ist mit dem photoleitenden Schaltersubstrat durch Löten
usw. verbunden. Die Elektroden 2 und 3 sind durch einen bekann
ten Lift-Off- bzw. Abziehprozeß gebildet, d. h. durch einen Pro
zeß, während welchem eine Metalldünnschicht durch Dampfabschei
den eines Metalls gebildet wird, die in eine Elektrode über
führt wird, nachdem sie mit einem Resist beschichtet wurde, der
mit UV-Licht mittels einer Maske belichtet wurde, die ein vor
bestimmtes Muster aufweist, und der entwickelt wurde, um den
Resist in dem belichteten Teil zu beseitigen, wobei das Metall
bzw. die Dünnschicht in dem nicht-belichteten Teil zusammen mit
dem Resist beseitigt (abgezogen) wird. Dieses Herstellungsver
fahren ermöglicht einen Elektrodenabstand in der Größenordnung
von Mikrometer. Auf der Grundlage eines derartig optisch ge
triebenen Schalters kann ein Schalter realisiert werden, der
insgesamt wenige Millimeter groß ist. Im Schalter wird die
Halbleiterlaserdiode 4 verwendet. Es kann jedoch jede Art von
Lichtquelle verwendet werden, deren Lichtemission elektrisch
bzw. elektronisch gesteuert werden kann. Beispielsweise können
verschiedene Halbleiterlaser verwendet werden.
In den derart aufgebauten optisch getriebenen Schaltern 21 und
22 wird, nachdem eine bestimmte Spannung zwischen den Elektro
den 2 und 3 angelegt und Licht von der Halbleiterlaserdiode 4
ausgestrahlt wurde, die elektrische Leitfähigkeit durch einen
Träger erhöht, der in dem halbisolierenden Halbleitersubstrat 1
erzeugt wurde, wodurch ein Widerstandswert der Elektroden 2 und
3 verringert wird. Wenn kein Licht ausgestrahlt wird, wird zwi
schen den Elektroden 2 und 3 eine Isolation gebildet. Dadurch
kann ein Umschalten durch einfallendes Bestrahlungslicht durch
geführt werden.
Bei der Meßkarte gemäß dieser Ausführungsform wird das Ein
gangs- und Ausgangsumschalten des I/O-Anschlusses durch Steuern
der optisch getriebenen Schalter 21 und 22 durchgeführt, und
das Testen des I/O-Anschlusses des auf der Karte angebrachten
DUT wird ausgeführt.
Fig. 5 zeigt ein Beispiel eines I/O-Anschluß-Testsystems unter
Verwendung der in Fig. 3 gezeigten Meßkarte.
Wie in Fig. 5 gezeigt, besteht das I/O-Anschluß-Testsystem aus
einer Meßkarte 30 und einem Tester 40. Die Meßkarte 30 hat den
Aufbau der in Fig. 3 gezeigten Meßkarte, auf der ein DUT 31 in
der Mitte angebracht ist. Am I/O-Anschluß dieses DUT 31 sind
jeweils eine Ausgangssignalleitung 34 über einen optisch ge
triebenen Schalter 32 und eine Eingangssignalleitung 35 über
einen optisch getriebenen Schalter 33 angeschlossen.
Der Tester 40 besteht aus einer Steuereinheit 41, optisch ge
triebenen Schaltertreibern 42 und 43 zum jeweiligen Treiben der
optisch getriebenen Schalter 32 und 33, einem Testmustergenera
tor 44 zum Erzeugen eines Testmusters für ein Schreib-/Lese
signal und dergleichen, einem Treiber 45 zum Aussenden
eines Eingangssignals auf der Grundlage des Testmusters zu der
Eingangssignalleitung 35 und einem Komparator 46, in welchen
ein Ausgangssignal von dem DUT 31 auf der Grundlage des Testmu
sters über die Ausgangssignalleitung 34 eingegeben wird.
Als nächstes wird die Arbeitsweise des vorstehend genannten
I/O-Anschluß-Testsystems erläutert. Die Erläuterung erfolgt für
den Fall, daß der Betriebstest beispielsweise als Test des I/O-
Anschlusses des DUT 31, beispielsweise einer eingebauten inte
grierten Speicherschaltung durchgeführt wird.
Wenn ein festgelegtes Testmuster für ein Schreib-/Lesesignal in
dem Testmustergenerator 44 innerhalb des Testers 40 erzeugt
wird, wird ein Eingangssignal auf der Grundlage des Testmusters
von dem Treiber 45 in das DUT 31 eingegeben. Zu diesem Zeit
punkt steuert die Steuereinheit 41 die optisch getriebenen
Schaltertreiber 42 und 43 derart, daß der optisch getriebene
Schalter 33 (laserdiodengetrieben) EIN-geschaltet und der op
tisch getriebene Schalter 32 AUS-geschaltet wird.
Nachdem das Eingangssignal auf Grundlage des Testmusters von
dem Treiber 45 durch die Eingangssignalleitung 35 in den DUT 31
eingegeben wurde, wird in dem DUT 31 ein vorbestimmter Betrieb
auf Grundlage des Eingangssignals durchgeführt, und sein Ergeb
nis wird als Ausgangssignal zu der Ausgangssignalleitung 34
ausgesendet. Zu diesem Zeitpunkt steuert die Steuereinheit 41
die optisch getriebenen Schaltertreiber 42 und 43 derart, daß
der optisch getriebene Schalter 33 AUS-geschaltet und der op
tisch getriebene Schalter 32 (laserdiodengetrieben) EIN-ge
schaltet wird. Auf diese Weise wird das Ausgangssignal, das von
dem DUT 31 ausgesendet wird, durch die Ausgangssignalleitung 34
in den Komparator 46 in dem Tester 40 eingegeben.
In dem Komparator 46 erfolgt ein Vergleich zwischen dem Ein
gangssignal und einem Erwartungswert, und auf der Grundlage
seines Vergleichsergebnisses wird eine Verifikation für den Be
trieb des I/O-Anschlusses des DUT 31 durchgeführt.
Der vorstehend angeführte jeweilige Aufbau für das I/O-An
schluß-Testsystem und die Meßkarte sind nicht auf den optisch
getriebenen Schalter 32 (laserdiodengetrieben) beschränkt. Auf
diese Weise wird das Ausgangssignal, das von dem DUT 31 ausge
sendet wird, durch die Ausgangssignalleitung 34 in den Kompara
tor 46 in dem Tester 40 eingegeben.
In dem Komparator 46 erfolgt ein Vergleich zwischen dem Ein
gangssignal und einem Erwartungswert, und auf der Grundlage
seines Vergleichsergebnisses wird eine Verifikation für den Be
trieb bzw. die Arbeitsweise des I/O-Anschlusses des DUT 31
durchgeführt.
Der jeweilige vorstehend genannte Aufbau zum I/O-Anschluß-Te
sten ist nicht notwendigerweise auf die in den Zeichnungen ge
zeigten Ausführungsformen beschränkt; vielmehr können geeignete
Aufbauten entsprechend der Art des DUT und den Meßbedingungen
gewählt werden. Beispielsweise ist in Fig. 5 der optisch ge
triebene Schalter in jeder Leitung zur Impedanzanpassung zwi
schen der Eingangssignalleitung und der Ausgangssignalleitung
vorgesehen. Im Fall, daß ein DUT getestet wird, das den An
schlußwiderstand nutzen kann, kann der optisch getriebene
Schalter lediglich in der Eingangssignalleitung vorgesehen
sein, und die Ausgangssignalleitung kann durch den Abschlußwi
derstand abgeschlossen sein. Obwohl die in Fig. 5 gezeigte Meß
karte in Plattenform gebildet ist, sind andere Formen für sie
möglich.
Bei der in Fig. 5 gezeigten Ausführungsform wird ein Aufbau ver
wendet, demnach die optisch getriebenen Schalter 32 und 33 ein
zeln in der Ausgangssignalleitung 34 und der Eingangssignallei
tung 35 vorgesehen sind. Es kann jedoch ein anderer Aufbau ver
wendet werden, bei welchem mehrere optisch getriebene Schalter
in Array- bzw. Gruppenform angeordnet und in einem Gehäuse un
tergebracht sein können. In diesem Fall kann die Meßkarte zur
Aufnahme eines DUT als rechteckiges Substrat gebildet sein, und
die Eingangs- und Ausgangsumschaltvorgänge können durch das die
Schalter enthaltende Gehäuse im unmittelbaren Bereich des I/O-
Anschlusses durchgeführt werden. Jeder optisch getriebene
Schalter in dem Gehäuse wird unabhängig getrieben und lediglich
der optisch getriebene Schalter, der mit dem I/O-Anschluß ver
bunden ist, kann getrieben werden. Dieses Gehäuse kann auch so
vorgesehen sein, daß es unabhängig von der Meßkarte vorliegt
oder daß es auf der Meßkarte angebracht ist. Da die optisch ge
triebenen Schalter in Array- bzw. Gruppenform vorgesehen und im
Gehäuse untergebracht sind, wie vorstehend angeführt, ist es
möglich, eine kompakte Meßkarte niedriger Erstehungskosten be
reitzustellen.
Obwohl die bevorzugte Ausführungsform der vorliegenden Erfin
dung im einzelnen erläutert wurde, erschließen sich dem Fach
mann zahlreiche Änderungen, Ersätze und Alternativen, ohne von
der Erfindung abzuweichen, die durch die beiliegenden Ansprüche
festgelegt ist.
Claims (6)
1. Meßkarte, auf der ein zu messendes Bauelement zum Testen
eines I/O-Anschlusses angebracht werden kann, aufweisend
einen optisch getriebenen Schalter, der aus einem photo
leitenden Schalter besteht, der durch Bilden von Elektro
den mit einem Spalt einer vorbestimmten Breite auf einem
Halbleitersubstrat und einem Leuchtmittel bzw. Luminophor
gebildet ist, wobei der optisch getriebene Schalter und
das Leuchtmittel in der Nähe der Karte angeordnet sind und
das Umschalten für den I/O-Anschluß durch den optisch ge
triebenen Schalter erfolgt.
2. Meßkarte nach Anspruch 1, wobei das Leuchtmittel ein Halb
leiterlaser ist.
3. Meßkarte nach Anspruch 1, wobei das halbisolierende Halb
leitersubstrat entweder aus einem Verbindungshalbleiter
substrat der Gruppe III-V oder einem photoleitenden Halb
leitersubstrat besteht.
4. Meßkarte nach Anspruch 1 oder 2, dadurch gekennzeichnet,
daß der optisch getriebene Schalter sowohl in der Ein
gangsleitung wie der Ausgangsleitung des I/O-Anschlusses
auf der Karte vorgesehen ist.
5. Meßkarte nach einem der Ansprüche 1 bis 4, wobei eine
Mehrzahl von optisch getriebenen Schaltern in einer Grup
pierung angeordnet ist, die in einem Gehäuse untergebracht
ist, und wobei das Eingangs- und Ausgangsumschalten für
den I/O-Anschluß im Bereich des I/O-Anschlusses auf der
Karte über dieses Gehäuse erfolgt.
6. I/O-Anschluß-Testsystem mit:
Einer Meßkarte gemäß einem der Ansprüche 1 bis 5, und einem Tester zum Steuern des Eingangs- und Ausgangsum schaltens für einen I/O-Anschluß (eines auf der Meßkarte angebrachten Bauelements) durch einen optisch getriebenen Schalter der Meßkarte und zum Durchführen eines speziellen I/O-Anschluß-Tests für das zu messende Bauelement.
Einer Meßkarte gemäß einem der Ansprüche 1 bis 5, und einem Tester zum Steuern des Eingangs- und Ausgangsum schaltens für einen I/O-Anschluß (eines auf der Meßkarte angebrachten Bauelements) durch einen optisch getriebenen Schalter der Meßkarte und zum Durchführen eines speziellen I/O-Anschluß-Tests für das zu messende Bauelement.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8088212A JPH09281182A (ja) | 1996-04-10 | 1996-04-10 | 測定ボードおよびその測定ボードを用いたi/o端子試験システム |
US08/838,429 US5821529A (en) | 1996-04-10 | 1997-04-07 | Measuring board having an optically driven switch and I/O terminal testing system using the same |
Publications (1)
Publication Number | Publication Date |
---|---|
DE19714941A1 true DE19714941A1 (de) | 1997-11-13 |
Family
ID=26429634
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19714941A Ceased DE19714941A1 (de) | 1996-04-10 | 1997-04-10 | Meßkarte und Ein/Ausgang-Anschlußtestsystem unter Verwendung derselben |
Country Status (3)
Country | Link |
---|---|
US (1) | US5821529A (de) |
JP (1) | JPH09281182A (de) |
DE (1) | DE19714941A1 (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6586953B1 (en) | 1998-02-05 | 2003-07-01 | Advantest Corporation | Optically driven driver, optical output type voltage sensor, and IC testing equipment using these devices |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6331783B1 (en) | 1999-10-19 | 2001-12-18 | Teradyne, Inc. | Circuit and method for improved test and calibration in automated test equipment |
JP4291494B2 (ja) * | 2000-04-04 | 2009-07-08 | 株式会社アドバンテスト | Ic試験装置のタイミング校正装置 |
JP2001318128A (ja) * | 2000-05-08 | 2001-11-16 | Nec Microsystems Ltd | 自己テスト機能を備える半導体装置および当該半導体装置のテスト方法 |
JP4177759B2 (ja) * | 2001-07-17 | 2008-11-05 | 株式会社アドバンテスト | 入出力回路、及び試験装置 |
US6765396B2 (en) * | 2002-04-04 | 2004-07-20 | Freescale Semiconductor, Inc. | Method, apparatus and software for testing a device including both electrical and optical portions |
JP2012013446A (ja) * | 2010-06-29 | 2012-01-19 | Advantest Corp | ピンエレクトロニクス回路およびそれを用いた試験装置 |
US9236958B2 (en) | 2012-08-10 | 2016-01-12 | Skorpios Technologies, Inc. | Method and system for performing testing of photonic devices |
US9244118B2 (en) * | 2012-12-30 | 2016-01-26 | Global Unichip Corp. | Testing system with an isolated switching module |
CN113702716A (zh) * | 2021-10-28 | 2021-11-26 | 西安热工研究院有限公司 | 一种多通道冗余频率计数板卡结构 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4827437A (en) * | 1986-09-22 | 1989-05-02 | Vhl Associates, Inc. | Auto calibration circuit for VLSI tester |
-
1996
- 1996-04-10 JP JP8088212A patent/JPH09281182A/ja not_active Withdrawn
-
1997
- 1997-04-07 US US08/838,429 patent/US5821529A/en not_active Expired - Fee Related
- 1997-04-10 DE DE19714941A patent/DE19714941A1/de not_active Ceased
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6586953B1 (en) | 1998-02-05 | 2003-07-01 | Advantest Corporation | Optically driven driver, optical output type voltage sensor, and IC testing equipment using these devices |
DE19882290B4 (de) * | 1998-02-05 | 2005-12-22 | Advantest Corp. | Optischer Treiber und diesen verwendendes IC-Testgerät |
Also Published As
Publication number | Publication date |
---|---|
US5821529A (en) | 1998-10-13 |
JPH09281182A (ja) | 1997-10-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69128189T2 (de) | Identifizierung von nichtverbundenen Anschlussstiften durch kapazitive Kopplung durch das Gehäuse der integrierten Schaltung | |
DE10191490B4 (de) | Verfahren und Vorrichtung zur Defektanalyse von integrierten Halbleiterschaltungen | |
DE69329567T2 (de) | Identifikation von offenen Anschlussfehlern durch kapazitive Kopplung | |
DE2360801C2 (de) | Schaltungsprüfeinrichtung für integrierte Schaltkreise auf Schichtschaltungsträgern | |
DE2319011C2 (de) | Verfahren zum Prüfen eines Leiternetzes auf einem isolierenden Substrat und Anordnung zur Durchführung des Verfahrens | |
EP0470118B1 (de) | Prüfvorrichtung zum prüfen von elektrischen oder elektronischen prüflingen | |
DE4110551C1 (de) | ||
DE2744299C2 (de) | Verfahren zum elektrischen Prüfen eines Leiterbahnmusters auf einem Substrat | |
DE69810681T2 (de) | Verfahren und Vorrichtung zum Prüfen von Leiterplatten | |
DE10002099A1 (de) | Sonde mit verteilten Widerständen und Verfahren | |
DE68910322T2 (de) | Verfahren zur Inspektion von Durchkontakt-Stiften in integrierten Schaltungspackungen mittels Photoemission. | |
DE19861240B4 (de) | IC-Testgerät | |
DE3235119A1 (de) | Anordnung fuer die pruefung von mikroverdrahtungen und verfahren zu ihrem betrieb | |
DE19714941A1 (de) | Meßkarte und Ein/Ausgang-Anschlußtestsystem unter Verwendung derselben | |
DE3346158A1 (de) | Analoger festkoerperschalter | |
EP0250620A1 (de) | Verfahren und Vorrichtung zum elektrischen Prüfen von Leiterplatten | |
DE69019436T2 (de) | Adapter für integrierte Schaltkreiselemente und Verfahren unter Verwendung des Adapters zur Prüfung von zusammengebauten Elementen. | |
DE69021036T2 (de) | Test-Anordnungssystem für integrierte Schaltungen unter Verwendung von lateralen Transistoren. | |
DE69801803T2 (de) | Vorrichtung zum Messen der Leitfähigkeit, des pH-Wertes und des Gehalts an gelöstem Sauerstoff | |
EP0285798A2 (de) | Vorrichtung für die elektrische Funktionsprüfung von Verdrahtungsfeldern, insbesondere von Leiterplatten | |
EP0705439B1 (de) | Testvorrichtung sowie -verfahren für einen auf einer platine eingelöteten ic | |
DE69030359T2 (de) | Anordnung zum Aufteilen und Testen von Submodulschaltkreisen von integrierten Schaltkreisen | |
DE102007045756B4 (de) | Elektronische Leiterplatte und Verfahren für das automatische Prüfen | |
DE10060585A1 (de) | Vorrichtung und Verfahren zur Untersuchung einer integrierten Halbleiterschaltung | |
EP0489052B1 (de) | Vorrichtung für die elektrische funktionsprüfung von verdrahtungsfeldern, inbesondere von leiterplatten |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8131 | Rejection |