DE2728052C2 - Prüfstruktur für monolithisch integrierte Halbleiterschaltungen - Google Patents
Prüfstruktur für monolithisch integrierte HalbleiterschaltungenInfo
- Publication number
- DE2728052C2 DE2728052C2 DE2728052A DE2728052A DE2728052C2 DE 2728052 C2 DE2728052 C2 DE 2728052C2 DE 2728052 A DE2728052 A DE 2728052A DE 2728052 A DE2728052 A DE 2728052A DE 2728052 C2 DE2728052 C2 DE 2728052C2
- Authority
- DE
- Germany
- Prior art keywords
- test
- zones
- zone
- semiconductor
- area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
- H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2884—Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Automation & Control Theory (AREA)
- Power Engineering (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Bipolar Transistors (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
is dadurch gekennzeichnet,
— daß die Prüf-Zonenstrulctur einen mäanderförmigen Verlauf bei großer Zonendichte aufweist und
fernerhin enthält:
— mindestens einen parallel zu den Prüf-Zonen verlaufenden dielektrischen Isolationsbereich (32), dem
zumindest zu einer Seite eine Sonder-Prüfzone (3B) unmittelbar benachbart ist,
— eine Prüf-SubkoIIektorzone (1OQ die unterhalb einer an der Halbleiteroberfläche verlaufenden Prüf-Zone (7B) entgegengesetzter Leitfähigkeit sowie benachbart zu einer Prüf-Übergangsisolationszone
(28) verläuft
2. Prüfstruktur nach Anspruch 1, gekennzeichnet durch drei die einzelnen Zonen eines Prüf-Feldeffekttransistors darstellende Prüf-Zonen (6, UB, YlB).
3. Prüfstruktur nach Anspruch 2, dadurch gekennzeichnet, daü das Prüf-Leiterbild sich oberhalb der
dielektrischen Isolationsbereiche (32,34,37,38) und parallel hierzu erstreckende Leiter (14G, 15G, 16G, 17GJ
enthält, wovon der oberhalb des dem Prüf-Feldeffekttransistors benachbarten dielektrischen Isolationsbe
reichs (37) verlaufende Leiter (16GJ so breit bemessen ist, daß die drei den Prüf-Feldeffekttransistor bilden
den Prüf-Zonen(6, WB, 12SJhiervon ebenfalls überdeckt werden.
4. Prüfstruktur nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet,
— daß die Prüfstruktur in einzelne Fehlerüberwachungsbereiche (F i g. 8; Nr. 1,2,3,4) mit je einer Anzahl
von Prüf-Zonenstruktur-Mäanderschleifen eingeteilt ist und
— daß zwischen diesen Fehlerüberwachungsbereichen (Nr. 1, 2, 3, 4) Kontaktstationsgebiete (150, 150',
150") liegen, wo die Prüf-Zonen je zwei einander benachbarter Fehlerüberwachungsbereiche (Nr. 1,2,3,
4) mit den fernerhin im Prüf-Leiterbild enthaltenen, an betreffende Kontaktanschlußstellen (Fig.3;
72—82) am Halbleiterscheibenrar.d angeschlossenen Prüfzuleitungen (152) kontaktiert sind.
Beim Herstellen monolithisch integrierter Halbleiterschaltungen werden üblicherweise gleichzeitig Prüfstrukturen auf eine Halbleiterscheibe aufgebracht, um Betriebszuverlässigkeitsdaten für die einzelnen Halbleiterschaltungen zu gewinnen. Der Hauptgrund hierfür ist darin zu sehen, daß integrierte Halbleiterschaltungen
selbst schwer geprüft werden können, da die Zwischenverbindungen der hierin enthaltenen Halbleiterzonen und
Schaltungselemente untereinander, weder elektrisch zugänglich sind noch voneinander isoliert behandelt werden können, um jeweils zugeordnete, genaue Daten zu erhalten. Eine typische monolithisch integrierte Schaltung besteht aus einem dichten Muster von Halbleiterzonen und Leiterbahnen, so daß es unmöglich ist, einzelne
Schaltungselemente für Prüfzwecke jeweils isoliert voneinander zu behandeln. Es sind deshalb besondere
Prüfstrukturen entwickelt worden, die einerseits isoliert von den Halbleiterschaltungen aufgebracht sind und
andererseits in verhältnismäßig einfacher Weise eine Prüfung gestatten. Eine derartige Prüfstruktur ist z. B. in
der US-PS 35 07 036 beschrieben.
Die hier vorgeschlagene Prüfstruktur jedoch ist eng an die zu erstellenden Halbleiterschaltungen angelehnt,
erfordert eine große Anzahl von Anschlüssen, bedingt komplizierte Prüfverfahren und erfaßt einen viel zu
geringen Anteil der Halbleiteroberfläche. Damit wird aber eine derartige Prüfanordnung relativ unwirksam zur
Erfassung und Überwachung von Herstellungsfehlern, in insbesondere tiefergelegenen Chipebenen, wie sie bei
monolithisch integrierten Halbleiterschaltungen typisch sein können.
Produktfehler beeinträchtigen aber nicht nur die Prozeßausbeute, sondern können sogar zu vorzeitiger
Aufgabe eines einzelnen Prozeßschrittes, Verfahrens oder auch Produktes im Frühstadium führen. Selbst wenn
derartig drastische Maßnahmen nicht zur Auswirkung kommen, können nicht überprüfte Produktfehler Systementwickler dazu bringen, die Redundanz auf einer Halbleiterscheibe zu erhöhen und Fehlerkorrekturmöglichkeiten in jeweils entsprechend hohem Maße vorzusehen, also gewissermaßen »rund um den Fehler zu konstruieren«, oder eine Neufestsetzung zulässiger Gütewerte zu veranlassen, die selbst aber nicht 100%ig nachprüfbar
fi\ sind.
H In der US-PS 33 04 594 ist ein Prüfstruktur für monolithisch integrierte Halbleiterschaltungen beschrieben.
j| wie sie sich zur Verwendung bei Prozeßüberwachung in Herstellungsverfahren eignet. Hierzu werden zusammen
mit den Produktstrukturen in Form der monolithisch integrierten Halbleiterschallungen, die zur späteren
Verwendung vorgesehen sind, an einigen verstreut liegenden Stellen Prüfstrukluren in Form von ausschließlich
für Prüfzwecke vorgesehenen monolithisch integrierten Halbleiterschaltungen bzw. auf den Halbleiterscheiben
hergestellt. Unter einer Prüfstruk.ar wird dabei die Zonenstruktur, bestehend aus Halbleiterzonen sowie den aus
Halbleiterzonen gebildeten Schaltungselementen, und das Leiterbild verstanden, das oberhalb dieser Zonenstruktur
unter Zwischenlage einer dielektrischen Isolationsschicht auf dem Halbleiter aufliegt Zur Zonenstruktur
können natürlich auch dielektrische Isolauonsbereiche gehören, die in den Halbleiter zwecks Isolation
einzelner Schaltungselemente und/oder Halbleiterzonen eingebracht sind. Das Leiterbild besteht aus der Metallisierung,
die zur Verbindung von Kontaktanschlußstellen am Chiprand mit den Elektroden- und Zonenanschlüssen
der einzelnen Schaltungselemente speziell ausgestaltet ist Die dielektrische Isolationsschicht als Zwischenlage
kann aus Oxid und/oder auch aus Nitrid bestehen. Die Prüfstruktur wird aus einem zusammengesetzten
Muster gebildet, um hiermit leicht Prozeßergebnisse und Schaltungselemente untersuchen zu können.
Dies bezieht sich insbesondere auf Maskenausrichtung und -schärfe, Halbieiterzonen- und Schaltungselementfehler
sowie Kapazitäts- und Widerstandscharakteristiken im Halbleiter und in Metallisierung. Nachteilig
bei einer derartigen Prüfstruktur ist es, daß die Erfassung der in Halbleiter und Metallisierung auftretenden
Fehler mehr auf Zufallsverteilung als auf systematischer Untersuchung größerer Oberflächenbereiche beruht,
wobei nur die hauptsächlich auftretenden Fehler zu entdecken sind.
Die Aufgabe der Erfindung besteht darin, eine Prüfstruktur eingangs beschriebener Art zu schaffen, mit deren
Hilfe es möglich ist neben den bisher erfaßbaren Fehlern auch durch Linienbreite und -abstand bei Halbleiterzonen
und dielektrischen Isolationsbereichen unter Mitberücksichtigung sowohl von Prüf-Leiterbild als auch von
tief im Halbleiter gelegenen Zonen bedingte Fehler in den einzelnen Prozeßschritten zu erkennen.
Diese Aufgabe wird mit Hilfe der kennzeichnenden Merkmale im Patentanspruch 1 gelöst Es ist zwar ein
mäanderförmig verlaufendes Prüf-Leiterbild zur Fehlerüberwachung bei Halbleiterscheiben bekannt geworden
(siehe: IBM Technical Disclosure Bulletin, Bd. 17, Heft 9, Februar 1975, Seiten 2577 und 2578), jedoch beziehen
sich die zu überwachenden Fehler nur auf Kontinuität Abstandsdichte und Kurzschlüssen von Leitern im
Prüf-Leiterbild.
Mit Hilfe der Prüfstruktur lassen sich Probeuntersuchungen in den verschiedensten Verfahrensabläufen bzw.
Prozeßschritten durchführen, hauptsächlich aber nachdem die erste Metallisierungsebene oberhalb der Halbleiterscheibe
augebracht ist. Eine Fehleranalyse anhand von Proben, welche erst durch Auf- bzw. Ansägen der
Halbleiter zu gewinnen ist, kann also dank der Erfindung entfallen.
Die Prüfstrukturen stellen, real gesehen, gedehnte Versionen von Transistoren, von Schottky-Dioden, von
Halbleiterwiderständen usw. als Schaltungselemente dar, wobei noch zusätzliche, regulär in Produkten verwendeten
Halbleiterzonen nicht entsprechende Halbleiterzonen vorgesehen sind. Damit lassen sich die Anzahl
jeweils gesonderter Fehlerdichtenergebnisse nach Fehlerart und nach Schichtfolge bzw. -ebene des betreffenden
Halbleiierchips erhalten.
Durch den Ausdruck »länglich bzw. gestreckt« für die vorgesehenen Prüf-Zonen soll ausgedrückt sein, daß
derartige Halbleiterzonen zwar die gleiche Breite und Diffusionstiefe, also Querschnitt, wie ähnliche Halbleiterzonen
in regulär verwendeten Schaltungselementen aufweisen, jedoch, daß die vorgesehenen Prüf-Zonen sich
im wesentlichen über relativ große Gebietsbereiche der Halbleiteroberfläche erstrecken.
Prüfstrukturen bisher verwendeter Art, wie z.B. in US-PS 33 04 594, sind jeweils speziell ausgelegt, um
besondere, jeweils identifizierte Fehlerarten erfassen zu können. Dabei ist es jedoch erforderlich, jede neu zu
entdeckende Fehlerart mit Hilfe einer speziellen neu auszulegenden Prüfstruktur zu definieren. Bei Anwendung
der Erfindung jedoch bleibt die Erfassung neu identifizierter Fehler kein Problem, da der jeweils vorgesehene
Querschnitt der Prüf-Zonen insoweit Zonen regulär verwendeter Schaltungselemente im Chip nachbildet.
Darüber hinaus ist es bei Anwendung der Erfindung, selbst wenn Prozeßverfahrensschrittänderungen regulär
verwendeter Halbleiterschaltungselemente vorgenommen werden sollen, nicht erforderlich, jeweils eine spezielle
Analyse vorher durchführen zu müssen, um als jeweiliges Ergebnis eine neue Prüfstruktur vorzugeben, da ja
gleiche Prozeßverfahrensschrittänderungen automatisch sowohl bei den regulär verwendeten Halbleiterschaltungselementen
als auch bei den Prüfstrukturen vorgenommen werden.
Wie bereits ausgeführt, ist jedoch die jeweilige Prüfstruktur anders gestaltet als die andere, regulär zu
verwendende, auf dem Wafer befindliche Produktstruktur. Insgesamt genommen ergeben sich etwa neun
modifizierte Auslegungsmöglichkeiten in einer ansonsten kompakten Prüf-Zonenstruktur, welche bei jeweils
alleiniger Anwendung oder in Kombination Untersuchungsergebnisse für 14 grundlegende Fehlerarten und
Prozeßparameter bereitzustellen in der Lage sind.
Die Erfindung wird anschließend anhand einer Ausführungsbeispielsbeschreibung mit Hilfe unten aufgeführter
Zeichnungen näher erläutert Es zeigt
F i g. 1 einen ausschnittsweisen Querschnitt durch eine monolithisch integrierte Halbleiterschaltung gemäß
dem Stande der Technik;
F i g. 2 die Draufsicht auf einen Ausschnitt aus einer Prüfstruktvr gemäß der Erfindung;
F i g. 2A eine ausschnittsweise Querschnittsdarstellung durch die Prüfstruktur gemäß der Erfindung;
F i g. 3 die Draufsicht auf einen Ausschnitt der ersten Leite, bild-Ebene des Prüf-Leiterbildes;
F i g. 4.5,6 und 7 jeweils verschiedene Teilausschnitte des in F i g. 2A gezeigten Querschnittsausschnittes;
F i g. 8 die schematische Ansicht der gesamten Prüfstruktur;
Fig.9 eine schematische Darstellung der Verbindungen der Kontaktanschlußstellen zu einer Anzahl von
Fehlerüberwachungsbereichen.
^^^^Kt^B^^S^^^^jK^m^tC
Der in Fig. 1 gezeigte Querschnittsausschnitt eines Halbleiterchips zeigt einen bipolaren Transistor Tl.eine
Schottky-Diodenzone 114 und drei Halbleiterwiderstände 111, 112 und 107, die mittels Ionenimplantation
gemeinsam hergestellt sind. Die in F i g. 1 enthaltenen Bauelemente sind mit tausend anderen gleichartigen
Bauelementen innerhalb der gemeinsamen Halbleiterscheibe 20 verbunden, um so entweder Schalt- oder
Speicherglied-Schaltungselemente in einem größeren Verband eingegliedert darzustellen. Derartigen regulär
verwendeten monolithisch integrierten Halbleiterschaltungen sollen die Fehlerüberwachungsmaßnahmen gemäß
vorliegender Erfindung nachgebildet sein, um eine wirksame Fehlerprüfung und Kontrolle durchführen zu
können.
Der Transistor TX besteht aus einer N+ -Emitterzone XE, die in einer P-Basiszone 2ß liegt, welche ihrerseits
wiederum in einer N-Epitaxiezone 21 eingebettet ist. Der Subkollektor eines solcherart gebildeten Transistors
besteht aus einer N+ -Zone 22. Die Halbleiterzone ACdient als Anschlußzone für den Anschluß der Kollektormetallisierung,
die hier nicht gezeigt ist, an die N+-Zone 22. Die Halbleiterzone AC wird vorzugsweise zur
gleichen Zeit gebildet wie die N+-Emitterzone XE. Alternativ läßt sich die Halbleiterzone 4CaIs eine Durchreichzone
zur N+-Subkollektorzone ausbilden.
Dieder Basiszone 28 benachbarte Haibleiierzone 114 dient zur Schaffung einer Schottky-Diode.
Dieder Basiszone 28 benachbarte Haibleiierzone 114 dient zur Schaffung einer Schottky-Diode.
Der dielektrische Isolationsbereich 32 dient zur Isolation der N+ -Halbleiterzone 4C von der Schottky-Dioden-Zone
114. Der dielektrische Isolationsbereich 30 und die Übergangsisolationszone 24 umgeben die Transistorzonen,
um den Transistor TX gegenüber den übrigen, im Substrat 20 gebildeten Bauelementen zu isolieren.
Die dielektrischen Isolationsschicht 31 oberhalb der Halbleiterscheibe bestehen im bevorzugten Ausführungsbeispiel
aus Siliciumnitrid bzw. Siliciumdioxid.
Die Ionenimplantation kann entweder direkt über betreffende Bereiche in den dielektrischen Schichten 31
oder erst nach Abtragen dieser Schichten im jeweils für die Widerstandszone 107 vorgegebenen Bereich dieses
Epitaxiegebiets durchgeführt werden.
Ein Vergleich der Zonenstruktur nach F i g. 1 und 2A zeigt, daß sie im Querschnitt einander ziemlich ähnlich
sind insoweit als Halbleiterzonentypen und jeweilige Zonenbreiten betroffen sind.
Als Defekt wird jede sich bei Herstellung ergebende Abweichung, wie Zonenverbreiterung und -Verengung,
von der konstruktiv vorgesehenen Topologie der monolithisch integrierten Halbleiterschaltung angesehen. Ein
Fehler ergibt sich erst, wenn der Defekt zu Ausfall führt, wie bei Kurzschluß oder Unterbrechung von Zonen, so
daß bis zu einem gewissen Anmaß ein Defekt nicht als Fehler angesehen werden kann. Als kritischer Flächenbereich
wird derjenige Bereich der Halbleiteroberfläche angesehen, in welchem der Mittelpunkt eines einen Fehler
herbeiführenden Defektes zu liegen kommt. Es wird vorausgesetzt, daß Defektauslösungsmechanismen gleichmäßig
über der gesamten Halbleiteroberfläche wirken und von Halbleiterscheibe zu Halbleiterscheibe in
gleicher Intensität zum Tragen kommen. Die Poisson-Verteilung für zufällig auftretende Fehler lautet:
f(x) = » ■ e-'
t =0,1,2... (1)
λ = Fehlererwartungszahl pro Chip
t = tatsächliche Anzahl von Fehlern pro Chip
Gemäß vereinbarter Definition für einen Fehler ergeben sich gute Chips nur dann, wenn t = 0 ist.
Damit ergibt sich:
Damit ergibt sich:
Y -e-' (2)
Gemäß vereinbarter Definition für Defekt und kritischen Flächenbereich ergibt sich die Fehlererwartungszahl
pro Chip U) einfach aus dem Produkt von mittlerer Defektdichte (d) und von kritischem Flächenbereich (A).
Demgemäß gilt:
Y = ζ-* = ε-«" (3)
Der mittlere kritische Flächenbereich Ä für Fehler mit dem Ausmaß
> w läßt sich durch folgende Gleichung ausdrücken:
" ' ■ ' · dx = /w. · (4)
Damit ist der mittlere kritische Flächenbereich für Prüf-Zonen des »langen dünnen Typs«, wie in Fig.2
gezeigt durch das Produkt / · w definiert Werden derartige Prüf-Zonen sowohl auf Durchgang als auch auf
Kurzschluß geprüft dann läßt sich die Ausbeute an guten Prüfzonen wie folgt ausdrücken:
1 ■>■■<'-"■'- ■ (5)
Hierin bedeuten:
G Anzahl guter Prüf-Zonen
N Gesamtanzahl der Prüf-Zonen
/ Länge einer Prüf-Zone ■;
w Breite einer Prüf-Zone
Wird letztere Gleichung nach daufgelöst,dann ergibt sich folgender Ausdruck:
Hierin ist c/die Dichte von Defekten mit jeweiligem Ausmaß
> w.
Ein wesentlicher Unterschied zwischen regulär benutzten Halbleiter-Schaltungselementen, wie sie in der
Darstellung nach F i g. 1 zu finden sind, und Prüfstruktur gemäß F i g. 2A ist, abgesehen von länglich gestalteter
Ausbildung der Prüf-Schaltungselemente, darin zu sehen, daß zusätzlich eine P-Ieitende Basis-Zone 3ß vorgesehen
ist. Dies gestattet die Erfassung von Defekten in einem ebenfalls länglich ausgebildeten dielektrischen
Isolationsbereich 32. Die Zone ZB und andere gleich ihr lassen sich als »nicht-entsprechende« Zonen ansehen.
Eine weitere bedeutsame Modifikation besteht in länglich ausgebildeten metallischen Leitern WC, 15G, 16G
und 17G, die, oberhalb gewisser dielektrischer Isolationsbereiche verlaufend, im Prüf-Leiterbiid vorliegen.
Damit lassen sich dielektrische Isolationsfehler sowie Ableitungen über die betreffenden dielektrischen Isolationsbereiche
erfassen.
Eine andere wesentliche Modifikation bedeutet das Vorsehen einer vergrabenen N+ -Zone IOC unterhalb
einer P-Zone TB, um Fehler in Subkollektorzonen überwachen zu können. Die Halbleiterzone IOC wird vorteilhafterweise
gleichzeitig mit der Zone 22 hergestellt.
N-Widerstandszone 5C und P-Widerstandszone SB sind in der Epitaxieschicht 21 eingebettet, ohne daß
hierunter Subkollektorzonen (vergrabene N +-Zonen) vorgesehen sind, und stellen Einschnürzonen-Widerstände
dar. Spannungsdurchbruch läßt sich so im Falle von Maskenfehlausrichtung feststellen.
Die Zonen 115 und 12/? stellen länglich ausgebildete P-Diffusionszonen dar, die zwei Widerstandszonen im
N-Epitaxiegebiet 21 bilden. Der Gate-Leiter 16G erstreckt sich oberhalb dieser beiden P-Zonen ebenso wie
über den dielektrischen Isolationsbereich 37 und ist hiervon durch eine geschichtete Isolationslage 31 getrennt,
die in typischer Weise aus einer Siliciumdioxid- und Siliciumnitridschicht besteht. Dies gestattet die Messung
sowohl eines parasitären Ableitstromes ohne Anlegen einer Vorspannung an den Gate-Leiter 16G als auch die
Messung einer parasitären Spannung V, bei Anlegen einer Vorspannung an den Gate-Leiter 16G.
Alle oben genannten Modifikationen, ebenso wie andere, werden im einzelnen noch weiter unten abgehandelt.
Aufgrund der tatsächlich äußerst großen Dichte der Halbleiterzonen innerhalb eines Fehlerüberwachungsbereichs
(Nr. 3 oder Nr. 4, F i g. 2) ist es nicht möglich, selbst eine einzige Prüf-Zonenstruktur vollständig auf einer
Zeichnung wie dieser zu Papier zu bringen. Der besseren Anschaulichkeit ist es dann als notwendig erachtet
worden, gewisse Teile in der Prüf-Zonenstruktur nach F i g. 2 auszulassen. Jedoch ist generell der Layout im
großen und ganzen einigermaßen getreu wiedergegeben.
Jeder Fehlerüberwachungsbereich (Nr. 3 oder Nr. 4) besteht grundsätzlich aus einem Satz von Halbleiterzonen
und dielektrischen Isolationsbereichen, die benachbart zueinander in der Halbleiterscheibe vorliegen. Die
Zonen sind sich in ihrem gestreckten Verlauf ähnlich, um so ein möglichst großes Halbleitergebiet, in dem Fehler
auftreten können, erfassen zu können. Die länglichen Zonen sind mäanderförmig geführt, um eine möglichst
wirksame Flächenerfassung eines Chips zu ermöglichen. Ein derartiges Layout läßt eine extreme Packungsdichte
einander benachbarter Zonen zu. In einer praktischen Ausführung kann die Breite einer typischen Halbleiterzone
von 3,8 μπι bis etwa 12,7 μπι variieren. Im mäanderförmigen Layout beträgt die Länge einer Halbleiterzone
in einer Überwachungsbereichsstruktur etwa 11 mm. Das heißt daß z. B. die Halbleiterzone 1 f in F i g. 2 und 2A
3,8 μΓη breit und in einem Fehlerüberwachungsbereich 11 mm lang ist wohingegen die Emitterzone If des
Produkttransistors Π in F i g. 1 etwa eine Fiäche von nur 3,8 μπι · 3,8 μιη einnimmt.
Unmittelbar neben dem Fehlerüberwachungsbereich Nr. 4 ist noch ein weiterer Fehlerüberwachungsbereich,
nämlich Nr. 3 angedeutet. Zwischen den beiden Fehlerfiberwachiingshereichen (Nr. 3 und Nr. 4) befindet sich ein
Kontaktstationsgebiei 150, wo die inneren Anschlüsse 149 der länglich ausgebildeten Prüf-Zonen der Fehlerüberwachungsbereiche
wahlweise miteinander verbunden werden können. Über die Kontaktanschlüsse 154, die
sich ebenfalls im Kontaktstationsgebiet 150 befinden, lassen sich die einzelnen Prüf-Zonen mit dem Prüf-Leiterbild,
wie im einzelnen noch in F i g. 3 dargestellt verbinden. Kontaktanschlüsse sind außerdem noch an der
rechtsseitigen Kante des Fehlerflberwachungsbereichs Nr. 4 angeordnet um die äußeren Enden der Prüf-Zonen
mit dem Prüf-Leiterbild verbinden zu können.
F i g. 3 zeigt das Prüf-Leiterbild im Fehlerüberwachungsbereich Nr. 4. Die Kontaktanschlußstellen 148 sind an
der Peripherie eines jeden Fehlerüberwachungsbereichs auf der Isolierschicht 31 (F i g. 2A) angeordnet Diese bO
Kontaktanschlußstellen sind über das Prüf-Leiterbild 152 mit den Innenanschiüssen der Prüf-Zonen über deren
Anschlußstellen 154 durch die Isolierschicht 31 hindurch mittels der Anschlüsse 149 verbunden. Wie bereits
erwähnt kommt dem Kontaktstationsgebiet 150 zwischen einander benachbarten Fehlerüberwachungsbereichen
eine doppelte Funktion zu. Dieses Kontaktstationsgebiet 150 dient sowohl zur wahlweisen Verbindung des
Prüf-Leiterbildes und damit der Kontaktanschlußstellen 148 mit Prüf-Zonen benachbarter Fehlerüberwachungsbereiche
als auch zur direkten Zwischenverbindung von Prüf-Zonen einander benachbarter Fehlerüberwachungsbereiche.
Jede der Kontaktanschlußstellen 148 ist entsprechend der Numerierung bei einem tatsächlich ausgeführten
Prüfchip je besonders mit einem Bezugszeichen gekennzeichnet. Der mit einer jeweiligen Kontaktanschlußstelle
verbundene Leiter ist dabei mit dem gleichen Bezugszeichen, wie die zugehörige Kontaktanschlußstelle, versehen,
jedoch, wie gezeigt, »gestrichen«. Die Kontaktanschlußstellen 83, 84, 86 bis 90 liegen an den äußeren
Anschlüssen der Prüf-Zonen des Fehlerüberwachungsbereichs Nr. 4, die ihrerseits jeweils an eine Prüf-Zone
innerhalb des entsprechenden Substrats angeschlossen sind. Die Kontaktanschlußstelle 85 dient als Anschluß für
das Substrat 20. Eine im Substrat eingebettete Widerstandszone 155 verbindet die Kontaktanschlußstelle 86 mit
dem Anschluß 156. Diese Verbindung dient zum Verbinden der Außenanschlüsse der Prüf-Zonen 75 und 2flim
Fehlerüberwachungsbereich Nr. 4(Fi g. 2A).
Die Kontaktanschlußstellen 76 bis 82 sind elektrisch mit den Innenanschlüssen der Prüf-Zonen im Fehlerüberwachungsbereich Nr. 4 verbunden. Die Kontaktanschlußstellen 72,74 bis 77 und 81 sind mit den Innenanschlüssen 149 des Fehlerüberwachungsbereichs Nr. 3, der neben Fehlerüberwachungsbereich Nr. 4 liegt, verbunden. Kontaktanschlußstelle 73 hinwiederum ist mit dem Substrat 20 kontaktiert. Wie oben erwähnt, dienen das Prüf-Leiterbild 152 ebenso wie die Kontakte 154 zur Zwischenverbindung jeweils einer Prüf-Zone eines Fehlerüberwachungsbereichs mit jeweils einer Prüf-Zone eines anderen. So dient z. B. der Leitungszug 77', der ja der Kontaktanschlußstelle 77 zugeordnet ist, diesem Zweck. Wie noch im einzelnen ausgeführt, lassen sich diese Zwischenverbindungen aiso an gleichartige Prüf-Zonen benachbarter Fehierüberwachungsbereiche oder an ungleiche Prüf-Zonen in benachbarten Fehlerüberwachungsbereichen anschließen.
Die Kontaktanschlußstellen 76 bis 82 sind elektrisch mit den Innenanschlüssen der Prüf-Zonen im Fehlerüberwachungsbereich Nr. 4 verbunden. Die Kontaktanschlußstellen 72,74 bis 77 und 81 sind mit den Innenanschlüssen 149 des Fehlerüberwachungsbereichs Nr. 3, der neben Fehlerüberwachungsbereich Nr. 4 liegt, verbunden. Kontaktanschlußstelle 73 hinwiederum ist mit dem Substrat 20 kontaktiert. Wie oben erwähnt, dienen das Prüf-Leiterbild 152 ebenso wie die Kontakte 154 zur Zwischenverbindung jeweils einer Prüf-Zone eines Fehlerüberwachungsbereichs mit jeweils einer Prüf-Zone eines anderen. So dient z. B. der Leitungszug 77', der ja der Kontaktanschlußstelle 77 zugeordnet ist, diesem Zweck. Wie noch im einzelnen ausgeführt, lassen sich diese Zwischenverbindungen aiso an gleichartige Prüf-Zonen benachbarter Fehierüberwachungsbereiche oder an ungleiche Prüf-Zonen in benachbarten Fehlerüberwachungsbereichen anschließen.
In F i g. 3 ist die Kontaktanschlußstelle 91 mit allen Leitern oberhalb der Isolierschicht 31, nämlich mit den als
Gateelektroden dienenden Leitern 14G, 15G, 16G und 17G, verbunden. Diese Gateelektroden sind also gemeinsam
an eine Vorspannung anlegbar, um so Kontaktanschlußstellen einzusparen. Es wird an dieser Stelle betont,
daß derartige Kontaktanschlußstellen und die Prüf-Leiterbilder, die die Kontaktanschlußstellen mit den Prüf-Zonen
innerhalb des Halbleitersubstrats verbinden, einen wesentlichen Anteil des Platzes beanspruchen, der
sonst für Prüf-Zonen innerhalb des Substrats selbst vorgesehen werden müßte. Dies gilt in gleicher Weise für
Prüfstrukturen wie für regulär benutzte monolithisch integrierte Halbleiterschaltungen.
Der in F i g. 4 gezeigte Querschnittsausschnitt stellt, wie bereits erwähnt, einen Teil des Fehlerüberwachungsbereichs
dar, wie er sich im Querschnittsausschnitt der F i g. 2A findet Wie ebenfalls schon erwähnt, enthält
dieser Teil des Fehlerüberwachungsbereichs eine Besonderheit, nämlich eine nicht-entsprechende Basiszone 3ß,
die von der Standardbasiszone 2ß durch einen dielektrischen Isolationsbereich 32 getrennt ist Die Halbleiterzonen
2ß und 3ß sind dabei vom gleichen Leitfähigkeitstyp. Außerdem ist noch ein metallischer Leiterzug 14G,
oberhalb des Isolationsbereichs 32 verlaufend, auf der Isolierschicht 31 angeordnet Es hat sich gezeigt daß die
Fehlerermittlung sowohl in dielektrischen Isolationsbereichen als auch in dielektrischen Isolierschichten oberhalb
von Übergangsisolationszonen in wirksamer Weise nur indirekt über Kurzschluß zwischen benachbarten
Leitungszügen oder benachbarten Diffusionszonen effektiv durchgeführt werden kann. Unter diesen Voraussetzungen
stellen die zusätzliche Diffusionszone 3ß und der Leiter 14G -Mittel zur Erfassung von Durchbrüchen
(Nadelstichlöcher) und Ableitungen bzw. Kurzschlüssen im dielektrischen Isolationsbereich 32 dar.
Untenstehende Tabelle I zeigt die erforderlichen Spannungswerte zur Messung derartiger Durchbrüche und
Ableitungen im dielektrischen Isolationsbereich 32. Zur Erfassung eines Nadelstichlochs im dielektrischen
Isolationsbereich 32 wird die Basiszone 2ß an Masse gelegt wobei die Halbleiterzone 3ß mit einem Strom von
etwa 500 μΑ beaufschlagt wird und der als Gateelektrode dienende Leiter 14G ohne feste Vorspannung bleibt.
Messungen werden über Halbleiterzonen 2ß und 3ß vorgenommen. 1st die Spannung geringer als 100 mV,
dann ist der dielektrische Isolationsbereich 32 schadhaft. Ist jedoch die Spannung größer, dann liegt kein Fehler
vor.
Um einen Leckstrom unter dem dielektrischen Isolationsbereich 32 zu erfassen, wird eine Vorspannung von
5 V an den Leiter 14G angelegt die Halbleiterzone 2ß wird wiederum an Masse und die Halbleiterzone 3ß an
eine Vorspannung von —2 V gelegt Die am als Gateelektrode dienenden Leiter 14G anliegende Vorspannung
strebt dann danach, die N-Zone 21 im Bereich der unteren Oberfläche des dielektrischen Isolationsbereichs 32 zu
invertieren, soweit hier Ladungen verfügbar sind. Dann kann ein Leckstrom über den dielektrischen Isolationsbereich 32 abfließen und direkt gemessen werden.
Prüf-Zonen und -Bereichen
Gate 14G :5 V
2ß: Masse
3ß:-2V
Es versteht sich natürlich, daß die angegebenen Werte für die elektrischen Potentiale und Ströme eine nur
beispielsweise Gültigkeit haben.
Dieser Teil des Fehlerüberwachungsbereichs dient unter anderem dazu. Fehler im Zusammenhang mit Übergangsisolationszonen, wie z. B. Zone 28, aufzudecken. Hinzu kommt, daß außerdem hiermit jegliche Fehlausrichtung zwischen Zonen und Bereichen in unteischiedlichen Substratebenen ebenfalls zu erfassen sind.
vorgesehen. Eine Subkollektorzone IOC liegt unterhalb der Basiszone 7ß; jedoch ist derartiges nicht unterhalb
der Basiszone 8ß vorgesehen. Diese Halbleiterzone gestattet die Messung von Fehlausrichtungen zwischen
Subkollektor und dielektrischem Isolntionsbercich, wenn geringe Durchbruchsspannung auftritt. Diese Zonen
sind ebenfalls als nicht-entsprechende Zonen klassifiziert.
Bei Ermittlung von Fehlausrichtung des Subkollektor IOC bezüglich der Isolationszone 28 wird ein Strom
von etwa 1 μΑ durch den Subkollektor lOCzum Substrat 20 geleitet. Hierbei ist kein Anschluß an die Isolationszone 28 erforderlich. Eine Durchbruchsspannung über die Zonen IOC und 20 von weniger als 4 V zeigt an, daß
die Zonen lOCund 28 zu eng zueinander liegen.
Der Abstand zwischen den Zonen läßt sich außerdem durch Messungen des Einschnür-Widerstandes ermitteln.
So läßt sich z. B. der Abstand zwischen den Zonen 8ß und 28 durch Messen des Einschnür-Widerstandes der
Zone 9C erfassen. So wird beispielsweise mit einem zwischen den Zonen 8ß und 28 in Rückwärtsrichtung
angelegten Strom von 1 μΑ (zugeführt über Substrat 20) die Einschnürspannung Vpn zwischen den Zonen 8ß und
28 als Maß für den Abstand über der N-Zone 9Czwischen Zonen 8ß und 28 hergenommen. Eine Meßserie läßt
sich bei Änderungen der angelegten Vorspannung an die Zone 9Cdurchführen.
Die verschiedensten Messungen lassen sich in diesem Gebiet des Fehlerüberwachungsbereichs durchführen.
Die bedeutsamsten hiervon sind in Tabelle Il aufgeführt.
Zu messender Fehler
Elektrische Bedingungen an
Prüf-Zonen und -Bereichen
Prüf-Zonen und -Bereichen
meßbar
Subkollektor-Isolationszonen-Fehlausrichtung
Isolationszonen —
dielektrische Isolationsbereiche —
Fehlausrichtung
Mikro Leckstrom aufgrund von Bor in 28, ausdiffundierend nach 38
Abschnürwiderstand 9C
Abschnürwiderstand IOC
Strom zwischen lOCund 20:
+ 1 μΑ
+ 1 μΑ
Strom zwischen 85 und 20:
-1 μΑ;9^ Masse
-1 μΑ;9^ Masse
Gate 17G: 5 V; Vorspannung
zwischen lOCund 9C: 2 V
zwischen lOCund 9C: 2 V
Strom über 8ß und 20: -1 μΑ;
9C: Variable Vorspannung
9C: Variable Vorspannung
Strom über TB und 20: - 1 μΑ;
IOC: Variable Vorspannung
IOC: Variable Vorspannung
Durchbruchsspannung
zwischen lOCund 20
zwischen lOCund 20
Spannung zwischen 8ß
und 20, Vpl
und 20, Vpl
Leckstrom
Spannung zwischen SB
und20r Vp0
und20r Vp0
Spannung zwischen TB
und 20. Vp0
und 20. Vp0
In der Ausschnittsdarstellung nach F i g. 6 befinden sich die Widerstandszonen 11B und XlB in der N-Epitaxie
21, worin sie beispielsweise durch Diffusion eingebracht sind.
Bei Halbleiterschaltungselementen vom Bipolartyp, wo Halbleiterwiderstände in Begleitung von Transistoren
und Dioden auftreten, üegt eine erste Metallisierungsebene, wie hier durch den als Gateelektrode dienenden
Leiter 16G nachgebildet, oftmals oberhalb dieser Halbleiterwiderstände. Im vorliegenden Falle jedoch, läßt sich
Feldeffekttransistorwirk'ing auslösen, so daß Stromfluß zwischen Widerstandszonen zustande kommen kann.
Der Leiter 16G verläuft oberhalb sowohl des länglich ausgebildeten dielektrischen Isolationsbereichs 37 als auch
der geschichteten Isolierschicht 31 und überdeckt hierbei die sich ergebende Kanal-Zone zwischen den Zonen
llß und 12ß. Tatsächlich wird hierdurch ein gestreckter MNOS-Feldeffekttransistor nachgebildet, der die
Messung parasitärer Leckströme zwischen den Widerstandszonen llß und 12ß bei gleitender Spannung am
Gate, dargestellt durch Leiter 16G, sowie der parasitären Schwellenwertspannung VT bei fester Vorspannung
am als Gateelektrode wirksamen Leiter 16G gestattet Die Widerstandszonen llß und 12ß sind im vorliegenden
Falle nur in einem einzigen Fehlerüberwachungsbereich vorgesehen, nämlich Nr. 4.
Der in F i g. 7 gezeigte Teilausschnitt entspricht in gewisser Weise der Darstellung nach F i g. 3, jedoch sind
zusätzlich eine erste Quarzisolationsebene 44 und eine zweite als Gateelektrode wirksame Metallisierungsebene
18G vorgesehen. Die Gate-Metallisierung 18G liegt oberhalb der Emitterzone IE, so daß die Erfassung fehlerhafter
Quarzisolationsabdeckung oberhalb nicht benutzter Emitterzonen, & h. solcher Emitter, die nicht durch
Metallisierung kontaktiert sind, möglich ist Tritt ein Fehler dieser Art auf, dann liegt ein Kurzschluß zwischen
Gate-Metallisierung 18Gund Emitterzone XEüber der ersten Quarzisolationsebene 44 vor.
Die Zone 5C stellt zusätzlich einen N-Widerstand dar, unter dem sich keine Subkollektorzone befindet Die
Zone 5Cist unmittelbar dem dielektrischen Isolationsbereich 34 benachbart, allerdings auf der entgegengesetzten
Seite zur Zone 4C, die eine Anschlußzone 4Ceines regulär benutzten Transistors (Fig. 1) nachbildet Die
länglich ausgebildeten N-Zonen 4C und 5C sind als solche den länglich ausgebildeten P-Zonen 7ß und 8ß in
F i g. 5 ähnlich. Im vorliegenden Falle lassen sich gleiche Messungen sowohl hinsichtlich FehJausrichtung der
verschiedenen Schichtebenen als auch der Mikrostromableitung gemäß Tabelle II durchführen. So läßt sich z. B.
die Mikrostromableitung über den dielektrischen Isolationsbereich 34, verursacht durch die P+-Zone 25, zwischen
den Zonen 4Cund 5Cerfassen.
Fig.8 zeigt in schematischer Form die Gesamt-Prüfstruktur desjenigen Teils des Halbleiterchips, der die
erfmdungsgemäßen Fehlerüberwachungsbereiche aufweist Im bevorzugten Ausführungsbeispiel der Erfindung
sind vier einzelne Fehlerüberwachungsbereiche Nr. 1, Nr. 2, Nr. 3, Nr. 4 voreesehen. Die Fehleriiherwarhumrs-
bereiche liegen nebeneinander, wobei jeder Fehlerüberwachungsbereich eine Anzahl von mäanderförmig verlaufenden
Prüf-Zonen und Isolationsbereichen im Halbleitersubstrat enthält Die Kontaktanschlußstellen 148
liegen an der Peripherie der Fehlerüberwachungsbereiche, die dann über die einzelnen, jeweils zugeordneten
Prüf-Zonen mit den Lineren Anschlüssen 149 elektrisch verbunden sind. Bei Prüfung steht ein Satz von Prüf-Zo-
.nen der Fehlerüberwachungsbereiche mit den KontaktanschluBstellen in Verbindung. An die Prüf-Zonen sind an
sich bekannte, ausgeklügelte Testsysteme angeschlossen, die gemäß einem mehr oder weniger komplizierten
Programm Spannungen und Ströme an die KontaktanschluBstellen führen, so daß die auftretenden Spannungsabfälle, Leckströme und Widerstände entsprechend zu erfassen sind. Bei modernen Halbleiterherstellungssystemen
werden derartige Prüfungen und Tests automatisch mit Hilfe von Computern durchgeführt
ΐϋ Jeder Fehlerüberwachungsbereich beansprucht den gleichen Flächenanteil, der eine Länge von etwa 2 mm
und eine Breite von etwa 0,9 mm aufweist Selbstverständlich könnten auch die Fehlerüberwachungsbereiche,
falls erforderlich, jeweils unterschiedliche Flächenanteile beanspruchen, jedoch vom Standpunkt der mathematischen
Analyse, der Auslegung und der rechnergesteuerten Leiterbahnverlegung ist es sehr viel vorteilhafter, die
Fehlerüberwachungsbereiche möglichst ähnlich untereinander zu gestalten.
Die Unterschiede zwischen den einzelnen Fehlerüberwachungsbereichen liegen in Breite und Abstand der
Prüf-Zonen und der dielektrischen Isolationsbereiche. Die Tabelle IH zeigt die Unterschiede in Breite, Länge
und Abstand innerhalb eines Fehlerüberwachungsbereichs, und zwar sowohl der Prüf-Zonen als auch der
dielektrischen Isolationsbereiche.
Prüf-Zone Fehlerüberwachungsbereich
Nr. 1 Nr. 2 Nr. 3 Nr. 4
Breite 3,8 μιη 6,35 μηι 8,9 μΐη 11,4μπι
Abstand 11,4 μπι 8,9 μιη 6,35 μιη 3,8 μπι
Länge 11,4 μιη 10,4 μπι 10,4 μπι 11,4 μιη
Die Kontaktstationsgebiete 150,150' und 150" liegen zwischen den einzelnen Fehlerüberwachungsbereichen.
Derartige Teststationen lassen sich in der jeweiligen Darstellung nach F i g. 2 und F i g. 3 deutlich erkennen, sie
dienen sowohl zur Zwischenverbindung zwischen den einzelnen Prüf-Zonen 149 als auch zur Verbindung der
KontaktanschluBstellen 148 mit den Prüf-Zonen über das Prüf-Leiterbild 152.
Die in F i g. 8 gezeigte Prüfstruktur ist sehr kompakt. Hierbei fällt sofort auf, daß die KontaktanschluBstellen
einen wesentlichen Raum beanspruchen.
Anstatt die KontaktanschluBstellen zum Erstellen von Zwischenverbindungen zwischen den verschiedenen
Prüf-Zonen der einzelnen Fehlerüberwachungsbereiche zu verwenden, können alle Arten von Zwischenverbindungen
mittels der zentral gelegenen Kontaktstationsgebiete 150,150', 150" hergestellt werden. Der für diese
Kontaktstationsgebiete 150,150', 150" beanspruchte Platz ist relativ klein, da diese lediglich aus einer Gruppe
von Kontaktverbindungen zwischen dem als Metallisierungsebene dienenden Prüf-Leiterbild und den Prüf-Zonen
innerhalb des Halbleitersubstrats bestehen, die zwischen benachbarten Fehlerüberwachungsbereichen zu
verbinden sind. Geometrische Auslegung ebenso wie Leiterbahnverlegungsregeln, die für die Zwischenverbindungen
der Prüf-Zonen angewendet werden, führen zum kompakten Layout. Regeln dieser Art werden im
Zusammenhang mit F i g. 9 diskutiert.
Die in F i g. 9 gewählte Darstellung entspricht nicht dem tatsächlichen physikalischen Layout der Prüfstruktur.
Sie stellt vielmehr ein modifiziertes Schema dar, um die erwähnten Zwischenverbindungen zu verdeutlichen. Die
Prüf-Zonen IE, 2ß, ...,SB sind hierbei in gleicher Reihenfolge dargestellt, wie sie tatsächlich auf einem Halbleitersubstrat
angeordnet sein können. Insoweit entspricht die Darstellung nach Fig.9 der der Fig.2A. Die
Kontaktanschlußstellen 148 andererseits sind in umgeordneter Reihenfolge dargestellt, um besser aufzuzeigen,
in welcher Art sie zu Zwischenverbindungen zwischen den einzelnen Prüf-Zonen benachbarter Fehlerüberwachungsbereiche
herangezogen werden können.
Demgegenüber sind im vorliegenden Fall jedoch Maßnahmen getroffen, um die an sich benötigte Anzahl von
Kontaktanschlußstellen wesentlich zu reduzieren.
Da die länglich ausgebildeten Emitterzonen 1E vollständig mit dem Prüf-Leiterbild kontaktiert sind, wird
lediglich nur eine Kontaktanschlußstelle, anstatt zwei, für jede Prüf-Zone dieser Art benötigt. Die Kontaktanschlußstellen
sind dabei mit beiden Enden der Prüf-Zonen IE in den Fehlerüberwachungsbereichen Nr. 1,2.3
verbunden, um die Erfassung von Kurzschlüssen längs ihrer gesamten Länge zwischen ihr und einer anderen
Prüf-Zone erfassen zur können, wobei als andere Prüf-Zone, z. B. die Zone 4C, angesehen werden kann. So
kontaktiert die Kontaktanschlußstelle 51 beide Enden der Prüf· Zone IE im Fehlerüberwachungsbereich Nr. 1.
Die Prüf-Zone IE im Fehlerüberwachungsbereich Nr. 4 andererseits ist so breit, daß über ihre Länge keine
bo Unterbrechungen zu erwarten sind. Die Kontaktanschlußstelle Λ2 braucht sie deshalb nur über einen Anschluß
zu kontaktieren.
Länglich ausgebildete P-Widerstandszonen befinden sich nur im Fehlerüberwachungsbereich Nr. 4. Die Widerstandszonen
HS und 125 liegen lediglich an den Kontaktanschlußsiellen 76 bzw. 87. Wie oben im Zusammenhang
mit F i g. 6 diskutiert, liegt der als Gateelektrode wirksame Leiter 16G oberhalb der Widerstandszonen
h·) llßtind 12ßund gestattet sodas Messen parasitärer Leckströme zwischen den Widerstandszonen. Für diese Art
Messungen wird lediglich jeweils ein einziger Kontakt an den Widerslandszonen f 1B und 12ß benötigt. Darüber
hinaus teilt die Widerstandszone 11S die Kontaktanschlußstelle 76 mit der Zone 7B, die im übrigen voneinander
isoliert angeordnet sind.
Die Zonen IB und 7ß sind isoliert voneinander im Substrat angebracht und lassen sich an den Außenanschlüssen der Fehlerüberwachungsbereiche Nr. 1 und Nr. 2 über Kontaktanschlußstellen 47 bzw. 86 miteinander
verbinden. Dies gestattet die Einsparung zweier Kontaktanschlußstellen ohne Einfluß auf die Testdaten.
Durch Anschließen einer Prüf-Zone in einem Fehlerüberwachungsbereich mit einer gleichen Prüf-Zone im
benachbarten Fehlerüberwachungsbereich, wie z. B. der Prüf-Zonen AC im Fehlerüberwachungsbercich Nr. 1 s
und im Fchlerüberwacl.dngsbcrcich Nr. 2, wird nur ein cin/.igcr Koniukuinschluß benötigt, anstatt sonst zwei.
Die Prüf-Zonen zu beiden Seiten so miteinander verbundener Prüf-Zonen bleiben frei mit einer für jeden
Anschluß vorgesehenen Kontaklanschlußstcllc. Offensichtlich lassen sich Unterbrechungen in angeschlossenen
Prüf-Zonen eindeutig erfassen; dies gilt ebensogut auch für Kurzanschlüsse zwischen benachbarten Prüf-Zonen.
Um z. B. einem Kurzschluß zwischen benachbarten Prüf-Zonen SCund 4Cüber einen dielektrischen lsolationsbereich 34 im Fehlerüberwachungsbereich Nr. 1 nachzuspüren, müßte ein Strom über Kontaktanschlußstelle 45 zugeführt werden. Ein entsprechendes Meßgerät an der Kontaktanschlußstelle 44 würde einen in die
Prüf-Zone 4Cdes Fehlerüberwachungsbereichs Nr. 1 übertragenen Strom erfassen. Ein Kurzschluß zwischen
Prüf-Zonen 4Cund 5Cim Fehlerüberwachungsbereich Nr. 2 würde kein Meßwerterfassungsproblem darstellen,
da die Kontaktanschlußstellen 54 und 59 frei bleiben. Ein gleiches Layout läßt sich für die Prüf-Zonen 2ß und 3ß
zwischen den Fehlerüberwachungsbereichen 2 und 3 erkennen.
Schließlich sind ungleiche Prüf-Zonen über Kontaktanschlußstellen miteinander zwischenverbunden, um die
erforderliche Gesamtanzahl beizubehalten. So verbindet z. B. Kontaktanschlußstelle 60 die Prüf-Zone 3ß im
Fehlerüberwachungsbereich Nr. 1 mit der Prüf-Zone 2ß im Fehlerüberwachungsbereich Nr. 2. Dies gestattet
das Nachspüren von Fehlern in der Prüf-Zone 3ß von Ende zu Ende im jeweils betreffenden Fehlerüberwachungsbereich ohne die Notwendigkeit einer vollständigen Ergänzung auf acht Kontaktanschlußstellen.
Zum Beispiel können Messungen von Durchbruchspannungen über einzelne Prüf-Zonen Information über
Aluminiumspitzen und -lunkern zwischen derartigen bzw. in derartigen Prüf-Zonen liefern. So stellt z. B. ein
Kurzschluß unter Rückwärtsvorspannungsbedingung zwischen den Prüf-Zonen 1 £ und 2ß eine Anzeige für das
Vorhandensein derartiger Aluminiumspitzen dar. Die Messung einer relativ niedrigen Spannung zwischen den 2s
Zonen IE und 4C zeigt das Auftreten von Aluminiumlunkern zwischen der Zone IE und der Zone AC über
Basiszone ZB in F i g. 4 an.
Als anderes Beispiel zeigt die Messung eines ungewöhnlich hohen Widerstandes innerhalb einer ausgewählten
Prüf-Zone das Auftreten von Unterbrechungen bzw. Durchbrüchen innerhalb dieser Prüf-Zone an. So läßt die
Messung des Widerstandes zwischen Kontaktanschlußstellen 71 und 74 z. B. die Erfassung von Durchbrüchen
bzw. Unterbrechungen in der Basiszone durch Erfassen der Prüf-Zone 3ß im Fehlerüberwachungsbereich Nr. 3
zu. Ähnliche Messungen lassen sich an den Prüf-Zonen 6,7Bund 85durchführen.
Claims (1)
- Patentansprüche: 1. Prüfstruktur für monolithisch integrierte Halbleiterschaltungen,— die zusammen mit einer Produktstruktur in einer Halbleiterscheibe (20) hergestellt ist und— die aus einer Prüf-Zonenstruktur mit hierüber unter Zwischenlage einer Isolierschicht (31) isoliert angebrachtem Prüf-Leiterbild (14O, 15G, 16G, 17G, 152) besteht, wobei— die Prüf-Zonenstruktur sich länglich erstreckende, parallel zueinander sowie zur Halbleiteroberfläche verlaufende, Prüf-Schaltungselemente bildende Halbleiterzonen als Prüf-Zonen mit jeweils in etwaίο gleicher Zonentiefe und -breite wie bei Produkt-Zonen enthält und— das Prüf-Leiterbild (14G, 15G, 16G, 17G, 152) einerseits mit am Rande der Halbleiterscheibe (20) angebrachten Kontaktanschlußsteilen (71 bis 91) und andererseits mit den Prüf-Zonen in elektrisch leitender Verbindung steht,
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US05/701,388 US4144493A (en) | 1976-06-30 | 1976-06-30 | Integrated circuit test structure |
Publications (2)
Publication Number | Publication Date |
---|---|
DE2728052A1 DE2728052A1 (de) | 1978-01-12 |
DE2728052C2 true DE2728052C2 (de) | 1985-01-31 |
Family
ID=24817171
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2728052A Expired - Lifetime DE2728052C2 (de) | 1976-06-30 | 1977-06-22 | Prüfstruktur für monolithisch integrierte Halbleiterschaltungen |
Country Status (7)
Country | Link |
---|---|
US (1) | US4144493A (de) |
JP (1) | JPS5928050B2 (de) |
CA (1) | CA1049155A (de) |
DE (1) | DE2728052C2 (de) |
FR (1) | FR2356949A1 (de) |
GB (1) | GB1520868A (de) |
IT (1) | IT1115494B (de) |
Families Citing this family (55)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2949590A1 (de) * | 1979-12-10 | 1981-06-11 | Robert Bosch do Brasil, Campinas | Verfahren zur vormessung von hochstromparametern bei leistungstransistoren und hierzu geeigneter leistungstransistor |
US4386459A (en) * | 1980-07-11 | 1983-06-07 | Bell Telephone Laboratories, Incorporated | Electrical measurement of level-to-level misalignment in integrated circuits |
US4489478A (en) * | 1981-09-29 | 1984-12-25 | Fujitsu Limited | Process for producing a three-dimensional semiconductor device |
DE3173901D1 (en) * | 1981-10-28 | 1986-04-03 | Ibm | Process for characterising the reliability behaviour of bipolar semiconductor devices |
JPS59123242A (ja) * | 1982-12-29 | 1984-07-17 | インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション | テスト・デバイスを有する半導体基板 |
US4672314A (en) * | 1985-04-12 | 1987-06-09 | Rca Corporation | Comprehensive semiconductor test structure |
HU194293B (en) * | 1985-05-17 | 1988-01-28 | Villamos Ipari Kutato Intezet | Process and equipment for production of forms from materials based on siliconelastomer and resistant against harms made by birds |
DE3530578A1 (de) * | 1985-08-27 | 1987-03-05 | Siemens Ag | Struktur zur qualitaetspruefung einer substratscheibe aus halbleitermaterial |
US4725773A (en) * | 1986-06-27 | 1988-02-16 | The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration | Cross-contact chain |
US4835466A (en) * | 1987-02-06 | 1989-05-30 | Fairchild Semiconductor Corporation | Apparatus and method for detecting spot defects in integrated circuits |
US4855253A (en) * | 1988-01-29 | 1989-08-08 | Hewlett-Packard | Test method for random defects in electronic microstructures |
US4918377A (en) * | 1988-12-05 | 1990-04-17 | The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration | Integrated circuit reliability testing |
US5196787A (en) * | 1989-10-19 | 1993-03-23 | Texas Instruments Incorporated | Test circuit for screening parts |
US4994736A (en) * | 1989-11-06 | 1991-02-19 | Motorola, Inc. | Method and structure for extracting lateral PNP transistor basewidth data at wafer probe |
US5059897A (en) * | 1989-12-07 | 1991-10-22 | Texas Instruments Incorporated | Method and apparatus for testing passive substrates for integrated circuit mounting |
JPH0541437A (ja) * | 1990-11-28 | 1993-02-19 | Seiko Epson Corp | 半導体装置 |
JP3017871B2 (ja) * | 1991-01-02 | 2000-03-13 | テキサス インスツルメンツ インコーポレイテツド | Icデバイスに対するチップ上のバラツキ検知回路 |
US5212454A (en) * | 1991-02-04 | 1993-05-18 | Intergraph Corporation, Inc. | Method and apparatus for selecting and measuring a capacitance from a plurality of interconnected capacitances |
US5262719A (en) * | 1991-09-19 | 1993-11-16 | International Business Machines Corporation | Test structure for multi-layer, thin-film modules |
JP2721607B2 (ja) * | 1991-11-25 | 1998-03-04 | 三菱電機株式会社 | 半導体装置及びその製造方法 |
US5239270A (en) * | 1992-02-24 | 1993-08-24 | National Semiconductor Corporation | Wafer level reliability contact test structure and method |
US5561367A (en) * | 1992-07-23 | 1996-10-01 | Xilinx, Inc. | Structure and method for testing wiring segments in an integrated circuit device |
US5646547A (en) * | 1994-04-28 | 1997-07-08 | Xilinx, Inc. | Logic cell which can be configured as a latch without static one's problem |
FR2696009A1 (fr) * | 1992-09-23 | 1994-03-25 | Philips Electronique Lab | Dispositif de calibrage pour ajuster en hyperfréquence les plans de référence d'un appareillage de mesure des paramètres de dispersion d'éléments de circuits intégrés. |
US5370923A (en) * | 1993-02-26 | 1994-12-06 | Advanced Micro Devices, Inc. | Photolithography test structure |
WO1995007469A1 (en) * | 1993-09-08 | 1995-03-16 | THE UNITED STATES OF AMERICA, represented by THE SECRETARY, DEPARTMENT OF COMMERCE | Non-contact linewidth measurement of semiconductor conductors |
US5485080A (en) * | 1993-09-08 | 1996-01-16 | The United States Of America As Represented By The Secretary Of Commerce | Non-contact measurement of linewidths of conductors in semiconductor device structures |
US5777486A (en) * | 1994-10-03 | 1998-07-07 | United Microelectronics Corporation | Electromigration test pattern simulating semiconductor components |
US5485095A (en) * | 1994-11-10 | 1996-01-16 | International Business Machines Corporation | Fabrication test circuit and method for signalling out-of-spec resistance in integrated circuit structure |
KR0161736B1 (ko) * | 1995-06-30 | 1999-02-01 | 김주용 | 접합 리키지 전류 측정방법 |
JPH0972870A (ja) * | 1995-07-06 | 1997-03-18 | Toyota Central Res & Dev Lab Inc | 劣化検出方法及び劣化検出装置 |
US5748878A (en) * | 1995-09-11 | 1998-05-05 | Applied Microsystems, Inc. | Method and apparatus for analyzing software executed in embedded systems |
US5793650A (en) * | 1995-10-19 | 1998-08-11 | Analog Devices, Inc. | System and method of identifying the number of chip failures on a wafer attributed to cluster failures |
US5670883A (en) * | 1995-11-20 | 1997-09-23 | Analog Devices, Inc. | Integrated circuit interlevel conductor defect characterization test structure and system |
US5889410A (en) * | 1996-05-22 | 1999-03-30 | International Business Machines Corporation | Floating gate interlevel defect monitor and method |
JPH09330934A (ja) * | 1996-06-12 | 1997-12-22 | Toshiba Corp | 半導体装置及びその製造方法 |
US5759871A (en) * | 1996-07-26 | 1998-06-02 | Advanced Micro Devices, Inc. | Structure for testing junction leakage of salicided devices fabricated using shallow trench and refill techniques |
US5942900A (en) * | 1996-12-17 | 1999-08-24 | Lexmark International, Inc. | Method of fault detection in ink jet printhead heater chips |
US6106571A (en) * | 1998-01-29 | 2000-08-22 | Applied Microsystems Corporation | Relocatable instrumentation tags for testing and debugging a computer program |
JP2001522541A (ja) * | 1998-02-10 | 2001-11-13 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 集積回路の製造方法 |
US6177802B1 (en) * | 1998-08-10 | 2001-01-23 | Advanced Micro Devices, Inc. | System and method for detecting defects in an interlayer dielectric of a semiconductor device using the hall-effect |
US6441396B1 (en) * | 2000-10-24 | 2002-08-27 | International Business Machines Corporation | In-line electrical monitor for measuring mechanical stress at the device level on a semiconductor wafer |
US6771077B2 (en) * | 2002-04-19 | 2004-08-03 | Hitachi, Ltd. | Method of testing electronic devices indicating short-circuit |
JP4346322B2 (ja) * | 2003-02-07 | 2009-10-21 | 株式会社ルネサステクノロジ | 半導体装置 |
US6967499B1 (en) * | 2004-06-21 | 2005-11-22 | Texas Instruments Incorporated | Dual ramp rate dielectric breakdown testing methodology |
US7176675B1 (en) * | 2005-11-29 | 2007-02-13 | International Business Machines Corporation | Proximity sensitive defect monitor |
US20090102502A1 (en) * | 2007-10-22 | 2009-04-23 | Michel Ranjit Frei | Process testers and testing methodology for thin-film photovoltaic devices |
US20090104342A1 (en) * | 2007-10-22 | 2009-04-23 | Applied Materials, Inc. | Photovoltaic fabrication process monitoring and control using diagnostic devices |
US8049521B2 (en) * | 2008-04-14 | 2011-11-01 | Applied Materials, Inc. | Solar parametric testing module and processes |
US7981778B2 (en) * | 2009-07-22 | 2011-07-19 | Applied Materials, Inc. | Directional solid phase crystallization of thin amorphous silicon for solar cell applications |
CN102132378B (zh) | 2008-08-26 | 2013-12-11 | 应用材料公司 | 激光材料移除方法和设备 |
US7956337B2 (en) * | 2008-09-09 | 2011-06-07 | Applied Materials, Inc. | Scribe process monitoring methodology |
US20110065227A1 (en) * | 2009-09-15 | 2011-03-17 | Applied Materials, Inc. | Common laser module for a photovoltaic production line |
US8443309B2 (en) | 2011-03-04 | 2013-05-14 | International Business Machines Corporation | Multifeature test pattern for optical proximity correction model verification |
US11096431B1 (en) | 2019-01-12 | 2021-08-24 | Camy Eve Klein | Nursing garment with integral privacy flap for use while breastfeeding in public |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3304594A (en) * | 1963-08-15 | 1967-02-21 | Motorola Inc | Method of making integrated circuit by controlled process |
US3507036A (en) * | 1968-01-15 | 1970-04-21 | Ibm | Test sites for monolithic circuits |
US3851245A (en) * | 1973-12-26 | 1974-11-26 | Ibm | Method for determining whether holes in insulated layer of semiconductor substrate are fully open |
US3974443A (en) * | 1975-01-02 | 1976-08-10 | International Business Machines Corporation | Conductive line width and resistivity measuring system |
US3983479A (en) * | 1975-07-23 | 1976-09-28 | International Business Machines Corporation | Electrical defect monitor structure |
-
1976
- 1976-06-30 US US05/701,388 patent/US4144493A/en not_active Expired - Lifetime
-
1977
- 1977-05-13 CA CA77278400A patent/CA1049155A/en not_active Expired
- 1977-05-18 FR FR7716060A patent/FR2356949A1/fr active Granted
- 1977-06-03 JP JP52064952A patent/JPS5928050B2/ja not_active Expired - Lifetime
- 1977-06-15 GB GB25026/77A patent/GB1520868A/en not_active Expired
- 1977-06-21 IT IT24881/77A patent/IT1115494B/it active
- 1977-06-22 DE DE2728052A patent/DE2728052C2/de not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPS5928050B2 (ja) | 1984-07-10 |
GB1520868A (en) | 1978-08-09 |
FR2356949B1 (de) | 1980-02-01 |
US4144493A (en) | 1979-03-13 |
CA1049155A (en) | 1979-02-20 |
FR2356949A1 (fr) | 1978-01-27 |
JPS533775A (en) | 1978-01-13 |
IT1115494B (it) | 1986-02-03 |
DE2728052A1 (de) | 1978-01-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2728052C2 (de) | Prüfstruktur für monolithisch integrierte Halbleiterschaltungen | |
DE102010016184B4 (de) | Prüfung von dielektrischen Filmen und Schichten | |
DE19614506B4 (de) | Aufbau und Verfahren zur Auswertung von Signalzuständen in einem Sondenmeßnetzwerk | |
DE2625383C2 (de) | Verbindungsträger zur Bildung der elektrischen Verbindungen zwischen Anschlußleitern eines Packungsrahmens und Kontaktierungsstellen mindestens einer innerhalb des Packungsrahmens gelegenen integrierten Schaltung und Verfahren zur Herstellung eines solchen Verbindungsträgers | |
DE2421111A1 (de) | Anordnung und verfahren zum feststellen und messen der ausrichtung oder fehlausrichtung zwischen zwei gegenstaenden | |
DE19710471A1 (de) | Vorrichtung zum Auswerten der Zuverlässigkeit von Verbindungsdrähten | |
DE602004010116T2 (de) | Verfahren und vorrichtung zum testen elektrischer eigenschaften eines zu prüfenden objekts | |
DE3423211C2 (de) | Halbleiterbauteil | |
DE19603802A1 (de) | Spannungssonde mit Vielfachanschlußleitungen | |
DE3644458C2 (de) | Verfahren zum Auswerten der Prozeßparameter bei der Herstellung von Halbleiteranordnungen sowie Anordnungen dafür | |
DE10118402A1 (de) | Kontaktkette für das Testen und deren relevantes Fehlerbeseitungsverfahren | |
DE2408540C2 (de) | Halbleiterbauelement aus einer Vielzahl mindestens annähernd gleicher Schaltungselemente und Verfahren zum Erkennen und Abtrennen defekter Schaltungselemente | |
DE102005003000B4 (de) | Halbleiterprodukt mit einem Halbleitersubstrat und einer Teststruktur und Verfahren | |
DE10314503A1 (de) | Verbesserte integrierte Halbleiterstruktur für Zuverlässigkeitsprüfungen von Dielektrika | |
EP0030056A1 (de) | Influenzsondenanordnung und Verfahren zu ihrer Herstellung | |
DE102010039325B4 (de) | Halbleiteranordnung mit einem Lasttransistor und einem Messtransistor und Verfahren zu deren Herstellung | |
DE19718637A1 (de) | Vorrichtung und Verfahren zum Prüfen von Leiterplatten | |
DE102004060369A1 (de) | Halbleiterscheibe mit Teststruktur | |
EP0213409B1 (de) | Struktur zur Qualitätsprüfung einer Substratscheibe aus Halbleitermaterial | |
DE10131675A1 (de) | Schaltungsanordnung und Verfahren zur Ermittlung einer Zeitkonstante eines Speicherkondensators einer Speicherzelle eines Halbleiterspeichers | |
DE10143034A1 (de) | Vorrichtung zum Messen von Störkapazitäten auf einer integrierten Schaltung | |
DE1901665A1 (de) | Integrierte Halbleiterschaltung in monolithischer Bauweise | |
DE2453578A1 (de) | Verfahren zum feststellen von vollstaendig durchgehenden bohrungen in einer auf einem halbleitersubstrat angebrachten isolierschicht | |
DE10028145C2 (de) | Integrierte Schaltungsanordnung zum Testen von Transistoren und Halbleiterscheibe mit einer solchen Schaltungsanordnung | |
DE19728171A1 (de) | Halbleiterteststruktur zur Bewertung von Defekten am Isolierungsrand sowie Testverfahren unter Verwendung derselben |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8110 | Request for examination paragraph 44 | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |