KR0161736B1 - 접합 리키지 전류 측정방법 - Google Patents

Abstract

본 발명은 반도체소자의 접합 리키지 전류의 측정방법에 관한 것으로 소자분리산화막에 따라 접합 리키지 전류가 달라지는 것을 측정하기 위하여 제1 도전형 실리콘기판에 소자분리산화막을 형성하고, 노출된 액티브 지역으로 제2 도전형 불순물을 이온주입하여 제2 도전형 확산영역을 형성하고, 전체적으로 폴리실리콘층을 증착하고, 패턴닝 공정으로 각각의 다이를 분리하고, 상기 P-N 접합에 역방향 전압을 인가하여 접합 리키지 전류를 측정하는 것이다.

Description

접합 리키지 전류 측정방법

제1도 내지 제4도는 본 발명의 실시예에 의해 접합 리키지 전류 측정 테스트 패턴을 형성하는 단계를 도시한 단면도.

제5도 내지 제8도는 본 발명의 테스트 패턴을 이용하여 불량 다이(칩)을 줄이는 단계를 도시한 단면도.

* 도면의 주요부분에 대한 부호의 설명

1 : 실리콘 기판 2 : 웰(well)

3 : 소자분리산화막 4 : 확산영역

5 : 폴리실리콘층

본 발명은 반도체소자 제조시 접합 리키지 전류 측정방법에 관한 것으로, 특히 소자분리산화막을 형성한후 접합 리키지 전류 측정하는 방법에 관한 것이다.

반도체공정에서 P-N 접합 리키지 전류는 셀의 리프레쉬 타임(refresh time)과 밀접한 관계가 있어 항상 모니터가 필요하다. 더욱이 접합 리키지 전류 소자분리산화막 형성방법에 의해 큰 영향을 받기 때문에 새로운 소자분리방법이 개발되면 반드시 체크를 해야한다.

종래에는 접합 리키지 전류를 평가하기 위하여 최소한 웰, 소자분리산화막, 게이트, 소오스/드레인, 층간절연막, 금속 콘택등 일련의 복잡한 공정 과정을 거쳐야 접합 리키지 전류를 측정할 수 있었기 때문에 시간이 많이 소요되는 문제점이 있다.

따라서, 본 발명은 간단하고, 정확하게 접합 리키지 전류를 측정할 수 있는 테스트 패턴 제조방법과 측정방법을 제공하는데 그 목적이 있다.

상기한 목적을 달성하기 위한 본 발명은 웰이 형성된 실리콘기판에 소자분리산화막을 형성하고, 노출된 액티브 지역으로 불순물을 이온주입하여 확산영역을 형성하고, 전체적으로 도핑된 폴리실리콘층을 증착하고, 패턴닝 공정으로 각각의 다이를 분리하고, 상기 P-N 접합에 역방향 전압을 인가하여 접합 리키지 전류를 측정하는 것을 특징으로 한다.

이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.

제1도 내지 제4도는 본 발명의 실시예에 의해 접합 리키지 전류를 측정하기 위한 테스트 패턴을 형성하는 단계를 도시한 단면도이다.

제1도는 p 형 실리콘기판(1)의 B11의 도즈량 1.0×10¹³-2×10¹³을 80KeV의 에너지로 이온주입하고 열처리하여 p 웰(2)을 형성한 단면도이다.

제2도는 상기 p 웰(2)의 상부에 소자분리마스크를 이용한 식각공정 및 열공정으로 소자분리산화막(3)을 형성한 단면도이다.

제3도는 n 형 불순물을 이온주입하여 n 형 확산영역(4)을 형성한 단면도이다. 참고로, 상기 n 형 확산영역(4)을 형성하기전에 문턱전압 조절용 이온주입공정과 채널 스톱 이온주입영역을 형성할수도 있다.

제4도는 상기 실리콘기판(1)의 상부면에 자연산화막(도시안됨)을 HF를 이용하여 제거하고, 전체적으로 전극으로 이용될 도핑된 폴리실리콘층(5)을 증착하고, 단위 다이속에는 n형 액티브영역 용량이 1M 내지 4M가 되도록 패턴을 형성한다.

참고로, n 형 실리콘기판에 n 형 웰을 형성하고, p 형 확산영역을 형성하고, 상기 접합에 역방향 전압을 인가하는 테스트 패턴을 만들수도 있다.

본 발명은 실리콘기판에 P-N 접합구조와 소자분리산화막을 형성한 상태에서 P-N 접합에 역방향 전압을 인가하기 위하여 상기 실리콘기판(1)에는 접지전압을, 상기 폴리실리콘층(5)을 통하여 상기 확산영역(4)에는 양전압을 인가하여 접합 리키지 전류를 측정하는 것이다.

제5도 내지 제8도는 본 발명의 테스트 패턴을 이용하여 불량 다이를 줄이는 방법을 보여주는 예이다.

제5도의 (a),(b),(c)는 제4도에 도시한 테스트 패턴을 이용하여 3.5M 용량을 가지는 140개 다이에서 2.5V, 3.3V, 5.0V의 역방향 전압을 인가하였을 때 각 온도별로 접합리키지를 구하여 누적 그래프(cumulative grape)를 그린 것이다. 30℃에서 80℃ 까지 낮은 측정 전압(2.5V)에서는 불량다이이 없지만 5.0V로 높아지면 140개 다이중 약 30%의 다이이 불량인 것을 나타낸다. 즉, 2.5V에 해당하는 P-N 접합의 공핍 영역(depletion region)내에는 불량을 유발시키는 결함이 위치 하지 않지만 5.0V에 해당하는 공핍영역이 형성되면 그 영역내에 결함이 포함되어 P-N 접합의 리키지 특성에 치명적인 악영향을 준다는 의미이다.

제6도는 결함의 종류가 무엇인지 알기 위하여 도시한 log [리키지 전류] 대 1000/k Arrhenius plot이다. 도면 (a),(b) 처럼 리키지 특성이 양호한 다이(Y-30%, Y-50% 다이)에서는 저온 영역에서도 활성화 에너지가 높지만 도면 (c)의 불량 특성을 보이는 Y-97% 다이 경우 5.0V 저온 영역에서 활성화 에너지 0.12eV 밖에 되지 않는 것으로 보아 리키지를 유발시키는 결함의 종류는 소자 분리 공정에서 생긴 스테킹 펄트(stacking falult)인 것을 알 수 있다. 따라서, 공핍 영역내에 존재하는 스테킹 펄트를 제거하면 리키지 불량을 방지할 수 있다는 결론을 제5도와 제6도를 통하여 얻을 수 있다.

제7도의 (a),(b),(c)는 소자분리 공정에서 스테킹 펄트가 발생하지 않도록 처리한후 제5도와 같이 구한 리키지 누적 그래프이다. 여기서는 불량다이이 전혀 없음을 확인할 수 있다.

제8도는 제7도로부터 구한 Arrhenius Plot으로서, 이 경우 Y-97% 다이도 활성화 에너지가 0./50eV 이상인 것을 알 수 있다.

상기한 바와같이 본 발명은 P웰 이 형성된 실리콘기판에 소자분리산화막을 형성하고, 이온주입 공정으로 액티브영역에 접합을 형성한다음, 상기 접합과 실리콘기판 사이에 역방향 전압을 인가하여 접합 리키지 전류를 측정하는 방법으로 소자분리산화막이 형성후에 간단한 공정으로 즉시 접합 리키지 전류를 측정하여 소자분리공정의 좋고 나쁨을 빨리 체크해서 피드백 시킴으로써 공정의 수율을 향상시킬 수 있다.

Claims (5)

1. 실리콘기판에 웰을 형성한다음, 소자분리산화막을 형성하고, 노출된 액티브 지역으로 불순물을 이온주입하여 확산영역을 형성하고, 전체적으로 도핑된 폴리실리콘층을 증착하고, 패턴닝 공정으로 각각의 다이를 분리하고, 상기 P-N 접합에 역방향 전압을 인가하여 접합 리키지 전류를 측정하는 것을 특징으로 하는 접합 리키지 전류 측정방법.
2. 제1항에 있어서, 상기 폴리실리콘층을 증착하기 전에 노출된 실리콘기판에 성장된 자연산화막을 제거하는 것을 특징으로 하는 접합 리키지 전류 측정방법.
3. 제1항에 있어서, 상기 다이 속에는 액티브 용량이 1M 내지 4M가 되도록 패턴닝 하는 것을 특징으로 하는 접합 리키지 전류 측정방법.
4. 제1항에 있어서, 100-200 다이에 대하여 2.5-5.0V 전압으로 30-130℃의 온도에서 접합 리키지를 구하여 누적 그래프를 그리는 것을 특징으로 하는 접합 리키지 전류 측정방법.
5. 제4항에 있어서, 상기 누적 그래프에서 불량인 다이에 대하여 Arrhenius plot를 하여 불량 원인을 판정하는 것을 특징으로 하는 접합 리키지 전류 측정방법.