CN1143832A - 测量半导体器件结区漏电流的方法 - Google Patents

测量半导体器件结区漏电流的方法 Download PDF

Info

Publication number
CN1143832A
CN1143832A CN96106893A CN96106893A CN1143832A CN 1143832 A CN1143832 A CN 1143832A CN 96106893 A CN96106893 A CN 96106893A CN 96106893 A CN96106893 A CN 96106893A CN 1143832 A CN1143832 A CN 1143832A
Authority
CN
China
Prior art keywords
tube core
leakage current
silicon chip
conductive layer
impurity diffusion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN96106893A
Other languages
English (en)
Other versions
CN1079168C (zh
Inventor
张世亿
宋泰植
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hyundai Electronics Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hyundai Electronics Industries Co Ltd filed Critical Hyundai Electronics Industries Co Ltd
Publication of CN1143832A publication Critical patent/CN1143832A/zh
Application granted granted Critical
Publication of CN1079168C publication Critical patent/CN1079168C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2607—Circuits therefor
    • G01R31/2608—Circuits therefor for testing bipolar transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

一种测量半导体器件结区漏电流的方法，该法是在隔离元件的氧化膜形成之后通过实行简单的加工步骤能完成漏电流的简单而精确的测量。该法包括以下各步骤：制备一块主导电类型的硅基片；在该主导电类型硅基片上形成隔离元件的氧化膜，因而在所说的主导电类型的硅基片内确定了有源区和场区；将次导电类型的杂质离子注入到主导电类型的硅基片的有源区，因而形成杂质扩散区。

Description

测量半导体器件结区漏电流的方法
本发明涉及测量半导体器件结区漏电流的方法。
在半导体器件的制造中，因为PN结的漏电流与单元的恢复时间有密切关系而往往要求监视这种漏电流。
此外，在杂质结上的漏电流在很大程度上受隔离元件的氧化膜的形成方法的影响。因此，当把现在的元件隔离方法用于半导体器件制造中时，应对该漏电流进行检测。
按常规方法，在完成阱、隔离元件的氧化膜、栅、源/漏区、层间绝缘膜和金属接触层的一系列复杂加工步骤之后，才进行漏电流的测量。其结果，为完成漏电流的测量要费很多时间。
所以，本发明之目在于，提供一种对半导体器件结区漏电流进行测量的方法，这种方法简单而精确地测量漏电流。
根据本发明，提供一种测量半导体器件中漏电流的方法达到发明的目的，该方法包括以下步骤：制备一块主导电类型的硅基片；在该主导电类型硅基片上形成隔离元件的氧化膜，因而在主导电类型的硅基片内确定了有源区和场区；将次导电类型的杂质离子注入到主导电类型的硅基片的有源区，因而形成杂质扩散区；在杂质扩散区形成后所得的结构上形成导电层，并使该导电层构成图形，因而形成多个相互隔离的管芯；以及将一电压通过导电层施加于杂质扩散区，以此测量结漏电流。
从下面参照附图的实施例的描述，使本发明的其它目的和方案变得更加明了。
图1A～1D是分别表明根据本发明形成用于测量半导体器件结区漏电流的测试图形的连续步骤的剖面图；
图2A～2C是分别描绘当根据本发明的实施例1利用测试图形不同电压电平的反向电压加于多个管芯时，漏电流特性随温度变化而变化的曲线图。
图3A～3C是分别描绘根据本发明的实施例2利用测试图形，管芯的漏电流特性对不同钇含量的曲线图；
图4A～4C是分别描绘当根据本发明的实施例3利用测试图形将不同电压电平的反向电压施加于多个管芯时，漏电流特性随温度变化而变化的曲线图；以及
图5A～5C是分别描绘根据本发明的实施例4利用测试图形，管芯的漏电流特性对不同钇含量的曲线图。
图1A～1D是分别表明根据本发明形成用于测量半导体器件结区漏电流的测试图形的连续步骤的剖面图。
根据本发明，将硼离子注入到P型硅基片1内，随后退火，因而形成P型阱2，如图1A所示。硼离子的注入是利用约1.0×1013～2×1013范围剂量和约80KeV的能量进行的。
此后，利用元件隔离掩模，通过腐蚀和退火工艺在P型阱2上形成隔离元件的氧化膜3。
利用隔离元件的氧化膜3作掩模，再将n型杂质离子注入到硅基片1中，因而形成杂质扩散区4，如图4所示。
在此情况下，在杂质扩散区4形成之前，可以进行调节阈值电压的离子注入和沟道截止离子注入。
当硅基片1为N型导电性时，则采用P型杂质离子来形成杂质扩散区4。随后，使用HF去除在硅基片1上自然形成的氧化膜(未示出)。然后在包括裸露的硅基片1的上表面和裸露的隔离元件的氧化膜3的上表面的所得结构的整个裸露的上表面上，形成掺杂的多晶硅层5，如图1D所示。用该掺杂的多晶硅层5作一电极。
然后使掺杂的多晶硅5构成图形，为各具有约1M～4M容量的N型有源区的单元管芯形成多个测试图(未示出)。
当硅基片1为N型导电性时，可形成N型阱和形成P型杂质扩散区来形成用于将反向电压施加于结的测试图形。
于是，硅基片1与隔离元件的氧化膜3一起具有PN结结构。之后，将反向电压施加于该PN结，测量结的漏电流。通过给硅基片1施加地电压，同时经多晶硅层5给杂质扩散区1施加正电压来实现上述反向电压的施加。
利用本发明的测试图形可以减少劣质管芯的数目。在下文将对此加以说明。
图2A～2C是分别描绘当根据本发明的实施例1利用测试图形将不同电压电平的反向电压施加于各个管芯时，漏电流特性随温度变化而变化的曲线图。
图2A～2C的测试，如上所述，制备了约140个管芯，各具有约3.5V、3.3V、5.0V的反向电压施加于制备的管芯，同时变化温度，以测量由于施加电压所产生的漏电流量。对在所有管芯上的在每一温度及每一电压下各自产生的漏电流量进行累计。图2A～2C分别描绘出与2.5V、3.3V、5.0V的反向电压相关的累计结果。
参照图2A～2C，可以看出，在低测量电压即2.5V下，没有劣质管芯，而当测量电压增至约5.0V温度在约30～80℃的范围时，140个管芯的30％呈现出不良特性。在约2.5V没有劣质管芯之原因在于，与约2.5V相关的PN结的耗尽区没有导致形成劣质管芯的缺陷。然而，这种缺陷却存在于与约5.0V相关的耗尽区内，因而地影响PN结的漏电流特性。
图3A～3C是分别描绘根据本发明的实施例2利用测试图形，管芯的漏电流特性对不同钇含量的曲线图。换言之，图3A～3C是为了检验缺陷种类，利用描绘于图2A～2C中的数据分别描绘log〔IL〕对1000/K的Arrhenius曲线图。其中的IL代表漏电流。
在Y-30％和Y-50％的管芯呈现出良好的漏电流特性的情况下，即使在低温耗尽区，也呈现出高的激活能，如图3A和3B所示。然而，在Y-97％的管芯呈现出很差的漏电流特性的情况下，在与约5.0相关的3低温度耗尽区呈现出约0.12eV的低激活能。
参照图3A～3C，可以了解到导致产生漏电流的缺陷是进行元件隔离工艺时所产生的堆垛层错。所以，通过消除存在于耗尽区内的堆垛层错可以防止由漏电流引起的工作特性的退化。
图4A～4C是分别描绘当根据本发明的实施例3利用测试图形将不同电压电平的反向电压施加于多个管芯时，漏电流随温度变化而变化的曲线图。根据此实施例，在元件隔离步骤，管芯是以不产生堆垛层错的方式加工的。此外，漏电流的测量是按与实施例1相同的方法进行。
参照图4A～4C，图中没有劣质管芯。
另一方面，图5A～5C是分别描绘根据本发明的实施例4利用的测试图形，管芯的漏电流特性对不同钇含量的曲线图。换言之，图5A～5C是为检验缺陷种类，利用描绘于图4A～4C中的数据分别描绘log〔IL〕对1000/K的Arrhenius曲线图。其中的IL代表漏电流。参照图5A～5C，可以看到，甚至在Y-97％的管芯呈现出劣质漏电流特性的情况下，也呈现约0.50eV以上的高激活能。
从上述描述明显看到，本发明提供一种测量半导体器件结区漏电流的方法，该方法是在隔离元件的氧化膜形成之后通过实得简单的加工步骤能完成漏电流的简单而精确的测量。所以，可以快速检验包含于制造半导体器件中的元件隔离的工艺的特性。然后反馈该检验到的元件隔离工艺的特性。所以可以增加半导体器件的生产率。
虽然为了解说之目的的公开了本发明的优选实施例，本领域的技术人员应理解，本发明可以有不脱离所附权利要求公开的本发萌的范畴和精神的各式各样的改型、添加和替代。

Claims (9)

1.一种测量半导体器件内漏电流的方法，该法包括以下各步骤：制备主导电类型的硅基片；
在所说的主导电类型的硅基片上形成隔离元件的氧化膜，因而在所说的主导电类型的硅基片内确定有源区和场区；
将次导电类型的杂质离子注入到所说的主导电类型的硅基片的有源区，因而形成杂质扩散区；
在所说的杂质扩散区形成后在所得的结构上形成导电层，并使所说的导电层构成图形，因而形成多个相互隔离的管芯；以及
将一电压通过所说的导电层施加于所说的杂质扩散区，以此测量结漏电流。
2.根据权利要求1的方法，其中所说的导电层是由掺杂的多晶硅层构成。
3.根据权利要求1的方法，还包括在导电层形成之前去除在所说的硅基片上自然生成的氧化膜的步骤。
4.根据权利要求1的方法，其特征在于对所说的硅基片施加接地电压。
5.根据权利要求1的方法，其特征在于在所说的杂质扩散区和所说的硅基片之间施加反向电压。
6.根据权利要求1的方法，其中所说的对导电层构图是按所说的管芯具有约1M～4M的有效容量的方式进行的。
7.根据权利要求6的方法，其中所说的管芯数目是约100～200。
8.根据权利要求1的方法，其中的结区漏电流的测量包括以下各步骤：
在约30～130℃的温度范围给所说的各管芯施加约2.5～5.0V的电压；
对所说的各管芯分别测得的漏电流量加以累计；以及
用累积曲线分别描绘累积后所结果值。
9.根据权利要求8的方法，该法还包括：
根据所说的累积曲线找出劣质管芯；
对所说的劣质管芯描绘Arrhenius曲线图；
以及根据所说的Arrhenius曲线图确定引起所说的劣质管芯的因素。
CN96106893A 1995-06-30 1996-07-01 测量半导体器件结区漏电流的方法 Expired - Fee Related CN1079168C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1019950018861A KR0161736B1 (ko) 1995-06-30 1995-06-30 접합 리키지 전류 측정방법
KR18861/95 1995-06-30

Publications (2)

Publication Number Publication Date
CN1143832A true CN1143832A (zh) 1997-02-26
CN1079168C CN1079168C (zh) 2002-02-13

Family

ID=19419281

Family Applications (1)

Application Number Title Priority Date Filing Date
CN96106893A Expired - Fee Related CN1079168C (zh) 1995-06-30 1996-07-01 测量半导体器件结区漏电流的方法

Country Status (3)

Country Link
US (1) US5841294A (zh)
KR (1) KR0161736B1 (zh)
CN (1) CN1079168C (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100375257C (zh) * 2003-05-23 2008-03-12 上海宏力半导体制造有限公司 用以厘清漏电流发生原因的半导体测试结构
CN100387996C (zh) * 2003-05-23 2008-05-14 上海宏力半导体制造有限公司 多方向漏电流路径的测试结构
CN101135716B (zh) * 2006-08-30 2010-09-22 东部高科股份有限公司 测量漏电流的方法与装置

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6879176B1 (en) 2003-11-04 2005-04-12 Solid State Measurements, Inc. Conductance-voltage (GV) based method for determining leakage current in dielectrics
US7414409B1 (en) * 2005-08-19 2008-08-19 Vladimir Faifer Non-contact method and apparatus for measurement of leakage current of p-n junctions in IC product wafers
US9470719B2 (en) 2014-11-14 2016-10-18 Cavium, Inc. Testing semiconductor devices
CN110879343B (zh) * 2019-10-28 2021-09-24 深圳市晶导电子有限公司 器件高温漏源漏电流特性的测试方法及测试系统

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4144493A (en) * 1976-06-30 1979-03-13 International Business Machines Corporation Integrated circuit test structure
US5210045A (en) * 1987-10-06 1993-05-11 General Electric Company Dual dielectric field effect transistors for protected gate structures for improved yield and performance in thin film transistor matrix addressed liquid crystal displays
US5063422A (en) * 1988-06-20 1991-11-05 At&T Bell Laboratories Devices having shallow junctions
US4978915A (en) * 1989-11-07 1990-12-18 At&T Bell Laboratories Method of manufacturing semiconductor devices involving the detection of impurities
US5334540A (en) * 1991-11-14 1994-08-02 Mitsubishi Denki Kabushiki Kaisha OBIC observation method and apparatus therefor
JP2859483B2 (ja) * 1992-02-14 1999-02-17 シャープ株式会社 ｐｎ接合リーク電流の評価装置及び評価方法
US5239270A (en) * 1992-02-24 1993-08-24 National Semiconductor Corporation Wafer level reliability contact test structure and method
JPH0750393A (ja) * 1993-08-06 1995-02-21 Fujitsu Ten Ltd 漏れ電流検出型集積回路
WO1995016923A1 (en) * 1993-12-16 1995-06-22 Philips Electronics N.V. Separate iddq-testing of signal path and bias path in an ic

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100375257C (zh) * 2003-05-23 2008-03-12 上海宏力半导体制造有限公司 用以厘清漏电流发生原因的半导体测试结构
CN100387996C (zh) * 2003-05-23 2008-05-14 上海宏力半导体制造有限公司 多方向漏电流路径的测试结构
CN101135716B (zh) * 2006-08-30 2010-09-22 东部高科股份有限公司 测量漏电流的方法与装置

Also Published As

Publication number Publication date
US5841294A (en) 1998-11-24
CN1079168C (zh) 2002-02-13
KR0161736B1 (ko) 1999-02-01
KR970002366A (ko) 1997-01-24

Similar Documents

Publication Publication Date Title
CN1079168C (zh) 测量半导体器件结区漏电流的方法
CN102122637A (zh) 检测结构、检测方法及形成检测结构的方法
US6300647B1 (en) Characteristic-evaluating storage capacitors
US4978627A (en) Method of detecting the width of lightly doped drain regions
JP2775021B2 (ja) 電界効果トランジスタを製造する方法
DE10151127A1 (de) Vorrichtung zum Erfassen von Defekten bei Halbleitervorrichtungen und Verfahren dafür
CN1716559A (zh) 同时测多个金属－氧化物－半导体器件热载流子的测试结构
DE112014002270B4 (de) Verfahren zur Bewertung eines Halbleiter-Wafers
US4942357A (en) Method of testing a charge-coupled device
DE3608418A1 (de) Verfahren zur herstellung eines mosfet-gateisolatorfilms
CN101996909B (zh) 半导体器件灰化制程的检测方法和电特性的检测方法
EP0714132A2 (en) System and method for manufacturing gate oxide capacitors including wafer backside dielectric and implantation electron flood gun current control, and gate oxide capacitor made by same
JP4848947B2 (ja) 半導体基板の評価方法および半導体基板評価用素子
CN113496904A (zh) 功率器件套刻偏差电性测量结构及方法
CN114695317A (zh) 一种浮置源极接触刻蚀工艺的测试结构以及监控方法
CN100383947C (zh) 检测管缝缺陷的方法
CN1226779C (zh) 可靠度测试装置及其测试方法
TWI714494B (zh) 淺溝渠隔離結構中的針狀缺陷的監測方法
JPS62102564A (ja) 半導体装置
JP3415480B2 (ja) 半導体装置の製造評価装置及びその製造評価方法
JP3341694B2 (ja) プラズマ損傷の検査方法、およびその検査素子
KR100490333B1 (ko) 바이폴라트랜지스터및그제조방법
TWI250599B (en) Monitor wafer for high current ion implanter, and the method for monitoring charging using the same
US6884638B1 (en) Method of fabricating a flash memory semiconductor device by determining the active region width between shallow trench isolation structures using an overdrive current measurement technique and a device thereby fabricated
CN118016646A (zh) 一种nldmos器件的检测结构及其制备方法

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20020213

Termination date: 20100701