JP2775021B2 - 電界効果トランジスタを製造する方法 - Google Patents
電界効果トランジスタを製造する方法Info
- Publication number
- JP2775021B2 JP2775021B2 JP2040877A JP4087790A JP2775021B2 JP 2775021 B2 JP2775021 B2 JP 2775021B2 JP 2040877 A JP2040877 A JP 2040877A JP 4087790 A JP4087790 A JP 4087790A JP 2775021 B2 JP2775021 B2 JP 2775021B2
- Authority
- JP
- Japan
- Prior art keywords
- width
- spacer
- substrate
- forming
- structures
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 21
- 230000005669 field effect Effects 0.000 title claims abstract description 13
- 125000006850 spacer group Chemical group 0.000 claims abstract description 107
- 238000000034 method Methods 0.000 claims abstract description 59
- 239000000758 substrate Substances 0.000 claims abstract description 45
- 238000012360 testing method Methods 0.000 claims abstract description 31
- 239000000463 material Substances 0.000 claims abstract description 23
- 239000007943 implant Substances 0.000 claims abstract description 21
- 239000002019 doping agent Substances 0.000 claims description 16
- 238000005530 etching Methods 0.000 claims description 11
- 238000002513 implantation Methods 0.000 claims description 10
- 238000005259 measurement Methods 0.000 claims description 8
- 238000005229 chemical vapour deposition Methods 0.000 claims description 3
- 239000012212 insulator Substances 0.000 claims description 3
- 238000001020 plasma etching Methods 0.000 claims description 3
- 102100026827 Protein associated with UVRAG as autophagy enhancer Human genes 0.000 claims 2
- 101710102978 Protein associated with UVRAG as autophagy enhancer Proteins 0.000 claims 2
- 238000000926 separation method Methods 0.000 claims 2
- 239000004065 semiconductor Substances 0.000 claims 1
- 229910052814 silicon oxide Inorganic materials 0.000 claims 1
- 238000010291 electrical method Methods 0.000 abstract description 4
- 230000003287 optical effect Effects 0.000 abstract 1
- 238000012544 monitoring process Methods 0.000 description 9
- 230000000007 visual effect Effects 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000001066 destructive effect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 2
- 239000002784 hot electron Substances 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
- H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
【発明の詳細な説明】 発明の背景 発明の分野 この発明は概して電界効果トランジスタ（FET）構造
の製造に関し、特に軽くドープされたドレイン（LDD）
領域を持つ電界効果トランジスタ構造の製造に関する。
より具体的に言うと、この発明は軽くドープされたドレ
イン電界効果トランジスタの製造において、軽くドープ
されたドレイン領域の幅をモニタするための方法に関す
る。
の製造に関し、特に軽くドープされたドレイン（LDD）
領域を持つ電界効果トランジスタ構造の製造に関する。
より具体的に言うと、この発明は軽くドープされたドレ
イン電界効果トランジスタの製造において、軽くドープ
されたドレイン領域の幅をモニタするための方法に関す
る。
関連技術の説明 軽くドープされたドレイン（LDD）領域はFETにおける
チャネル領域の長さを減少するのに通常用いられて、そ
れによってトランジスタの大きさを減少する。チャネル
領域の長さの減少は、ドレイン領域およびソース領域を
チャネル領域から分離するLDD領域により可能にされ、
したがってソースピンチオフ領域およびドレインピンチ
オフ領域における電界を減少することにより、チャネル
降伏電圧を増し、電子衝突電離（ホットエレクトロン効
果）を減じる。
チャネル領域の長さを減少するのに通常用いられて、そ
れによってトランジスタの大きさを減少する。チャネル
領域の長さの減少は、ドレイン領域およびソース領域を
チャネル領域から分離するLDD領域により可能にされ、
したがってソースピンチオフ領域およびドレインピンチ
オフ領域における電界を減少することにより、チャネル
降伏電圧を増し、電子衝突電離（ホットエレクトロン効
果）を減じる。
LDD領域を有するFETはまず第１にゲートの両端部の領
域を軽いドーズ量のＮ型ドーパントで注入することによ
り一般的に製造され、それによって２つのN-領域の間の
チャネルを規定する。スペーサ（またはマスク）がその
後ゲート構造に隣り合うN-領域の部分上に形成される。
その後、より大量のドーズ量のＮ型ドーパントを用いて
第２の注入が行なわれ、N+ソース領域およびN+ドレイン
領域を形成する。スペーサは第２の注入の間に下にある
N-領域をマスクし、それでこれらの領域はLDD領域にな
る。このようにスペーサの幅はLDD領域の幅を規定す
る。
域を軽いドーズ量のＮ型ドーパントで注入することによ
り一般的に製造され、それによって２つのN-領域の間の
チャネルを規定する。スペーサ（またはマスク）がその
後ゲート構造に隣り合うN-領域の部分上に形成される。
その後、より大量のドーズ量のＮ型ドーパントを用いて
第２の注入が行なわれ、N+ソース領域およびN+ドレイン
領域を形成する。スペーサは第２の注入の間に下にある
N-領域をマスクし、それでこれらの領域はLDD領域にな
る。このようにスペーサの幅はLDD領域の幅を規定す
る。
LDD FETのチャネル降伏電圧およびホットエレクトロ
ン効果に抵抗するそれの能力はLDD領域の幅を増加する
ことにより増加され得るが、LDD領域はトランジスタチ
ャネルの抵抗を増し、FETの電流駆動特性を劣化するこ
とがある。したがって製造プロセスを制御し、それで最
適LDD幅が達せられることが重要である。
ン効果に抵抗するそれの能力はLDD領域の幅を増加する
ことにより増加され得るが、LDD領域はトランジスタチ
ャネルの抵抗を増し、FETの電流駆動特性を劣化するこ
とがある。したがって製造プロセスを制御し、それで最
適LDD幅が達せられることが重要である。
製造プロセスを制御するために、ソースおよびドレイ
ン注入の間にN-領域をマスクするスペーサの幅をモニタ
する便利な方法を有することが望ましい。２つの方法が
従来利用されている。
ン注入の間にN-領域をマスクするスペーサの幅をモニタ
する便利な方法を有することが望ましい。２つの方法が
従来利用されている。
絶縁対の幅は走査形電子顕微鏡（SEM）を用いて断面
的に観察され得る。しかしながら、そのときSEMで眺め
られるサンプルを破壊的に裂くことを伴うこの技術は、
遅く退屈であり、製造プロセスのインラインで使用され
得ない。検査されるサンプルの数は、不便さと、テスト
の破壊的な性質とのため比較的小さい。さらにこの方法
の正確さはSEMの分解能により制限される。
的に観察され得る。しかしながら、そのときSEMで眺め
られるサンプルを破壊的に裂くことを伴うこの技術は、
遅く退屈であり、製造プロセスのインラインで使用され
得ない。検査されるサンプルの数は、不便さと、テスト
の破壊的な性質とのため比較的小さい。さらにこの方法
の正確さはSEMの分解能により制限される。
LDD絶縁体の幅を測定するための電気的な方法は、IEE
E電子素子通信文（IEEE Electron Device Letters）、1
985年５月、EDL-6巻、５号、208-210頁、T.Y.ファング
（Huang）による「LDDトランジスタにおける有効な酸化
物側壁スペーサ幅をモニタするのにクロスブリッジ構造
を用いること（Using The Cross-Bridge Structure To
Monitor The Effective Oxide Sidewall-Spacer Width
in LDD Transistors）」に記述される。この方法におい
て、絶縁体幅はクロスブリッジテストパターンを有する
プロセスモニタウェーハにおいて発生される領域の抵抗
を測定することにより決定される。クロスブリッジテス
トパターンの幅情報を曖昧にしないために、LDD情報に
通常必要とされるN-注入は、プロセスモニタウェーハに
おいて故意に飛ばされる。したがってその方法は別のテ
ストウェーハで実行されなければならず、インラインで
使用され得ない。
E電子素子通信文（IEEE Electron Device Letters）、1
985年５月、EDL-6巻、５号、208-210頁、T.Y.ファング
（Huang）による「LDDトランジスタにおける有効な酸化
物側壁スペーサ幅をモニタするのにクロスブリッジ構造
を用いること（Using The Cross-Bridge Structure To
Monitor The Effective Oxide Sidewall-Spacer Width
in LDD Transistors）」に記述される。この方法におい
て、絶縁体幅はクロスブリッジテストパターンを有する
プロセスモニタウェーハにおいて発生される領域の抵抗
を測定することにより決定される。クロスブリッジテス
トパターンの幅情報を曖昧にしないために、LDD情報に
通常必要とされるN-注入は、プロセスモニタウェーハに
おいて故意に飛ばされる。したがってその方法は別のテ
ストウェーハで実行されなければならず、インラインで
使用され得ない。
発明の概要 したがってこの発明の目的はFET製造プロセスへ統合
され得る、FETにおけるLDD領域の幅をモニタする方法を
提供することである。
され得る、FETにおけるLDD領域の幅をモニタする方法を
提供することである。
この発明のさらに他の目的は、LDD領域をマスクする
のに使用されるスペーサの幅をモニタする非破壊的な方
法を提供することである。
のに使用されるスペーサの幅をモニタする非破壊的な方
法を提供することである。
この発明のもう１つの目的は、LDD領域をマスクする
のに使用されるスペーサの幅を視覚的にモニタし、かつ
結果として生じるLDD領域の幅を電気的に確認する方法
を提供することである。
のに使用されるスペーサの幅を視覚的にモニタし、かつ
結果として生じるLDD領域の幅を電気的に確認する方法
を提供することである。
サブストレートにおいて、選択された幅の軽くドープ
されたドレイン領域を有する電界効果トランジスタを製
造する、この発明に従う方法は、 （ａ）サブストレート上に既知の距離で隔てられる基準
構造を形成し、かつサブストレート上にゲート構造を形
成するステップと、（ｂ）サブストレートの中にゲート
構造の端部と自己整列した軽くドープされたドレイン領
域を形成するステップと、（ｃ）サブストレート、基準
構造、およびゲート構造上にスペーサ材料の層を形成す
るステップと、（ｄ）スペーサ材料の層をエッチング
し、ゲート構造の端部から、および基準構造から横方向
に拡がるスペーサを形成するステップと、（ｅ）各基準
構造から拡がるスペーサが基準構造間の距離の半分にお
およそ等しい幅を持つときを検出することにより、スペ
ーサが選択された幅を有するときを決定するステップ
と、（ｆ）軽くドープされたドレイン領域の選択された
部分にスペーサと自己整列したソース領域およびドレイ
ン領域を形成するステップとを含む。
されたドレイン領域を有する電界効果トランジスタを製
造する、この発明に従う方法は、 （ａ）サブストレート上に既知の距離で隔てられる基準
構造を形成し、かつサブストレート上にゲート構造を形
成するステップと、（ｂ）サブストレートの中にゲート
構造の端部と自己整列した軽くドープされたドレイン領
域を形成するステップと、（ｃ）サブストレート、基準
構造、およびゲート構造上にスペーサ材料の層を形成す
るステップと、（ｄ）スペーサ材料の層をエッチング
し、ゲート構造の端部から、および基準構造から横方向
に拡がるスペーサを形成するステップと、（ｅ）各基準
構造から拡がるスペーサが基準構造間の距離の半分にお
およそ等しい幅を持つときを検出することにより、スペ
ーサが選択された幅を有するときを決定するステップ
と、（ｆ）軽くドープされたドレイン領域の選択された
部分にスペーサと自己整列したソース領域およびドレイ
ン領域を形成するステップとを含む。
この発明の方法はまた、（ｉ）第１の注入ドーズの結
果、サブストレートのシート抵抗、RSN−を測定するこ
とと、（ii）第１の、および第２の注入ドーズの組合わ
せの結果、サブストレートのシート抵抗、RSN＋を測定
することと、 （iii）テスト領域の抵抗、Ｒを測定することと、（i
v）測定された抵抗値に基づいてスペーサ、したがって
軽くドープされたドレイン領域の幅を計算することとに
より、スペーサの幅を電気的に検出することを含む。
果、サブストレートのシート抵抗、RSN−を測定するこ
とと、（ii）第１の、および第２の注入ドーズの組合わ
せの結果、サブストレートのシート抵抗、RSN＋を測定
することと、 （iii）テスト領域の抵抗、Ｒを測定することと、（i
v）測定された抵抗値に基づいてスペーサ、したがって
軽くドープされたドレイン領域の幅を計算することとに
より、スペーサの幅を電気的に検出することを含む。
好ましい実施例の説明 軽くドープされたドレイン領域を持つＮチャネル電界
効果トランジスタを製造する方法が、スペーサと自己整
列したソース領域およびドレイン領域を形成する注入の
間にLDD領域をマスクするのに使用されるスペーサの幅
を視覚的にモニタし、かつ結果として生じる軽くドープ
されたドレイン領域の幅を電気的に確認するために、ど
のようにこの発明が使用され得るかを説明するのに記述
されるであろう。
効果トランジスタを製造する方法が、スペーサと自己整
列したソース領域およびドレイン領域を形成する注入の
間にLDD領域をマスクするのに使用されるスペーサの幅
を視覚的にモニタし、かつ結果として生じる軽くドープ
されたドレイン領域の幅を電気的に確認するために、ど
のようにこの発明が使用され得るかを説明するのに記述
されるであろう。
この発明の１つの実施例において、既知の距離で隔て
られる少なくとも２つの基準構造がサブストレート上に
形成される。基準構造から拡がるスペーサは、ゲート構
造から拡がるスペーサの形成と同時に形成される。スペ
ーサの幅は、基準構造から横方向に拡がるスペーサが整
列されるときを視覚的に測定することによりモニタされ
る。各スペーサの幅はそのとき対の基準構造間の距離の
半分に等しい。好ましくは数個の対の基準構造が、各対
の基準構造間の既知の、異なった距離で形成される。ス
ペーサの幅は、それのためにスペーサの端縁が最もよく
整列される１対の基準構造を置くことにより検出され
る。
られる少なくとも２つの基準構造がサブストレート上に
形成される。基準構造から拡がるスペーサは、ゲート構
造から拡がるスペーサの形成と同時に形成される。スペ
ーサの幅は、基準構造から横方向に拡がるスペーサが整
列されるときを視覚的に測定することによりモニタされ
る。各スペーサの幅はそのとき対の基準構造間の距離の
半分に等しい。好ましくは数個の対の基準構造が、各対
の基準構造間の既知の、異なった距離で形成される。ス
ペーサの幅は、それのためにスペーサの端縁が最もよく
整列される１対の基準構造を置くことにより検出され
る。
この発明のもう１つの実施例において、２つの平行な
基準構造が形成され、基準構造の間に既知の長さおよび
幅を持つ実質上長方形のテスト領域を規定する。電界効
果トランジスタと同じ、または同様のプロセスステップ
を経験し、テスト領域は第１のドーパント注入を受け基
準構造と自己整列したN-領域を形成する。スペーサがそ
の後形成され基準構造から延び、テスト領域は第２のド
ーパント注入を受け、スペーサによりマスクされる２つ
のN-領域の間にN+領域を形成する。スペーサの幅は第１
のドーパント注入後のサブストレートのシート抵抗、第
２のドーパント注入後のサブストレートのシート抵抗、
およびテスト領域にわたる抵抗の測定から計算される。
基準構造が形成され、基準構造の間に既知の長さおよび
幅を持つ実質上長方形のテスト領域を規定する。電界効
果トランジスタと同じ、または同様のプロセスステップ
を経験し、テスト領域は第１のドーパント注入を受け基
準構造と自己整列したN-領域を形成する。スペーサがそ
の後形成され基準構造から延び、テスト領域は第２のド
ーパント注入を受け、スペーサによりマスクされる２つ
のN-領域の間にN+領域を形成する。スペーサの幅は第１
のドーパント注入後のサブストレートのシート抵抗、第
２のドーパント注入後のサブストレートのシート抵抗、
およびテスト領域にわたる抵抗の測定から計算される。
FETの製造の間にスペーサを利用する、形成されたス
ペーサおよびLDD領域の幅をモニタし、および／または
検出するこれらの方法は、第１図ないし第４図に関連し
て記述されるであろう。Ｐ型不純物（たとえば硼素）の
背景でドープされたサブストレート（ウェーハ）10が第
1A図に図示される。従来の製造技術を用いて、フィール
ド酸化物領域12がウェーハ上に形成され、活性領域13
a、ｂを規定する。従来の製造技術を用いて、ゲート構
造14がFETが設けられることになる活性領域13aにおいて
形成される。基準構造161および163が活性領域13bにお
いて形成される。基準構造161および163はゲート構造14
の形成において利用される同じプロセスステップを利用
して形成されてもよい。よって基準構造161、163はゲー
ト構造14の形成と同時に形成される。代替的に基準構造
161、163は、その後のイオン注入ステップの間にサブス
トレート10をマスクするであろうもう１つのプロセスを
用いて形成されてもよい。
ペーサおよびLDD領域の幅をモニタし、および／または
検出するこれらの方法は、第１図ないし第４図に関連し
て記述されるであろう。Ｐ型不純物（たとえば硼素）の
背景でドープされたサブストレート（ウェーハ）10が第
1A図に図示される。従来の製造技術を用いて、フィール
ド酸化物領域12がウェーハ上に形成され、活性領域13
a、ｂを規定する。従来の製造技術を用いて、ゲート構
造14がFETが設けられることになる活性領域13aにおいて
形成される。基準構造161および163が活性領域13bにお
いて形成される。基準構造161および163はゲート構造14
の形成において利用される同じプロセスステップを利用
して形成されてもよい。よって基準構造161、163はゲー
ト構造14の形成と同時に形成される。代替的に基準構造
161、163は、その後のイオン注入ステップの間にサブス
トレート10をマスクするであろうもう１つのプロセスを
用いて形成されてもよい。
Ｎ型ドーパントが注入され軽くドープされた領域18a
ないし18eを形成する。注入ドーズは選択され、それで
軽くドープされた領域18aないし18eはN-電気的特性を有
する。軽くドープされた領域18aないし18eを注入するの
に使用されるＮ型ドーパントはたとえばリンまたはアン
チモンであってよく、注入ドーズはたとえば１×1013cm
-2であってよい。軽くドープされた領域18aないし18eの
部分は活性領域13aにおいて形成されるFETのLDD領域に
なるであろう。
ないし18eを形成する。注入ドーズは選択され、それで
軽くドープされた領域18aないし18eはN-電気的特性を有
する。軽くドープされた領域18aないし18eを注入するの
に使用されるＮ型ドーパントはたとえばリンまたはアン
チモンであってよく、注入ドーズはたとえば１×1013cm
-2であってよい。軽くドープされた領域18aないし18eの
部分は活性領域13aにおいて形成されるFETのLDD領域に
なるであろう。
第1B図に関して、スペーサ材料24の層がサブストレー
ト10の露出した部分、フィールド酸化物領域12上に、お
よびゲート構造14および基準構造161および163上に形成
される。スペーサ材料層24は、スペーサ材料を選択的に
制御された態様で除去するエッチャントが与えられ得る
どんな材料でもよい。スペーサ材料の例は従来の化学気
相成長（CVD）技術を用いて堆積されるシリコンの酸化
物を含む。その後スペーサ材料層24は、スペーサ28aな
いし28fだけがゲート構造14の端部に、および基準構造1
61、163の端縁に残るまでエッチングされる。反応性イ
オンエッチング（RIE）はスペーサ材料層24をエッチン
グするのに使用され得るエッチングプロセスの１つの例
である。第2A図ないし第2B図に図示されるように、基準
構造161および163は好ましくはオフセットされ、それで
矢印V1ないしV3の方向に沿って眺められるとき、基準構
造から拡がるスペーサが整列された端縁を有するときを
測定するのが可能である。第2A図および第2B図は基準構
造60ないし62の３つのグループを図解する。第2B図にお
いて基準構造171、172から拡がるスペーサ64a、ｂはそ
れぞれ整列された端縁を有する。基準構造161および163
から拡がるスペーサ28dおよび64cは整列されない端縁を
有するスペーサの例である。
ト10の露出した部分、フィールド酸化物領域12上に、お
よびゲート構造14および基準構造161および163上に形成
される。スペーサ材料層24は、スペーサ材料を選択的に
制御された態様で除去するエッチャントが与えられ得る
どんな材料でもよい。スペーサ材料の例は従来の化学気
相成長（CVD）技術を用いて堆積されるシリコンの酸化
物を含む。その後スペーサ材料層24は、スペーサ28aな
いし28fだけがゲート構造14の端部に、および基準構造1
61、163の端縁に残るまでエッチングされる。反応性イ
オンエッチング（RIE）はスペーサ材料層24をエッチン
グするのに使用され得るエッチングプロセスの１つの例
である。第2A図ないし第2B図に図示されるように、基準
構造161および163は好ましくはオフセットされ、それで
矢印V1ないしV3の方向に沿って眺められるとき、基準構
造から拡がるスペーサが整列された端縁を有するときを
測定するのが可能である。第2A図および第2B図は基準構
造60ないし62の３つのグループを図解する。第2B図にお
いて基準構造171、172から拡がるスペーサ64a、ｂはそ
れぞれ整列された端縁を有する。基準構造161および163
から拡がるスペーサ28dおよび64cは整列されない端縁を
有するスペーサの例である。
スペーサ28aないし28fの幅をモニタし測定する、基準
構造、たとえば構造161および163の使用は、第１図ない
し第４図に関して記述されるであろう。軽くドープされ
た領域18aないし18eはゲート構造14、および基準構造16
1、162と自己整列する。スペーサ28aないし28fの形成の
後、Ｎ型ドーパントイオンがゲート構造14、基準構造16
1、163、およびスペーサ28aないし28fをマスクとして用
いて注入され、スペーサ28aないし28fによりマスクされ
ない軽くドープされた領域18aないし18eの部分にN+領域
30、32、40を形成する。第２の注入のためのドーズは軽
くドープされた領域18aないし18eを注入するのに用いら
れたドーズよりおおよそ２のオーダの大きさ大きく、た
とえばおおよそ１×1015cm-2であり、Ｎ型ドーパントは
たとえば砒素であってもよい。（第１の、および第２の
注入で使用されるＮ型ドーパントは結果として生じるFE
Tに選択された特性を与えるように選ばれるが、しかし
ながら選ばれる特定のＮ型ドーパントはこの発明に関連
せず、またはこの発明により影響されない。）第２の注
入により形成されるN+領域30、32はソース領域およびド
レイン領域であり、それはFETのためにそれぞれスペー
サ28aおよび28bと自己整列する。スペーサ28a、ｂによ
りマスクされる軽くドープされた領域18aおよび18bの部
分はLDD領域34および36になる。チャネル領域38はLDD領
域34とLDD領域36との間に規定される。
構造、たとえば構造161および163の使用は、第１図ない
し第４図に関して記述されるであろう。軽くドープされ
た領域18aないし18eはゲート構造14、および基準構造16
1、162と自己整列する。スペーサ28aないし28fの形成の
後、Ｎ型ドーパントイオンがゲート構造14、基準構造16
1、163、およびスペーサ28aないし28fをマスクとして用
いて注入され、スペーサ28aないし28fによりマスクされ
ない軽くドープされた領域18aないし18eの部分にN+領域
30、32、40を形成する。第２の注入のためのドーズは軽
くドープされた領域18aないし18eを注入するのに用いら
れたドーズよりおおよそ２のオーダの大きさ大きく、た
とえばおおよそ１×1015cm-2であり、Ｎ型ドーパントは
たとえば砒素であってもよい。（第１の、および第２の
注入で使用されるＮ型ドーパントは結果として生じるFE
Tに選択された特性を与えるように選ばれるが、しかし
ながら選ばれる特定のＮ型ドーパントはこの発明に関連
せず、またはこの発明により影響されない。）第２の注
入により形成されるN+領域30、32はソース領域およびド
レイン領域であり、それはFETのためにそれぞれスペー
サ28aおよび28bと自己整列する。スペーサ28a、ｂによ
りマスクされる軽くドープされた領域18aおよび18bの部
分はLDD領域34および36になる。チャネル領域38はLDD領
域34とLDD領域36との間に規定される。
スペーサ28の幅のインライン視覚モニタリングを提供
するために、数個のグループ60ないし62の基準構造がサ
ブストレート10の一部上に製造される（第2A図、第2B
図）。しかしながら視覚モニタリングのために基準構造
15ないし17はフィールド酸化物領域、または他のどんな
領域上に形成されてもよく、なぜなら基準構造15ないし
17はサブストレート上に設けられる必要がないからであ
る。各グループにおける基準構造の端縁は予め定められ
た距離で隔てられる。グループ60の中の基準構造151な
いし155は距離A1により隔てられた端縁を有し、グルー
プ61の中の基準構造171ないし175は距離A2により隔てら
れる端縁を有し、グループ62の中の基準構造161ないし1
65は距離A3により隔てられる端縁を有する。
するために、数個のグループ60ないし62の基準構造がサ
ブストレート10の一部上に製造される（第2A図、第2B
図）。しかしながら視覚モニタリングのために基準構造
15ないし17はフィールド酸化物領域、または他のどんな
領域上に形成されてもよく、なぜなら基準構造15ないし
17はサブストレート上に設けられる必要がないからであ
る。各グループにおける基準構造の端縁は予め定められ
た距離で隔てられる。グループ60の中の基準構造151な
いし155は距離A1により隔てられた端縁を有し、グルー
プ61の中の基準構造171ないし175は距離A2により隔てら
れる端縁を有し、グループ62の中の基準構造161ないし1
65は距離A3により隔てられる端縁を有する。
距離A1ないしA3の値の差はスペーサの幅をモニタする
とき要求される精密さ次第である。たとえばA1ないしA3
の値は0.1ミクロン増分で増加し得る。明らかに３グル
ープ以上の基準構造がより大きいレンジの距離を確立す
るために、または同じレンジの距離について、より小さ
い増分を提供するために設けられてもよい。
とき要求される精密さ次第である。たとえばA1ないしA3
の値は0.1ミクロン増分で増加し得る。明らかに３グル
ープ以上の基準構造がより大きいレンジの距離を確立す
るために、または同じレンジの距離について、より小さ
い増分を提供するために設けられてもよい。
間隔の１つのパターンが第2A図および第2B図に図解さ
れる。基準構造の多くの代替のパターンが同じ目的を達
成するのに使用され得る。１つのそのような代替のパタ
ーンは第3A図および第3B図に図解され、その中でグルー
プ63の基準構造701ないし705間の距離は、基準構造の各
対について変化する。基準構造701および702は距離A1に
より隔てられ、基準構造702および703は距離A2により隔
てられ、基準構造703および704は距離A3により隔てら
れ、基準構造704および705は距離A4により隔てられる。
れる。基準構造の多くの代替のパターンが同じ目的を達
成するのに使用され得る。１つのそのような代替のパタ
ーンは第3A図および第3B図に図解され、その中でグルー
プ63の基準構造701ないし705間の距離は、基準構造の各
対について変化する。基準構造701および702は距離A1に
より隔てられ、基準構造702および703は距離A2により隔
てられ、基準構造703および704は距離A3により隔てら
れ、基準構造704および705は距離A4により隔てられる。
スペーサ層24（第1B図）はエッチングにより除去され
るので、ゲート14および基準構造15ないし17の端縁にお
けるスペーサ層24の部分は、スペーサ層24のこれらの部
分の増加された厚さのため残り、ゲート14から、および
基準構造15ないし17から横方向に延びるスペーサ28、64
を形成する（第1C図および第2B図）。異なったグループ
の基準構造60ないし62から延びるスペーサはエッチング
プロセスの間に異なった段階で整列されるであろう。第
2B図に図示されるように、基準構造171、172から延びる
スペーサ64a、ｂは矢印V2に沿って眺められるとき整列
され、したがって各スペーサの幅はA2/2（スペーサ間の
距離の２分の１）に等しい。もし基準構造161および162
から延びるスペーサが整列されるのであれば、各スペー
サA3/2に等しい幅を有するであろう。描かれた距離A1な
いしA3は、基準構造の測定、たとえば視覚測定により決
められるような、基準構造間の実際の距離と比較される
べきであるということは注意されたい。
るので、ゲート14および基準構造15ないし17の端縁にお
けるスペーサ層24の部分は、スペーサ層24のこれらの部
分の増加された厚さのため残り、ゲート14から、および
基準構造15ないし17から横方向に延びるスペーサ28、64
を形成する（第1C図および第2B図）。異なったグループ
の基準構造60ないし62から延びるスペーサはエッチング
プロセスの間に異なった段階で整列されるであろう。第
2B図に図示されるように、基準構造171、172から延びる
スペーサ64a、ｂは矢印V2に沿って眺められるとき整列
され、したがって各スペーサの幅はA2/2（スペーサ間の
距離の２分の１）に等しい。もし基準構造161および162
から延びるスペーサが整列されるのであれば、各スペー
サA3/2に等しい幅を有するであろう。描かれた距離A1な
いしA3は、基準構造の測定、たとえば視覚測定により決
められるような、基準構造間の実際の距離と比較される
べきであるということは注意されたい。
LDD領域の幅を測定するための電気的測定は次のとお
り行なわれる。第4A図に図解されるような２つの基準構
造161、163はサブストレート10上に形成される。基準構
造161、163は実質上平行な端縁821、823を有し、それは
既知の寸法（長さＬおよび幅Ｗ）の長方形のテスト領域
84を規定する。
り行なわれる。第4A図に図解されるような２つの基準構
造161、163はサブストレート10上に形成される。基準構
造161、163は実質上平行な端縁821、823を有し、それは
既知の寸法（長さＬおよび幅Ｗ）の長方形のテスト領域
84を規定する。
基準構造161および163が形成された後、上記に記述さ
れたようなN-領域を形成する第１の注入が全体のテスト
領域84の中にN-領域18d（第1B図）を与える。第１の注
入はまた制御目的のための既知の寸法を有する別のN-領
域（図示されない）を作るのに使用される。スペーサ28
d、28eがその後製造され、第２の注入がスペーサ28d、2
8eと自己整列し、かつ幅W-2X、そこではＸはスペーサ28
d、28eの各々の幅である、を有するN+領域40bを作る。
第２の注入はまた既知の寸法を有する別のN+制御領域
（図示されない）を設けるのに使用される。
れたようなN-領域を形成する第１の注入が全体のテスト
領域84の中にN-領域18d（第1B図）を与える。第１の注
入はまた制御目的のための既知の寸法を有する別のN-領
域（図示されない）を作るのに使用される。スペーサ28
d、28eがその後製造され、第２の注入がスペーサ28d、2
8eと自己整列し、かつ幅W-2X、そこではＸはスペーサ28
d、28eの各々の幅である、を有するN+領域40bを作る。
第２の注入はまた既知の寸法を有する別のN+制御領域
（図示されない）を設けるのに使用される。
コンタクト861および862がテスト領域84の対向する端
部に形成され、電気的抵抗測定がテスト領域84の抵抗Ｒ
を検出するのに行なわれる。この抵抗Ｒは並列抵抗、N-
領域42b、42cのRN−およびN+領域40bのRN＋の全体の抵
抗である。このように抵抗Ｒは次のとおり表わされるこ
とができる。
部に形成され、電気的抵抗測定がテスト領域84の抵抗Ｒ
を検出するのに行なわれる。この抵抗Ｒは並列抵抗、N-
領域42b、42cのRN−およびN+領域40bのRN＋の全体の抵
抗である。このように抵抗Ｒは次のとおり表わされるこ
とができる。
Ｒ＝［（RN−）（RN＋）］／［（RN−）（RN＋）］ （１） 各スペーサ28d、28eの幅はＸである。したがってN+領
域40bは幅W-2Xを有し、N+領域40bの抵抗RN＋は、 RN＋＝（RSN＋）［L/（Ｗ＋ΔCD−2X）］ （２） ここにΔCDはテスト領域84の描かれた（意図された）
幅と実際の幅との間の差であり、RSN＋はN+制御領域を
用いて測定されるようなN+領域のシート抵抗である。同
様にRSN−はN-領域のシート抵抗である。
域40bは幅W-2Xを有し、N+領域40bの抵抗RN＋は、 RN＋＝（RSN＋）［L/（Ｗ＋ΔCD−2X）］ （２） ここにΔCDはテスト領域84の描かれた（意図された）
幅と実際の幅との間の差であり、RSN＋はN+制御領域を
用いて測定されるようなN+領域のシート抵抗である。同
様にRSN−はN-領域のシート抵抗である。
２つのN-領域の結合された抵抗RN−は、 RN−＝（RSN−）（L/2X） （３） ΔCDの値は、幅W1および長さL1を有する広いテスト領
域の抵抗R1、および幅W2および長さL2を有する狭いテス
ト領域の抵抗R2を測定することにより見い出し得る。構
造のシート抵抗RSはRS＝R1（W1／L1）であり、ΔCDの値
はΔCD＝（RS）（L2／R2）−W2である。
域の抵抗R1、および幅W2および長さL2を有する狭いテス
ト領域の抵抗R2を測定することにより見い出し得る。構
造のシート抵抗RSはRS＝R1（W1／L1）であり、ΔCDの値
はΔCD＝（RS）（L2／R2）−W2である。
概してΔCD、RSN−、およびRSN＋はプロセス評価のと
きに得られ、余分なステップはこれらの値を得るのに必
要とされない。
きに得られ、余分なステップはこれらの値を得るのに必
要とされない。
等式１、２、および３から、抵抗Ｒは、 スペーサの幅Ｘを解くために、等式（４）を再び整理
すると次の結果が生じる。
すると次の結果が生じる。
スペーサ28、64の幅Ｘは視覚的方法か、または電気的
方法により測定され得る。視覚的方法および電気的方法
により得られる結果を比較すると、N-領域の拡散の電気
的測定への影響によりもたらされるわずかな差を生じ得
る。さらにこれらの方法は組合わせて使用されることか
できる。両方の方法は従来の製造方法のステップを実質
上変えることなく、かつテストされるウェーハを破壊す
ることなく実施され得る。さらに視覚的方法はインライ
ンで行なわれることができ、それでスペーサの幅は製造
されているウェーハのために調節されることができる。
方法により測定され得る。視覚的方法および電気的方法
により得られる結果を比較すると、N-領域の拡散の電気
的測定への影響によりもたらされるわずかな差を生じ得
る。さらにこれらの方法は組合わせて使用されることか
できる。両方の方法は従来の製造方法のステップを実質
上変えることなく、かつテストされるウェーハを破壊す
ることなく実施され得る。さらに視覚的方法はインライ
ンで行なわれることができ、それでスペーサの幅は製造
されているウェーハのために調節されることができる。
この発明の多くの修正および変更が可能であり、上記
の教示の観点から企図される。これらの修正はサブスト
レートおよびその中に形成される領域の特定の導電率
型、使用される特定の不純物および濃度、ゲートおよび
基準構造のために使用される材料、および特定の製造技
術における変更を含み得る。よって前掲の特許請求の範
囲はこの発明の範囲に入るすべての修正および均等物を
含むように意図される。
の教示の観点から企図される。これらの修正はサブスト
レートおよびその中に形成される領域の特定の導電率
型、使用される特定の不純物および濃度、ゲートおよび
基準構造のために使用される材料、および特定の製造技
術における変更を含み得る。よって前掲の特許請求の範
囲はこの発明の範囲に入るすべての修正および均等物を
含むように意図される。
第1A図ないし第1C図はこの発明の方法に従う種々の製造
の段階における軽くドープされたドレイン電界効果トラ
ンジスタを有するFETの断面図である。 第2A図および第2B図、および第3A図および第3B図はこの
発明の方法での使用のための基準構造の、異なったパタ
ーンの平面図である。 第4A図は軽くドープされたドレイン領域をマスクするの
に使用されるスペーサの幅を測定するために電気的測定
において利用される構造の平面図である。 第4B図はラインＹ−Ｙ′に沿った第4A図の構造の断面図
である。 図において10はサブストレートであり、12はフィールド
酸化物領域であり、13aおよび13bは活性領域であり、14
はゲート構造であり、161および163は基準構造であり、
18aないし18eは軽くドープされた領域であり、24はスペ
ーサ材料であり、28aないし28fはスペーサであり、34お
よび36はLDD領域であり、38はチャネル領域である。
の段階における軽くドープされたドレイン電界効果トラ
ンジスタを有するFETの断面図である。 第2A図および第2B図、および第3A図および第3B図はこの
発明の方法での使用のための基準構造の、異なったパタ
ーンの平面図である。 第4A図は軽くドープされたドレイン領域をマスクするの
に使用されるスペーサの幅を測定するために電気的測定
において利用される構造の平面図である。 第4B図はラインＹ−Ｙ′に沿った第4A図の構造の断面図
である。 図において10はサブストレートであり、12はフィールド
酸化物領域であり、13aおよび13bは活性領域であり、14
はゲート構造であり、161および163は基準構造であり、
18aないし18eは軽くドープされた領域であり、24はスペ
ーサ材料であり、28aないし28fはスペーサであり、34お
よび36はLDD領域であり、38はチャネル領域である。
Claims (19)
- 【請求項１】サブストレートの中に選択された幅の軽く
ドープされたドレイン領域を有する電界効果トランジス
タを製造する方法であって、 （ａ）基準構造を形成するステップを含み、前記基準構
造は既知の距離で隔てられ、かつ前記サブストレート上
にあり、さらに、前記サブストレート上にあるゲート構
造を形成するステップと、 （ｂ）前記サブストレートの中にゲート構造の端部と自
己整列した軽くドープされたドレイン領域を形成するス
テップと、 （ｃ）前記サブストレート、基準構造およびゲート構造
の下にある、スペーサ材料の層を形成するステップと、 （ｄ）前記スペーサ材料の層をエッチングし、ゲート構
造の端部から、および基準構造から横方向に延びるスペ
ーサを形成するステップと、 （ｅ）各基準構造から延びるスペーサが基準構造間のお
よそ２分の１の距離におよそ等しい幅を有するときを検
出することによりスペーサが選択された幅を有するとき
を測定するステップと、 （ｆ）軽くドープされたドレイン領域の選択された部分
にスペーサと自己整列したソース領域およびドレイン領
域を形成するステップとを含む方法。 - 【請求項２】前記ステップ（ａ）がサブストレート上に
複数の対の基準構造を形成するステップを含み、各対の
基準構造はそれぞれの既知の距離で隔てられ、さらに 前記ステップ（ｅ）が基準構造から延びるスペーサ間の
分離を視覚的に検出することによりスペーサの幅を測定
するステップを含む、請求項１に記載の方法。 - 【請求項３】前記ステップ（ａ）が横方向にオフセット
された、実質上平行な端縁を持つ基準構造の各対を形成
するステップを含み、 前記ステップ（ｅ）が基準構造の端縁に平行でかつ基準
構造の端縁間に中心を置かれたラインを注意深く見るス
テップと、スペーサが観察ラインまで延びるときを測定
するステップとを含む、請求項２に記載の方法。 - 【請求項４】前記ステップ（ｅ）がそれの端縁が最もよ
く整列されるそれぞれのスペーサを有する１対の基準構
造を置くことによりスペーサの幅を測定するステップを
含む、請求項２に記載の方法。 - 【請求項５】前記ステップ（ａ）がサブストレート上に
複数のグループの基準構造を形成するステップを含み、
基準構造の各グループの中の基準構造は横方向にオフセ
ットされた、実質上平行な端縁を有し、基準構造の各グ
ループにおける基準構造の平行な端縁の平面はそれぞれ
の既知の距離で隔てられ、 前記ステップ（ｅ）は基準構造の端縁に平行でかつ各グ
ループの中の少なくとも２つの基準構造の端縁間に中心
を置かれるラインを注意深く見るステップと、スペーサ
が最もよく整列される基準構造のグループを測定するス
テップとを含む、請求項１に記載の方法。 - 【請求項６】サブストレートの中に選択された幅の軽く
ドープされたドレイン領域を有する電界効果トランジス
タを製造する方法であって、 （ａ）サブストレート上に選択された幅の２倍の距離で
隔てられた１対の基準構造を形成しかつサブストレート
上にゲート構造を形成するステップを含み、２つの基準
構造はある長さおよび幅を有するテスト領域を規定する
実質上平行な端縁を有し、さらに （ｂ）第１の注入ドーズを用いて同時にゲート構造の端
部と実行整列した軽くドープされたドレイン領域を注入
しかつテスト領域の中にドーパントを注入するステップ
と、 （ｃ）ゲート構造の端部から、および基準構造から横方
向に広がるスペーサを形成するステップと、 （ｄ）スペーサが基準構造間の領域を埋めるのを検出す
ることによりスペーサが選択された幅を有するのを視覚
的に測定するステップと、 （ｅ）マスクとしてスペーサを用いて第１の注入ドーズ
より多量の第２の注入ドーズを用いて同時に軽くドープ
された領域の選択された部分にスペーサと自己整列した
ソース領域およびドレイン領域を注入しかつテスト領域
にドーパントを注入するステップと、 （ｆ）（ｉ）第１の注入ドーズの結果サブストレートの
シート抵抗RSN−を測定するステップと、 （ii）第１の、および第２の注入ドーズの組合せの結果
サブストレートのシート抵抗RSN＋を測定するステップ
と、 （iii）テスト領域の抵抗Ｒを測定するステップと、 （iv）測定された抵抗値に基づいてスペーサ、したがっ
て軽くドープされたドレイン領域の幅を計算するステッ
プとにより、スペーサの幅を電気的に検出するステップ
とを含む方法。 - 【請求項７】前記ステップ（ｃ）が、 （ｉ）基準構造およびゲート構造上にスペーサ材料の層
を生成するサブステップと、 （ii）スペーサ材料の層をエッチングしスペーサを作る
態様でスペーサ材料を除去するサブステップとを含む、
請求項６に記載の方法。 - 【請求項８】前記サブステップ（ｃ）（ｉ）がシリコン
酸化物スペーサ材料層を生成するステップを含む、請求
項７に記載の方法。 - 【請求項９】絶縁体層が化学気相成長により生成され
る、請求項８に記載の方法。 - 【請求項１０】前記サブステップ（ｃ）（ii）が反応性
イオンエッチングによりスペーサ材料層をエッチングす
るステップを含む、請求項８に記載の方法。 - 【請求項１１】前記ステップ（ａ）が同じ方法ステップ
を用いて基準構造およびゲート構造を形成するステップ
を含む、請求項７に記載の方法。 - 【請求項１２】前記ステップ（ｆ）（iv）が次の関係に
従ってスペーサの幅Ｘを計算するステップを含み、 ここにＷはテスト領域の幅であり、Ｌはテスト領域の長
さであり、ΔCDはテスト領域の幅の測定された変量であ
る、請求項７に記載の方法。 - 【請求項１３】サブストレートの中に選択された幅の軽
くドープされたドレイン領域を有する電界効果トランジ
スタを製造する方法であって、 （ａ）サブストレート上に１対の基準構造を形成し基準
構造間に幅Ｗおよび長さＬを有するテスト領域を規定し
かつサブストレート上にゲート構造を形成するステップ
と、 （ｂ）第１の注入ドーズを用いて同時にゲート構造の端
部と自己整列した軽く塗布されたドレイン領域を注入し
かつテスト領域にドーパントを注入するステップと、 （ｃ）ゲート構造の端部から、および基準構造から幅Ｘ
横方向に延びるスペーサを形成するステップと、 （ｄ）スペーサをマスクとして用いて第１の注入ドーズ
より多量の第２の注入ドーズを用いて同時に軽くドープ
された領域の選択された部分にスペーサと自己整列した
ソース領域およびドレイン領域を注入しかつテスト領域
にドーパントを注入するステップと、 （ｅ）（ｉ）第１の注入ドーズの結果サブストレートの
シート抵抗RSN−を測定するステップと、 （ii）第１の、および第２の注入ドーズの組合せの結果
サブストレートのシート抵抗RSN＋を測定するステップ
と、 （iii）テスト領域の抵抗Ｒを測定するステップと、 （iv） ここにΔCDがテスト領域の幅の測定された変量である、
その関係に従ってスペーサの幅Ｘを計算するステップと
により、スペーサの幅Ｘを電気的に検出するステップと
を含む方法。 - 【請求項１４】サブストレートの中に半導体デバイスを
製造する方法であって、選択された距離に延びる第１の
構造を第２の構造から形成するステップを含み、さらに （ａ）前記サブストレートの上にある、選択された距離
のおよそ２倍の距離によって隔てられる１対の基準構造
を設けるステップと、 （ｂ）前記サブストレート、基準構造および第２の構造
の上にある材料の層を設けるステップと、 （ｃ）前記ステップ（ｂ）に設けられる前記材料の層を
エッチングして、前記第１の構造を形成し、かつ前記基
準構造から延びる構造を形成するステップと、 （ｄ）各基準構造から延びる構造が基準構造間のおよそ
２分の１の距離におよそ等しい幅を有するときを検出す
ることにより前記第１の構造が前記選択された距離に延
びるときを測定するステップと、 （ｅ）前記ステップ（ｄ）の測定値に基づいてエッチン
グを止めるステップとを含む、サブストレートの中に半
導体デバイスを製造する方法。 - 【請求項１５】前記ステップ（ａ）が前記サブストレー
ト上に複数の対の基準構造を形成するステップを含み、
各対の基準構造はそれぞれの既知の距離で隔てられ、さ
らに前記ステップ（ｄ）が前記基準構造から延びる構造
間の分離を視覚的に検出することにより前記第１の構造
が前記選択された距離に延びるときを測定するステップ
を含む、請求項14に記載の方法。 - 【請求項１６】前記ステップ（ａ）が横方向にオフセッ
トされた、実質上平行な端縁を持つ基準構造の各対を形
成するステップを含み、 前記ステップ（ｄ）が基準構造の端縁に平行でかつ基準
構造の端縁間に中心を置かれたラインを注意深く見るス
テップと、前記基準構造から延びる構造が観察ラインま
で延びるときを測定するステップとを含む、請求項15に
記載の方法。 - 【請求項１７】前記ステップ（ｄ）が構造が最もよく整
列される端縁から延びるそれぞれの構造を有する１対の
基準構造を置くことにより前記第１の構造の幅を測定す
るステップを含む、請求項15に記載の方法。 - 【請求項１８】サブストレートの中に、選択された幅の
軽くドープされたドレイン領域を有する電界効果トラン
ジスタを製造する方法であって、 （ａ）前記サブストレートの上にある複数の対の基準構
造を設けるステップを含み、各対の基準構造はそれぞれ
の既知の距離によって隔てられ、さらに （ｂ）前記サブストレートの上にあるゲート構造を設け
るステップと、 （ｃ）前記サブストレートにある軽くドープされたドレ
イン領域を形成するステップとを含み、前記軽くドープ
されたドレイン領域は前記ゲート構造の端部と自己整列
し、さらに （ｄ）前記サブストレート、基準構造およびゲート構造
の上にあるスペーサ材料の層を形成するステップと、 （ｅ）前記スペーサ材料の層をエッチングして、前記ゲ
ート構造の端部および前記基準構造から横方向に延びる
スペーサを形成するステップと、 （ｆ）スペーサが最もよく整列する端部から延びるスペ
ーサを有する１対の基準構造を置くことによって前記ス
ペーサの幅を測定するステップと、 （ｇ）前記軽くドープされたドレイン領域の、選択され
た部分に、前記スペーサと自己整列したソース領域およ
びドレイン領域を形成するステップとを含む、方法。 - 【請求項１９】前記ステップ（ａ）が、前記選択された
幅の２倍の距離によって隔てられる好ましい１対の基準
構造を設けるステップを含み、 前記ステップ（ｆ）が、前記好ましい対の基準構造の各
基準構造から延びるスペーサが前記好ましい対の基準構
造の間の距離のおよそ２分の１におよそ等しい幅を有す
る前記好ましい対の基準構造を有するときを測定するス
テップを含む、請求項18に記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US313984 | 1981-10-23 | ||
| US07/313,984 US5010029A (en) | 1989-02-22 | 1989-02-22 | Method of detecting the width of spacers and lightly doped drain regions |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02271675A JPH02271675A (ja) | 1990-11-06 |
| JP2775021B2 true JP2775021B2 (ja) | 1998-07-09 |
Family
ID=23218037
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2040877A Expired - Lifetime JP2775021B2 (ja) | 1989-02-22 | 1990-02-21 | 電界効果トランジスタを製造する方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5010029A (ja) |
| EP (1) | EP0390312B1 (ja) |
| JP (1) | JP2775021B2 (ja) |
| AT (1) | ATE174723T1 (ja) |
| DE (1) | DE69032827T2 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3942861A1 (de) * | 1989-12-23 | 1991-06-27 | Bosch Gmbh Robert | Verfahren zur bestimmung der lage eines pn-uebergangs |
| JP2505918B2 (ja) * | 1990-08-21 | 1996-06-12 | 株式会社東芝 | 半導体回路製造装置、半導体回路製造方法、及び該方法により製造される半導体回路 |
| FR2694410B1 (fr) * | 1992-07-30 | 1994-10-28 | Sgs Thomson Microelectronics | Procédé de test de la résistance par carré de couches diffusées. |
| JP3203531B2 (ja) * | 1993-05-14 | 2001-08-27 | 東亞合成株式会社 | サイドウォールの製造方法及び半導体装置 |
| US5480837A (en) * | 1994-06-27 | 1996-01-02 | Industrial Technology Research Institute | Process of making an integrated circuit having a planar conductive layer |
| US6057171A (en) * | 1997-09-25 | 2000-05-02 | Frequency Technology, Inc. | Methods for determining on-chip interconnect process parameters |
| US6287877B1 (en) * | 2000-09-22 | 2001-09-11 | Advanced Micro Devices | Electrically quantifying transistor spacer width |
| US6570228B1 (en) * | 2002-01-17 | 2003-05-27 | Advanced Micro Devices, Inc. | Method and apparatus for electrically measuring insulating film thickness |
| CN112185835B (zh) * | 2020-09-25 | 2022-09-20 | 华虹半导体(无锡)有限公司 | 监测侧墙尺寸波动的方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4282648A (en) * | 1980-03-24 | 1981-08-11 | Intel Corporation | CMOS process |
| US4366613A (en) * | 1980-12-17 | 1983-01-04 | Ibm Corporation | Method of fabricating an MOS dynamic RAM with lightly doped drain |
| US4419809A (en) * | 1981-12-30 | 1983-12-13 | International Business Machines Corporation | Fabrication process of sub-micrometer channel length MOSFETs |
| US4503601A (en) * | 1983-04-18 | 1985-03-12 | Ncr Corporation | Oxide trench structure for polysilicon gates and interconnects |
| US4577391A (en) * | 1984-07-27 | 1986-03-25 | Monolithic Memories, Inc. | Method of manufacturing CMOS devices |
| US4709467A (en) * | 1986-03-13 | 1987-12-01 | Advanced Micro Devices, Inc. | Non-selective implantation process for forming contact regions in integrated circuits |
| US4776922A (en) * | 1987-10-30 | 1988-10-11 | International Business Machines Corporation | Formation of variable-width sidewall structures |
-
1989
- 1989-02-22 US US07/313,984 patent/US5010029A/en not_active Expired - Lifetime
-
1990
- 1990-02-05 AT AT90301188T patent/ATE174723T1/de not_active IP Right Cessation
- 1990-02-05 DE DE69032827T patent/DE69032827T2/de not_active Expired - Fee Related
- 1990-02-05 EP EP90301188A patent/EP0390312B1/en not_active Expired - Lifetime
- 1990-02-21 JP JP2040877A patent/JP2775021B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| EP0390312A2 (en) | 1990-10-03 |
| EP0390312B1 (en) | 1998-12-16 |
| DE69032827T2 (de) | 1999-08-26 |
| DE69032827D1 (de) | 1999-01-28 |
| JPH02271675A (ja) | 1990-11-06 |
| EP0390312A3 (en) | 1990-12-05 |
| US5010029A (en) | 1991-04-23 |
| ATE174723T1 (de) | 1999-01-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8293606B2 (en) | Body tie test structure for accurate body effect measurement | |
| JP2775021B2 (ja) | 電界効果トランジスタを製造する方法 | |
| US4978627A (en) | Method of detecting the width of lightly doped drain regions | |
| US7696021B2 (en) | Semiconductor device manufactured using a non-contact implant metrology | |
| US6136616A (en) | Method of forming semiconductor devices using gate electrode dimensions and dopant concentration for controlling drive current strength | |
| JP5652379B2 (ja) | 半導体基板の評価方法および評価用半導体基板 | |
| US6338997B2 (en) | Method of fabricating semiconductor device having improved bias dependability | |
| JP2006278406A (ja) | イオン注入量分布評価方法 | |
| KR100448529B1 (ko) | 이온전류밀도 측정방법 및 측정장치 및 반도체디바이스제조방법 | |
| CN1143832A (zh) | 测量半导体器件结区漏电流的方法 | |
| US6403979B1 (en) | Test structure for measuring effective channel length of a transistor | |
| JP2008147461A (ja) | 半導体基板の評価方法および半導体基板評価用素子 | |
| Chan et al. | A capacitance method to determine the gate-to-drain/source overlap length of MOSFET's | |
| JP2004140040A (ja) | 縦型ｍｏｓｆｅｔの評価方法 | |
| US20230290880A1 (en) | High voltage mosfet device with improved breakdown voltage | |
| JP3530357B2 (ja) | 半導体装置およびその製造方法 | |
| US6812506B1 (en) | Polysilicon linewidth measurement structure with embedded transistor | |
| EP4357770A1 (en) | Ion-sensitive field effect transistor above microfluidic cavity for ion detection and identification | |
| JP7176483B2 (ja) | 半導体基板の評価方法および評価用半導体基板 | |
| US6890772B2 (en) | Method and apparatus for determining two dimensional doping profiles with SIMS | |
| US3976377A (en) | Method of obtaining the distribution profile of electrically active ions implanted in a semiconductor | |
| KR100556262B1 (ko) | 실리콘 이중막 웨이퍼의 절연 파괴 전압 측정용 전극 및그 측정 방법 | |
| JPH07321322A (ja) | 電界効果型トランジスタ | |
| KR100451758B1 (ko) | 에스오아이(soi)소자테스트용패턴및그형성방법 | |
| JP2000021803A (ja) | 不純物量の測定方法およびそれを用いた半導体装置の製造方法 |