JP5652379B2 - 半導体基板の評価方法および評価用半導体基板 - Google Patents

Description

本発明は、半導体基板の評価方法および評価用半導体基板に関し、特には、接合リーク電流による半導体基板の評価方法および評価用半導体基板に関する。

メモリ、ＣＣＤ等の固体撮像素子等の半導体装置の微細化、高性能化に伴い、それらの製品歩留まりを向上させるために、材料としてのシリコンウェーハにも高品質化が要求され、これに対応した各種シリコンウェーハが開発されている。固体撮像素子においては、シリコン基板品質が大きく影響し、特に、製品特性に直接影響を与えると推測されるウェーハ表層部の結晶性は重要である。表層品質の改善策として、１）不活性ガス又は水素を含む雰囲気中での高温処理、２）引き上げ条件の改善によるグロウ・イン（Ｇｒｏｗｎ−ｉｎ）欠陥の低減、３）エピタキシャル成長ウェーハ等が開発されている。

従来のシリコンウェーハ表面品質の電気的特性評価法としては、酸化膜耐圧（ＧＯＩ）評価が用いられてきた。これは、シリコン表面に熱酸化によりゲート酸化膜を形成し、この上に電極を形成することで絶縁体であるシリコン酸化膜に電気的ストレスを印加し、この絶縁度合いによりシリコン表面品質を評価するものである。すなわち、もとのシリコン表面に欠陥や金属不純物が存在するとこれが熱酸化によりシリコン酸化膜に取り込まれたり、表面形状に応じた酸化膜が形成され、不均一な絶縁体になると絶縁性が低下することからシリコン表面品質を評価するものである。

これは、実デバイスにおいては、ＭＯＳＦＥＴのゲート酸化膜信頼性であり、これの改善に向けていろいろなウェーハ開発が行われた。特にＣＯＰに関連したＧｒｏｗｎ−ｉｎ欠陥に関連した研究は、ウェーハ、デバイスの改善に大きく寄与した。

しかしながら、ＧＯＩで問題がなくても、デバイス歩留まりが低下するということは当然ありえるわけで、特に近年、デバイスの高集積化に伴い、このような事象が数多くなってきている。とりわけ固体撮像素子においては、空乏層外の中性領域からの拡散電流が影響するなど、その原理から考えて、ウェーハ起因の接合リーク電流を低減する必要性がある。

上記の問題に直面し、シリコンウェーハ基板の更なる開発・改善を進めるわけであるが、実際に固体撮像素子などのデバイスを作製し評価してみないと効果の判別が出来ない問題点があった。固体撮像素子の心臓部ともいえる受光部の構造に着目し、ウェーハ面内にＰＮ接合を形成し、この接合リーク電流を測定することが行われている。
シリコンウェーハ評価のために、構造の一例として特許文献１にガードリング付き構造が開示されており、基板析出との関連などが紹介されている。しかしガードリング構造ではガードリング側に印加する電圧の安定性が非常に重要であり、特に近年のデバイスは高集積化・高性能化が進み、非常に微小な欠陥、微量な汚染が影響するため、変動を出来るだけ小さく抑えたい。そのためガードリングを使わない構造を検討してきた。

シリコン基板等の評価に関連した接合リーク電流測定に関しては、例えば特許文献２に詳細が記載されている。構造についてはウェル領域中にＰＮ接合を形成することが記載されている。
しかしながら、固体撮像素子の白キズや暗電流の問題を改善するためにはｐＡレベルで接合リーク電流を評価する必要があり、上記の評価方法では精度の面で不十分だった。

特開平６−９７２４７号公報 特開２００１−７７１６８号公報

本発明は上記問題点に鑑みてなされたもので、例えばＣＣＤ、ＣＭＯＳセンサ等の高歩留まりが要求される製品に使用される高品質ウェーハに関して、接合リーク電流特性を高精度で評価することが可能な半導体基板の評価方法および評価用半導体基板を提供することを目的とする。

上記目的を達成するために、本発明は、接合リーク電流により半導体基板を評価する方法であって、評価する半導体基板に、複数のＰＮ接合と、該複数のＰＮ接合同士を分離する分離酸化膜と、該分離酸化膜の下に位置するチャネルストップ層とを形成してから、前記複数のＰＮ接合における接合リーク電流を測定して評価を行うことを特徴とする半導体基板の評価方法を提供する。

このような半導体基板の評価方法であれば、実際の固体撮像素子等の製造において用いられるチャネルストップ層によって、接合リーク電流の評価においても、分離酸化膜や表面界面準位などの影響で、ＰＮ接合が形成されるウェル領域等の周辺の寄生空乏容量が発生するのを防止することができる。
したがって、高精度に接合リーク電流を評価することができ、半導体基板の評価をより精度良く行うことができる。
また、複数のＰＮ接合を形成して接合リーク電流の測定・評価を行うので、接合リーク電流の面内分布を把握することができ、接合リーク電流の発生原因について詳細な検討が可能になる。

このとき、前記複数のＰＮ接合の各々の面積を０．５〜４ｍｍ^２とすることができる。
本発明における接合リーク電流測定では、例えばＰＮ接合上に形成した電極等にプローブ（ニードル）を接触させて電圧を印加することで行う。この際、ＰＮ接合の面積を４ｍｍ^２以下とすることにより、シート抵抗の影響により電極面内に均一な電界印加が出来なくなるのを防ぐことができる。

また、実際のデバイスではミクロン単位の製品があり原理的にはそのサイズのＰＮ接合の作製は可能だが、半導体基板の評価の観点ではそれほど小さくする必要はなく０．５ｍｍ^２を最小にすることができる。なお、測定器の精度の問題で、これ以上小さい面積とするとプローブが接触できなくて欠陥感度が十分得られなくなるのを防ぐためでもある。

また、前記複数のＰＮ接合と、分離酸化膜と、チャネルストップ層を形成するとき、前記半導体基板の表面に酸化膜を形成し、該形成した酸化膜の一部を除去することにより、複数の開口部を形成し、残された酸化膜を分離酸化膜とし、該形成した複数の開口部および分離酸化膜上から前記半導体基板の導電型と同じ導電型のドーパントをイオン注入し、前記複数の開口部の各々にウェル領域を形成するとともに、前記分離酸化膜下にチャネルストップ層を形成し、前記各々のウェル領域内に、該ウェル領域の導電型とは異なる導電型のドーパントを拡散して拡散層を形成して、前記複数のＰＮ接合を形成することができる。

このようにすれば、特にはチャネルストップ層を簡単に形成することが可能となる。
また、ウェル領域の形成によって接合リーク電流を増加させることができ、高精度で評価を行うことができる。

また、前記ウェル領域において、前記半導体基板の導電型と同じ導電型のドーパントの濃度を１×１０^１７ａｔｏｍｓ／ｃｍ^３以下とすることができる。

特にボロンをイオン注入してウェル領域を形成する場合は、高濃度になりすぎると、イオン注入により転位が形成されウェル領域中に欠陥が形成されてしまう。本発明者が見出した上記範囲であれば、転位の発生がなく安定した測定が可能である。

また、前記ウェル領域において、前記半導体基板の導電型と同じ導電型のドーパントの濃度を１×１０^１６〜１×１０^１７ａｔｏｍｓ／ｃｍ^３とし、深さを２μｍ以下とし、前記拡散層において、前記ウェル領域の導電型とは異なる導電型のドーパントの濃度を１×１０^１８〜５×１０^２０ａｔｏｍｓ／ｃｍ^３とし、深さを１μｍ以下とし、前記チャネルストップ層において、前記半導体基板の導電型と同じ導電型のドーパントの濃度を１×１０^１６〜１×１０^１７ａｔｏｍｓ／ｃｍ^３とし、深さを０．５μｍ以下とすることができる。

まず、ウェル領域については、濃度を１×１０^１６ａｔｏｍｓ／ｃｍ^３以上とすることで、ウェル領域としての効果をもたせることができ（これより低いと、半導体基板と同程度の不純物濃度となる）、１×１０^１７ａｔｏｍｓ／ｃｍ^３以下とすることで、イオン注入時に欠陥が導入されるのを防ぐことができる。
また、深さについては、２μｍ以下とすることで、それよりも深くまで形成するためにイオン注入の加速電圧が高くなり欠陥が導入されるのを防ぐことができる。

拡散層については、ＰＮ接合形成のため、濃度はウェル領域よりも高くする。例えばイオン注入やリンガラス拡散で得られる最高濃度を上限（５×１０^２０ａｔｏｍｓ／ｃｍ^３）とし、下限（１×１０^１８ａｔｏｍｓ／ｃｍ^３）はＰＮ接合を形成するためウェル領域の一桁上の濃度とすることができる。
深さはウェル領域の範囲内、例えば１μｍ以下とすることができる。

チャネルストップ層については、濃度としてはウェル領域と同じである方が形成しやすくかつ周辺でのキャリア勾配が生じない。
また深さは深い必要はなく、イオン注入で制御可能な上記範囲とすることができる。

また、本発明は、接合リーク電流により評価するための評価用半導体基板であって、複数のＰＮ接合と、該複数のＰＮ接合同士を分離する分離酸化膜と、該分離酸化膜の下に位置するチャネルストップ層とが形成されたものであることを特徴とする評価用半導体基板を提供する。

このような評価用半導体基板であれば、チャネルストップ層によって、接合リーク電流の評価においてもＰＮ接合が形成されるウェル領域等の周辺の寄生空乏容量が発生するのを防止することができ、接合リーク電流を高精度に評価し、さらには半導体基板を高精度に評価することができる。
また、複数のＰＮ接合を形成して接合リーク電流の測定・評価を行うことが可能であり、接合リーク電流の面内分布を把握することができ、接合リーク電流の発生原因について詳細な検討が可能になる。

このとき、前記複数のＰＮ接合は、各々の面積が０．５〜４ｍｍ^２のものとすることができる。
このように４ｍｍ^２以下のものであれば、接合リーク電流測定において、ＰＮ接合上に形成した電極等にプローブを接触して電圧を印加するにあたって、シート抵抗の影響により電極面内に均一な電界印加が出来なくなるのを防ぐことができる。
また、半導体基板の評価の観点では０．５ｍｍ^２以上あれば足りるし、プローブの接触等の点からもそれ以上とするのが好ましい。

また、前記ＰＮ接合は、前記半導体基板の導電型と同じ導電型のドーパントがイオン注入されたウェル領域と、該ウェル領域内に形成され、該ウェル領域の導電型とは異なる導電型のドーパントが拡散された拡散層からなるものとすることができる。

このようなものであれば、ウェル領域によって接合リーク電流を増加させることができ、高精度で評価を行うことができる。

また、前記ウェル領域は、前記半導体基板の導電型と同じ導電型のドーパントの濃度が１×１０^１７ａｔｏｍｓ／ｃｍ^３以下のものとすることができる。

特にボロンをイオン注入してウェル領域を形成する場合は、高濃度になりすぎると、イオン注入により転位が形成されウェル領域中に欠陥が形成されてしまうが、上記範囲であれば、転位の発生がなく安定した測定が可能になる。

また、前記ウェル領域は、前記半導体基板の導電型と同じ導電型のドーパントの濃度が１×１０^１６〜１×１０^１７ａｔｏｍｓ／ｃｍ^３であり、深さが２μｍ以下であり、前記拡散層は、前記ウェル領域の導電型とは異なる導電型のドーパントの濃度が１×１０^１８〜５×１０^２０ａｔｏｍｓ／ｃｍ^３であり、深さが１μｍ以下であり、前記チャネルストップ層は、前記半導体基板の導電型と同じ導電型のドーパントの濃度が１×１０^１６〜１×１０^１７ａｔｏｍｓ／ｃｍ^３であり、深さが０．５μｍ以下のものとすることができる。

ウェル領域については、濃度を１×１０^１６ａｔｏｍｓ／ｃｍ^３以上とすることで、ウェル領域としての効果をもたせることができ、１×１０^１７ａｔｏｍｓ／ｃｍ^３以下とすることで、イオン注入時に欠陥が導入されるのを防ぐことができる。
また、深さについては、２μｍ以下とすることで、イオン注入の加速電圧が高いことが原因で欠陥が導入されるのを防ぐことができる。

拡散層については、例えばイオン注入やリンガラス拡散で得られる最高濃度を上限（５×１０^２０ａｔｏｍｓ／ｃｍ^３）とし、下限（１×１０^１８ａｔｏｍｓ／ｃｍ^３）はＰＮ接合を形成するためウェル領域の一桁上の濃度とすることができる。
深さはウェル領域の範囲内、例えば１μｍ以下とすることができる。

チャネルストップ層については、濃度としてはウェル領域と同じである方が形成しやすくかつ周辺でのキャリア勾配が生じない。
また深さは深い必要はなく、イオン注入で制御可能な上記範囲とすることができる。

以上のように、本発明の半導体基板の評価方法や評価用半導体基板によれば、チャネルストップ層によってＰＮ接合が形成されるウェル領域等の周辺の寄生空乏容量が発生するのを防止でき、従来よりも高精度に、接合リーク電流を測定し、半導体基板の評価を行うことができる。

本発明の評価用半導体基板の一例を示す概略図である。 本発明の半導体基板の評価方法のフローの一例を示す図である。 実施例における空乏層の状態を示す説明図である。 実施例および比較例１、２における接合リーク電流と印加電圧の関係を示すグラフである。 比較例１における空乏層の状態を示す説明図である。 比較例２における空乏層の状態を示す説明図である。

上述したように、特許文献２には接合リーク電流の測定に関して記載されているものの、ウェル領域中にＰＮ接合を形成することのみが記載されているが、測定レベルの精度の面において不十分だった。特許文献２では、実際の固体撮像素子の製造において用いられる、ウェル領域の周辺の寄生空乏容量の発生を防止するためのチャネルストップ層の形成については記載されておらず、小さい面積のＰＮ接合の評価用素子で測定しているだけであり、ウェル領域の周辺の寄生空乏容量まで考慮されていない。

しかし、固体撮像素子の白キズや暗電流の問題を改善するためにはｐＡレベルで接合リーク電流を評価する必要があり、接合リーク電流の評価においてもウェル周辺の寄生空乏容量の発生を防止する必要があると考えられる。本発明者は、以上のことを考慮、検討した結果、微小な接合リーク電流の測定において、特許文献２に記載の構造にさらに、チャネルストップ層の形成を組み合わせることにより、接合リーク電流の検出精度を向上させることができることを見出し、本発明を完成させた。

以下、本発明の実施形態について、図面を参照しながら詳細に説明するが、本発明はこれに限定されるものではない。
まず、本発明の評価用半導体基板について説明する。
図１は、本発明の評価用半導体基板の一例の概略を示している。図１に示すように、本発明の評価用半導体基板１においては、評価対象の半導体基板１’内に、半導体基板１’と同じ導電型のドーパントがイオン注入されたウェル領域２が形成されている。また、該ウェル領域２の周辺にも、半導体基板１’と同じ導電型のドーパントがイオン注入されたチャネルストップ層３が形成されている。そして、ウェル領域２の中には、ウェル領域２の導電型とは異なる導電型のドーパントが拡散された拡散層４が形成されており、ウェル領域内でＰＮ接合５が形成されている。

なお、ここでは半導体基板１’、ウェル領域２、チャネルストップ層３はＰ型のドーパント（ボロン等）がドープされており、一方で拡散層４はＮ型のドーパント（リン等）がドープされている。ただし、当然この態様に限定されず、逆の態様とすることも可能である。

また、上記のようなウェル領域２および拡散層４が半導体基板１’の面内に複数形成されており、ＰＮ接合５が複数形成されている。
そして、半導体基板１’の表面には分離酸化膜６が形成されており、各ＰＮ接合同士を分離している。上記チャネルストップ層３は分離酸化膜６の直下に位置している。

ここで、各領域・層のドーパント濃度や深さ等について一例を挙げて説明するが、当然これに限定されず、その都度適切な数値に設定することが可能である。目的やコスト等に応じて適宜決定することができる。

まず、ウェル領域２においては、ドーパント濃度は、ドーパントを例えばイオン注入して形成されたものである場合、高濃度のためにイオン注入により転位が形成されてウェル領域中に欠陥が形成されるのを防ぐため、１×１０^１７ａｔｏｍｓ／ｃｍ^３以下にすることができる。特にドーパントがボロンの場合に、上記のような欠陥の形成の傾向があるため注意すると良い。
そして、特には、ドーパント濃度を１×１０^１６ａｔｏｍｓ／ｃｍ^３以上とすることで、ウェル領域としての効果をもたせることができる。これより低いと、半導体基板１’と同程度のドーパント濃度となってしまうからである。

また、深さについては、２μｍ以下とすることで、イオン注入の加速電圧が高いのが原因で欠陥が導入されるのを防ぐことができる。
なお、浅すぎると評価できる空乏層幅が小さくなり、半導体基板１’の評価として感度が低下してしまうので注意が必要である。

また、拡散層４においては、例えばイオン注入やリンガラス拡散で得られる最高濃度を上限（５×１０^２０ａｔｏｍｓ／ｃｍ^３）とし、下限（１×１０^１８ａｔｏｍｓ／ｃｍ^３）はＰＮ接合を形成するためウェル領域の一桁上の濃度とすることができる。
深さに関しては、当然ウェル内に形成するため、例えば１μｍ以下とすることができる。

次に、チャネルストップ層３については、ドーパント濃度としてはウェル領域２と同じである方が形成しやすくかつ周辺でのキャリア勾配が生じない。したがって、１×１０^１６〜１×１０^１７ａｔｏｍｓ／ｃｍ^３とすることができる。
また深さは深い必要はなく、イオン注入で制御可能な０．５μｍ以下とすることができる。

次に、分離酸化膜６について述べる。
この分離酸化膜６の形成方法や厚さ等も特に限定されず、その都度決定することができる。例えば、熱酸化膜でもＣＶＤ膜でも良い。なお、厚さに関しては、特にはチャネルストップ層３が分離酸化膜上からイオン注入で形成されたものの場合、例えば１００〜５００ｎｍの範囲のものとすることができる。このような範囲のものであれば、イオン注入の際に、一部のドーパントを適切に通過させて分離酸化膜６の直下にチャネルストップ層３を形成させることができるからである。

また、ＰＮ接合５に関して、個別の面積（なお、ここでは、分離酸化膜６で囲われた部分（開口部７）の面積をいう）を０．５〜４ｍｍ^２とすることができる。
接合リーク電流の測定では、プローブを拡散層４に点接触させて電圧を印加することになるが、ＰＮ接合の面積を４ｍｍ^２以下とすることで、シート抵抗の影響により均一な電界印加が出来なくなるのを防ぐことができる。
さらには、半導体基板の評価の観点では０．５ｍｍ^２以上あれば足りるし、プローブの接触等の点からも０．５ｍｍ^２以上とするのが好ましい。

また、ＰＮ接合５が複数形成されていれば、半導体基板１’の接合リーク電流の面内分布を所望のように測定することができるが、その具体的な数は特に限定されない。ＰＮ接合５の面積や、目的のデータ量、測定の手間、コスト等も併せて考慮して形成する数を適宜決定することができる。

さらには、必要に応じて、複数のＰＮ接合５上に、フォトリソグラフィでアルミニウムや多結晶シリコン等からなる電極８がさらに形成されている。接合リーク電流の測定は、該電極８にプローブを接触させて電圧を印加して行うことが可能である。

次に、本発明の半導体基板の評価方法について説明する。
図２に本発明の半導体基板の評価方法のフローの一例を示す。なお、本発明は図２のフローに限定されず、複数のＰＮ接合と、該ＰＮ接合を分離する分離酸化膜と、該分離酸化膜の下に位置するチャネルストップ層とを形成してからＰＮ接合における接合リーク電流を測定して評価すれば良く、各々の具体的な工程については適宜決定することができる。後述するように、図２のフローであれば、特にはチャネルストップ層を簡便に形成することができる。
（工程１） 酸化膜の形成
まず、用意した評価対象の半導体基板１’にマスクとなる酸化膜９を形成する。この酸化膜９は熱酸化により形成してもＣＶＤにより形成しても良いが、以下の点に注意する。

後の工程において、ウェル領域２の形成のためにイオン注入を行うが、このときのイオンがわずかに酸化膜９を通過するような厚さとすることができる。この厚さは、元素や、加速電圧等に依存するため、工程、設備に適した値を探る必要がある。
イオン注入時のマスクとして適切に機能するように、また、パターンが薄くなって実際の測定時にパターン認識が不可能とならないように、例えば１００ｎｍ以上とすることができる。
さらに、例えば５００ｎｍより厚いと、イオン注入のイオンを完全にマスクしてしまい酸化膜９の直下にチャネルストップ層３が形成されにくい。

当然、酸化膜厚さは特に限定されないが、実用的な範囲としては上記の１００〜５００ｎｍ程度の範囲とすることができる。

（工程２） 窓開け処理（開口部および分離酸化膜の形成）
このように、工程１で形成した酸化膜９にフォトリソグラフィーを行い、酸化膜９の一部をドライエッチングないしはウエットエッチングにより窓明け処理を行う。上述したように、このとき窓明けした部分（開口部７）の面積がＰＮ接合の面積に相当することになる。したがって開口部７の形成にあたっては、上述したように、各々、例えば０．５〜４ｍｍ^２とすることができる。接合リーク電流の面内分布を求められるように、複数の開口部７を形成するが、具体的な形成数は特に限定されず、その都度決定することができる。
なお、開口部７以外の部分で残った酸化膜９が分離酸化膜６に相当する。

（工程３） イオン注入処理（ウェル領域およびチャネルストップ層の形成）
次に、この状態で、開口部７および分離酸化膜６の上から、イオン注入処理を行う。このイオン注入処理によって、半導体基板１’の導電型と同じ導電型のドーパントを注入し、開口部７の箇所にウェル領域２を形成する。このとき、同時に分離酸化膜６の直下にチャネルストップ層３を形成する。このような方法であれば、特には、ウェル領域２のみならずチャネルストップ層３も同時に形成することができるので簡便である。

上述したように、例えば、ウェル領域２のドーパント濃度として１×１０^１６〜１×１０^１７ａｔｏｍｓ／ｃｍ^３とし、深さを２μｍ以下とすることができる。また、チャネルストップ層３においてはドーパントの濃度を１×１０^１６〜１×１０^１７ａｔｏｍｓ／ｃｍ^３とし、深さを０．５μｍ以下とすることができる。

なお、特には、このときのイオン注入処理の条件（ドーズ量や加速電圧等）は、分離酸化膜６の厚さを考慮した上で、分離酸化膜６の直下に所望の深さ（厚さ）のチャネルストップ層３が形成できるように注意する必要がある。予め実験等を行っておき、酸化膜厚、イオン注入処理の条件の適切な組合せを調査しておくとよい。
このあと回復熱処理を行う。

（工程４） 拡散層およびＰＮ接合の形成
このあと、ＰＮ接合形成のため、ウェル領域２の導電型とは異なる導電型のドーパントを拡散させ、拡散層４を形成する。このときの拡散はイオン注入処理でも、固体拡散処理でも良い。また、イオン注入処理を使った場合は、ウェル領域２の形成時における回復熱処理とを兼ねることができる。
以上のようにしてＰＮ接合を形成することができ、評価用半導体基板１を得ることができる。

上述したように、例えば、拡散層４において、ウェル領域２の導電型とは異なる導電型のドーパントの濃度を１×１０^１８〜５×１０^２０ａｔｏｍｓ／ｃｍ^３とし、深さを１μｍ以下とすることができる。

（工程５） 接合リーク電流の測定および半導体基板の評価
上記のようにして得た評価用半導体基板１に、必要に応じて、複数のＰＮ接合上にフォトリソグラフィでアルミニウムや多結晶シリコン等からなる電極８を各々さらに形成し、該電極８にプローブを接触させて電圧を印加し、接合リーク電流の測定を行う。
本発明ではウェル領域２の周辺、すなわち、分離酸化膜６の直下にチャネルストップ層３を形成しているため、ウェル領域２の周辺に寄生空乏容量が発生するのを防ぐことができ、接合リーク電流の検出精度を向上することができる。
そして、このようにして得られた精度の高い接合リーク電流特性を用い、半導体基板を精度高く評価を行うことが可能である。

以下、実施例及び比較例を示して本発明をより具体的に説明するが、本発明はこれらに限定されるものではない。
（実施例）
本発明の半導体基板の評価方法を実施した。
抵抗率１０Ω・ｃｍ、ボロンドープ（濃度が１×１０^１５ａｔｏｍｓ／ｃｍ^３）、直径２００ｍｍのシリコンウェーハを材料として用意した。そして、まずこれをＰｙｒｏ雰囲気で１０００℃、９０分の熱処理を施し、２００ｎｍの酸化膜を形成した。

この後、レジストを塗布してフォトリソグラフィを行う。今回はネガレジストを選択した。なお、面積が４ｍｍ^２の酸化膜の開口部をウェーハ面内に複数得られるようにマスクを工夫した。このレジスト付きウェーハを、バッファードＨＦ溶液にて酸化膜のエッチングを行い、硫酸過酸化水素混合液にてレジストを除去後、ＲＣＡ洗浄を実施した。

この開口部が形成されたウェーハに、加速電圧５５ＫｅＶ、ドーズ量２×１０^１２ａｔｏｍｓ／ｃｍ^２でボロンをイオン注入して、ウェル領域およびチャネルストップ層を形成し、１０００℃、窒素雰囲気下で回復アニールを行った。
その後、リンガラスを塗布拡散し、リンを表面より拡散することでウェル領域内に拡散層を形成して、ＰＮ接合を形成した。
この条件で、ウェル領域はボロンの濃度が１×１０^１７ａｔｏｍｓ／ｃｍ^３、深さ１μｍとなり、チャネルストップ層は酸化膜直下の濃度が１×１０^１７ａｔｏｍｓ／ｃｍ^３、深さ０．５μｍとなり、拡散層は濃度が１×１０^１９ａｔｏｍｓ／ｃｍ^３、深さ０．４μｍとなった。

そして、開口部に多結晶シリコンからなる電極を形成し、プローブを当てて電圧を印加して接合リーク電流の測定を行った。このときの空乏層の状態を図３に示す。

また、本構造の接合リーク電流の測定結果の一例を図４に示す。図４に示すように、１×１０^−１１〜１×１０^−１２Ａ程度の接合リーク電流の検出、すなわち、ピコアンペアレベルの検出が可能となっていることが分かる。このようなレベルで測定可能であれば、温度特性などの取得も容易である。
このようにして、ウェーハ面内に形成された複数のＰＮ接合を用い、接合リーク電流のウェーハ面内の分布を得ることができた。

なお、ウェル領域のボロンの濃度が１×１０^１８ａｔｏｍｓ／ｃｍ^３となるようにイオン注入時のドーズ量１×１０^１３ａｔｏｍｓ／ｃｍ^２にする以外は上記と同様にして接合リーク電流を測定した。
その結果、上記のボロンの濃度が１×１０^１７ａｔｏｍｓ／ｃｍ^３のときよりも、接合リーク電流の値が一桁程度増加し、１×１０^−１０〜１×１０^−１１Ａ程度となった。これはイオン注入時に導入された欠陥によるものであると推測される。

（比較例１）
本発明の半導体基板の評価方法とは異なり、ウェル領域およびチャネルストップ層を形成することなく接合リーク電流の測定を行って半導体基板の評価を行った。
開口部が形成されたウェーハを実施例１と同様にして用意し、リンガラスを塗布拡散し、リンを表面より拡散することでウェーハ内に拡散層を形成して、ＰＮ接合を形成した。拡散層は濃度が１×１０^１９ａｔｏｍｓ／ｃｍ^３、深さ０．４μｍとなった。

そして、開口部に多結晶シリコンからなる電極を形成し、プローブを当てて電圧を印加して接合リーク電流の測定を行った。このときの空乏層の状態を図５に示す。実施例と異なり、空乏層がウェル領域の周辺にも発生してしまっている。

また、接合リーク電流の測定結果の一例を図４に併せて示す。図４に示すように、１×１０^−３〜１×１０^−５Ａ程度の接合リーク電流が検出された。すなわち、マイクロアンペアレベルの接合リーク電流すら検出できず、このようなレベルでは、感度の点で不十分でありウェーハ解析には不適切である。

（比較例２）
本発明の半導体基板の評価方法とは異なり、チャネルストップ層を形成することなく接合リーク電流の測定を行って半導体基板の評価を行った。
実施例１で用意したものと同様のシリコンウェーハをＰｙｒｏ雰囲気で１０００℃、３００分の熱処理を施し、８００ｎｍの酸化膜を形成した。

この後、レジストを塗布してフォトリソグラフィを行う。今回はネガレジストを選択した。なお、面積が４ｍｍ^２の酸化膜の開口部をウェーハ面内に複数得られるようにマスクを工夫した。このレジスト付きウェーハを、バッファードＨＦ溶液にて酸化膜のエッチングを行い、硫酸過酸化水素混合液にてレジストを除去後、ＲＣＡ洗浄を実施した。

この開口部が形成されたウェーハに、加速電圧５５ＫｅＶ、ドーズ量２×１０^１２ａｔｏｍｓ／ｃｍ^２でボロンをイオン注入して、ウェル領域を形成した。この加速電圧では、８００ｎｍの酸化膜をボロンは通過できず、ウェル領域の周辺にチャネルストップ層は形成されなかった。そして１０００℃、窒素雰囲気下で回復アニールを行った。
その後、リンガラスを塗布拡散し、リンを表面より拡散することでウェル領域内に拡散層を形成して、ＰＮ接合を形成した。
この条件で、ウェル領域はボロンの濃度が１×１０^１７ａｔｏｍｓ／ｃｍ^３、深さ１μｍとなり、拡散層は濃度が１×１０^１９ａｔｏｍｓ／ｃｍ^３、深さ０．４μｍとなった。

そして、開口部に多結晶シリコンからなる電極を形成し、プローブを当てて電圧を印加して接合リーク電流の測定を行った。このときの空乏層の状態を図６に示す。この場合においても、実施例と異なり、空乏層がウェル領域の周辺にも発生してしまっている。

また、接合リーク電流の測定結果の一例を図４に併せて示す。図４に示すように、１×１０^−８〜１×１０^−９Ａ程度の接合リーク電流の検出、すなわち、サブピコアンペアレベルの検出しかできていない。比較例１に比べると改善されているが、チャンネルストップ層が形成されていないことから、ウェル領域周辺に空乏層が発生してしまい、実施例のような極めて高い接合リーク電流の検出精度は得られないことが分かる。

なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は、例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。

１…本発明の評価用半導体基板、 １’…半導体基板、 ２…ウェル領域、
３…チャネルストップ層、 ４…拡散層、 ５…ＰＮ接合、
６…分離酸化膜、 ７…開口部、 ８…電極、 ９…酸化膜。

Claims (10)

1. 接合リーク電流により半導体基板を評価する方法であって、
   評価する半導体基板に、複数のＰＮ接合と、該複数のＰＮ接合同士を分離する分離酸化膜と、該分離酸化膜の下に位置するチャネルストップ層とを形成してから、前記複数のＰＮ接合における接合リーク電流を測定して評価を行うことを特徴とする半導体基板の評価方法。
2. 前記複数のＰＮ接合の各々の面積を０．５〜４ｍｍ^２とすることを特徴とする請求項１に記載の半導体基板の評価方法。
3. 前記複数のＰＮ接合と、分離酸化膜と、チャネルストップ層を形成するとき、
   前記半導体基板の表面に酸化膜を形成し、
   該形成した酸化膜の一部を除去することにより、複数の開口部を形成し、残された酸化膜を分離酸化膜とし、
   該形成した複数の開口部および分離酸化膜上から前記半導体基板の導電型と同じ導電型のドーパントをイオン注入し、前記複数の開口部の各々にウェル領域を形成するとともに、前記分離酸化膜下にチャネルストップ層を形成し、
   前記各々のウェル領域内に、該ウェル領域の導電型とは異なる導電型のドーパントを拡散して拡散層を形成して、前記複数のＰＮ接合を形成することを特徴とする請求項１または請求項２に記載の半導体基板の評価方法。
4. 前記ウェル領域において、前記半導体基板の導電型と同じ導電型のドーパントの濃度を１×１０^１７ａｔｏｍｓ／ｃｍ^３以下とすることを特徴とする請求項３に記載の半導体基板の評価方法。
5. 前記ウェル領域において、前記半導体基板の導電型と同じ導電型のドーパントの濃度を１×１０^１６〜１×１０^１７ａｔｏｍｓ／ｃｍ^３とし、深さを２μｍ以下とし、
   前記拡散層において、前記ウェル領域の導電型とは異なる導電型のドーパントの濃度を１×１０^１８〜５×１０^２０ａｔｏｍｓ／ｃｍ^３とし、深さを１μｍ以下とし、
   前記チャネルストップ層において、前記半導体基板の導電型と同じ導電型のドーパントの濃度を１×１０^１６〜１×１０^１７ａｔｏｍｓ／ｃｍ^３とし、深さを０．５μｍ以下とすることを特徴とする請求項３又は請求項４に記載の半導体基板の評価方法。
6. 接合リーク電流により評価するための評価用半導体基板であって、
   複数のＰＮ接合と、該複数のＰＮ接合同士を分離する分離酸化膜と、該分離酸化膜の下に位置するチャネルストップ層とが形成されたものであることを特徴とする評価用半導体基板。
7. 前記複数のＰＮ接合は、各々の面積が０．５〜４ｍｍ^２のものであることを特徴とする請求項６に記載の評価用半導体基板。
8. 前記ＰＮ接合は、前記半導体基板の導電型と同じ導電型のドーパントがイオン注入されたウェル領域と、該ウェル領域内に形成され、該ウェル領域の導電型とは異なる導電型のドーパントが拡散された拡散層からなるものであることを特徴とする請求項６または請求項７に記載の評価用半導体基板。
9. 前記ウェル領域は、前記半導体基板の導電型と同じ導電型のドーパントの濃度が１×１０^１７ａｔｏｍｓ／ｃｍ^３以下のものであることを特徴とする請求項８に記載の評価用半導体基板。
10. 前記ウェル領域は、前記半導体基板の導電型と同じ導電型のドーパントの濃度が１×１０^１６〜１×１０^１７ａｔｏｍｓ／ｃｍ^３であり、深さが２μｍ以下であり、
    前記拡散層は、前記ウェル領域の導電型とは異なる導電型のドーパントの濃度が１×１０^１８〜５×１０^２０ａｔｏｍｓ／ｃｍ^３であり、深さが１μｍ以下であり、
    前記チャネルストップ層は、前記半導体基板の導電型と同じ導電型のドーパントの濃度が１×１０^１６〜１×１０^１７ａｔｏｍｓ／ｃｍ^３であり、深さが０．５μｍ以下のものであることを特徴とする請求項８又は請求項９に記載の評価用半導体基板。

Images