JP6354657B2 - 半導体基板の評価方法、半導体基板の製造方法 - Google Patents
半導体基板の評価方法、半導体基板の製造方法 Download PDFInfo
- Publication number
- JP6354657B2 JP6354657B2 JP2015097577A JP2015097577A JP6354657B2 JP 6354657 B2 JP6354657 B2 JP 6354657B2 JP 2015097577 A JP2015097577 A JP 2015097577A JP 2015097577 A JP2015097577 A JP 2015097577A JP 6354657 B2 JP6354657 B2 JP 6354657B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- noise
- heat treatment
- oxygen precipitation
- junction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
熱雑音(ジョンソン雑音)は、温度に依存する雑音で、電子の熱運動に起因するものである。
1/fノイズはフリッカノイズとも言われるもので、低い周波数で他のノイズよりも大きなノイズを示す。周波数に依存するノイズには1/f以外に、1/f2に依存するノイズがありブラウンノイズ(又はレッドノイズ)と呼ばれる。1/fノイズは白色ノイズ(周波数に依存しない)と1/f2ノイズとの中間ということから、ピンクノイズと呼ばれることもある(非特許文献1)。
前記評価対象の半導体基板に酸素析出熱処理を行う工程と、
前記評価対象の半導体基板の表面にイオン注入を行う工程と、
該イオン注入した半導体基板の表面にPN接合部を形成する工程と、
該PN接合部に逆方向電圧を印加し、接合リーク電流を測定する工程と、
該測定した接合リーク電流のデータをフーリエ変換して、前記接合リーク電流のノイズのパワースペクトルを取得する工程と、
前記酸素析出熱処理の条件を、前記取得したパワースペクトルの中の1/f2ノイズにより評価する工程を有することを特徴とする半導体基板の評価方法を提供する。
このような酸素析出熱処理の条件を1/f2ノイズにより評価することで、イオン注入で生じる欠陥をゲッタリングすることができる酸素析出熱処理条件を効率的に求めることができる。
上記のように、イオン注入により欠陥が発生した半導体基板を評価する方法において、該イオン注入で発生した欠陥を消滅させることができる酸素析出熱処理の条件を求めることができる半導体基板の評価方法が求められている。
前記評価対象の半導体基板に酸素析出熱処理を行う工程と、
前記評価対象の半導体基板の表面にイオン注入を行う工程と、
該イオン注入した半導体基板の表面にPN接合部を形成する工程と、
該PN接合部に逆方向電圧を印加し、接合リーク電流を測定する工程と、
該測定した接合リーク電流のデータをフーリエ変換して、前記接合リーク電流のノイズのパワースペクトルを取得する工程と、
前記酸素析出熱処理の条件を、前記取得したパワースペクトルの中の1/f2ノイズにより評価する工程を有することを特徴とする半導体基板の評価方法が、上記課題を解決できることを見出し、本発明を完成させた。
図1は、本発明の半導体基板の評価方法の工程フローを示す図である。最初に、評価対象の半導体基板に酸素析出熱処理を行う(図1(A))。評価対象の半導体基板は特に限定されないが、事前に酸素濃度が分かっているものが好ましい。酸素析出熱処理の条件は、例えば500℃〜1100℃の温度で、1時間〜30時間程度の時間とすることができる。
尚、図1及び上記の説明では酸素析出熱処理が最初の工程になっているが、必ずしも最初の工程である必要はなく、接合リーク電流を測定する工程の前であればよい。具体的には、イオン注入後やPN接合形成後とすることもできる。
このとき、注入されたイオンにより、半導体基板(ウェル内部)に欠陥が生成され、接合リーク電流や1/f2ノイズの原因となる。
そして、イオン注入後に、例えば1000℃程度の温度にて不活性ガス雰囲気中で回復熱処理を実施する。
評価用のPN接合を形成する場合には、イオン注入工程で形成されたウェル内に該ウェルの導電型と反対の導電型の接合拡散層を形成して、PN接合を形成する。接合拡散層を形成する方法としては、例えば半導体基板表面からの不純物拡散やイオン注入がある。ウェルと接合拡散層が反対の導電型であるため、PN接合が形成される。PN接合部では、電子と正孔が結合してキャリアが存在しない空乏層が形成される。
このとき、評価する酸素析出熱処理の条件の評価は、半導体基板の酸素濃度、酸素析出熱処理の温度、及び酸素析出熱処理の時間のいずれか1以上の条件を変更して行うことが好ましい。
抵抗率10Ω・cm、酸素濃度が12ppmaの直径200mmのボロンをドープしたシリコンウェーハを多数準備し、まず前熱処理として酸素析出熱処理を行った。このとき、酸素析出熱処理の温度は500℃、800℃、1000℃を組み合わせることで異なる酸素析出量のウェーハとなるようにした。
これらの温度の意味としては、500℃で析出核を形成し、次の800℃で析出核を成長させ(次の高温でさらに析出核を成長させ、析出物を形成するが、高温にすることで核消滅を防止する)、1000℃でさらに析出核を成長させ、酸素析出物とする。500℃の熱処理は核形成であるので温度が重要であり、時間は4時間程度で十分である。析出密度を制御する際は、この温度を変化させることで可能となる。800℃の熱処理は核成長であり、こちらも4時間程度で十分である。最後の1000℃の熱処理では4時間以上20時間以下の範囲で行うことで析出物のサイズを制御可能である。
Claims (3)
- 半導体基板の評価方法であって、
前記評価対象の半導体基板に酸素析出熱処理を行う工程と、
前記評価対象の半導体基板の表面にイオン注入を行う工程と、
該イオン注入した半導体基板の表面にPN接合部を形成する工程と、
該PN接合部に逆方向電圧を印加し、接合リーク電流を測定する工程と、
該測定した接合リーク電流のデータをフーリエ変換して、前記接合リーク電流のノイズのパワースペクトルを取得する工程と、
前記酸素析出熱処理の条件を、前記取得したパワースペクトルの中の1/f2ノイズにより評価する工程を有することを特徴とする半導体基板の評価方法。 - 前記酸素析出熱処理の条件を評価する工程は、前記半導体基板の酸素濃度、前記酸素析出熱処理の温度、及び前記酸素析出熱処理の時間のいずれか1以上の条件を変更して行うことを特徴とする請求項1に記載の半導体基板の評価方法。
- 請求項1又は請求項2に記載の半導体基板の評価方法を用いて、前記パワースペクトル中に1/f2ノイズが観察されない酸素析出熱処理条件を求め、該酸素析出熱処理条件で製造することを特徴とする半導体基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015097577A JP6354657B2 (ja) | 2015-05-12 | 2015-05-12 | 半導体基板の評価方法、半導体基板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015097577A JP6354657B2 (ja) | 2015-05-12 | 2015-05-12 | 半導体基板の評価方法、半導体基板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016213382A JP2016213382A (ja) | 2016-12-15 |
JP6354657B2 true JP6354657B2 (ja) | 2018-07-11 |
Family
ID=57551675
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015097577A Active JP6354657B2 (ja) | 2015-05-12 | 2015-05-12 | 半導体基板の評価方法、半導体基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6354657B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7283370B2 (ja) * | 2019-12-19 | 2023-05-30 | 信越半導体株式会社 | デバイスの電気特性の評価方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3019564B2 (ja) * | 1991-12-11 | 2000-03-13 | 住友金属工業株式会社 | 絶縁膜の評価方法 |
JP3598377B2 (ja) * | 2001-11-08 | 2004-12-08 | 独立行政法人情報通信研究機構 | 冷却式読み出し回路の低周波ノイズ削減方法 |
JP5720557B2 (ja) * | 2011-12-15 | 2015-05-20 | 信越半導体株式会社 | 半導体基板の評価方法および半導体基板の製造方法 |
JP6065366B2 (ja) * | 2012-01-30 | 2017-01-25 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
JP2014216415A (ja) * | 2013-04-24 | 2014-11-17 | 信越半導体株式会社 | 半導体基板の製造方法及びシリコン基板 |
-
2015
- 2015-05-12 JP JP2015097577A patent/JP6354657B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2016213382A (ja) | 2016-12-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7811913B2 (en) | Method of fabricating a low, dark-current germanium-on-silicon pin photo detector | |
JP2007317760A (ja) | 半導体装置及びその製造方法 | |
JP5751531B2 (ja) | 半導体基板の評価方法、評価用半導体基板、半導体装置 | |
JP5434491B2 (ja) | 半導体基板の評価方法及び半導体デバイスの製造方法 | |
JP6354657B2 (ja) | 半導体基板の評価方法、半導体基板の製造方法 | |
JP5967019B2 (ja) | 半導体ウェーハの評価方法 | |
JP5652379B2 (ja) | 半導体基板の評価方法および評価用半導体基板 | |
JP5561245B2 (ja) | 半導体基板の評価方法 | |
JP5720557B2 (ja) | 半導体基板の評価方法および半導体基板の製造方法 | |
Claeys et al. | Device performance as a metrology tool to detect metals in silicon | |
JP6056806B2 (ja) | 半導体基板の評価方法 | |
JP6413938B2 (ja) | 半導体基板の評価方法 | |
JP5737202B2 (ja) | 半導体素子、及びその形成方法 | |
JP7135998B2 (ja) | エピタキシャルウェーハの評価方法 | |
JP6292166B2 (ja) | 半導体基板の評価方法 | |
JP6111720B2 (ja) | 半導体装置の製造方法 | |
US20200314373A1 (en) | Method of manufacturing semiconductor device and method of manufacturing solid-state imaging device | |
JP2014216415A (ja) | 半導体基板の製造方法及びシリコン基板 | |
JP2007266258A (ja) | シリコンウェーハのbmd密度評価方法 | |
Kurita et al. | Proximity Gettering Design of Silicon Wafers Using Hydrocarbon Molecular Ion Implantation Technique for Advanced CMOS Image Sensors | |
Razali | Phosphorus activation and diffusion in germanium | |
TW202111830A (zh) | 半導體基板的評價方法 | |
JP2022173926A (ja) | 半導体エピタキシャルウェーハおよびその製造方法 | |
JP2019161140A (ja) | 炭素濃度評価方法 | |
JPH1131664A (ja) | 半導体装置の製造方法及び評価方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170519 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180302 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180313 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180424 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180515 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180528 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6354657 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |