JP3019564B2 - 絶縁膜の評価方法 - Google Patents
絶縁膜の評価方法Info
- Publication number
- JP3019564B2 JP3019564B2 JP3327631A JP32763191A JP3019564B2 JP 3019564 B2 JP3019564 B2 JP 3019564B2 JP 3327631 A JP3327631 A JP 3327631A JP 32763191 A JP32763191 A JP 32763191A JP 3019564 B2 JP3019564 B2 JP 3019564B2
- Authority
- JP
- Japan
- Prior art keywords
- stress
- insulating film
- leak current
- constant current
- power spectrum
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【０００１】
【産業上の利用分野】本発明は集積回路におけるＭＯＳ
型デバイスあるいは薄膜半導体素子に形成される絶縁膜
の信頼性評価方法に関する。
型デバイスあるいは薄膜半導体素子に形成される絶縁膜
の信頼性評価方法に関する。
【０００２】
【従来の技術】ＬＳＩの高密度化に伴いゲート酸化膜
（ＳｉＯ2 膜）の薄膜化が要求され、例えば１６Ｍｂｉ
ｔＤＲＡＭ以降では１０ｎｍ以下の膜厚が必要とされて
いる。薄膜化に伴い酸化膜中の電界強度が増大するの
で、酸化膜の絶縁破壊耐圧に対する信頼性が重要となっ
てくる。
（ＳｉＯ2 膜）の薄膜化が要求され、例えば１６Ｍｂｉ
ｔＤＲＡＭ以降では１０ｎｍ以下の膜厚が必要とされて
いる。薄膜化に伴い酸化膜中の電界強度が増大するの
で、酸化膜の絶縁破壊耐圧に対する信頼性が重要となっ
てくる。
【０００３】従来酸化絶縁膜の絶縁破壊耐圧の評価方法
としては、（１）ＭＯＳキャパシターに強度が段階的に
異なる電界を加えてゆき、絶縁破壊電界強度を測定する
方法、（２）種々の一定強度の電界を印加し、時間の経
過につれて破壊される割合を測定する方法（ＴＤＤＢ
法）が知られている（「ＳｉＯ2 膜の薄膜化と信頼性」
山部紀久夫：応用物理５９（１９８６）１４９１参
照）。
としては、（１）ＭＯＳキャパシターに強度が段階的に
異なる電界を加えてゆき、絶縁破壊電界強度を測定する
方法、（２）種々の一定強度の電界を印加し、時間の経
過につれて破壊される割合を測定する方法（ＴＤＤＢ
法）が知られている（「ＳｉＯ2 膜の薄膜化と信頼性」
山部紀久夫：応用物理５９（１９８６）１４９１参
照）。
【０００４】前者の方法により破壊頻度を示すヒストグ
ラムから絶縁破壊耐圧を評価する場合、初期短絡による
Ａモード、破壊することなくリーク電流が一定の絶縁破
壊判定電流値に達した場合のＣモードのほかに１〜８Ｍ
Ｖ／ｃｍの範囲の電界強度で破壊するＢモードの存在が
確認されている。現在、このＢモード不良の原因につい
て関心が高まっており、種々の報告がなされているが、
Ｓｉ基板自体にその原因がある可能性が高い。すなわち
Ｓｉ結晶作製時に導入される格子間酸素、金属不純物、
格子間Ｓｉ、空孔等がＳｉ基板酸化時にゲート酸化膜中
に取り込まれ、これらが絶縁破壊の主原因となる核とし
て存在すると考えられる。このＢモードについてはＴＤ
ＤＢ法においても低い電界強度で長時間印加した場合に
絶縁破壊を起こすことで確認される。
ラムから絶縁破壊耐圧を評価する場合、初期短絡による
Ａモード、破壊することなくリーク電流が一定の絶縁破
壊判定電流値に達した場合のＣモードのほかに１〜８Ｍ
Ｖ／ｃｍの範囲の電界強度で破壊するＢモードの存在が
確認されている。現在、このＢモード不良の原因につい
て関心が高まっており、種々の報告がなされているが、
Ｓｉ基板自体にその原因がある可能性が高い。すなわち
Ｓｉ結晶作製時に導入される格子間酸素、金属不純物、
格子間Ｓｉ、空孔等がＳｉ基板酸化時にゲート酸化膜中
に取り込まれ、これらが絶縁破壊の主原因となる核とし
て存在すると考えられる。このＢモードについてはＴＤ
ＤＢ法においても低い電界強度で長時間印加した場合に
絶縁破壊を起こすことで確認される。
【０００５】このＢモード不良はＭＯＳキャパシターの
長期使用時の信頼性に関わる不良であるため、発生原因
の究明が求められている。
長期使用時の信頼性に関わる不良であるため、発生原因
の究明が求められている。
【０００６】
【発明が解決しようとする課題】上記した従来の絶縁破
壊耐圧による評価法は絶縁膜の信頼性を示すには有効な
方法であるが、測定に長時間を要し、また絶縁破壊に対
する良品率で示す定性的な膜質評価方法であるため、絶
縁破壊耐圧不良の原因の解明、すなわち絶縁膜劣化の動
的変化の観測、絶縁膜中を流れるリーク電流の種類及び
発生機構、ならびに絶縁膜中の欠陥の同定等については
推測に頼らざるをえないという課題があった。
壊耐圧による評価法は絶縁膜の信頼性を示すには有効な
方法であるが、測定に長時間を要し、また絶縁破壊に対
する良品率で示す定性的な膜質評価方法であるため、絶
縁破壊耐圧不良の原因の解明、すなわち絶縁膜劣化の動
的変化の観測、絶縁膜中を流れるリーク電流の種類及び
発生機構、ならびに絶縁膜中の欠陥の同定等については
推測に頼らざるをえないという課題があった。
【０００７】本発明はこのような課題に鑑みなされたも
のであり、短時間で測定することができ、しかも絶縁膜
の絶縁破壊耐圧不良の原因を解析することができる絶縁
膜の評価方法を提供することを目的としている。
のであり、短時間で測定することができ、しかも絶縁膜
の絶縁破壊耐圧不良の原因を解析することができる絶縁
膜の評価方法を提供することを目的としている。
【０００８】
【課題を解決するための手段】上記目的を達成するため
に本発明に係る絶縁膜の評価方法は、キャパシターに対
して正または負極性の定電流ストレスを一定時間印加
し、この後前記定電流ストレスとは逆極性の定電流スト
レスを印加し、該逆極性の定電流ストレス印加時に発生
するリーク電流の時系列データを測定し、さらに前記リ
ーク電流の時系列データに対してフーリエ変換を行なっ
たパワースペクトルおよび前記リーク電流の時系列デー
タに対して位相軌道を描かせることを特徴としている。
に本発明に係る絶縁膜の評価方法は、キャパシターに対
して正または負極性の定電流ストレスを一定時間印加
し、この後前記定電流ストレスとは逆極性の定電流スト
レスを印加し、該逆極性の定電流ストレス印加時に発生
するリーク電流の時系列データを測定し、さらに前記リ
ーク電流の時系列データに対してフーリエ変換を行なっ
たパワースペクトルおよび前記リーク電流の時系列デー
タに対して位相軌道を描かせることを特徴としている。
【０００９】
【作用】定電流ストレスを印加する場合、初め蓄積領域
になるようなストレス（ｐ型Ｓｉ基板であれば負極性）
を一定時間印加して基板側から絶縁膜中に正孔を注入す
る。次に逆極性の定電流ストレス（ｐ型Ｓｉ基板では正
極性）を印加すると、前記絶縁膜中に注入されていた前
記正孔は電子と再結合するかあるいは電気的な斥力によ
り前記Ｓｉ基板中へ再び放出され、前記正孔の前記電子
との再結合あるいは前記Ｓｉ基板中への再放出の過程に
おいて発生するリーク電流の時系列変化は、前記絶縁膜
の膜質構造を敏感に反映する。また、プラスの定電流ス
トレスのみを印加した場合、もしくはマイナスの定電流
ストレスのみを印加した場合は、いずれの場合において
もリーク電流の時系列変化は前記絶縁膜の膜質構造を反
映しない。
になるようなストレス（ｐ型Ｓｉ基板であれば負極性）
を一定時間印加して基板側から絶縁膜中に正孔を注入す
る。次に逆極性の定電流ストレス（ｐ型Ｓｉ基板では正
極性）を印加すると、前記絶縁膜中に注入されていた前
記正孔は電子と再結合するかあるいは電気的な斥力によ
り前記Ｓｉ基板中へ再び放出され、前記正孔の前記電子
との再結合あるいは前記Ｓｉ基板中への再放出の過程に
おいて発生するリーク電流の時系列変化は、前記絶縁膜
の膜質構造を敏感に反映する。また、プラスの定電流ス
トレスのみを印加した場合、もしくはマイナスの定電流
ストレスのみを印加した場合は、いずれの場合において
もリーク電流の時系列変化は前記絶縁膜の膜質構造を反
映しない。
【００１０】しかしながら、前記リーク電流の時系列変
化データのままではなんら物理的な意味を明らかにし得
ないので、次に前記リーク電流の時系列変化のデータか
らパワースペクトルおよび位相軌道を求めた。これによ
り、前記絶縁膜の絶縁破壊耐圧が良好なキャパシターの
場合は、前記パワースペクトルの傾きが１／ｆに近づ
き、しかも前記位相軌道の拡がりが大きくなり、一方前
記絶縁膜の絶縁破壊耐圧が不良のキャパシターの場合
は、前記パワースペクトルの傾きが１／ｆ2 になり、し
かも前記位相軌道の拡がりが小さくなりリミットサイク
ル的軌跡を描く。
化データのままではなんら物理的な意味を明らかにし得
ないので、次に前記リーク電流の時系列変化のデータか
らパワースペクトルおよび位相軌道を求めた。これによ
り、前記絶縁膜の絶縁破壊耐圧が良好なキャパシターの
場合は、前記パワースペクトルの傾きが１／ｆに近づ
き、しかも前記位相軌道の拡がりが大きくなり、一方前
記絶縁膜の絶縁破壊耐圧が不良のキャパシターの場合
は、前記パワースペクトルの傾きが１／ｆ2 になり、し
かも前記位相軌道の拡がりが小さくなりリミットサイク
ル的軌跡を描く。
【００１１】以上の知見をもとに考察すると、絶縁破壊
耐圧は主として絶縁膜中のｗｅａｋ−ｓｐｏｔが関係し
ており、前記絶縁膜の絶縁破壊耐圧が不良のキャパシタ
ーの場合は、常に前記ｗｅａｋ−ｓｐｏｔがある種のゲ
ートのように作用して定電流をｏｎ／ｏｆｆし、前記絶
縁膜中を流れるリーク電流成分に関し幅の狭いパワース
ペクトルおよび比較的単調な位相軌道が得られるものと
考えられる。また、絶縁破壊耐圧が良好なキャパシター
の場合は、リーク電流の通過に支配的影響を及ぼす絶縁
膜中のｗｅａｋ−ｓｐｏｔがないため、過剰リーク電流
成分が絶縁膜のいずれの位置から発生するかは確率的で
あり、したがって多数の並列のゲートがランダムにｏｎ
／ｏｆｆして定電流モードを保持することとなり、位相
軌道が不安定になるものと考えられる。
耐圧は主として絶縁膜中のｗｅａｋ−ｓｐｏｔが関係し
ており、前記絶縁膜の絶縁破壊耐圧が不良のキャパシタ
ーの場合は、常に前記ｗｅａｋ−ｓｐｏｔがある種のゲ
ートのように作用して定電流をｏｎ／ｏｆｆし、前記絶
縁膜中を流れるリーク電流成分に関し幅の狭いパワース
ペクトルおよび比較的単調な位相軌道が得られるものと
考えられる。また、絶縁破壊耐圧が良好なキャパシター
の場合は、リーク電流の通過に支配的影響を及ぼす絶縁
膜中のｗｅａｋ−ｓｐｏｔがないため、過剰リーク電流
成分が絶縁膜のいずれの位置から発生するかは確率的で
あり、したがって多数の並列のゲートがランダムにｏｎ
／ｏｆｆして定電流モードを保持することとなり、位相
軌道が不安定になるものと考えられる。
【００１２】またＳｉのバイポーラートランジスタにお
いて、結晶中の欠陥に起因する発生−再結合中心（以下
ｇ−ｒ中心と記す）が存在する場合は電流ノイズの時系
列変化が比較的単調になるのに対し、ｇ−ｒ中心が存在
しない場合は種々の振幅と周波数ノイズが発生すること
が知られている（Ａ．ｖａｎ ｄｅｒ Ｚｉｅｌ ｅｔ
ａｌ：Ｓｏｌｉｄ−Ｓｔａｔｅ Ｅｌｅｃｔｒｏｎｉｃ
ｓ ３２（１９８９）１０３９参照）。絶縁膜は前記Ｓ
ｉのバイポーラートランジスタとは異なり電流の流れな
い絶縁体であるが、定電流ストレスを連続的に印加する
ことにより発生する過剰なリーク電流成分は、前記Ｓｉ
のバイポーラートランジスタの場合と類似した特性を示
しており、膜質構造を反映していると考えられる。
いて、結晶中の欠陥に起因する発生−再結合中心（以下
ｇ−ｒ中心と記す）が存在する場合は電流ノイズの時系
列変化が比較的単調になるのに対し、ｇ−ｒ中心が存在
しない場合は種々の振幅と周波数ノイズが発生すること
が知られている（Ａ．ｖａｎ ｄｅｒ Ｚｉｅｌ ｅｔ
ａｌ：Ｓｏｌｉｄ−Ｓｔａｔｅ Ｅｌｅｃｔｒｏｎｉｃ
ｓ ３２（１９８９）１０３９参照）。絶縁膜は前記Ｓ
ｉのバイポーラートランジスタとは異なり電流の流れな
い絶縁体であるが、定電流ストレスを連続的に印加する
ことにより発生する過剰なリーク電流成分は、前記Ｓｉ
のバイポーラートランジスタの場合と類似した特性を示
しており、膜質構造を反映していると考えられる。
【００１３】上記した本発明に係る絶縁膜の評価方法に
よれば、絶縁膜の絶縁破壊耐圧不良の原因を解析するこ
とが可能となる。
よれば、絶縁膜の絶縁破壊耐圧不良の原因を解析するこ
とが可能となる。
【００１４】
【実施例および比較例】以下、本発明に係る絶縁膜の評
価方法の実施例を図面に基づいて説明する。
価方法の実施例を図面に基づいて説明する。
【００１５】図１は本発明に係る絶縁膜の評価方法に用
いる評価装置の一実施例を模式的に示したブロック構成
図である。評価に供するＭＯＳキャパシター１１の上部
に形成された複数個のポリシリコンゲート電極１１ａの
上面にそれぞれ接触してプローブ針１２が配設され、ス
イッチ１３、パルス電圧発生器１４、パルス電圧制御部
１５および電流計１６を介してＳｉ基板１１ｃの下面に
至る回路が形成されている。パルス電圧制御部１５と電
流計１６との間にはリーク電流測定部１８が接続され、
またパルス電圧発生器１４およびパルス電圧制御部１５
にはストレス設定部１７が接続されている。このストレ
ス設定部１７において印加する定電流ストレスについて
の電圧値、電流値、印加時間等を設定すると、パルス電
圧発生器１４よりパルスストレスが印加され、かつパル
ス電圧制御部１５により電流がモニターされて一定電流
になるよう制御される。さらに、発生するリーク電流は
リーク電流測定部１８でモニターされ、コンピューター
（図示せず）によりサンプリングと解析が行なわれるよ
うに構成されている。
いる評価装置の一実施例を模式的に示したブロック構成
図である。評価に供するＭＯＳキャパシター１１の上部
に形成された複数個のポリシリコンゲート電極１１ａの
上面にそれぞれ接触してプローブ針１２が配設され、ス
イッチ１３、パルス電圧発生器１４、パルス電圧制御部
１５および電流計１６を介してＳｉ基板１１ｃの下面に
至る回路が形成されている。パルス電圧制御部１５と電
流計１６との間にはリーク電流測定部１８が接続され、
またパルス電圧発生器１４およびパルス電圧制御部１５
にはストレス設定部１７が接続されている。このストレ
ス設定部１７において印加する定電流ストレスについて
の電圧値、電流値、印加時間等を設定すると、パルス電
圧発生器１４よりパルスストレスが印加され、かつパル
ス電圧制御部１５により電流がモニターされて一定電流
になるよう制御される。さらに、発生するリーク電流は
リーク電流測定部１８でモニターされ、コンピューター
（図示せず）によりサンプリングと解析が行なわれるよ
うに構成されている。
【００１６】このように構成された評価装置を用いて絶
縁膜を評価する場合は、まず図示しない容量−電圧（Ｃ
−Ｖ）測定装置によりＣ−Ｖ特性の測定を行ない、異常
のあるＭＯＳキャパシターを除外する。次に健全な全て
のＭＯＳキャパシターに対して負または正極性の定電流
ストレスを一定時間印加し、この後個々のＭＯＳキャパ
シターに対して正または負極性の定電流ストレスを印加
しながらリーク電流測定部１８において発生する過剰リ
ーク電流成分を測定し、コンピューターによりリーク電
流成分の解析を行なって絶縁膜を評価する。
縁膜を評価する場合は、まず図示しない容量−電圧（Ｃ
−Ｖ）測定装置によりＣ−Ｖ特性の測定を行ない、異常
のあるＭＯＳキャパシターを除外する。次に健全な全て
のＭＯＳキャパシターに対して負または正極性の定電流
ストレスを一定時間印加し、この後個々のＭＯＳキャパ
シターに対して正または負極性の定電流ストレスを印加
しながらリーク電流測定部１８において発生する過剰リ
ーク電流成分を測定し、コンピューターによりリーク電
流成分の解析を行なって絶縁膜を評価する。
【００１７】表１に示す絶縁破壊耐圧の異なる４種類の
ウェハに対し、評価を行なった結果について以下に説明
する。
ウェハに対し、評価を行なった結果について以下に説明
する。
【００１８】
【表１】
【００１９】なおこのウェハはＳｉ基板としてＣＺ法で
作製したＰ型Ｓｉ（＜１００＞、ρは約１０Ω・ｃｍ）
を用いており、さらにこの上面に９５０℃のドライＯ2
により厚さ２０ｎｍの酸化膜を形成し、次いで酸化膜上
にＣＶＤ法により厚さが４００ｎｍ、面積が０．５ｍｍ
2 のポリシリコン膜を形成し、さらにこの後リン拡散に
よるドーピングを行ったものを使用した。また測定はす
べて真空度０．０１Ｔｏｒｒ以下、温度２４℃の真空チ
ャンバー中で行い、Ｃ−Ｖ測定は周波数１００ｋＨｚ、
またＱＳＣ−Ｖ測定はスイープ速度１００ｍＶ／ｓｅ
ｃ、電流レンジ１ｎＡの条件下にて行った。また、ＭＯ
Ｓキャパシターに印加した定電流ストレス条件は、下記
の表２のとおりである。
作製したＰ型Ｓｉ（＜１００＞、ρは約１０Ω・ｃｍ）
を用いており、さらにこの上面に９５０℃のドライＯ2
により厚さ２０ｎｍの酸化膜を形成し、次いで酸化膜上
にＣＶＤ法により厚さが４００ｎｍ、面積が０．５ｍｍ
2 のポリシリコン膜を形成し、さらにこの後リン拡散に
よるドーピングを行ったものを使用した。また測定はす
べて真空度０．０１Ｔｏｒｒ以下、温度２４℃の真空チ
ャンバー中で行い、Ｃ−Ｖ測定は周波数１００ｋＨｚ、
またＱＳＣ−Ｖ測定はスイープ速度１００ｍＶ／ｓｅ
ｃ、電流レンジ１ｎＡの条件下にて行った。また、ＭＯ
Ｓキャパシターに印加した定電流ストレス条件は、下記
の表２のとおりである。
【００２０】
【表２】
【００２１】まず上記の条件で、ストレス印加前（初
期）、マイナスストレス印加後およびプラスストレス印
加後におけるそれぞれのＣ−Ｖ特性について測定を行っ
たが、これらをまとめた結果を図２および表３に示す。
期）、マイナスストレス印加後およびプラスストレス印
加後におけるそれぞれのＣ−Ｖ特性について測定を行っ
たが、これらをまとめた結果を図２および表３に示す。
【００２２】
【表３】
【００２３】図２および表３中Ｎｔ1 はそれぞれマイナ
スストレス印加後のフラットバンド電圧の変化量および
捕獲されたキャリア数を示し、△Ｖ2 およびＮｔ2 はそ
れぞれプラスストレス印加後のフラットバンド電圧の変
化量および捕獲されたキャリア数を示す。なお各サンプ
ルそれぞれについて絶縁破壊耐圧に対する良品率を並示
しているが、これは面積５ｍｍ2 のＭＯＳキャパシター
に対して電界強度８ＭＶ／ｃｍ以上の絶縁破壊耐圧が得
られたＭＯＳキャパシター数の割合を表している。この
結果から明らかなように各サンプル間には有意差がな
く、したがってＣ−Ｖ測定のみでは品質評価はできない
ことが分かる。さらに、図２（ｂ）にＱＳＣ−Ｖ測定結
果について示したがＣ−Ｖ測定と同様に各サンプル間に
有意差がなく、したがってＱＳＣ−Ｖ測定によっても品
質評価はできないことが分かる。
スストレス印加後のフラットバンド電圧の変化量および
捕獲されたキャリア数を示し、△Ｖ2 およびＮｔ2 はそ
れぞれプラスストレス印加後のフラットバンド電圧の変
化量および捕獲されたキャリア数を示す。なお各サンプ
ルそれぞれについて絶縁破壊耐圧に対する良品率を並示
しているが、これは面積５ｍｍ2 のＭＯＳキャパシター
に対して電界強度８ＭＶ／ｃｍ以上の絶縁破壊耐圧が得
られたＭＯＳキャパシター数の割合を表している。この
結果から明らかなように各サンプル間には有意差がな
く、したがってＣ−Ｖ測定のみでは品質評価はできない
ことが分かる。さらに、図２（ｂ）にＱＳＣ−Ｖ測定結
果について示したがＣ−Ｖ測定と同様に各サンプル間に
有意差がなく、したがってＱＳＣ−Ｖ測定によっても品
質評価はできないことが分かる。
【００２４】また、上記したサンプル１〜４に対してマ
イナスストレスのみを印加した場合のリーク電流の時間
的変化を図３（ａ）に、並びに位相軌道を図３（ｂ）に
示したが、これらのデータはすべてのサンプルについて
略同一であった。これらの結果から明らかなように、マ
イナスストレスのみの印加ではなんら有意な信号差は得
られない。なお、図３（ａ）の信号は解析の結果、計測
装置のフィードバック回路におけるノイズと推測でき
た。
イナスストレスのみを印加した場合のリーク電流の時間
的変化を図３（ａ）に、並びに位相軌道を図３（ｂ）に
示したが、これらのデータはすべてのサンプルについて
略同一であった。これらの結果から明らかなように、マ
イナスストレスのみの印加ではなんら有意な信号差は得
られない。なお、図３（ａ）の信号は解析の結果、計測
装置のフィードバック回路におけるノイズと推測でき
た。
【００２５】さらに、マイナスストレスを印加後引き続
いてプラスストレスを印加した場合に発生するリーク電
流の時間的変化を図４に示す。またこれらの時系列デー
タに対して２００ｍｓ毎にサンプリングを行い、フーリ
エ変換によりパワースペクトルを求めた結果を図５に、
また位相軌道を求めた結果を図６に示す。これらの結果
から明らかなように、絶縁破壊耐圧が良好なサンプルの
場合はパワースペクトルの傾きは１／ｆとなり、かつ位
相軌道の拡がりは大きくなる。一方絶縁破壊耐圧が不良
のサンプルの場合はパワースペクトルの傾きは１／ｆ2
となり、かつ位相軌道の拡がりは小さくなる。したがっ
てマイナスストレスを印加後、引き続いてプラスストレ
スを印加して発生するリーク電流の時系列データーを計
算および作画して得られたパワースペクトルの傾きおよ
び位相軌道の拡がりを解析すれば、ＭＯＳキャパシター
の絶縁破壊耐圧を評価しうることが分かる。
いてプラスストレスを印加した場合に発生するリーク電
流の時間的変化を図４に示す。またこれらの時系列デー
タに対して２００ｍｓ毎にサンプリングを行い、フーリ
エ変換によりパワースペクトルを求めた結果を図５に、
また位相軌道を求めた結果を図６に示す。これらの結果
から明らかなように、絶縁破壊耐圧が良好なサンプルの
場合はパワースペクトルの傾きは１／ｆとなり、かつ位
相軌道の拡がりは大きくなる。一方絶縁破壊耐圧が不良
のサンプルの場合はパワースペクトルの傾きは１／ｆ2
となり、かつ位相軌道の拡がりは小さくなる。したがっ
てマイナスストレスを印加後、引き続いてプラスストレ
スを印加して発生するリーク電流の時系列データーを計
算および作画して得られたパワースペクトルの傾きおよ
び位相軌道の拡がりを解析すれば、ＭＯＳキャパシター
の絶縁破壊耐圧を評価しうることが分かる。
【００２６】次に本発明に係る別の実施例を図面に基づ
いて説明する。上記したサンプル２の中から洗浄不良と
推定されるウェハを選び出し、このウェハの絶縁破壊電
界強度をウェハの左端から右端に至るまで１ｃｍ間隔で
測定した。また図１に示した評価装置を用い、マイナス
ストレスを印加後ウェハの左端から右端に至るまで上記
と同様の１ｃｍ間隔でプラスストレスを印加し、発生す
るリーク電流の時系列データについてフーリエ変換を行
いパワースペクトルの傾きを求めた。図７はこれらの結
果を示したグラフであり、図中白丸は絶縁破壊電界強度
を示し、黒丸はパワースペクトルの傾きを示している。
この結果から、絶縁破壊電界強度とパワースペクトルの
傾きとの間には有意差があり、かつ絶縁破壊耐圧の不良
部分はパワースペクトルの傾きが１／ｆ2 になること、
ならびに洗浄不良に基づく絶縁破壊耐圧不良はウェハの
中心付近で円形上に分布して発生していることが明らか
となった。したがってマイナスストレスを印加後引き続
いてプラスストレスを印加して発生するリーク電流の時
系列データーを計算および作画して得られたパワースペ
クトルの傾きおよび位相軌道の拡がりを解析すればウェ
ハの絶縁破壊耐圧を評価しうることが分かる。
いて説明する。上記したサンプル２の中から洗浄不良と
推定されるウェハを選び出し、このウェハの絶縁破壊電
界強度をウェハの左端から右端に至るまで１ｃｍ間隔で
測定した。また図１に示した評価装置を用い、マイナス
ストレスを印加後ウェハの左端から右端に至るまで上記
と同様の１ｃｍ間隔でプラスストレスを印加し、発生す
るリーク電流の時系列データについてフーリエ変換を行
いパワースペクトルの傾きを求めた。図７はこれらの結
果を示したグラフであり、図中白丸は絶縁破壊電界強度
を示し、黒丸はパワースペクトルの傾きを示している。
この結果から、絶縁破壊電界強度とパワースペクトルの
傾きとの間には有意差があり、かつ絶縁破壊耐圧の不良
部分はパワースペクトルの傾きが１／ｆ2 になること、
ならびに洗浄不良に基づく絶縁破壊耐圧不良はウェハの
中心付近で円形上に分布して発生していることが明らか
となった。したがってマイナスストレスを印加後引き続
いてプラスストレスを印加して発生するリーク電流の時
系列データーを計算および作画して得られたパワースペ
クトルの傾きおよび位相軌道の拡がりを解析すればウェ
ハの絶縁破壊耐圧を評価しうることが分かる。
【００２７】
【発明の効果】以上詳述したように本発明に係る絶縁膜
の評価方法にあっては、ＭＯＳキャパシターに対し正ま
たは負極性の定電流ストレスを一定時間印加し、この後
前記定電流ストレスとは逆極性の定電流ストレスを印加
して発生するリーク電流の時系列データーに対し、フー
リエ変換を行つたパワースペクトルおよび位相軌道を描
かせることにより、パワースペクトルの傾きおよび位相
軌道の拡がりから短時間で絶縁破壊耐圧の評価をするこ
とができる。そのため従来から行われている絶縁破壊耐
圧の良品率による定性的な膜質評価に比べてｇ−ｒ中心
の有無というより物理的な意味を明確にした膜質評価を
行うことができ、絶縁膜の絶縁破壊耐圧不良原因の評価
に供することができる。
の評価方法にあっては、ＭＯＳキャパシターに対し正ま
たは負極性の定電流ストレスを一定時間印加し、この後
前記定電流ストレスとは逆極性の定電流ストレスを印加
して発生するリーク電流の時系列データーに対し、フー
リエ変換を行つたパワースペクトルおよび位相軌道を描
かせることにより、パワースペクトルの傾きおよび位相
軌道の拡がりから短時間で絶縁破壊耐圧の評価をするこ
とができる。そのため従来から行われている絶縁破壊耐
圧の良品率による定性的な膜質評価に比べてｇ−ｒ中心
の有無というより物理的な意味を明確にした膜質評価を
行うことができ、絶縁膜の絶縁破壊耐圧不良原因の評価
に供することができる。
【図１】本発明に係る絶縁膜の評価方法に用いる評価装
置の一実施例を概略的に示すブロック構成図である。
置の一実施例を概略的に示すブロック構成図である。
【図２】（ａ）は実施例に用いたサンプル１〜４に対し
てそれぞれ絶縁破壊耐圧良品率、フラットバンド電圧変
化量および捕獲されたキャリア数を示す比較図、（ｂ）
は電圧とＱＳＣとの関係を示すグラフである。
てそれぞれ絶縁破壊耐圧良品率、フラットバンド電圧変
化量および捕獲されたキャリア数を示す比較図、（ｂ）
は電圧とＱＳＣとの関係を示すグラフである。
【図３】（ａ）は実施例に用いたサンプル１〜４に対し
てマイナスストレスのみを印加した場合のリーク電流の
時系列データ、（ｂ）は位相軌道の一例を示す図であ
る。
てマイナスストレスのみを印加した場合のリーク電流の
時系列データ、（ｂ）は位相軌道の一例を示す図であ
る。
【図４】（ａ）はサンプル１、（ｂ）はサンプル２、
（ｃ）はサンプル３および（ｄ）はサンプル４に対して
それぞれマイナスストレスおよびプラスストレスを印加
した場合のリーク電流の時系列データを示す図である。
（ｃ）はサンプル３および（ｄ）はサンプル４に対して
それぞれマイナスストレスおよびプラスストレスを印加
した場合のリーク電流の時系列データを示す図である。
【図５】（ａ）はサンプル１、（ｂ）はサンプル２、
（ｃ）はサンプル３および（ｄ）はサンプル４に対して
それぞれマイナスストレスおよびプラスストレスを印加
した場合のリーク電流のパワースペクトルを示す図であ
る。
（ｃ）はサンプル３および（ｄ）はサンプル４に対して
それぞれマイナスストレスおよびプラスストレスを印加
した場合のリーク電流のパワースペクトルを示す図であ
る。
【図６】（ａ）はサンプル１、（ｂ）はサンプル２、
（ｃ）はサンプル３および（ｄ）はサンプル４に対して
それぞれマイナスストレスおよびプラスストレスを印加
した場合のリーク電流の位相軌道を示す図である。
（ｃ）はサンプル３および（ｄ）はサンプル４に対して
それぞれマイナスストレスおよびプラスストレスを印加
した場合のリーク電流の位相軌道を示す図である。
【図７】洗浄不良のウェハに対する部位別の絶縁破壊電
界強度およびパワースペクトルの傾きを示す図である。
界強度およびパワースペクトルの傾きを示す図である。
１１ ＭＯＳキャパシター １１ａ ポリシリコンゲート電極 １１ｃ Ｓｉ基板 １２ プローブ針 １３ スイッチ １４ パルス電圧発生器 １５ パルス電圧制御部 １６ 電流計 １７ ストレス設定部 １８ リーク電流測定部
Claims (1)
- 【請求項１】 キャパシターに対して正または負極性の
定電流ストレスを一定時間印加し、この後前記定電流ス
トレスとは逆極性の定電流ストレスを印加し、該逆極性
の定電流ストレス印加時に発生するリーク電流の時系列
データを測定し、さらに前記リーク電流の時系列データ
に対してフーリエ変換を行なったパワースペクトルおよ
び前記リーク電流の時系列データに対して位相軌道を描
かせることを特徴とする絶縁膜の評価方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3327631A JP3019564B2 (ja) | 1991-12-11 | 1991-12-11 | 絶縁膜の評価方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3327631A JP3019564B2 (ja) | 1991-12-11 | 1991-12-11 | 絶縁膜の評価方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05166910A JPH05166910A (ja) | 1993-07-02 |
| JP3019564B2 true JP3019564B2 (ja) | 2000-03-13 |
Family
ID=18201208
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3327631A Expired - Lifetime JP3019564B2 (ja) | 1991-12-11 | 1991-12-11 | 絶縁膜の評価方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3019564B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4501450B2 (ja) * | 2004-02-18 | 2010-07-14 | 信越半導体株式会社 | シリコンウェーハの評価方法 |
| JP6056806B2 (ja) * | 2014-05-13 | 2017-01-11 | 信越半導体株式会社 | 半導体基板の評価方法 |
| JP6354657B2 (ja) * | 2015-05-12 | 2018-07-11 | 信越半導体株式会社 | 半導体基板の評価方法、半導体基板の製造方法 |
-
1991
- 1991-12-11 JP JP3327631A patent/JP3019564B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05166910A (ja) | 1993-07-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Osburn et al. | Dielectric breakdown in silicon dioxide films on silicon: I. Measurement and interpretation | |
| Boyko et al. | Time dependent dielectric breakdown at 210 Å oxides | |
| Olivo et al. | High-field-induced degradation in ultra-thin SiO/sub 2/films | |
| Suehle et al. | Low electric field breakdown of thin SiO/sub 2/films under static and dynamic stress | |
| US5798649A (en) | Method for detecting defects in semiconductor insulators | |
| US6047243A (en) | Method for quantifying ultra-thin dielectric reliability: time dependent dielectric wear-out | |
| Suehle et al. | Temperature dependence of soft breakdown and wear-out in sub-3 nm SiO/sub 2/films | |
| US5598102A (en) | Method for detecting defects in semiconductor insulators | |
| US5793212A (en) | Method of measuring the breakdown charge of a dielectric film | |
| US3882391A (en) | Testing the stability of MOSFET devices | |
| US5521525A (en) | Method and apparatus for measuring the doping density profile of a semiconductor layer | |
| JP3019564B2 (ja) | 絶縁膜の評価方法 | |
| Olivo et al. | Influence of localized latent defects on electrical breakdown of thin insulators | |
| US6528335B2 (en) | Electrical method for assessing yield-limiting asperities in silicon-on-insulator wafers | |
| US5760594A (en) | Contamination monitoring using capacitance measurements on MOS structures | |
| JP3147758B2 (ja) | 絶縁層の評価方法 | |
| JP3859357B2 (ja) | 絶縁膜評価方法 | |
| Mizubayashi et al. | Statistical analysis of soft breakdown in ultrathin gate oxides | |
| JP2584093B2 (ja) | 絶縁膜の信頼性評価方法 | |
| Vollertsen | Statistical modelling of time dependent oxide breakdown distributions | |
| JP3239617B2 (ja) | 半導体素子の信頼性試験方法 | |
| JPH0846000A (ja) | 半導体素子の信頼性試験方法 | |
| JPH08153764A (ja) | 半導体素子の信頼性試験方法 | |
| Brozek et al. | Breakdown properties of thin oxides in irradiated MOS capacitors | |
| Lombardo et al. | Transients during pre-breakdown and hard breakdown of thin gate oxides in metal–SiO2–Si capacitors |