JP4501450B2

JP4501450B2 - シリコンウェーハの評価方法

Info

Publication number: JP4501450B2
Application number: JP2004041489A
Authority: JP
Inventors: 剛大槻; 達夫阿部; 久之斎藤
Original assignee: Shin Etsu Handotai Co Ltd
Current assignee: Shin Etsu Handotai Co Ltd
Priority date: 2004-02-18
Filing date: 2004-02-18
Publication date: 2010-07-14
Anticipated expiration: 2024-02-18
Also published as: JP2005235931A

Description

本発明は、シリコンウェーハの電気特性評価方法に関するもので、特に薄いゲート酸化膜をもつＭＯＳ（ＭｅｔａｌＯｘｉｄｅＳｅｍｉｃｏｎｄｕｃｔｏｒ）キャパシタによりＧＯＩ（ＧａｔｅＯｘｉｄｅＩｎｔｅｇｒｉｔｙ）評価を行う際の測定スループットを向上させることができる評価方法に関するものである。

ＧＯＩ評価はシリコンウェーハを始めとする半導体ウェーハ評価方法として非常に有効である（例えば非特許文献１参照）。本方法によれば、シリコンウェーハ中のＣＯＰ（ＣｒｙｓｔａｌＯｒｉｇｉｎａｔｅｄＰａｒｔｉｃｌｅｓ）や金属汚染による影響を非常に感度よく検出することができる。本法は、例えばシリコンウェーハの表面を酸化してシリコン酸化膜（ゲート酸化膜）を絶縁膜として形成し、その上にポリシリコン膜等の電極を形成してＭＯＳ構造を有するＭＯＳキャパシタを作製した後、電極に電気ストレスを印加してゲート酸化膜を破壊させ、この絶縁破壊電界強度からシリコンウェーハの品質を評価するものである。

電気ストレスの印加は、ＴＺＤＢ（ＴｉｍｅＺｅｒｏＤｉｅｌｅｃｔｒｉｃＢｒｅａｋｄｏｗｎ）法やＴＤＤＢ（ＴｉｍｅＤｅｐｅｎｄｅｎｔＤｉｅｌｅｃｔｒｉｃＢｒｅａｋｄｏｗｎ）法により行なうことができる。ＴＺＤＢ法では、０〜１５ＭＶ／ｃｍ程度まで階段状に電界強度を変化させながら、ＭＯＳキャパシタに流れる電流値をモニタし、ＭＯＳキャパシタのゲート酸化膜が破壊されたとき、すなわちブレイクダウンしたときの電界強度を測定する。この絶縁破壊電界強度が所定の値以上、例えば８ＭＶ／ｃｍ以上である絶縁膜を良とし、そうでないものを不良として、電圧を印加したＭＯＳキャパシタ総数に対する良であったＭＯＳキャパシタ数の割合にもとづいて絶縁膜の品質を評価する。

一方、ＴＤＤＢ法は、絶縁膜に一定の電気ストレスを連続的に印加し続け、絶縁破壊に至るまでの時間より絶縁膜寿命を評価する方法である。たとえば定電流を印加するＴＤＤＢ法では、絶縁膜に一定の電流を連続的に印加し続け、所定の時間間隔で電界強度を検出して経時的な変化を求め、絶縁破壊に至るまでの時間を評価する。

これらの電気特性の評価は、プローバ装置を用いて行なうことができる（例えば特許文献１参照）。プローバ装置とは、例えばシリコンウェーハ上に作製されたＭＯＳキャパシタの電極にプローブ針を接触させてプローブ針から電気信号を供給することにより、電気特性を評価する装置である。
電極にプローブ針を接触させるには、シリコンウェーハ上の電極パターンに光を照射し、その反射光をＣＣＤカメラ等で取り込んで得られた画像から、電極パターンを認識することにより電極の位置を検出し、プローブ針が電極に接触するようにプローブ針又はシリコンウェーハの水平、垂直方向の位置をアライメントする。アライメントはマニュアルでもよいが、オートプローバ装置であれば、電極パターンを自動的に認識することにより電極の位置を検出し、オートアライメントを行なうので、多数のＭＯＳキャパシタの絶縁破壊特性を自動的に測定でき、シリコンウェーハの電気特性評価を効率的に行なうことができる。

しかし、近年の半導体デバイスの高性能化、高集積化の要求から、ＧＯＩによるウェーハ評価に際して、ゲート酸化膜の薄膜化が要求されている。ウェーハ評価に際しては、分離酸化膜等を用いないで、ゲート酸化膜上に直接ゲート電極であるポリシリコン膜を用いる工程が一般的であるが、ゲート酸化膜が薄膜化することで、電極パターンの認識が難しくなり、特にオートプローバ装置での測定時に、電極パターンを自動的に認識出来なくなり、測定効率が低下することがあった。すなわち、オートアライメントが不可能な際は、マニュアルでアライメントを行う必要が生じ、ウェーハ１枚ごとにマニュアルアライメントを行うため、測定効率が極端に低下した。また、マニュアルアライメントであっても、電極パターンの認識が難しいため、アライメントに時間がかかった。またこの問題を解決する為に、Ａｌ等の反射率の高い材料の膜をポリシリコン膜上に形成し、反射光の強度を高めて電極パターンを認識する方法も行われていたが、膜形成のための工程数が増加し、好ましくない。

特開平５−１３５１８号公報Ｍ．Ｔａｍａｔｓｕｋａｅｔａｌ．，"ＭｅｄｉｕｍＦｉｅｌｄＢｒｅａｋｄｏｗｎＯｒｉｇｉｎｏｎＭｅｔａｌＯｘｉｄｅＳｅｍｉｃｏｎｄｕｃｔｏｒＣａｐａｃｉｔｏｒＣｏｎｔａｉｎｉｎｇＧｒｏｗｎ−ｉｎＣｚｏｃｈｒａｌｓｋｉＳｉｌｉｃｏｎＣｒｙｓｔａｌＤｅｆｅｃｔｓ",Ｊｐｎ．Ｊ．Ａｐｐｌ．Ｐｈｙｓ．，Ｖｏｌ．３７（１９９８），ｐｐ．１２３６−１２３９．

本発明は、分離酸化膜等を用いずに、薄いゲート酸化膜上に直接ゲート電極であるポリシリコン膜を形成して作製したＭＯＳキャパシタによるシリコンウェーハの評価において、ウェーハの位置のアライメントを容易にし、測定スループットを向上させるシリコンウェーハの評価方法を提供することを目的とする。

上記目的を達成するため、本発明は、シリコンウェーハ上に絶縁膜と電極を作製し、該絶縁膜の絶縁破壊特性を測定するシリコンウェーハの評価方法であって、シリコンウェーハ上に絶縁膜とポリシリコン膜とを順次形成し、電極パターンとラインアンドスペースパターンからなるアライメントパターンとが形成されたフォトマスクを用意し、該フォトマスクを用いてフォトリソグラフィ技術により前記ポリシリコン膜に電極パターンとアライメントパターンとを形成し、前記ウェーハ表面に光を照射して発生する前記アライメントパターンによる干渉光を観測することにより、前記アライメントパターンの位置を検出し、該検出位置に基づいて、前記ウェーハの水平位置のアライメントを行なった後に、前記電極を通して前記絶縁膜の絶縁破壊特性を測定することを特徴とするシリコンウェーハの評価方法を提供する。

このように、シリコンウェーハ上にシリコン酸化膜やシリコン窒化膜等の絶縁膜とポリシリコン膜とを順次形成し、電極パターンとラインアンドスペースパターンからなるアライメントパターンとが形成されたフォトマスクを用いて、フォトリソグラフィ技術によりポリシリコン膜に電極パターンとアライメントパターンとを形成すれば、電極パターンとアライメントパターンを同時に、かつ容易にポリシリコン膜に形成することができる。しかも、アライメントパターンがラインアンドスペースパターンからなるので、ウェーハ表面に光を照射するとアライメントパターンにより干渉光が発生する。この干渉光は単なる反射光よりも大幅に強度が高いものとできるので絶縁膜が薄くても観測が容易であるから、この干渉光を観測することにより、アライメントパターンを容易に認識してその位置を迅速に検出することができる。そして、該検出位置に基づいて、プローブ針が電極に接触するようにウェーハの水平位置のアライメントを行なった後に、電極を通して絶縁膜の絶縁破壊特性を測定することができるので、測定スループットを大幅に向上させることができる。

この場合、前記絶縁膜の厚さを１０ｎｍ以下とすることができる。
このように、絶縁膜の厚さを１０ｎｍ以下としても、アライメントパターンを容易に認識してその位置を迅速に検出することができるので、絶縁破壊特性の測定スループットを向上させることができる。

また、前記絶縁膜の絶縁破壊特性を、オートプローバ装置を用いて測定することが好ましい。
このように、絶縁膜の絶縁破壊特性をオートプローバ装置を用いて測定すれば、アライメントパターンの認識が容易なためオートアライメントが失敗無く効率的に行なえるので、測定スループットをさらに向上させることができる。

また、前記ラインアンドスペースパターンの線幅を、０．４μｍ〜５μｍとすることが好ましい。
このように、ラインアンドスペースパターンの線幅を０．４μｍ〜５μｍとすれば、ウェーハ表面に照射する光の波長が紫外線程度の短波長から赤外線程度の長波長までの幅広い波長領域にあっても、その波長に応じて最適な線幅とできる。
尚、ここではラインアンドスペースパターンの線幅とは、隣り合うラインの中心線の間の幅のことを示す。

また、アライメントパターンを、互いに線幅の異なる複数のラインアンドスペースパターンからなるものとすることが好ましい。
このように、アライメントパターンを互いに線幅の異なる複数のラインアンドスペースパターンからなるものとすれば、一つのアライメントパターンで異なる波長の光に対応できる。

また、前記アライメントパターンの形状を、長さ又は１辺が０．０１ｍｍ〜１０ｍｍの直線状又は正方形とすることが好ましい。
このように、アライメントパターンの形状を、長さ又は１辺が０．０１ｍｍ〜１０ｍｍの直線状又は正方形とすれば、パターン形成が容易であり、効率よく高精度にアライメントができる。

また、前記アライメントパターンを、前記ウェーハ上に形成された複数の測定チップの中央の位置にそれぞれ形成することが好ましい。
このように、アライメントパターンを、ウェーハ上に形成された各測定チップの中央の位置に形成すれば、多数の測定チップが形成された場合でも、効率よく高精度にアライメントができる。

また、前記絶縁膜の絶縁破壊特性を、ＴＺＤＢ法又はＴＤＤＢ法により測定することが好ましい。
このように、絶縁膜の絶縁破壊特性をＴＺＤＢ法又はＴＤＤＢ法により測定すれば、シリコンウェーハのＣＯＰや金属汚染等による欠陥を高感度かつ高精度に検出でき、シリコンウェーハの品質を高精度に評価できる。

本発明に従い、フォトマスクを用いてフォトリソグラフィ技術によりポリシリコン膜に電極パターンとラインアンドスペースパターンからなるアライメントパターンとを形成し、ウェーハ表面に光を照射してアライメントパターンにより発生する干渉光を観測することにより、アライメントパターンの位置を容易かつ迅速に検出することができる。そして、該検出位置に基づいて、ウェーハの水平位置のアライメントを行なった後に、絶縁膜の絶縁破壊特性を測定することができるので、測定スループットを向上させることができる。

以下では、本発明の実施の形態について、添付した図面に基づいて具体的に説明するが、本発明はこれに限定されるものではない。
図１は本発明に係るシリコンウェーハの評価方法の工程フローの一例を示すフロー図である。
この工程フロー図に示すように、まず、シリコンウェーハ上に絶縁膜とポリシリコン膜とを順次形成する（Ａ）。つぎに、電極パターンとラインアンドスペースパターンからなるアライメントパターンとが形成されたフォトマスクを用意し（Ｂ）、該フォトマスクを用いてフォトリソグラフィ技術により前記ポリシリコン膜に電極パターンとアライメントパターンとを形成する（Ｃ）。そして、ウェーハ表面に光を照射して発生する前記アライメントパターンによる干渉光を観測することにより前記アライメントパターンの位置を検出し（Ｄ）、該検出位置に基づいて、前記ウェーハの水平位置のアライメントを行ない（Ｅ）、その後、絶縁膜の絶縁破壊特性を測定する（Ｆ）。
以下、各工程について詳述する。

工程Ａで用いるシリコンウェーハは、例えばチョクラルスキー（ＣＺ）法で引上げたもので、直径３００ｍｍのＰ型ウェーハを用いることができるが、その製造方法、サイズ、導電型など特に限られるものではない。
また、絶縁膜はシリコン酸化膜、シリコン窒化膜、または酸化窒化膜等からなるものとできる。これらは、酸素又は窒素雰囲気中で加熱することにより形成したり、ＣＶＤ（ＣｈｅｍｉｃａｌＶａｐｏｒＤｅｐｏｓｉｔｉｏｎ）法等により形成することもできる。後述するように、本発明では、このとき形成する絶縁膜の厚さを１０ｎｍ以下としてもよい。なお、以下では絶縁膜が酸化膜の場合を例に説明する。
ポリシリコン膜は、例えばＣＶＤ法によりＳｉＨ_４を熱分解して形成することができる。このポリシリコン膜は電極として用いるので、形成の際にリンやボロン等のドーパントをドープして抵抗率を下げておくことが好ましい。また、ドーパントのドープは、ポリシリコン膜形成の後、熱拡散法やイオン注入法により行なってもよい。

工程Ｂで用意するフォトマスクは、例えばガラス等の透明基板上に、クロムや酸化クロム等からなる遮光材料で、所望の電極パターンと共にアライメントパターンが形成されたものである。そして、工程Ｃでは、例えばポリシリコン膜にレジストを塗布し、前記フォトマスクを用いて露光、現像を行うという従来のフォトリソグラフィ工程を施し、その後エッチング工程により不要なポリシリコン膜を除去することにより、ポリシリコン膜に電極パターンとアライメントパターンとを形成することができる。電極パターンが形成された部分は、シリコンウェーハ、酸化膜、ポリシリコン膜の電極からなるＭＯＳキャパシタとなる。このとき、ＭＯＳキャパシタは、シリコンウェーハ内に多数形成することができる。シリコンウェーハ内でのＭＯＳキャパシタを形成する位置については特に制限されないが、例えばシリコンウェーハ上に複数形成された測定チップ内の所望の位置に、複数のＭＯＳキャパシタを配置することができる。

本発明では、ポリシリコン膜に形成するアライメントパターンは、ポリシリコン膜のラインとポリシリコン膜が除去されたスペースとが交互に配置されたラインアンドペースパターンからなるものとする。以下では、従来技術と比較して本発明の作用を説明する。
図２は、従来のアライメントパターンのないＭＯＳキャパシタの断面概略図である。従来は、プローバ装置での絶縁破壊特性等の電気特性の測定において、ゲート酸化膜２の上に形成されたポリシリコン電極１の位置を検出する際には、電極パターン認識用ＣＣＤカメラ４の周辺部に取り付けられた電極パターン認識用照明５（例えばＬｉｇｈｔＥｍｉｔｔｉｎｇＤｉｏｄｅ、ＬＥＤ）によりシリコンウェーハ３の表面に光を照射してその反射光をＣＣＤカメラ４により画像として取り込み、この取り込んだ画像上でポリシリコン電極１のパターンを認識することによりポリシリコン電極１の位置を検出していた。そして、該検出位置に基づいてシリコンウェーハの位置のアライメントを行なっていた。

しかし、ゲート酸化膜２の厚さが薄くなると、電極パターンの認識がしづらくなった。これは、ゲート酸化膜２の厚さが薄くなることにより、その下のシリコンウェーハ３からの反射光が影響して、ポリシリコン電極１からの反射光のコントラストが弱くなるためと考えられる。
そこで従来は、Ａｌ等の反射率の高い材料の膜をポリシリコン電極上に形成し、反射光の強度を高めて電極パターンを認識することも行われていたが、膜形成のための工程数が増加し、好ましくない。

一方、図３（ａ）は、本発明のラインアンドスペースからなるアライメントパターンを形成したＭＯＳキャパシタの断面概略図である。なお、ポリシリコン電極は図示していない。この場合も、ゲート酸化膜２´の厚さが薄くなると、上記と同じ理由により、ポリシリコン電極からの光反射によっては電極パターンの認識がしづらい。
しかし、アライメントパターン６に光が照射されると、ラインアンドスペースパターンの線幅や照射する光の波長により定まる方向に、各ラインからの反射光がお互いに強めあった干渉光が発生する。図３（ｂ）は、各ラインからの反射光により干渉光が発生する様子を説明する説明図である。このように発生する干渉光は単なる反射光に比べて光強度を大幅に高いものとできるので、ゲート酸化膜の厚さが薄くともパターン認識が容易となる。特に、ゲート酸化膜の厚さが１０ｎｍ以下と非常に薄い場合でもパターン認識ができる。
しかも、このようなアライメントパターンは、従来の方法により電極パターンと同時に且つ容易に形成できるし、従来のように反射率の高い材料の膜をポリシリコン電極上に形成する工程が不要であるので好ましい。

図４は本発明のアライメントパターンの一例であり、アライメントパターンの全体図と、アライメントパターンの円で囲まれた部分を拡大した拡大図を示す。このように、アライメントパターンを、互いに線幅の異なる複数のラインアンドスペースパターンからなるものとすれば、一つのアライメントパターンで異なる波長の光に対応できるので実用上好ましいし、ラインアンドスペースパターンの線幅を０．４μｍ〜５μｍとすれば、ウェーハ表面に照射する光の波長が紫外線程度の短波長から赤外線程度の長波長までの幅広い波長領域にあっても、その波長に応じて最適な線幅とできる。例えば図４では、アライメントパターンを、線幅がそれぞれ１μｍ、２μｍ、４μｍの三種類のラインアンドスペースパターンからなるものとしたので、波長３００ｎｍ〜１０００ｎｍ程度の光にも十分対応することができる。
また、ラインの本数は、干渉光の強度が観測に十分なものとなれば何本でもよい。例えばフォトマスクを用意する際のパターン形成の簡便さを考えれば、２〜１０本とできる。

また、アライメントパターンの形状については、長さ又は１辺が０．０１ｍｍ〜１０ｍｍの直線状又は正方形とすることが好ましい。直線状とすれはフォトマスクのパターン形成が最も容易であるし、図４に示すように正方形であれば、パターン形成も容易であり、またより認識しやすいものとなり、効率的である。また、より精密なアライメントを必要とする際は、小さなサイズのパターンを使用し、おおまかなアライメントでも十分な場合は、比較的大きなサイズのパターンを使用することができる。これは、アライメント用のＣＣＤ画像は要求されるアライメント精度に応じて倍率の切り替えが行なわれるのが通常であるためである。

また、シリコンウェーハ上に複数測定チップが形成されている場合には、各測定チップ内にアライメントパターンが形成されていれば効率よく高精度に電極の位置を検出できるので好ましいが、特に各測定チップの中央の位置にアライメントパターンを形成すれば、より正確に位置検出ができるので好ましい。

工程Ｄにおいては、前記のようにＬＥＤ等の照明を用いてウェーハ表面に光を照射し、ＣＣＤカメラ等を用いてアライメントパターンによる干渉光の画像を取り込んで観測することにより、アライメントパターンを容易に認識し、その位置を迅速に検出できる。このとき用いる照明の種類とその波長に関しては特に制限がない。ただし、前記のように照明光源の波長にあわせてラインアンドスペースパターンの線幅を最適なものとする必要がある。
また、工程Ｅにおいては、例えばプローバ装置を用いる場合は、プローブ針が電極に接触するように、シリコンウェーハ又はプローブ針の水平位置や垂直位置をアライメントすればよい。前記のようにアライメントパターンによる干渉光は容易に認識できるので、アライメントが容易にできる。

工程Ｆにおいて、絶縁膜の絶縁破壊特性は、特に制限無く従来の方法により測定することができる。図５は、本発明での絶縁膜の絶縁破壊特性の測定配置の一例を示す概略図である。
本発明に従って電極パターン及び図示しないアライメントパターンを形成したシリコンウェーハ（この例ではＰ型）の裏面に形成されたポリシリコン膜やシリコン酸化膜を除去し、その後裏面を接地する。また、出力する電流の大きさを変化させることができる可変電源７の陽極を接地し、陰極はプローブ針８に接続され、プローブ針８は工程Ｅで位置をアライメントしたポリシリコン電極１´に接続されており、プローブ針８により測定に用いる電気ストレスを印加することができる。なお、陰極とプローブ針８の間には電流計９が接続されている。

なお、絶縁膜の絶縁破壊特性は、図５の測定配置を用いて、ＴＺＤＢ法又はＴＤＤＢ法により測定することができる。これらの測定方法によれば、シリコンウェーハのＣＯＰや金属汚染等による欠陥を高感度かつ高精度に検出でき、シリコンウェーハの品質を高精度に評価できる。
また、絶縁膜の絶縁破壊特性を、オートプローバ装置を用いて測定すれば、アライメントパターンの認識が容易なためオートアライメントが失敗無く効率的に行なえるため、測定スループットをさらに向上させることができる。

以下に本発明の実施例及び比較例をあげてさらに具体的に説明するが、本発明はこれらに限定されるものではない。
（実施例）
試料として用いたシリコンウェーハは、ＣＺ法にて引き上げた直径３００ｍｍ、伝導型としては、ボロンをドープしたＰ型である。
このウェーハに９００℃の乾燥酸素雰囲気中でゲート酸化を行って厚さ５ｎｍのゲート酸化膜を形成し、この上にＣＶＤ法によりリンをドープしながらポリシリコン膜を形成した。この際のポリシリコン膜の厚さは約３００ｎｍ、抵抗率はシート抵抗にして約２５Ω／ｓｑ．であった。つぎにこれにフォトリソグラフィ工程とエッチング工程によりポリシリコン膜を測定用電極とするＭＯＳキャパシタとアライメントパターンとを含む測定チップをウェーハ面内に２５個作製した。

図６は、本実施例での１測定チップ内の測定用電極とアライメントパターンの配置を示す配置図である。１つの測定チップ１０内には測定用電極１１が４個形成されており、その４つの電極の中央であり、１チップの中心位置にアライメントパターン６´を配置した。チップサイズは１５ｍｍ角、測定用電極は８ｍｍ^２の正方形、アライメントパターンは１辺が１ｍｍの正方形とした。
図７は、本実施例で用いたアライメントパターンの全体図と、アライメントパターンの円で囲まれた部分を拡大した拡大図を示す。本実施例では２μｍのラインアンドスペースを５本いれたアライメントパターンとした。

尚、フォトリソグラフィ工程後のポリシリコン膜のエッチングには、マイクロ波を用いた等方性プラズマエッチング装置を使用し、このとき使用するガスはＣＦ_４／Ｏ_２とした。なお、このときのポリシリコン/酸化シリコンの選択比はおよそ３５となるように条件を合わせた。そして、最後に裏面についているポリシリコン膜およびシリコン酸化膜の除去のために、表面に保護用のレジストを塗布し、ウエットエッチングにより裏面処理を行った。エッチング液として、ポリシリコン膜に対してはフッ硝酸液、シリコン酸化膜に対しては希ＨＦ水溶液を用いた。

その後、オートプローバ装置にてアライメントを行い測定を行うわけであるが、本発明による図７のようなアライメントパターンを形成することで５ｎｍというような薄いゲート酸化膜の場合であっても干渉光によるアライメントパターン認識が可能になった。
尚、パターン認識用照明としては、ＬＥＤを光源とする可視光（波長４００〜７００ｎｍ）を使用して、ＣＣＤカメラにより干渉光の観測を行なった。

今回の実施例での測定は、フルオートプローバ装置に接続したテスタを用いＴＺＤＢ測定を行った。測定条件を、アベレージング時間を１００ｍｓｅｃ．、ステップ電圧高さを０．２５ＭＶ／ｃｍ、電圧ステップ上昇後のアベレージング時間を２００ｍｓｅｃ．として測定を実施した。本実施例のようにウェーハ１枚あたり２５個の測定チップ、すなわち１００個のＭＯＳキャパシタを測定する場合、１ウェーハ当たりおよそ１時間が測定に要する時間である。そして、実際に測定を行なったところ、オートアライメントエラーなくウェーハカセットの１カセットに収容された２５枚のウェーハの測定が自動的に完了できた。

（比較例）
実施例と同じＣＺ法にて引き上げた直径３００ｍｍ、ボロンをドープしたＰ型シリコンウェーハを用いて、ポリシリコン膜を測定用電極とするＭＯＳキャパシタを含む測定チップをウェーハ面内に２５個作製した。ゲート酸化膜の厚さについては５ｎｍ又は２５ｎｍの２種類とした。本比較例では、１測定チップの大きさや測定チップ内の測定用電極の大きさ、配置については実施例の場合と同じとしたが、今回の発明によるアライメントパターンの配置は行わず、アライメントマークとしては従来のようにＭＯＳキャパシタのエッジ部を利用した。

このとき、ゲート酸化膜厚が２５ｎｍのウェーハについては問題なくウェーハの位置のオートアライメントが可能であったが、ゲート酸化膜厚が５ｎｍと薄い場合には、パターン認識が不可能になり、オートアライメントができなくなった。
そのために、フルオートプローバ装置に接続したテスタを用いＴＺＤＢ測定を行った場合では、実施例と同じ測定条件の場合に、１ウェーハの測定に要するおよそ１時間ごとにマニュアルアライメントが必要になり、１カセットに収容された２５枚の測定を完了させるためには、昼夜を問わずオペレーション要員が必要になり、自動的に測定を完了させることができず極めて非効率であった。

なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は、例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。

本発明に係るシリコンウェーハの評価方法の工程フローの一例を示すフロー図である。従来のアライメントパターンのないＭＯＳキャパシタの断面概略図である。（ａ）は本発明のラインアンドスペースからなるアライメントパターンを形成したＭＯＳキャパシタの断面概略図であり、（ｂ）は各ラインからの反射光により干渉光が発生する様子を説明する説明図である。本発明のアライメントパターンの一例であり、アライメントパターンの全体図と、アライメントパターンの円で囲まれた部分を拡大した拡大図を示す。本発明での絶縁膜の絶縁破壊特性の測定配置の一例を示す概略図である。本実施例での１測定チップ内の測定用電極とアライメントマークの配置を示す配置図である。本実施例で用いたアライメントパターンの全体図と、アライメントパターンの円で囲まれた部分を拡大した拡大図を示す。

符号の説明

１、１´…ポリシリコン電極、２、２´…ゲート酸化膜、３…シリコンウェーハ、
４…電極パターン認識用ＣＣＤカメラ、
５…電極パターン認識用照明、６、６´…アライメントパターン、
７…可変電源、８…プローブ針、９…電流計、１０…測定チップ、
１１…測定用電極。

Claims

シリコンウェーハ上に絶縁膜と電極を作製し、該絶縁膜の絶縁破壊特性を測定するシリコンウェーハの評価方法であって、シリコンウェーハ上に厚さが１０ｎｍ以下の絶縁膜と、ポリシリコン膜とを順次形成し、電極パターンと互いに線幅の異なる複数のラインアンドスペースパターンからなるアライメントパターンとが形成されたフォトマスクを用意し、該フォトマスクを用いてフォトリソグラフィ技術により前記ポリシリコン膜に電極パターンと互いに線幅の異なる複数のラインアンドスペースパターンからなるアライメントパターンとを同時に形成し、前記ウェーハ表面に光を照射して発生する前記アライメントパターンによる干渉光を観測することにより、前記アライメントパターンの位置を検出し、該検出位置に基づいて、前記ウェーハの水平位置のアライメントを行なった後に、前記電極を通して前記絶縁膜の絶縁破壊特性を測定することを特徴とするシリコンウェーハの評価方法。
前記絶縁膜の絶縁破壊特性を、オートプローバ装置を用いて測定することを特徴とする請求項１に記載のシリコンウェーハの評価方法。
前記ラインアンドスペースパターンの線幅を、０．４μｍ〜５μｍとすることを特徴とする請求項１または請求項２に記載のシリコンウェーハの評価方法。
前記アライメントパターンの形状を、長さ又は１辺が０．０１ｍｍ〜１０ｍｍの直線状又は正方形とすることを特徴とする請求項１乃至請求項３のいずれか１項に記載のシリコンウェーハの評価方法。
前記アライメントパターンを、前記ウェーハ上に形成された複数の測定チップの中央の位置にそれぞれ形成することを特徴とする請求項１乃至請求項４のいずれか１項に記載のシリコンウェーハの評価方法。
前記絶縁膜の絶縁破壊特性を、ＴＺＤＢ法又はＴＤＤＢ法により測定することを特徴とする請求項１乃至請求項５のいずれか１項に記載のシリコンウェーハの評価方法。