JP2010056264A - シリコンウェーハの評価方法および製造方法 - Google Patents
シリコンウェーハの評価方法および製造方法 Download PDFInfo
- Publication number
- JP2010056264A JP2010056264A JP2008219134A JP2008219134A JP2010056264A JP 2010056264 A JP2010056264 A JP 2010056264A JP 2008219134 A JP2008219134 A JP 2008219134A JP 2008219134 A JP2008219134 A JP 2008219134A JP 2010056264 A JP2010056264 A JP 2010056264A
- Authority
- JP
- Japan
- Prior art keywords
- silicon wafer
- electrode
- oxide film
- wafer
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims abstract description 83
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 83
- 239000010703 silicon Substances 0.000 title claims abstract description 83
- 238000000034 method Methods 0.000 title claims abstract description 26
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 239000000523 sample Substances 0.000 claims abstract description 42
- 238000005259 measurement Methods 0.000 claims abstract description 31
- 235000012431 wafers Nutrition 0.000 claims description 127
- 238000011156 evaluation Methods 0.000 claims description 45
- 230000015556 catabolic process Effects 0.000 claims description 16
- 230000035945 sensitivity Effects 0.000 abstract description 7
- 230000007547 defect Effects 0.000 description 19
- 239000013078 crystal Substances 0.000 description 8
- 230000005684 electric field Effects 0.000 description 8
- 238000012545 processing Methods 0.000 description 8
- 230000000052 comparative effect Effects 0.000 description 7
- 230000002950 deficient Effects 0.000 description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000012790 confirmation Methods 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
【課題】シリコンウェーハの酸化膜耐圧特性を短時間に測定することにより、シリコンウェーハを高感度に評価するための手段を提供すること。
【解決手段】シリコンウェーハ表面に酸化膜を形成すること、上記酸化膜上に複数の電極を形成すること、上記電極の表面にプローブを接触させ、該プローブとシリコンウェーハとの間に電圧を印加して酸化膜耐圧特性を測定すること、を含むシリコンウェーハの評価方法。１つあたりの電極面積は４０〜４００ｍｍ2の範囲であり、かつ上記酸化膜耐圧特性の測定を、１つの電極に対し複数のプローブを接触させて行う。
【選択図】図２
【解決手段】シリコンウェーハ表面に酸化膜を形成すること、上記酸化膜上に複数の電極を形成すること、上記電極の表面にプローブを接触させ、該プローブとシリコンウェーハとの間に電圧を印加して酸化膜耐圧特性を測定すること、を含むシリコンウェーハの評価方法。１つあたりの電極面積は４０〜４００ｍｍ2の範囲であり、かつ上記酸化膜耐圧特性の測定を、１つの電極に対し複数のプローブを接触させて行う。
【選択図】図２
Description
本発明は、シリコンウェーハの評価方法に関するものであり、より詳しくはＭＯＳキャパシタを用いてシリコンウェーハの酸化膜耐圧特性を評価することによりウェーハ表面の結晶欠陥、加工ダメージ等を高感度に評価することができるシリコンウェーハの評価方法に関するものである。
更に本発明は、シリコンウェーハの製造方法に関するものであり、より詳しくは上記評価方法を使用することにより高品質な製品ウェーハを提供することができるシリコンウェーハの製造方法に関するものである。
更に本発明は、シリコンウェーハの製造方法に関するものであり、より詳しくは上記評価方法を使用することにより高品質な製品ウェーハを提供することができるシリコンウェーハの製造方法に関するものである。
シリコンウェーハの評価方法の一つにＧＯＩ（Ｇａｔｅ Ｏｘｉｄｅ Ｉｎｔｅｇｒｉｔｙ）評価がある。このＧＯＩ評価は、シリコンウェーハを酸化して酸化膜（ゲート酸化膜）を形成し、この酸化膜に電極を形成してＭＯＳ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）構造を作製した後、電極に電気ストレスを印加して酸化膜を破壊し、その酸化膜破壊電界強度からシリコンウェーハの品質を評価する方法である（例えば特許文献１参照）。
特開２０００−１８８３１４号公報
従来のＧＯＩ評価では、ウェーハ全面を評価するためには数百から数千個以上の電極を形成してＭＯＳを作製し、測定を行う必要があり測定に長時間を要していた。これは電極１つあたりの面積を大きくすると電極直下の酸化膜に均一に電界がかからず信頼性の高い評価を行うことができないため、ウェーハ上に小さな電極（１つあたりの面積が１ｍｍ2から１０ｍｍ2程度）を多数形成していたからである。
他方、測定時間を短縮するために電極数を少なくすると、ウェーハ全面を評価することができず、表面欠陥密度のきわめて低い完全結晶のポリッシュドウェーハ、エピタキシャルウェーハ、アニールドウェーハ等の表面欠陥を評価することは困難となる。
他方、測定時間を短縮するために電極数を少なくすると、ウェーハ全面を評価することができず、表面欠陥密度のきわめて低い完全結晶のポリッシュドウェーハ、エピタキシャルウェーハ、アニールドウェーハ等の表面欠陥を評価することは困難となる。
そこで本発明の目的は、シリコンウェーハの酸化膜耐圧特性を短時間に測定することにより、シリコンウェーハを高感度に評価するための手段を提供することにある。
本発明者らは、上記目的を達成するために鋭意検討を重ねた結果、従来のＧＯＩ評価は複数の電極の測定を１つのプローブを設置して行っていたのに対し、１つの電極に対して複数のプローブを接触させることにより、電極面積を大きくし測定点数を少なくした上で信頼性の高い評価を行うことができることを新たに見出した。
本発明は、以上の知見に基づき完成された。
本発明は、以上の知見に基づき完成された。
即ち、上記目的は、下記手段により達成された。
［１］シリコンウェーハ表面に酸化膜を形成すること、
上記酸化膜上に複数の電極を形成すること、
上記電極の表面にプローブを接触させ、該プローブとシリコンウェーハとの間に電圧を印加して酸化膜耐圧特性を測定すること、
を含むシリコンウェーハの評価方法であって、
１つあたりの電極面積は４０〜４００ｍｍ2の範囲であり、かつ上記酸化膜耐圧特性の測定を、１つの電極に対し複数のプローブを接触させて行うことを特徴とするシリコンウェーハの評価方法。
［２］前記複数の電極の総面積は、前記シリコンウェーハ表面積の４０〜９０％の範囲である［１］に記載のシリコンウェーハの評価方法。
［３］前記酸化膜耐圧特性の測定を、１つの電極に対し複数のプローブを電気的に並列に接続して行う［１］または［２］に記載のシリコンウェーハの評価方法。
［４］１つの電極に対し接触させるプローブの本数は４〜１００本の範囲である［１］〜［３］のいずれかに記載のシリコンウェーハの評価方法。
［５］前記複数のプローブを、等間隔に配置し電極と接触させる［１］〜［４］のいずれかに記載のシリコンウェーハの評価方法。
［６］複数のシリコンウェーハからなるシリコンウェーハのロットを準備すること、
上記ロットから少なくとも１つのシリコンウェーハを抽出すること、
上記抽出されたシリコンウェーハを［１］〜［５］のいずれかに記載の方法によって評価すること、
上記評価により良品と判定されたシリコンウェーハと同一ロット内の他のシリコンウェーハを製品ウェーハとして出荷すること、
を含むシリコンウェーハの製造方法。
［１］シリコンウェーハ表面に酸化膜を形成すること、
上記酸化膜上に複数の電極を形成すること、
上記電極の表面にプローブを接触させ、該プローブとシリコンウェーハとの間に電圧を印加して酸化膜耐圧特性を測定すること、
を含むシリコンウェーハの評価方法であって、
１つあたりの電極面積は４０〜４００ｍｍ2の範囲であり、かつ上記酸化膜耐圧特性の測定を、１つの電極に対し複数のプローブを接触させて行うことを特徴とするシリコンウェーハの評価方法。
［２］前記複数の電極の総面積は、前記シリコンウェーハ表面積の４０〜９０％の範囲である［１］に記載のシリコンウェーハの評価方法。
［３］前記酸化膜耐圧特性の測定を、１つの電極に対し複数のプローブを電気的に並列に接続して行う［１］または［２］に記載のシリコンウェーハの評価方法。
［４］１つの電極に対し接触させるプローブの本数は４〜１００本の範囲である［１］〜［３］のいずれかに記載のシリコンウェーハの評価方法。
［５］前記複数のプローブを、等間隔に配置し電極と接触させる［１］〜［４］のいずれかに記載のシリコンウェーハの評価方法。
［６］複数のシリコンウェーハからなるシリコンウェーハのロットを準備すること、
上記ロットから少なくとも１つのシリコンウェーハを抽出すること、
上記抽出されたシリコンウェーハを［１］〜［５］のいずれかに記載の方法によって評価すること、
上記評価により良品と判定されたシリコンウェーハと同一ロット内の他のシリコンウェーハを製品ウェーハとして出荷すること、
を含むシリコンウェーハの製造方法。
本発明によれば、大口径化されたシリコンウェーハであっても短時間に高感度評価することができる。
本発明は、シリコンウェーハ表面に酸化膜を形成すること、上記酸化膜上に複数の電極を形成すること、上記電極の表面にプローブを接触させ、該プローブとシリコンウェーハとの間に電圧を印加して酸化膜耐圧特性を測定すること、を含むシリコンウェーハの評価方法に関する。本発明のシリコンウェーハの評価方法は、上記複数の電極の１つあたりの電極面積を４０〜４００ｍｍ2の範囲とした上で、シリコンウェーハの酸化膜耐圧特性の測定を、１つの電極に対し複数のプローブを接触させて行うものである。
図１は従来のＧＯＩ評価の説明図であり、図２は本発明のシリコンウェーハの評価方法の説明図である。以下、図面を参照し従来のＧＯＩ評価および本発明のシリコンウェーハの評価方法について説明する。
前述のように従来のＧＯＩ評価は、測定精度を維持するために１ｍｍ2から１０ｍｍ2程度の面積の電極をゲート酸化膜上に形成して行われていた。しかし上記面積の電極でウェーハ全面を測定するためには必然的にウェーハ上の電極数（測定点数）が多くなり測定に長時間を要する。他方、測定時間短縮のために測定点数を減らすとウェーハ全面を感度よく評価することは困難となる。例えば図１に示すように、従来のＧＯＩ評価において電極数を少なくすると、電極直下に欠陥が存在する確率は低くなるため、ウェーハ上の全電極について測定を行っても欠陥を検出できない可能性が高い。
これに対し、本発明では電極１つあたりの面積を４０〜４００ｍｍ2と大きくしたＭＯＳキャパシタを作製し酸化膜耐圧特性の測定を行う。これにより測定点数の低減が可能となり、ウェーハ全面を評価する場合であっても短時間で評価を行うことができる。例えば図１と図２との対比から、同一電極数であっても電極面積が大きくなれば、電極直下に欠陥が存在する確率が高くなるため高精度評価が可能となることがわかる。
ただし上記範囲の面積を有する大きな電極では、電極１つあたり１つのプローブを接触させ電圧を印加すると、電極直下の酸化膜に均一に電流を流すことができず、電極直下の酸化膜内の電界および電流密度が不均一となり測定精度が低下する。そこで本発明では、上記面積を有する電極１つに対して複数のプローブを接触させて酸化膜耐圧特性の測定を行う。１つの電極に対し複数の電極を接触させることにより、大きな電極であっても電極直下の酸化膜に均一に電流を流すことができ、これにより測定時間を短縮しつつ信頼性の高い高精度な評価を行うことが可能となる。
以下、本発明のシリコンウェーハの評価方法について、更に詳細に説明する。
前述のように従来のＧＯＩ評価は、測定精度を維持するために１ｍｍ2から１０ｍｍ2程度の面積の電極をゲート酸化膜上に形成して行われていた。しかし上記面積の電極でウェーハ全面を測定するためには必然的にウェーハ上の電極数（測定点数）が多くなり測定に長時間を要する。他方、測定時間短縮のために測定点数を減らすとウェーハ全面を感度よく評価することは困難となる。例えば図１に示すように、従来のＧＯＩ評価において電極数を少なくすると、電極直下に欠陥が存在する確率は低くなるため、ウェーハ上の全電極について測定を行っても欠陥を検出できない可能性が高い。
これに対し、本発明では電極１つあたりの面積を４０〜４００ｍｍ2と大きくしたＭＯＳキャパシタを作製し酸化膜耐圧特性の測定を行う。これにより測定点数の低減が可能となり、ウェーハ全面を評価する場合であっても短時間で評価を行うことができる。例えば図１と図２との対比から、同一電極数であっても電極面積が大きくなれば、電極直下に欠陥が存在する確率が高くなるため高精度評価が可能となることがわかる。
ただし上記範囲の面積を有する大きな電極では、電極１つあたり１つのプローブを接触させ電圧を印加すると、電極直下の酸化膜に均一に電流を流すことができず、電極直下の酸化膜内の電界および電流密度が不均一となり測定精度が低下する。そこで本発明では、上記面積を有する電極１つに対して複数のプローブを接触させて酸化膜耐圧特性の測定を行う。１つの電極に対し複数の電極を接触させることにより、大きな電極であっても電極直下の酸化膜に均一に電流を流すことができ、これにより測定時間を短縮しつつ信頼性の高い高精度な評価を行うことが可能となる。
以下、本発明のシリコンウェーハの評価方法について、更に詳細に説明する。
ＭＯＳ構造の作製
本発明における評価対象となるシリコンウェーハとしては、単結晶シリコンウェーハ、シリコンエピタキシャルウェーハ等の各種シリコンウェーハを挙げることができる。特に、本発明の方法は短時間に高精度な評価が可能であるため、ポリッシュドウェーハ、エピタキシャルウェーハ、アニールドウェーハといった結晶欠陥が少ないシリコンウェーハやわずかな加工ダメージを含むシリコンウェーハの酸化膜耐圧特性を測定することにより上記ウェーハを迅速に評価する方法として好適である。
本発明における評価対象となるシリコンウェーハとしては、単結晶シリコンウェーハ、シリコンエピタキシャルウェーハ等の各種シリコンウェーハを挙げることができる。特に、本発明の方法は短時間に高精度な評価が可能であるため、ポリッシュドウェーハ、エピタキシャルウェーハ、アニールドウェーハといった結晶欠陥が少ないシリコンウェーハやわずかな加工ダメージを含むシリコンウェーハの酸化膜耐圧特性を測定することにより上記ウェーハを迅速に評価する方法として好適である。
上記シリコンウェーハ表面に酸化膜を形成する方法としては、熱酸化法が好適である。具体的には、酸化性雰囲気下でシリコンウェーハを加熱することにより、その表面に熱酸化膜を形成することができる。上記酸化膜の厚さは、一般的なゲート酸化膜の厚さと同様にすればよく特に限定されるものではないが、例えば５ｎｍ〜５０ｎｍ程度である。
次いで、形成した酸化膜上に電極を複数作製する。上記電極は、ウェーハ上の酸化膜上にポリシリコン、金属膜等をＣＶＤ法等の公知の成膜法により堆積させた後、フォトリソグラフィおよびエッチングによってパターニングを行うことにより形成することができる。ここで形成する電極の１つあたりの面積は４０〜４００ｍｍ2の範囲とする。電極１つあたりの面積が４０ｍｍ2未満では、ウェーハ全面を評価するための電極数が多くなり測定に長時間を要することとなる。一方、電極１つあたりの面積が４００ｍｍ2を超えると、印加する電圧、電流が測定器の能力を超えてしまい、測定が困難となる。短時間に信頼性の高い評価を行う観点から、好ましい電極面積は５０〜１００ｍｍ2の範囲である。なお、電極の厚さは特に限定されるものではないが、例えば２０００〜５０００Å程度である。
従来のＧＯＩ評価では、前述の通り電極面積が１〜１０ｍｍ2程度であり、短時間測定を行うために測定点数を減らした場合、ウェーハ表面の電極被覆率は多くても３０％程度であった。しかし３０％程度の被覆率では、ウェーハ表面の残り７０％の部分に含まれる結晶欠陥や加工ダメージを検出することはできないため信頼性の高い評価を行うことは困難である。
これに対し本発明では、上記の通り大きな電極を用いて測定を行うため、測定点数の低減とウェーハの電極被覆率向上を両立することができる。本発明における電極被覆率（電極総面積のウェーハ表面積に対する割合）は、好ましくは４０〜９０％、より好ましくは７０〜９０％である。上記範囲内の被覆率であれば、ウェーハ表面の結晶欠陥や加工ダメージを電極直下の酸化膜下に取り込む確率を高くすることができ、比較的少ない電極数でもウェーハのほぼ全面を高感度に評価することができる。また、ウェーハ表面上の電極数は、５０〜１０００とすることが好ましく、２００〜７００とすることがより好ましい。ウェーハ上の電極数が上記範囲内であれば、ウェーハ全面の評価を短時間に行うことができる。なお、評価対象となるシリコンウェーハは、φ２００ｍｍ、φ３００ｍｍ、その他、φ４５０ｍｍ等どのような口径のウェーハであってもよい。本発明の評価方法は、従来の方法では測定に長時間を要する大型化した、直径４００〜６５０ｍｍの範囲にあるシリコンウェーハの評価方法としても好適である。
これに対し本発明では、上記の通り大きな電極を用いて測定を行うため、測定点数の低減とウェーハの電極被覆率向上を両立することができる。本発明における電極被覆率（電極総面積のウェーハ表面積に対する割合）は、好ましくは４０〜９０％、より好ましくは７０〜９０％である。上記範囲内の被覆率であれば、ウェーハ表面の結晶欠陥や加工ダメージを電極直下の酸化膜下に取り込む確率を高くすることができ、比較的少ない電極数でもウェーハのほぼ全面を高感度に評価することができる。また、ウェーハ表面上の電極数は、５０〜１０００とすることが好ましく、２００〜７００とすることがより好ましい。ウェーハ上の電極数が上記範囲内であれば、ウェーハ全面の評価を短時間に行うことができる。なお、評価対象となるシリコンウェーハは、φ２００ｍｍ、φ３００ｍｍ、その他、φ４５０ｍｍ等どのような口径のウェーハであってもよい。本発明の評価方法は、従来の方法では測定に長時間を要する大型化した、直径４００〜６５０ｍｍの範囲にあるシリコンウェーハの評価方法としても好適である。
酸化膜耐圧特性の測定
上記工程によりウェーハ上にＭＯＳ構造を形成した後、電極表面にプローブを接触させ、該プローブとシリコンウェーハとの間に電圧を印加して酸化膜耐圧特性の測定を行う。従来のＧＯＩ評価では、１つのプローブを設置し、このプローブを複数の電極に順次接触させて電圧印加を行っていた。しかし前記範囲の面積を有する大きな電極では、１つのプローブでは電極直下の酸化膜に均一に電流を流すことは困難である。そこで本発明では、上記面積を有する電極１つに対して複数のプローブを接触させて酸化膜耐圧特性の測定を行う。１つの電極に対し複数の電極を接触させることにより、大きな電極であっても電極直下の酸化膜に均一に電流を流すことができ、電極直下の酸化膜内の電界および電流密度を均一化し高精度な測定を行うことができる。
上記工程によりウェーハ上にＭＯＳ構造を形成した後、電極表面にプローブを接触させ、該プローブとシリコンウェーハとの間に電圧を印加して酸化膜耐圧特性の測定を行う。従来のＧＯＩ評価では、１つのプローブを設置し、このプローブを複数の電極に順次接触させて電圧印加を行っていた。しかし前記範囲の面積を有する大きな電極では、１つのプローブでは電極直下の酸化膜に均一に電流を流すことは困難である。そこで本発明では、上記面積を有する電極１つに対して複数のプローブを接触させて酸化膜耐圧特性の測定を行う。１つの電極に対し複数の電極を接触させることにより、大きな電極であっても電極直下の酸化膜に均一に電流を流すことができ、電極直下の酸化膜内の電界および電流密度を均一化し高精度な測定を行うことができる。
１つの電極に接触させる複数のプローブは、電圧印加時に電気的に直列に接続してもよく並列に接続してもよいが、酸化膜に電流を均一に流すためには並列に接続することが好ましい。更に、酸化膜に電流を均一に流すためには、複数のプローブは、同一電極上に等間隔に配置し電極に接触させることが好ましい。また、前記範囲の面積を有する電極直下の酸化膜に均一に電流を流すためには、１つの電極に接触させるプローブの本数は、好ましくは４本以上、より好ましくは４〜１００本、更に好ましくは９〜４０本である。
電圧印加条件としては、電圧値、電圧印加パターン（定電圧ストレス、階段状電圧ストレス等）、電圧印加時間等があり、これらは、シリコンウェーハに求められる品質に応じて適宜設定すればよい。電圧値は、例えば、電界強度に換算して８ＭＶ／ｃｍ〜１６ＭＶ／ｃｍ、電圧印加時間は、例えば０．１秒〜１０秒とすることができる。
所定条件下で電極とシリコンウェーハとの間に電圧を印加しつつ系内に流れる電流値をモニタリングすることにより、シリコンウェーハの酸化膜耐圧特性を測定することができる。なお、本発明において、「酸化膜耐圧特性」とは、ＴＺＤＢ(Time Zero Dielectric Breakdown：酸化膜耐圧)およびＴＤＤＢ(Time Dependence Dielectric Breakdown：経時絶縁破壊特性)を含むものとする。
上記のように電圧を印加し続けると、電極直下の酸化膜が絶縁破壊すると電流値の上昇が検出される。絶縁破壊が起こると、電流値は、例えば、破壊前の電流値の１０倍以上の値に上昇する。上記酸化膜の絶縁破壊は、ウェーハ表面部の結晶欠陥、加工ダメージ、金属汚染等の不良に起因して生じるため、酸化膜耐圧特性を測定することにより、ウェーハ表面の不良の有無および程度の判定、不良の存在位置の特定を行うことができる。なお、本発明ではウェーハ上の全電極に対し電圧を印加し酸化膜耐圧特性を測定することは必須ではないが、ウェーハ全面を評価し信頼性の高い評価結果を得るためには全電極について測定を行うことが好ましい。
上記のように電圧を印加し続けると、電極直下の酸化膜が絶縁破壊すると電流値の上昇が検出される。絶縁破壊が起こると、電流値は、例えば、破壊前の電流値の１０倍以上の値に上昇する。上記酸化膜の絶縁破壊は、ウェーハ表面部の結晶欠陥、加工ダメージ、金属汚染等の不良に起因して生じるため、酸化膜耐圧特性を測定することにより、ウェーハ表面の不良の有無および程度の判定、不良の存在位置の特定を行うことができる。なお、本発明ではウェーハ上の全電極に対し電圧を印加し酸化膜耐圧特性を測定することは必須ではないが、ウェーハ全面を評価し信頼性の高い評価結果を得るためには全電極について測定を行うことが好ましい。
更に本発明は、複数のシリコンウェーハからなるシリコンウェーハのロットを準備すること、上記ロットから少なくとも１つのシリコンウェーハを抽出すること、上記抽出されたシリコンウェーハを本発明の評価方法によって評価すること、上記評価により良品と判定されたシリコンウェーハと同一ロット内の他のシリコンウェーハを製品ウェーハとして出荷すること、を含むシリコンウェーハの製造方法に関する。
前述のように、本発明のシリコンウェーハの評価方法によれば、ウェーハ表面の結晶欠陥、加工ダメージ等の不良を高精度かつ迅速に評価することができる。よって、かかる評価方法により、良品と判定されたシリコンウェーハと同一ロット内のシリコンウェーハを製品ウェーハとして出荷することにより、高品質な製品ウェーハを高い信頼性をもって提供することが可能となる。なお、良品と判定する基準および１ロットから抽出するサンプルウェーハの数は、ウェーハの用途等に応じてウェーハに求められる物性を考慮して設定することができる。
以下、本発明を実施例に基づき更に説明する。但し、本発明は実施例に示す態様に限定されるものではない。
［実施例１］
（１）ＭＯＳ構造の作製
φ２００ｍｍの低結晶欠陥ポリッシュドウェーハ表面に、熱酸化法により厚さ２５ｎｍの酸化膜を形成した。その上にポリシリコンをＣＶＤ法によって５０００Å堆積させ、リンドープした後に、フォトリソグラフィによりレジストパターンをポリシリコン上に形成し、ドライエッチングによりポリシリコンをパターンニングし、レジスト除去を行った。その後、裏面の酸化膜を除去した。シリコンウェーハ上には、多数のＭＯＳ構造を持つ素子が形成された。電極１つあたりの面積は９２．１６ｍｍ2、電極数は２９３点／ｗｆ、ウェーハ表面の電極被覆率は８６％であった。
（１）ＭＯＳ構造の作製
φ２００ｍｍの低結晶欠陥ポリッシュドウェーハ表面に、熱酸化法により厚さ２５ｎｍの酸化膜を形成した。その上にポリシリコンをＣＶＤ法によって５０００Å堆積させ、リンドープした後に、フォトリソグラフィによりレジストパターンをポリシリコン上に形成し、ドライエッチングによりポリシリコンをパターンニングし、レジスト除去を行った。その後、裏面の酸化膜を除去した。シリコンウェーハ上には、多数のＭＯＳ構造を持つ素子が形成された。電極１つあたりの面積は９２．１６ｍｍ2、電極数は２９３点／ｗｆ、ウェーハ表面の電極被覆率は８６％であった。
（２）ＴＺＤＢ特性評価
上記作製した全電極について、電極１つに対し９本の測定プローブが等間隔で配列され電気的に並列に接続されたプローブカードを用いてＴＺＤＢ(Time Zero Dielectric Breakdown)特性評価を行った。電圧印加条件は、電界強度に換算して最大１６ＭＶ／ｃｍ、電圧印加パターンは昇圧ステップ０．２ＭＶ／ｃｍの階段状電圧ストレス、電圧印加時間は０．５秒とした。
上記作製した全電極について、電極１つに対し９本の測定プローブが等間隔で配列され電気的に並列に接続されたプローブカードを用いてＴＺＤＢ(Time Zero Dielectric Breakdown)特性評価を行った。電圧印加条件は、電界強度に換算して最大１６ＭＶ／ｃｍ、電圧印加パターンは昇圧ステップ０．２ＭＶ／ｃｍの階段状電圧ストレス、電圧印加時間は０．５秒とした。
［比較例１］
実施例１で評価したウェーハと同一ロット内のウェーハについて、電極面積２０ｍｍ2、測定電極数２０８点／ｗｆ（電極被覆率１３．２％）とし、電極１つに接触させるプローブ数を１つとした点以外は実施例１と同様の方法でＴＺＤＢ特性評価を行った。
実施例１で評価したウェーハと同一ロット内のウェーハについて、電極面積２０ｍｍ2、測定電極数２０８点／ｗｆ（電極被覆率１３．２％）とし、電極１つに接触させるプローブ数を１つとした点以外は実施例１と同様の方法でＴＺＤＢ特性評価を行った。
実施例１で評価したウェーハと同一ロット内のウェーハについて、電極面積８ｍｍ2、測定電極数２０８点／ｗｆ（電極被覆率５．３％）とし、電極１つに接触させるプローブ数を１つとした点以外は実施例１と同様の方法でＴＺＤＢ特性評価を行った。
評価結果
実施例１、比較例１および２の評価結果から算出される良品率は、実施例１：９５．６％、比較例１：９８．６％、比較例２：９９．５％であった。実施例１、比較例１および２では同一ロット内のウェーハを評価したため欠陥の発生頻度は同一とみなすことができるにもかかわらず、比較例１、２では実施例１と比べて良品率が高かったことから、比較例１、２では不良品を良品として出荷してしまう可能性があるのに対し、実施例１によれば信頼性の高い評価を行うことができることが示された。
上記結果から、本発明によればウェーハ表面の結晶欠陥や加工ダメージを電極直下の酸化膜中に取り込む確率を高くし、シリコウェーハのほぼ全面を高感度に評価できることがわかる。
実施例１、比較例１および２の評価結果から算出される良品率は、実施例１：９５．６％、比較例１：９８．６％、比較例２：９９．５％であった。実施例１、比較例１および２では同一ロット内のウェーハを評価したため欠陥の発生頻度は同一とみなすことができるにもかかわらず、比較例１、２では実施例１と比べて良品率が高かったことから、比較例１、２では不良品を良品として出荷してしまう可能性があるのに対し、実施例１によれば信頼性の高い評価を行うことができることが示された。
上記結果から、本発明によればウェーハ表面の結晶欠陥や加工ダメージを電極直下の酸化膜中に取り込む確率を高くし、シリコウェーハのほぼ全面を高感度に評価できることがわかる。
プローブ本数の影響の確認
実施例１と同様の方法でシリコンウェーハ上にＭＯＳ構造を作製した。
作製した電極に接触させるプローブ数を、１本、２本、３本、４本、９本と変えてＩ−Ｖ特性を評価した。プローブ数が２本以上の場合は複数のプローブを電気的に並列に接続した。結果を図３に示す。
図３から、プローブの本数を増やすと電界強度が増加することがわかる。電解強度が増加すれば、電極内により均一に電流が流れるため、電極直下の酸化膜内の電界および電流密度をより均一にすることができると考えられる。
実施例１と同様の方法でシリコンウェーハ上にＭＯＳ構造を作製した。
作製した電極に接触させるプローブ数を、１本、２本、３本、４本、９本と変えてＩ−Ｖ特性を評価した。プローブ数が２本以上の場合は複数のプローブを電気的に並列に接続した。結果を図３に示す。
図３から、プローブの本数を増やすと電界強度が増加することがわかる。電解強度が増加すれば、電極内により均一に電流が流れるため、電極直下の酸化膜内の電界および電流密度をより均一にすることができると考えられる。
本発明の評価方法は、わずかな欠陥や加工ダメージを高感度に検出することができるため、低欠陥ウェーハの評価方法として好適である。
Claims (6)
- シリコンウェーハ表面に酸化膜を形成すること、
上記酸化膜上に複数の電極を形成すること、
上記電極の表面にプローブを接触させ、該プローブとシリコンウェーハとの間に電圧を印加して酸化膜耐圧特性を測定すること、
を含むシリコンウェーハの評価方法であって、
１つあたりの電極面積は４０〜４００ｍｍ2の範囲であり、かつ上記酸化膜耐圧特性の測定を、１つの電極に対し複数のプローブを接触させて行うことを特徴とするシリコンウェーハの評価方法。 - 前記複数の電極の総面積は、前記シリコンウェーハ表面積の４０〜９０％の範囲である請求項１に記載のシリコンウェーハの評価方法。
- 前記酸化膜耐圧特性の測定を、１つの電極に対し複数のプローブを電気的に並列に接続して行う請求項１または２に記載のシリコンウェーハの評価方法。
- １つの電極に対し接触させるプローブの本数は４〜１００本の範囲である請求項１〜３のいずれか１項に記載のシリコンウェーハの評価方法。
- 前記複数のプローブを、等間隔に配置し電極と接触させる請求項１〜４のいずれか１項に記載のシリコンウェーハの評価方法。
- 複数のシリコンウェーハからなるシリコンウェーハのロットを準備すること、
上記ロットから少なくとも１つのシリコンウェーハを抽出すること、
上記抽出されたシリコンウェーハを請求項１〜５のいずれか１項に記載の方法によって評価すること、
上記評価により良品と判定されたシリコンウェーハと同一ロット内の他のシリコンウェーハを製品ウェーハとして出荷すること、
を含むシリコンウェーハの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008219134A JP5487579B2 (ja) | 2008-08-28 | 2008-08-28 | シリコンウェーハの評価方法および製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008219134A JP5487579B2 (ja) | 2008-08-28 | 2008-08-28 | シリコンウェーハの評価方法および製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2010056264A true JP2010056264A (ja) | 2010-03-11 |
| JP5487579B2 JP5487579B2 (ja) | 2014-05-07 |
Family
ID=42071874
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008219134A Active JP5487579B2 (ja) | 2008-08-28 | 2008-08-28 | シリコンウェーハの評価方法および製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5487579B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016103528A (ja) * | 2014-11-27 | 2016-06-02 | 信越半導体株式会社 | シリコン単結晶ウェーハの評価方法 |
| WO2018047590A1 (ja) * | 2016-09-07 | 2018-03-15 | 信越半導体株式会社 | 結晶欠陥評価方法 |
| JP2020077711A (ja) * | 2018-11-06 | 2020-05-21 | 信越半導体株式会社 | 半導体基板の評価方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002100663A (ja) * | 2000-09-22 | 2002-04-05 | Komatsu Electronic Metals Co Ltd | 半導体素子の電圧計測装置および電圧計測方法並びに測定装置 |
| JP2007150007A (ja) * | 2005-11-29 | 2007-06-14 | Sumco Corp | 半導体装置の評価方法および半導体装置の製造方法 |
| WO2008081567A1 (ja) * | 2007-01-05 | 2008-07-10 | Shin-Etsu Handotai Co., Ltd. | シリコンウエーハの評価方法 |
-
2008
- 2008-08-28 JP JP2008219134A patent/JP5487579B2/ja active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002100663A (ja) * | 2000-09-22 | 2002-04-05 | Komatsu Electronic Metals Co Ltd | 半導体素子の電圧計測装置および電圧計測方法並びに測定装置 |
| JP2007150007A (ja) * | 2005-11-29 | 2007-06-14 | Sumco Corp | 半導体装置の評価方法および半導体装置の製造方法 |
| WO2008081567A1 (ja) * | 2007-01-05 | 2008-07-10 | Shin-Etsu Handotai Co., Ltd. | シリコンウエーハの評価方法 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016103528A (ja) * | 2014-11-27 | 2016-06-02 | 信越半導体株式会社 | シリコン単結晶ウェーハの評価方法 |
| WO2018047590A1 (ja) * | 2016-09-07 | 2018-03-15 | 信越半導体株式会社 | 結晶欠陥評価方法 |
| JP2018041830A (ja) * | 2016-09-07 | 2018-03-15 | 信越半導体株式会社 | 結晶欠陥評価方法 |
| US10983158B2 (en) | 2016-09-07 | 2021-04-20 | Shin-Etsu Handotai Co., Ltd. | Method for evaluating crystal defects |
| JP2020077711A (ja) * | 2018-11-06 | 2020-05-21 | 信越半導体株式会社 | 半導体基板の評価方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP5487579B2 (ja) | 2014-05-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2011040541A (ja) | ゲート絶縁膜の絶縁破壊寿命の評価方法、ゲート絶縁膜の絶縁破壊寿命の評価装置、ゲート絶縁膜の絶縁破壊寿命の評価用のプログラム | |
| JPWO2008081567A1 (ja) | シリコンウエーハの評価方法 | |
| JP5487579B2 (ja) | シリコンウェーハの評価方法および製造方法 | |
| JP4844101B2 (ja) | 半導体装置の評価方法および半導体装置の製造方法 | |
| US8106476B2 (en) | Semiconductor die with fuse window and a monitoring window over a structure which indicates fuse integrity | |
| US8683420B2 (en) | Method and system of improved reliability testing | |
| JP4735337B2 (ja) | 半導体素子の評価方法、ならびに半導体ウェーハの品質評価方法および製造方法 | |
| CN109661720B (zh) | 结晶缺陷评价方法 | |
| CN102353697A (zh) | 在线测评缺陷的方法 | |
| JP4506181B2 (ja) | 半導体ウェーハの評価方法 | |
| JP3248506B2 (ja) | 半導体装置及びそのコンタクト抵抗検査方法 | |
| JP5729098B2 (ja) | シリコン単結晶ウェーハの評価方法 | |
| JP2002100663A (ja) | 半導体素子の電圧計測装置および電圧計測方法並びに測定装置 | |
| TWI714494B (zh) | 淺溝渠隔離結構中的針狀缺陷的監測方法 | |
| JP4770578B2 (ja) | 評価用試料およびその製造方法、ならびに評価方法 | |
| JP5092857B2 (ja) | シリコンウェーハのｇｏｉ評価方法及びｍｏｓ型半導体装置の製造方法 | |
| US6677608B2 (en) | Semiconductor device for detecting gate defects | |
| US20020164830A1 (en) | Method for inline monitoring of a device's pattern profile | |
| TW201725692A (zh) | 測試鍵結構 | |
| CN118213355A (zh) | 半导体测试结构及其制备方法、半导体测试方法 | |
| JP2004273970A (ja) | 半導体基板の評価方法 | |
| JP2020077711A (ja) | 半導体基板の評価方法 | |
| JP2003059990A (ja) | 半導体集積回路装置の製造方法 | |
| JPH10209238A (ja) | 半導体ウェーハの評価方法 | |
| JPH10275839A (ja) | 半導体装置の絶縁膜信頼性評価方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110824 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130514 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130521 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130716 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130924 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140128 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140210 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5487579 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |