WO2018047590A1 - 結晶欠陥評価方法 - Google Patents

結晶欠陥評価方法 Download PDF

Info

Publication number
WO2018047590A1
WO2018047590A1 PCT/JP2017/029419 JP2017029419W WO2018047590A1 WO 2018047590 A1 WO2018047590 A1 WO 2018047590A1 JP 2017029419 W JP2017029419 W JP 2017029419W WO 2018047590 A1 WO2018047590 A1 WO 2018047590A1
Authority
WO
WIPO (PCT)
Prior art keywords
defect
size
oxide film
crystal
goi
Prior art date
Application number
PCT/JP2017/029419
Other languages
English (en)
French (fr)
Inventor
久之 斉藤
Original Assignee
信越半導体株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 信越半導体株式会社 filed Critical 信越半導体株式会社
Priority to CN201780054775.9A priority Critical patent/CN109661720B/zh
Priority to DE112017004042.6T priority patent/DE112017004042T5/de
Priority to KR1020197005940A priority patent/KR102384611B1/ko
Priority to US16/328,884 priority patent/US10983158B2/en
Publication of WO2018047590A1 publication Critical patent/WO2018047590A1/ja

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/282—Testing of electronic circuits specially adapted for particular applications not provided for elsewhere
    • G01R31/2831—Testing of materials or semi-finished products, e.g. semiconductor wafers or substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/9501—Semiconductor wafers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/9501—Semiconductor wafers
    • G01N21/9505—Wafer internal defects, e.g. microcracks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/24—Optical enhancement of defects or not directly visible states, e.g. selective electrolytic deposition, bubbles in liquids, light emission, colour change

Definitions

  • the present invention relates to a crystal defect evaluation method.
  • the silicon oxide film is extremely excellent in insulation, it can be formed by a simple process of heat treatment in an oxidizing atmosphere, and is therefore widely used in device processes. Since a high voltage is applied to the gate oxide film in terms of thickness, a high quality film is required.
  • TDDB method as an evaluation method of the oxide film breakdown voltage (GOI) for detecting such a defective oxide film.
  • GOI oxide film breakdown voltage
  • a constant voltage or current is continuously applied to the insulating film, and the current or voltage is detected at a predetermined time interval to obtain a change over time. This is a method for detailed evaluation.
  • a percolation model has been proposed as a mechanism leading to the breakdown of the insulating film in the TDDB method. This is because, for example, a silicon oxide film is divided into a mesh structure to form minute cells, and assuming the probability that each cell will break, dielectric breakdown occurs when the broken cells form a line in the thickness direction of the oxide film. Is a probabilistic model that
  • FIG. 1, and paragraphs 17 to 19 of Patent Document 1 describe that the oxide film thickness is changed to 71 nm, 83 nm, and 108 nm, and the GOI yield, GOI defect density, and minimum GOI defect size are obtained at this time. Has been. However, from the GOI measurement result of such an oxide film thickness, it is impossible to obtain the distribution of minute defects that are difficult to detect with a measuring instrument having a defect size detection limit of about 10 nm.
  • the void (COP) targeted in Patent Document 1 is a size that is very easy to measure, such as 40 nm or more, but it is not intended to detect defects of a size around 10 nm that is difficult to detect with a measuring instrument.
  • the method of obtaining the defect size in Patent Document 1 not a defect of a predetermined size is created, but the density (cumulative defect density) of all COPs detected by OPP (Optical Precipitate Profiler) and the GOI defect ( From the GOI yield), the minimum size of the GOI defect is obtained on the assumption that a COP having a relatively large size deteriorates the GOI. That is, the relationship between the defect size and the GOI defect is not confirmed.
  • the crystal defect size that deteriorates the breakdown voltage of the oxide film is larger than that conventionally considered, and is equal to the thickness of the oxide film, and the GOI characteristics of the thin oxide film, which has been overlooked in the conventional thick oxide film, It has become important to detect small correlated defects.
  • defect density measuring instruments such as LST have a detection limit, and there is a problem that it is difficult to detect small defects of 10 nm or less.
  • the present invention has been made in view of the above problems, and an object of the present invention is to provide a crystal defect evaluation method capable of obtaining the distribution of crystal defects even when the crystal defect size is 10 nm or less.
  • the present invention provides a crystal defect evaluation method for evaluating the distribution of crystal defects existing in a silicon wafer, wherein an oxide film having the same thickness as the size of the crystal defect to be evaluated is applied to the silicon wafer. And measuring the GOI characteristics of the silicon wafer. In the region where the GOI characteristics are reduced, it is assumed that crystal defects having the same size as the thickness of the oxide film existed.
  • the crystal defect evaluation method is characterized in that a crystal defect distribution of crystal defect size to be evaluated in the silicon wafer is obtained.
  • the size of the crystal defect to be evaluated is preferably 10 nm or less.
  • the crystal defect evaluation of the present invention without using a defect density measuring device such as LST is used.
  • the method can be suitably used.
  • an oxide film having the same thickness as the crystal defect size to be evaluated is formed on the silicon wafer, and the GOI characteristics of the silicon wafer are measured. Since the crystal defect distribution of the crystal defect size to be evaluated in the silicon wafer is obtained from the above, it is not necessary to use a defect density measuring device such as LST, and the density of crystal defects having a size of 10 nm or less that could not be measured so far. And the distribution can be examined.
  • a TDDB method as an evaluation method of an oxide film breakdown voltage (GOI) for detecting a defective oxide film
  • GOI oxide film breakdown voltage
  • a percolation model has been proposed as a mechanism leading to an insulating film breakdown of the TDDB method.
  • this mechanism if there is a small weak spot in the oxide film, it is increased, leading to film destruction. For this reason, although the actual size is not known, it has been thought that even a defect sufficiently small with respect to the oxide film thickness becomes a defect that leads to oxide film destruction.
  • the conventional oxide film thickness of 25 nm and LST sensitivity of 20 nm are measured by LST when the oxide film thickness and defect size are equivalent.
  • the defect density and the oxide film breakdown voltage show a very good correlation, it was found that the void density (defect density) having a defect size of 10 nm cannot be correlated with the breakdown voltage of the oxide film having a thickness of 25 nm. .
  • the crystal defect size that deteriorates the oxide breakdown voltage is larger than that conventionally considered, and is equivalent to the thickness of the oxide film, and correlates with the GOI characteristics of the thin oxide film, which has been overlooked in the conventional thick oxide film. It has become important to detect certain small defects.
  • defect density measuring instruments such as LST have a detection limit, and there is a problem that it is difficult to detect small defects of 10 nm or less.
  • the present inventor has intensively studied a crystal defect evaluation method capable of obtaining the distribution of crystal defects even when the crystal defect size is 10 nm or less.
  • a crystal defect evaluation method capable of obtaining the distribution of crystal defects even when the crystal defect size is 10 nm or less.
  • an oxide film having the same thickness as the size of the crystal defect to be evaluated is formed on the silicon wafer, and the GOI characteristics of the silicon wafer are measured.
  • the crystal defect having the same size as the oxide film thickness is measured.
  • it is not necessary to use a defect density measuring device such as LST, by obtaining the crystal defect distribution of the crystal defect size to be evaluated in the silicon wafer from the measurement result of the GOI characteristic.
  • the present inventors have found that the density and distribution of small crystal defects that could not be investigated can be investigated.
  • a silicon wafer is prepared (see S11 in FIG. 1).
  • the oxide film having the same thickness as the crystal defect size to be evaluated is formed on the prepared silicon wafer (see S12 in FIG. 1).
  • the oxide film can be a silicon oxide film, and the silicon oxide film is preferably formed by thermal oxidation.
  • the GOI characteristic of the silicon wafer on which the oxide film is formed is measured (see S13 in FIG. 1).
  • the GOI characteristic can be measured using the above-described TDDB method.
  • the GOI characteristic is preferably measured at as many measurement points as possible over the entire surface of the silicon wafer.
  • an oxide film having the same thickness as the size of the crystal defect to be evaluated is formed on the silicon wafer, and the GOI characteristic of the silicon wafer is measured. From the measurement result of the GOI characteristic, the size of the crystal defect size to be evaluated in the silicon wafer is measured. Since the crystal defect distribution is obtained, it is not necessary to use a defect density measuring device such as LST, and the density and distribution of small crystal defects that could not be measured can be examined.
  • the crystal defect evaluation method of the present invention it is preferable to obtain a plurality of crystal defect sizes to be evaluated and obtain a crystal defect distribution for each crystal defect size in the silicon wafer.
  • a plurality of silicon wafers are prepared in S11 of FIG. 1, and a plurality of types of thicknesses corresponding to a plurality of sizes of crystal defects to be evaluated are provided in the prepared plurality of silicon wafers in S12 of FIG. 1 is measured, and the GOI characteristics of a plurality of silicon wafers each having an oxide film with a different thickness are measured in S13 of FIG. 1, and the measurement results of the plurality of GOI characteristics are measured in S14 of FIG.
  • the crystal defect distribution for each crystal defect size in the silicon wafer can be obtained.
  • the prepared plurality of silicon wafers are cut from a single crystal of the same lot. This is because the defect size and defect distribution are almost the same.
  • the distribution of crystal defects by crystal defect size can be easily obtained.
  • the size of the crystal defect to be evaluated is preferably 10 nm or less.
  • the size of the crystal defect to be evaluated is 10 nm or less, the void cannot be directly observed even if LST is used, and the defect density cannot be measured. Therefore, the crystal defect evaluation of the present invention without using a defect density measuring device such as LST is used.
  • the method can be suitably used.
  • the lower limit of the size of the crystal defect to be evaluated is not particularly limited, but can be larger than 0 nm.
  • the oxide film pressure resistance was measured on three 300 mm diameter silicon wafers cut out from the same single lot of silicon single crystal on which three types of oxide films having an oxide film thickness of 5 nm, 10 nm, and 25 nm were formed.
  • the defect distribution is almost the same in the silicon wafer cut out from the silicon single crystal of the same lot.
  • the oxide film breakdown voltage is usually measured only for a part of the silicon wafer (1% to 10% in area)
  • the entire surface is often measured so that the defect is not overlooked.
  • the current breakdown voltage of the oxide film was measured in detail using a pattern in which 14700 2 ⁇ 2 mm 2 patterns were spread.
  • the measurement result of the oxide film breakdown voltage is shown in FIG. As can be seen from FIG. 2, the three silicon ways had the same defect distribution, but the defect distribution was completely different due to the difference in the oxide film thickness.
  • the defect distribution estimated from this result is as follows. 1) Many defects having a size of around 25 nm are present at the outer periphery and not at the center. 2) Defects having a size of around 10 nm are present in the entire wafer, and the outer periphery has a higher density. 3) Defects with sizes around 5 nm are generally low density.
  • the detection size is limited to about 10 nm, but in the present invention, an oxide film having an oxide film thickness equivalent to the defect size to be detected is formed and GOI measurement is performed. For example, even if the defect size that cannot be detected by the measuring instrument is about 5 nm, the defect distribution can be obtained.
  • FIG. 3 there is a difference in whether there is a defect with a size of 20 nm or more between the periphery and the center. That is, it is considered that the GOI defect occurring on the outer periphery of the wafer having an oxide film thickness of 25 nm in FIG. 2 is caused by a defect having a size of 20 nm or more. Further, in the GOI of the wafer with an oxide film thickness of 25 nm in FIG. 2, the center is a good product, but there is a defective product at the center of the wafer with an oxide film thickness of 10 nm in FIG. It is considered a thing.
  • defects with a size of 20 nm or more are few in the center and many in the outer periphery. This agrees with the GOI result in FIG. 2 when the oxide film thickness is 25 nm. Further, defects having a size of 10 nm or more are uniformly generated in the plane, which is consistent with the GOI result when the oxide film thickness is 10 nm in FIG.
  • the in-plane distribution for each defect size obtained in the present invention coincides with the in-plane distribution of the defect for each size measured by LST, and the defect distribution obtained in the present invention is the in-plane of the actual defect size. It can be seen that the distribution is reflected.
  • the present invention is not limited to the above embodiment.
  • the above-described embodiment is an exemplification, and the present invention has substantially the same configuration as the technical idea described in the claims of the present invention, and any device that exhibits the same function and effect is the present invention. It is included in the technical scope of the invention.

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Biochemistry (AREA)
  • General Health & Medical Sciences (AREA)
  • Immunology (AREA)
  • Pathology (AREA)
  • General Engineering & Computer Science (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

本発明は、シリコンウェーハ内に存在する結晶欠陥の分布を評価する結晶欠陥評価方法であって、評価する結晶欠陥のサイズと同じ厚さの酸化膜を前記シリコンウェーハに形成して前記シリコンウェーハのＧＯＩ特性を測定し、前記ＧＯＩ特性が低下した領域では前記酸化膜の厚さと同等のサイズの結晶欠陥が存在していたと見做して、前記ＧＯＩ特性の測定結果から前記シリコンウェーハ内の評価する結晶欠陥サイズの結晶欠陥分布を求めることを特徴とする結晶欠陥評価方法を提供する。これにより、１０ｎｍ以下の結晶欠陥サイズであっても、結晶欠陥の分布を求めることができる結晶欠陥評価方法が提供される。

Description

結晶欠陥評価方法
　本発明は、結晶欠陥評価方法に関する。
　シリコンの酸化膜は非常に絶縁性に優れているにも関わらず、酸化雰囲気中での熱処理という簡単な工程で形成することができるため、広くデバイス工程に使われている。ゲート酸化膜は厚さあたりに換算すると高電圧が掛けられるため、高品質な膜が要求されている。
　また、ウェーハ中に結晶欠陥（以下、単に欠陥という場合がある）があると、ゲート酸化膜に取り込まれ、不良酸化膜となり、デバイス不良の原因になることが知られている。
　このような不良酸化膜を検知する酸化膜耐圧（ＧＯＩ）の評価法にＴＤＤＢ法がある。この方法は絶縁膜に一定の電圧ないしは電流を連続的に印加し続け、所定の時間間隔で電流ないしは電圧を検出して経時的な変化を求め、絶縁破壊に至るまでの時間、その経過等を詳細に評価する方法である。
　ＴＤＤＢ法の絶縁膜破壊に至るメカニズムとしてパーコレーションモデルが提案されている。これは、例えばシリコン酸化膜をメッシュ構造に分割して微小なセルを形成し、各セルが破壊する確率を想定して、酸化膜の厚さ方向で破壊セルが１列をなしたところで絶縁破壊が起きるとする確率モデルである。
　このメカニズムによると、酸化膜中にウィークスポットがあると時間とともに酸化膜中の欠陥が増加し、欠陥間の距離が小さくなると電子の移動が容易となり、最終的に電流パスができ、絶縁破壊に至るというものである。
　つまり、酸化膜中に小さなウィークスポットがあれば、それが増長されて、膜破壊にいたるということになる。このことから、実際のサイズはわからないが、酸化膜厚さに対して十分小さな欠陥でも酸化膜破壊につながる欠陥になると考えられていた。
特開２００７－１９１３５０号公報
　しかしながら、本発明者の研究によると最近高感度のＬＳＴ（Ｌａｓｅｒ　Ｓｃａｔｔｅｒｉｎｇ　Ｔｏｍｏｇｒａｐｈｙ）が開発され、１０ｎｍ程度のサイズのＶｏｉｄを直接観察できるようになった。これにより、従来の酸化膜厚さ２５ｎｍ、ＬＳＴ感度２０ｎｍと、酸化膜厚さと、結晶欠陥サイズ（以下、単に欠陥サイズという場合がある）とが同等である場合は、ＬＳＴ欠陥密度と、酸化膜耐圧は非常に良い相関を示すが、サイズが１０ｎｍのＶｏｉｄ密度は、厚さが２５ｎｍの酸化膜の耐圧と相関を得られないということが分かった。
　特許文献１の表１、図１、段落１７－１９に酸化膜厚を７１ｎｍ、８３ｎｍ、１０８ｎｍに振り、このときのＧＯＩ歩留、ＧＯＩ欠陥密度、ＧＯＩ欠陥の最小サイズを求めていることが記載されている。しかし、このような酸化膜厚さのＧＯＩ測定結果からは欠陥サイズの検出限度が１０ｎｍ程度の測定器で検出困難な微小欠陥の分布を求めることができない。
　なお、特許文献１で対象とするＶｏｉｄ（ＣＯＰ）は４０ｎｍ以上という非常に測定しやすいサイズだが、１０ｎｍ前後と測定器では検出が困難なサイズの欠陥の検出を目的としているものではない。
　また、特許文献１の欠陥サイズの求め方については、所定のサイズの欠陥を作ったのではなく、ＯＰＰ（Ｏｐｔｉｃａｌ　Ｐｒｅｃｉｐｉｔａｔｅ　Ｐｒｏｆｉｌｅｒ）で検出された全てのＣＯＰの密度（累積欠陥密度）とＧＯＩ不良（ＧＯＩ歩留まり）から、サイズが比較的大きなＣＯＰがＧＯＩを劣化させるものと仮定して、ＧＯＩ欠陥の最小サイズを求めている。つまり、欠陥サイズとＧＯＩ不良の関係について確認をしていない。
　実際に、特許文献１の測定では、ゲート酸化膜厚１０８ｎｍの水準の良品率（ＧＯＩ歩留まり）９９．１％というのは、測定数２２９個のうち不良は２点だけであり、この良品率を用いて密度（ＧＯＩ欠陥密度）計算をするには精度の点で無理がある。
　上述のように、酸化膜耐圧を悪化させる結晶欠陥サイズは従来考えられたものよりも大きく、酸化膜の厚さと同等であり、従来の厚い酸化膜では見のがしていた、薄い酸化膜のＧＯＩ特性と相関のある小さな欠陥を検出することが重要になってきている。しかしながら、ＬＳＴ等の欠陥密度測定器には検出限界があり、１０ｎｍ以下の小さな欠陥を検出することが困難であるという問題があった。
　本発明は、上記問題点に鑑みてなされたものであって、１０ｎｍ以下の結晶欠陥サイズであっても、結晶欠陥の分布を求めることができる結晶欠陥評価方法を提供することを目的とする。
　上記目的を達成するために、本発明は、シリコンウェーハ内に存在する結晶欠陥の分布を評価する結晶欠陥評価方法であって、評価する結晶欠陥のサイズと同じ厚さの酸化膜を前記シリコンウェーハに形成して前記シリコンウェーハのＧＯＩ特性を測定し、前記ＧＯＩ特性が低下した領域では前記酸化膜の厚さと同等のサイズの結晶欠陥が存在していたと見做して、前記ＧＯＩ特性の測定結果から前記シリコンウェーハ内の評価する結晶欠陥サイズの結晶欠陥分布を求めることを特徴とする結晶欠陥評価方法を提供する。
　酸化膜厚さの半分から２倍のサイズまでの欠陥が酸化膜耐圧を落とすので、このように、評価する結晶欠陥のサイズと同じ厚さの酸化膜をシリコンウェーハに形成してシリコンウェーハのＧＯＩ特性を測定し、ＧＯＩ特性が低下した領域では酸化膜の厚さと同等のサイズの結晶欠陥が存在していたと見做して、ＧＯＩ特性の測定結果からシリコンウェーハ内の評価する結晶欠陥サイズの結晶欠陥分布を求めることで、ＬＳＴ等の欠陥密度測定器を用いる必要がなく、今まで測定できなかった小さな結晶欠陥の密度や分布を調べることができる。
　このとき、前記評価する結晶欠陥のサイズを複数とし、前記シリコンウェーハ内の結晶欠陥サイズ別の結晶欠陥分布を求めることが好ましい。
　このようにして、結晶欠陥サイズ別の結晶欠陥分布を簡便に求めることができる。
　このとき、前記評価する結晶欠陥のサイズは１０ｎｍ以下であることが好ましい。
　評価する結晶欠陥のサイズが１０ｎｍ以下である場合には、ＬＳＴを用いてもＶｏｉｄを直接観察できず、欠陥密度を測定できないので、ＬＳＴ等の欠陥密度測定器を用いない本発明の結晶欠陥評価方法を好適に用いることができる。
　以上のように、本発明の結晶欠陥評価方法を用いれば、評価する結晶欠陥のサイズと同じ厚さの酸化膜をシリコンウェーハに形成してシリコンウェーハのＧＯＩ特性を測定し、ＧＯＩ特性の測定結果からシリコンウェーハ内の評価する結晶欠陥サイズの結晶欠陥分布を求めているので、ＬＳＴ等の欠陥密度測定器を用いる必要がなく、今まで測ることのできなかった１０ｎｍ以下のサイズの結晶欠陥の密度や分布を調べることができる。
本発明の結晶欠陥評価方法を示すフロー図である。 酸化膜厚の各水準のＧＯＩ特性を示す図である。 実施例のサンプルの外周部及び中心部における欠陥サイズ分布を示す図である。 実施例のサンプルにおいて、ＬＳＴを用いて２０ｎｍ以上のサイズの欠陥、１０ｎｍ以上のサイズの欠陥を実測したときの欠陥サイズ別の面内分布を示す図である。 欠陥のサイズが酸化膜の厚さに対して大きすぎても、小さすぎても、酸化膜耐圧に影響しないことを説明する図である。
　以下、本発明について、実施態様の一例として、図を参照しながら詳細に説明するが、本発明はこれに限定されるものではない。
　前述したように、不良酸化膜を検知する酸化膜耐圧（ＧＯＩ）の評価法にＴＤＤＢ法があり、ＴＤＤＢ法の絶縁膜破壊に至るメカニズムとしてパーコレーションモデルが提案されている。このメカニズムによると、酸化膜中に小さなウィークスポットがあれば、それが増長されて、膜破壊に至るということになる。このことから、実際のサイズはわからないが、酸化膜厚さに対して十分小さな欠陥でも酸化膜破壊につながる欠陥になると考えられていた。
　しかしながら、１０ｎｍ程度のサイズのＶｏｉｄを直接観察できる高感度のＬＳＴを用いると、従来の酸化膜厚さ２５ｎｍ、ＬＳＴ感度２０ｎｍと、酸化膜厚さと欠陥サイズが同等である場合は、ＬＳＴにより測定した欠陥密度と、酸化膜耐圧は非常に良い相関を示すが、欠陥サイズが１０ｎｍのＶｏｉｄ密度（欠陥密度）は、２５ｎｍの厚さの酸化膜の耐圧とは相関を得られないということが分かった。
　このように酸化膜耐圧を悪化させる結晶欠陥サイズは従来考えられたものよりも大きく、酸化膜の厚さと同等であり、従来の厚い酸化膜では見のがしていた、薄い酸化膜のＧＯＩ特性と相関のある小さな欠陥を検出することが重要になってきている。しかしながら、ＬＳＴ等の欠陥密度測定器には検出限界があり、１０ｎｍ以下の小さな欠陥を検出することが困難であるという問題があった。
　そこで、本発明者は、１０ｎｍ以下の結晶欠陥サイズであっても、結晶欠陥の分布を求めることができる結晶欠陥評価方法について鋭意検討した。その結果、評価する結晶欠陥のサイズと同じ厚さの酸化膜をシリコンウェーハに形成してシリコンウェーハのＧＯＩ特性を測定し、ＧＯＩ特性が低下した領域では酸化膜の厚さと同等のサイズの結晶欠陥が存在していたと見做して、ＧＯＩ特性の測定結果からシリコンウェーハ内の評価する結晶欠陥サイズの結晶欠陥分布を求めることで、ＬＳＴ等の欠陥密度測定器を用いる必要がなく、今まで測定できなかった小さな結晶欠陥の密度や分布を調べることができることを見出し、本発明を完成させた。
　次に、本発明の結晶欠陥評価方法について、図１を参照しながら説明する。
　まず、シリコンウェーハを準備する（図１のＳ１１参照）。
　次に、評価する結晶欠陥のサイズと同じ厚さの酸化膜を準備したシリコンウェーハに形成する（図１のＳ１２参照）。ここで、酸化膜は、シリコン酸化膜とすることができ、シリコン酸化膜は熱酸化により形成することが好ましい。
　次に、酸化膜を形成したシリコンウェーハのＧＯＩ特性を測定する（図１のＳ１３参照）。ここで、ＧＯＩ特性は、前述のＴＤＤＢ法を用いて測定することができる。また、正確な欠陥分布を得るために、ＧＯＩ特性は、シリコンウェーハの全面にわたって、できるだけ多くの測定点で測定することが好ましい。
　次に、ＧＯＩ特性が低下した領域（すなわち、ＧＯＩ特性が低下した測定点）では酸化膜の厚さと同等のサイズの結晶欠陥が存在していたと見做して、ＧＯＩ特性の測定結果からシリコンウェーハ内の評価する結晶欠陥サイズの結晶欠陥分布を求める（図１のＳ１４参照）。ここで、本発明における「同等」とは、半分から２倍とする。ＧＯＩ特性が低下した領域では酸化膜の厚さと同等のサイズの結晶欠陥が存在していたと見做すのは、欠陥のサイズが酸化膜の厚さに対して大きすぎても、小さすぎても、酸化膜耐圧に影響しないと思われるからである。すなわち、図５（ａ）に示すように、欠陥のサイズが酸化膜の厚さに等しい場合には、欠陥の箇所の酸化膜の厚さが、その周辺の酸化膜の厚さより薄くなるため、電界集中が起こり、ＧＯＩ特性が低下すると思われる。また、図５（ｂ）に示すように、欠陥のサイズが酸化膜の厚さより大きい場合には、欠陥の箇所の酸化膜の厚さが、その周辺の酸化膜の厚さと変わらないので、ＧＯＩ特性は低下しないと思われる。さらに、図５（ｃ）に示すように、欠陥のサイズが酸化膜の厚さより小さい場合には、欠陥の箇所の酸化膜の厚さが、その周辺の酸化膜の厚さと変わらないので、ＧＯＩ特性は低下しないと思われる。従って、酸化膜耐圧に影響する酸化膜厚さの半分から２倍のサイズまでの欠陥を、「同等」とみなすのが適当である。これが正しいことが後述する実施例のデータにより実験的に確認された。
　上記のように、評価する結晶欠陥のサイズと同じ厚さの酸化膜をシリコンウェーハに形成してシリコンウェーハのＧＯＩ特性を測定し、ＧＯＩ特性の測定結果からシリコンウェーハ内の評価する結晶欠陥サイズの結晶欠陥分布を求めているので、ＬＳＴ等の欠陥密度測定器を用いる必要がなく、今まで測定できなかった小さな結晶欠陥の密度や分布をそれぞれ調べることができる。
　本発明の結晶欠陥評価方法において、評価する結晶欠陥のサイズを複数とし、シリコンウェーハ内の結晶欠陥サイズ別の結晶欠陥分布を求めることが好ましい。
　具体的には、図１のＳ１１において、複数のシリコンウェーハを準備し、図１のＳ１２において、準備した複数のシリコンウェーハのそれぞれに、評価する結晶欠陥の複数のサイズに対応する複数種類の厚さの酸化膜を形成し、図１のＳ１３において、それぞれ膜厚の異なる酸化膜が形成された複数のシリコンウェーハのＧＯＩ特性を測定し、図１のＳ１４において、複数のＧＯＩ特性の測定結果からシリコンウェーハ内の結晶欠陥サイズ別の結晶欠陥分布を求めることができる。
　ここで、図１のＳ１１において複数のシリコンウェーハを準備する場合には、準備する複数のシリコンウェーは同一ロットのシリコン単結晶から切り出したものであることが好ましい。これは欠陥サイズや欠陥分布がほぼ同じになるからである。
　上記のようにして、本発明では結晶欠陥サイズ別の結晶欠陥分布を簡便に求めることができる。
　本発明の結晶欠陥評価方法において、前記評価する結晶欠陥のサイズは１０ｎｍ以下であることが好ましい。評価する結晶欠陥のサイズが１０ｎｍ以下である場合には、ＬＳＴを用いてもＶｏｉｄを直接観察できず、欠陥密度を測定できないので、ＬＳＴ等の欠陥密度測定器を用いない本発明の結晶欠陥評価方法を好適に用いることができる。また、評価する結晶欠陥のサイズの下限は特に限定されないが、０ｎｍより大きなものとすることができる。
　以下、実施例を示して本発明をより具体的に説明するが、本発明はこれらに限定されるものではない。
（実施例）
　酸化膜厚さ５ｎｍ、１０ｎｍ、２５ｎｍの３種類の酸化膜をそれぞれ形成した、同じロットのシリコン単結晶から切り出した３枚の直径３００ｍｍのシリコンウェーハについて酸化膜耐圧を測定した。ここで、同じロットのシリコン単結晶から切り出したシリコンウェーハでは欠陥分布はほぼ同じになると考えられる。
　また、通常、酸化膜耐圧はシリコンウェーハの一部しか測らない（面積で１％～１０％）ため、欠陥密度が低い場合は欠陥の見逃しが起きやすく、欠陥があってもＧＯＩ不良を起こさないと誤解を招く場合がある。欠陥の見逃しが無くなるように、全面を測定する事もよくあるが、測定の容易さなどから、一点当たりの面積を広くするのが通常のやり方である。しかし、その場合、正確な欠陥分布が分からなくなる問題が生じる。そこで、今回の酸化膜耐圧は、２×２ｍｍ２のパターンを１４７００個敷き詰めたパターンを用いて、全面を細かく測定する事にした。
　酸化膜耐圧の測定結果を図２に示す。
　図２からわかるように、３枚のシリコンウェーは同じ欠陥分布であるにもかかわらず、酸化膜厚さの違いによって、欠陥分布が全く異なる結果となった。
　この結果から推測される欠陥分布は、以下の通りである。
　１）２５ｎｍ近辺のサイズの欠陥は外周に多くあり、中心には無い。
　２）１０ｎｍ近辺のサイズの欠陥はウェーハ全体に存在し、外周の方が高密度である。
　３）５ｎｍ近辺のサイズの欠陥は全体的に低密度である。
　このように従来の測定器（欠陥密度測定器）では検出サイズは１０ｎｍ程度が限界であるのに対し、本発明では検出したい欠陥サイズと同等の酸化膜厚さの酸化膜を形成しＧＯＩ測定すれば、測定器では検出できない欠陥サイズが５ｎｍ程度のようなサイズであっても、その欠陥分布を求めることができる。
　このサンプルのＶｏｉｄ面内分布とサイズを高感度ＬＳＴを用いて確認したところ、図３に示す結果が得られた。
　図３からわかるように、外周と中心では、サイズが２０ｎｍ以上の欠陥があるかないかが異なっている。つまり図２の酸化膜厚さ２５ｎｍのウェーハの外周に生じているＧＯＩ不良はサイズが２０ｎｍ以上の欠陥が原因していると考えられる。また、図２の酸化膜厚さ２５ｎｍのウェーハのＧＯＩでは中心が良品であるが図２の酸化膜厚さ１０ｎｍのウェーハの中心では不良品があるのは、サイズが２０ｎｍ以下の欠陥の影響によるものと考えられる。
　次に上記と同じウェーハについてＬＳＴを用いて２０ｎｍ以上のサイズの欠陥と、１０ｎｍ以上のサイズの欠陥を実測した。欠陥サイズ別の面内分布を図４に示す。
　図４からわかるように、サイズが２０ｎｍ以上の欠陥は中心に少なく外周に多い。これは図２の酸化膜厚さが２５ｎｍのときのＧＯＩの結果と一致している。また、サイズが１０ｎｍ以上の欠陥は面内で均一に発生しており、図２の酸化膜厚さが１０ｎｍのときのＧＯＩの結果と一致している。
　このように、本発明で求めた欠陥サイズ別の面内分布はＬＳＴで実測したサイズ別の欠陥の面内分布と一致しており、本発明で求めた欠陥分布は実際の欠陥サイズの面内分布を反映していることがわかる。
　しかも、本発明であれば、酸化膜厚さを１０ｎｍより薄くしてＧＯＩを測定すれば、ＬＳＴでは検出できないような１０ｎｍ以下のサイズの欠陥の面内分布を求めることも可能である。
　なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は、例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。

Claims (3)

  1. 　シリコンウェーハ内に存在する結晶欠陥の分布を評価する結晶欠陥評価方法であって、
    　評価する結晶欠陥のサイズと同じ厚さの酸化膜を前記シリコンウェーハに形成して前記シリコンウェーハのＧＯＩ特性を測定し、前記ＧＯＩ特性が低下した領域では前記酸化膜の厚さと同等のサイズの結晶欠陥が存在していたと見做して、前記ＧＯＩ特性の測定結果から前記シリコンウェーハ内の評価する結晶欠陥サイズの結晶欠陥分布を求めることを特徴とする結晶欠陥評価方法。
  2. 　前記評価する結晶欠陥のサイズを複数とし、前記シリコンウェーハ内の結晶欠陥サイズ別の結晶欠陥分布を求めることを特徴とする請求項１に記載の結晶欠陥評価方法。
  3. 　前記評価する結晶欠陥のサイズは１０ｎｍ以下であることを特徴とする請求項１又は請求項２に記載の結晶欠陥評価方法。
PCT/JP2017/029419 2016-09-07 2017-08-16 結晶欠陥評価方法 WO2018047590A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201780054775.9A CN109661720B (zh) 2016-09-07 2017-08-16 结晶缺陷评价方法
DE112017004042.6T DE112017004042T5 (de) 2016-09-07 2017-08-16 Verfahren zum bewerten von kristallfehlern
KR1020197005940A KR102384611B1 (ko) 2016-09-07 2017-08-16 결정결함 평가방법
US16/328,884 US10983158B2 (en) 2016-09-07 2017-08-16 Method for evaluating crystal defects

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016-174649 2016-09-07
JP2016174649A JP6536517B2 (ja) 2016-09-07 2016-09-07 結晶欠陥評価方法

Publications (1)

Publication Number Publication Date
WO2018047590A1 true WO2018047590A1 (ja) 2018-03-15

Family

ID=61562761

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2017/029419 WO2018047590A1 (ja) 2016-09-07 2017-08-16 結晶欠陥評価方法

Country Status (6)

Country Link
US (1) US10983158B2 (ja)
JP (1) JP6536517B2 (ja)
KR (1) KR102384611B1 (ja)
CN (1) CN109661720B (ja)
DE (1) DE112017004042T5 (ja)
WO (1) WO2018047590A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102255421B1 (ko) * 2020-08-11 2021-05-24 충남대학교산학협력단 단결정 산화갈륨의 결함 평가방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010056264A (ja) * 2008-08-28 2010-03-11 Sumco Corp シリコンウェーハの評価方法および製造方法
JP2015154065A (ja) * 2014-02-19 2015-08-24 信越半導体株式会社 シリコン単結晶の品質評価方法
JP2016103528A (ja) * 2014-11-27 2016-06-02 信越半導体株式会社 シリコン単結晶ウェーハの評価方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2906776B2 (ja) * 1991-10-02 1999-06-21 三菱マテリアル株式会社 シリコンウェーハの結晶評価方法
JPH08261831A (ja) * 1995-03-27 1996-10-11 Sumitomo Sitix Corp シリコンウェーハの評価方法及び酸化膜耐圧特性のすぐれたシリコンウェーハ
JP2000091172A (ja) * 1998-09-10 2000-03-31 Shin Etsu Handotai Co Ltd シリコンウェーハ及びその品質評価及び管理方法
JP2000315714A (ja) * 1999-04-30 2000-11-14 Shin Etsu Handotai Co Ltd 半導体シリコンウエーハの評価方法および評価装置
JP3994665B2 (ja) * 2000-12-28 2007-10-24 信越半導体株式会社 シリコン単結晶ウエーハおよびシリコン単結晶の製造方法
US6986925B2 (en) * 2001-01-02 2006-01-17 Memc Electronic Materials, Inc. Single crystal silicon having improved gate oxide integrity
JP2005216993A (ja) * 2004-01-28 2005-08-11 Shin Etsu Handotai Co Ltd シリコンウエーハの評価方法
JP2006203089A (ja) * 2005-01-24 2006-08-03 Shin Etsu Handotai Co Ltd シリコンウェーハの評価方法
JP2006208314A (ja) * 2005-01-31 2006-08-10 Shin Etsu Handotai Co Ltd シリコン単結晶ウエーハの結晶欠陥の評価方法
JP4631717B2 (ja) 2006-01-19 2011-02-16 株式会社Ｓｕｍｃｏ Ｉｇｂｔ用シリコン単結晶ウェーハ及びｉｇｂｔ用シリコン単結晶ウェーハの製造方法
US8111081B2 (en) * 2007-01-05 2012-02-07 Shin-Etsu Handotai Co., Ltd. Method for evaluating silicon wafer
JP2010016078A (ja) * 2008-07-02 2010-01-21 Shin Etsu Handotai Co Ltd シリコン単結晶ウェーハ及びシリコン単結晶ウェーハの製造方法並びにシリコン単結晶ウェーハの評価方法
JP5729098B2 (ja) * 2011-04-07 2015-06-03 信越半導体株式会社 シリコン単結晶ウェーハの評価方法
JP6031971B2 (ja) * 2012-11-27 2016-11-24 株式会社Sumco 半導体試料の電気的評価方法および評価装置
KR101472349B1 (ko) * 2013-05-21 2014-12-12 주식회사 엘지실트론 반도체용 실리콘 단결정 잉곳 및 웨이퍼
JP6256413B2 (ja) * 2015-05-27 2018-01-10 信越半導体株式会社 半導体ウェーハの評価方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010056264A (ja) * 2008-08-28 2010-03-11 Sumco Corp シリコンウェーハの評価方法および製造方法
JP2015154065A (ja) * 2014-02-19 2015-08-24 信越半導体株式会社 シリコン単結晶の品質評価方法
JP2016103528A (ja) * 2014-11-27 2016-06-02 信越半導体株式会社 シリコン単結晶ウェーハの評価方法

Also Published As

Publication number Publication date
KR20190046819A (ko) 2019-05-07
CN109661720A (zh) 2019-04-19
DE112017004042T5 (de) 2019-06-19
KR102384611B1 (ko) 2022-04-08
JP2018041830A (ja) 2018-03-15
JP6536517B2 (ja) 2019-07-03
CN109661720B (zh) 2023-05-26
US10983158B2 (en) 2021-04-20
US20190212384A1 (en) 2019-07-11

Similar Documents

Publication Publication Date Title
Martin et al. Dielectric reliability measurement methods: a review
US20110031981A1 (en) Valuation method of dielectric breakdown lifetime of gate insulating film, valuation device of dielectric breakdown lifetime of gate insulating film and program for evaluating dielectric breakdown lifetime of gate insulating film
Degraeve et al. Reliability: A possible showstopper for oxide thickness scaling?
WO2018047590A1 (ja) 結晶欠陥評価方法
US8106476B2 (en) Semiconductor die with fuse window and a monitoring window over a structure which indicates fuse integrity
JP7153268B2 (ja) 欠陥識別方法、ＳｉＣエピタキシャルウェハの評価方法及びＳｉＣエピタキシャルウェハの製造方法
US6812050B1 (en) System and method of evaluating gate oxide integrity for semiconductor microchips
JP4844101B2 (ja) 半導体装置の評価方法および半導体装置の製造方法
JP5487579B2 (ja) シリコンウェーハの評価方法および製造方法
JP5970593B2 (ja) 半導体ウェーハの表面上の欠陥を検出するための表面検査システムの動作状態を監視するための方法
US7453280B1 (en) Method for testing semiconductor devices
JP2008205230A (ja) トレンチ構造のｍｏｓ半導体装置、寿命評価装置及び寿命評価方法
JP2007258488A (ja) 絶縁膜の絶縁破壊寿命推定方法
JP4908885B2 (ja) 半導体装置の特性予測方法及び特性予測装置
JP4286821B2 (ja) 半導体デバイス検査装置
JP4735337B2 (ja) 半導体素子の評価方法、ならびに半導体ウェーハの品質評価方法および製造方法
JP2002141388A (ja) 半導体装置の評価方法及びその評価装置
JP2008172045A (ja) 半導体装置の検査方法および接触抵抗測定回路
JP2017152544A (ja) 単結晶ウェーハの評価方法
JP2017017135A (ja) Ｄｌｔｓ測定装置の管理方法およびｄｌｔｓ測定装置
JP4837718B2 (ja) 半導体デバイス検査装置
US20150293169A1 (en) Method, systems, and devices for inspecting semiconductor devices
JP2020077711A (ja) 半導体基板の評価方法
KR100515880B1 (ko) 반도체 소자의 게이트 산화막 항복 전압 측정 방법
KR20070001575A (ko) 반도체소자의 결함검사방법

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 17848534

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 20197005940

Country of ref document: KR

Kind code of ref document: A

122 Ep: pct application non-entry in european phase

Ref document number: 17848534

Country of ref document: EP

Kind code of ref document: A1