CN109661720A - 结晶缺陷评价方法 - Google Patents

结晶缺陷评价方法 Download PDF

Info

Publication number
CN109661720A
CN109661720A CN201780054775.9A CN201780054775A CN109661720A CN 109661720 A CN109661720 A CN 109661720A CN 201780054775 A CN201780054775 A CN 201780054775A CN 109661720 A CN109661720 A CN 109661720A
Authority
CN
China
Prior art keywords
crystal defect
size
defect
oxidation film
evaluation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201780054775.9A
Other languages
English (en)
Other versions
CN109661720B (zh
Inventor
齐藤久之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Publication of CN109661720A publication Critical patent/CN109661720A/zh
Application granted granted Critical
Publication of CN109661720B publication Critical patent/CN109661720B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/282—Testing of electronic circuits specially adapted for particular applications not provided for elsewhere
    • G01R31/2831—Testing of materials or semi-finished products, e.g. semiconductor wafers or substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/9501—Semiconductor wafers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/9501—Semiconductor wafers
    • G01N21/9505—Wafer internal defects, e.g. microcracks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/24—Optical enhancement of defects or not directly visible states, e.g. selective electrolytic deposition, bubbles in liquids, light emission, colour change

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Analytical Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biochemistry (AREA)
  • General Health & Medical Sciences (AREA)
  • Immunology (AREA)
  • Pathology (AREA)
  • General Engineering & Computer Science (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

本发明提供一种评价存在于硅晶片内的结晶缺陷的分布的结晶缺陷评价方法，在所述硅晶片上形成与评价的结晶缺陷的尺寸相同的厚度的氧化膜并测定所述硅晶片的GOI特性，在所述GOI特性下降的区域视为存在与所述氧化膜的厚度同等的尺寸的结晶缺陷，并根据所述GOI特性的测定结果来求出所述硅晶片内的评价的结晶缺陷尺寸的结晶缺陷分布。由此，提供一种即使是10nm以下的结晶缺陷尺寸，也能够求出结晶缺陷的分布的结晶缺陷评价方法。

Description

结晶缺陷评价方法
技术领域
本发明涉及一种结晶缺陷评价方法。
背景技术
尽管硅的氧化膜绝缘性非常优异，但由于能够通过氧化气氛中的热处理这样简单的工序形成，因此广泛用于器件工序。如果换算成单位厚度则栅极氧化膜被施加高电压，因此要求高品质的膜。
另外，众所周知，如果晶片中存在结晶缺陷(以下有时简称为缺陷)，则其将被带入栅极氧化膜，成为不良氧化膜，并导致器件不良。
在检测这样的不良氧化膜的氧化膜耐压(GOI)的评价法中有TDDB法。该方法向绝缘膜连续地持续施加恒定的电压或者电流，以规定的时间间隔检测电流或者电压并求出经时性的变化，并详细地评价直至绝缘击穿的时间、以及其经过等。
作为TDDB法的达到绝缘膜破坏的机理，提出了渗流模型。这是一种概率模型，其将例如硅氧化膜划分成网状结构而形成微小的单元，设想各单元破坏的概率，并当破坏单元在氧化膜的厚度方向上形成一排时引起绝缘击穿。
根据该机理，如果在氧化膜中存在脆弱点，则氧化膜中的缺陷随着时间而增加，当缺陷间的距离变小时，则电子的移动变得容易，最终形成电流通路，达到绝缘击穿。
也就是说，如果在氧化膜中存在小的脆弱点，则其会增长而导致膜破坏。由此可认为，虽然不知道实际的尺寸，但即使是相对于氧化膜厚度而言是十分小的缺陷，也会成为导致氧化膜破坏的缺陷。
现有技术文献
专利文献
专利文献1：日本专利公开2007-191350号公报
发明内容
(一)要解决的技术问题
但是，根据本发明的发明人的研究，最近开发了一种高灵敏度的LST(LaserScattering Tomography：激光散射断层显像)，能够直接观察10nm左右尺寸的Void(空隙)。由此得知，在以往的氧化膜厚度为25nm、LST灵敏度为20nm且氧化膜厚度与结晶缺陷尺寸(以下有时简称为缺陷尺寸)同等的情况下，LST缺陷密度与氧化膜耐压显示出非常良好的相关性，但尺寸为10nm的Void密度与厚度为25nm的氧化膜的耐压却得不到相关性。
在专利文献1的表1、图1、段落17-19中记载有将氧化膜厚分成71nm、83nm、108nm，并求出此时的GOI成品率、GOI缺陷密度、GOI缺陷的最小尺寸。但是，根据这样的氧化膜厚度的GOI测定结果无法求出用缺陷尺寸的检测限度为10nm左右的测定器难以检测的微小缺陷的分布。
此外，在专利文献1中作为对象的Void(COP)是40nm以上这种非常容易测定的尺寸，其目的并不是检测10nm前后这种用测定器难以检测的尺寸的缺陷。
另外，关于专利文献1的缺陷尺寸的求出方法，不是制作了规定尺寸的缺陷，而是根据用OPP(Optical Precipitate Profiler：光学沉淀物轮廓测绘仪)检测的全部的COP的密度(累积缺陷密度)和GOI缺陷(GOI成品率)，假定尺寸比较大的COP使GOI劣化，并求出GOI缺陷的最小尺寸。也就是说，未确认缺陷尺寸与GOI缺陷的关系。
实际上，在专利文献1的测定中，栅极氧化膜厚为108nm水准的合格率(GOI成品率)为99.1％是指229个测定数量中仅有两个缺陷，使用该合格率计算密度(GOI缺陷密度)在精度方面是不合理的。
如上所述，使氧化膜耐压恶化的结晶缺陷尺寸比以往所考虑的大，且与氧化膜的厚度同等，检测在以往的较厚的氧化膜中忽略的与薄的氧化膜的GOI特性具有相关性的小的缺陷变得越发重要。但是，在LST等缺陷密度测定器中存在检测极限，存在难以检测10nm以下的小的缺陷的问题。
本发明是鉴于上述问题而完成的，其目的在于，提供一种即使是10nm以下的结晶缺陷尺寸，也能够求出结晶缺陷的分布的结晶缺陷评价方法。
(二)技术方案
为了实现上述目的，本发明提供一种结晶缺陷评价方法，其评价存在于硅晶片内的结晶缺陷的分布，所述结晶缺陷评价方法的特征在于，在所述硅晶片上形成与评价的结晶缺陷的尺寸相同的厚度的氧化膜并测定所述硅晶片的GOI特性，在所述GOI特性下降的区域视为存在与所述氧化膜的厚度同等的尺寸的结晶缺陷，并根据所述GOI特性的测定结果来求出所述硅晶片内的评价的结晶缺陷尺寸的结晶缺陷分布。
由于从氧化膜厚度一半到两倍的尺寸的缺陷会降低氧化膜耐压，这样，在硅晶片上形成与评价的结晶缺陷的尺寸相同的厚度的氧化膜并测定硅晶片的GOI特性，在GOI特性下降的区域视为存在与氧化膜的厚度同等的尺寸的结晶缺陷，并根据GOI特性的测定结果来求出硅晶片内的评价的结晶缺陷尺寸的结晶缺陷分布，从而不需要使用LST等缺陷密度测定器，就能够调查至今无法测定的小的结晶缺陷的密度、分布。
此时，优选地，将所述评价的结晶缺陷的尺寸设定为多个，并求出所述硅晶片内的按照结晶缺陷尺寸的结晶缺陷分布。
这样，能够简便地求出按照结晶缺陷尺寸的结晶缺陷分布。
此时，优选地，所述评价的结晶缺陷的尺寸是10nm以下。
在评价的结晶缺陷的尺寸是10nm以下的情况下，即使使用LST也无法直接观察Void，而不能测定缺陷密度，因此能够适宜利用不使用LST等缺陷密度测定器的本发明的结晶缺陷评价方法。
(三)有益效果
如上所述，如果使用本发明的结晶缺陷评价方法，则由于在硅晶片上形成与评价的结晶缺陷的尺寸相同的厚度的氧化膜并测定硅晶片的GOI特性，并根据GOI特性的测定结果来求出硅晶片内的评价的结晶缺陷尺寸的结晶缺陷分布，因此不需要使用LST等缺陷密度测定器，就能够调查至今无法测定的如10nm以下尺寸的结晶缺陷的密度、分布。
附图说明
图1是表示本发明的结晶缺陷评价方法的流程图。
图2是表示各水准的氧化膜厚度的GOI特性的图。
图3是表示实施例的样本的外周部及中心部处的缺陷尺寸分布的图。
图4是表示在实施例的样本中，使用LST实测20nm以上尺寸的缺陷、10nm以上尺寸的缺陷时的按照缺陷尺寸的面内分布的图。
图5是说明不管缺陷的尺寸相对于氧化膜的厚度而言是过大还是过小，都不会对氧化膜耐压产生影响的图。
具体实施方式
下面，关于本发明，作为实施方式的一例，参照附图进行详细地说明，但本发明不限于此。
如前所述，在检测不良氧化膜的氧化膜耐压(GOI)的评价法中有TDDB法，作为TDDB法的达到绝缘膜破坏的机理提出了渗流模型。根据该机理，如果在氧化膜中存在小的脆弱点，则其增长而达到膜破坏。由此认为，虽然不知道实际的尺寸，但即使是相对于氧化膜厚度而言是十分小的缺陷，也会成为导致氧化膜破坏的缺陷。
但是，已知如果使用能够直接观察10nm左右尺寸的Void的高灵敏度的LST，则在以往的氧化膜厚度为25nm、LST灵敏度为20nm且氧化膜厚度与缺陷尺寸同等的情况下，由LST测定的缺陷密度与氧化膜耐压显示出非常良好的相关性，但缺陷尺寸为10nm的Void密度(缺陷密度)与25nm厚度的氧化膜的耐压却得不到相关性。
这样，使氧化膜耐压恶化的结晶缺陷尺寸比以往所考虑的大，且与氧化膜的厚度同等，检测在以往的较厚的氧化膜中忽略的与薄的氧化膜的GOI特性具有相关性的小的缺陷变得越发重要。但是，在LST等缺陷密度测定器中存在检测极限，存在难以检测10nm以下的小的缺陷的问题。
因此，本发明的发明人对即使是10nm以下的结晶缺陷尺寸也能够求出结晶缺陷的分布的结晶缺陷评价方法进行了进一步深入研究。其结果为，发现通过在硅晶片上形成与评价的结晶缺陷的尺寸相同的厚度的氧化膜并测定硅晶片的GOI特性，在GOI特性下降的区域视为存在与氧化膜的厚度同等的尺寸的结晶缺陷，并根据GOI特性的测定结果来求出硅晶片内的评价的结晶缺陷尺寸的结晶缺陷分布，从而不需要使用LST等缺陷密度测定器，就能够调查至今无法测定的小的结晶缺陷的密度、分布，并完成本发明。
接着，参照图1对本发明的结晶缺陷评价方法进行说明。
首先，准备硅晶片(参照图1的S11)。
接着，在准备的硅晶片上形成与评价的结晶缺陷的尺寸相同的厚度的氧化膜(参照图1的S12)。在此，氧化膜可以做成硅氧化膜，硅氧化膜优选通过热氧化形成。
接着，测定形成了氧化膜的硅晶片的GOI特性(参照图1的S13)。在此，GOI特性能够使用前述的TDDB法来测定。另外，为了获得准确的缺陷分布，GOI特性优选在硅晶片的整面上尽量多的测定点测定。
接着，在GOI特性下降的区域(即GOI特性下降的测定点)视为存在与氧化膜的厚度同等的尺寸的结晶缺陷，并根据GOI特性的测定结果来求出硅晶片内的评价的结晶缺陷尺寸的结晶缺陷分布(参照图1的S14)。在此，本发明中的“同等”是从一半到两倍。在GOI特性下降的区域视为存在与氧化膜的厚度同等的尺寸的结晶缺陷，是因为认为不管缺陷的尺寸相对于氧化膜的厚度而言是过大还是过小都不会对氧化膜耐压产生影响。即，如图5(a)所示，在缺陷的尺寸与氧化膜的厚度相等的情况下，认为由于缺陷处的氧化膜的厚度比其周边的氧化膜的厚度薄，因此引起电场集中，GOI特性下降。另外，如图5(b)所示，在缺陷的尺寸比氧化膜的厚度大的情况下，认为由于缺陷处的氧化膜的厚度与其周边的氧化膜的厚度相同，因此GOI特性不下降。而且，如图5(c)所示，在缺陷的尺寸比氧化膜的厚度小的情况下，认为由于缺陷位置的氧化膜的厚度与其周边的氧化膜的厚度相同，因此GOI特性不下降。因而，将从对氧化膜耐压产生影响的氧化膜厚度的一半到两倍尺寸的缺陷视为“同等”是适当的。将会通过后述的实施例的数据来试验性地确认这个结论是正确的。
如上所述，由于在硅晶片上形成与评价的结晶缺陷的尺寸相同的厚度的氧化膜并测定硅晶片的GOI特性，并根据GOI特性的测定结果来求出硅晶片内的评价的结晶缺陷尺寸的结晶缺陷分布，因此不需要使用LST等缺陷密度测定器，就能够分别调查至今无法测定的小的结晶缺陷的密度、分布。
在本发明的结晶缺陷评价方法中，优选地，将评价的结晶缺陷的尺寸设定为多个，并求出硅晶片内的按照结晶缺陷尺寸的结晶缺陷分布。
具体而言，在图1的S11中，准备多个硅晶片，在图1的S12中，在分别准备的多个硅晶片上形成与评价的结晶缺陷的多个尺寸对应的多种厚度的氧化膜，在图1的S13中，测定分别形成有膜厚不同的氧化膜的多个硅晶片的GOI特性，在图1的S14中，能够根据多个GOI特性的测定结果来求出硅晶片内的按照结晶缺陷尺寸的结晶缺陷分布。
在此，在图1的S11中准备多个硅晶片的情况下，优选准备的多个硅晶片从同一批次的单晶硅中切出。这是因为缺陷尺寸、缺陷分布基本上相同。
如上所述，在本发明中能够简便地求出按照结晶缺陷尺寸的结晶缺陷分布。
在本发明的结晶缺陷评价方法中，优选地，所述评价的结晶缺陷的尺寸是10nm以下。在评价的结晶缺陷的尺寸是10nm以下的情况下，即使使用LST也无法直接观察Void，无法测定缺陷密度，因此，能够适宜使用不使用LST等缺陷密度测定器的本发明的结晶缺陷评价方法。另外，评价的结晶缺陷的尺寸的下限不受特别限定，可以是比0nm大的尺寸。
实施例
以下，示出实施例来更具体地说明本发明，但本发明并不限定于此。
(实施例)
对分别形成了氧化膜厚度为5nm、10nm、25nm的三种氧化膜的、从相同批次的单晶硅中切出的三片直径为300mm的硅晶片测定了氧化膜耐压。在此，认为在从相同批次的单晶硅中切出的硅晶片中，缺陷分布基本上相同。
另外，通常情况下，氧化膜耐压仅对硅晶片的一部分测定(面积为1％～10％)，因此在缺陷密度低的情况下，容易忽略掉缺陷，有时会导致即使有缺陷也不会引起GOI缺陷的误解。为了避免忽视掉缺陷，经常测定整面，但从测定的容易性等出发，通常的做法是扩大每一点的面积。但是，在这种情况下，会产生无法知晓准确的缺陷分布的问题。因此，决定本次的氧化膜耐压使用铺满了14700个2×2mm2的图案而成的图案，并细致地测定整面。
在图2中示出氧化膜耐压的测定结果。
如从图2中得知的那样，尽管三张硅晶片是相同的缺陷分布，由于氧化膜厚度不同，得出了缺陷分布完全不同的结果。
根据该结果推测的缺陷分布如以下所述。
1)25nm附近尺寸的缺陷在外周较多，在中心没有。
2)10nm附近尺寸的缺陷存在于晶片整体，外周是高密度。
3)5nm附近尺寸的缺陷整体上是低密度。
这样，相对于在以往的测定器(缺陷密度测定器)中检测尺寸的极限是10nm左右而言，在本发明中，只要形成与希望检测的缺陷尺寸同等的氧化膜厚度的氧化膜并测定GOI，则即使是在测定器中无法检测的缺陷尺寸是5nm左右那样的尺寸，也能够求出其缺陷分布。
在使用高灵敏度LST确认了该样本的Void面内分布和尺寸时，获得了图3所示的结果。
根据图3可知，在外周和中心，不同点为是否有尺寸为20nm以上的缺陷。也就是说，可以认为图2的在氧化膜厚度为25nm的晶片的外周产生的GOI不良的原因在于尺寸为20nm以上的缺陷。另外，在图2的氧化膜厚度为25nm的晶片的GOI中，中心是合格品，但在图2的氧化膜厚度为10nm的晶片的中心中却存在不合格品，认为是由尺寸为20nm以下的缺陷的影响导致的。
接着，对与上述相同的晶片，使用LST实测了20nm以上尺寸的缺陷、和10nm以上尺寸的缺陷。在图4中示出按照缺陷尺寸的面内分布。
根据图4可知，尺寸为20nm以上的缺陷在中心较少而在外周较多。这与图2的氧化膜厚度为25nm时的GOI的结果一致。另外，尺寸为10nm以上的缺陷在面内均匀地产生，与图2的氧化膜厚度为10nm时的GOI的结果一致。
这样，在本发明中求出的按照缺陷尺寸的面内分布与用LST实测的按照尺寸的缺陷的面内分布一致，可知在本发明中求出的缺陷分布反映了实际缺陷尺寸的面内分布。
而且，根据本发明，如果使氧化膜厚度比10nm薄并测定GOI，则也能够求出在LST中无法检测的如10nm以下尺寸的缺陷的面内分布。
此外，本发明并不限定于上述实施方式。上述实施方式仅是例示，具有与本发明的权利要求书所记载的技术思想实质上相同的结构，并实现同样的作用效果的技术方案，均包含于本发明的技术范围内。

Claims (3)

1.一种结晶缺陷评价方法，其评价存在于硅晶片内的结晶缺陷的分布，所述结晶缺陷评价方法的特征在于，
在所述硅晶片上形成与评价的结晶缺陷的尺寸相同的厚度的氧化膜并测定所述硅晶片的GOI特性，在所述GOI特性下降的区域视为存在与所述氧化膜的厚度同等的尺寸的结晶缺陷，并根据所述GOI特性的测定结果来求出所述硅晶片内的评价的结晶缺陷尺寸的结晶缺陷分布。
2.根据权利要求1所述的结晶缺陷评价方法，其特征在于，
将所述评价的结晶缺陷的尺寸设定为多个，并求出所述硅晶片内的按照结晶缺陷尺寸的结晶缺陷分布。
3.根据权利要求1或2所述的结晶缺陷评价方法，其特征在于，
所述评价的结晶缺陷的尺寸是10nm以下。
CN201780054775.9A 2016-09-07 2017-08-16 结晶缺陷评价方法 Active CN109661720B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016-174649 2016-09-07
JP2016174649A JP6536517B2 (ja) 2016-09-07 2016-09-07 結晶欠陥評価方法
PCT/JP2017/029419 WO2018047590A1 (ja) 2016-09-07 2017-08-16 結晶欠陥評価方法

Publications (2)

Publication Number Publication Date
CN109661720A true CN109661720A (zh) 2019-04-19
CN109661720B CN109661720B (zh) 2023-05-26

Family

ID=61562761

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780054775.9A Active CN109661720B (zh) 2016-09-07 2017-08-16 结晶缺陷评价方法

Country Status (6)

Country Link
US (1) US10983158B2 (zh)
JP (1) JP6536517B2 (zh)
KR (1) KR102384611B1 (zh)
CN (1) CN109661720B (zh)
DE (1) DE112017004042T5 (zh)
WO (1) WO2018047590A1 (zh)

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08261831A (ja) * 1995-03-27 1996-10-11 Sumitomo Sitix Corp シリコンウェーハの評価方法及び酸化膜耐圧特性のすぐれたシリコンウェーハ
JP2000091172A (ja) * 1998-09-10 2000-03-31 Shin Etsu Handotai Co Ltd シリコンウェーハ及びその品質評価及び管理方法
JP2000315714A (ja) * 1999-04-30 2000-11-14 Shin Etsu Handotai Co Ltd 半導体シリコンウエーハの評価方法および評価装置
US20020121238A1 (en) * 2001-01-02 2002-09-05 Memc Electronic Materials, Inc. Process for preparing single crystal silicon having improved gate oxide integrity
CN1406292A (zh) * 2000-12-28 2003-03-26 信越半导体株式会社 单晶硅晶片及单晶硅的制造方法
JP2005216993A (ja) * 2004-01-28 2005-08-11 Shin Etsu Handotai Co Ltd シリコンウエーハの評価方法
JP2006203089A (ja) * 2005-01-24 2006-08-03 Shin Etsu Handotai Co Ltd シリコンウェーハの評価方法
US20080153186A1 (en) * 2005-01-31 2008-06-26 Hisayuki Saito Evaluation Method for Crystal Defect in Silicon Single Crystal Wafer
CN101606239A (zh) * 2007-01-05 2009-12-16 信越半导体股份有限公司 硅晶片的评价方法
JP2012222109A (ja) * 2011-04-07 2012-11-12 Shin Etsu Handotai Co Ltd シリコン単結晶ウェーハの評価方法
JP2016103528A (ja) * 2014-11-27 2016-06-02 信越半導体株式会社 シリコン単結晶ウェーハの評価方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2906776B2 (ja) * 1991-10-02 1999-06-21 三菱マテリアル株式会社 シリコンウェーハの結晶評価方法
JP4631717B2 (ja) * 2006-01-19 2011-02-16 株式会社Ｓｕｍｃｏ Ｉｇｂｔ用シリコン単結晶ウェーハ及びｉｇｂｔ用シリコン単結晶ウェーハの製造方法
JP2010016078A (ja) * 2008-07-02 2010-01-21 Shin Etsu Handotai Co Ltd シリコン単結晶ウェーハ及びシリコン単結晶ウェーハの製造方法並びにシリコン単結晶ウェーハの評価方法
JP5487579B2 (ja) * 2008-08-28 2014-05-07 株式会社Ｓｕｍｃｏ シリコンウェーハの評価方法および製造方法
JP6031971B2 (ja) * 2012-11-27 2016-11-24 株式会社Sumco 半導体試料の電気的評価方法および評価装置
KR101472349B1 (ko) * 2013-05-21 2014-12-12 주식회사 엘지실트론 반도체용 실리콘 단결정 잉곳 및 웨이퍼
JP6025070B2 (ja) * 2014-02-19 2016-11-16 信越半導体株式会社 シリコン単結晶の品質評価方法
JP6256413B2 (ja) * 2015-05-27 2018-01-10 信越半導体株式会社 半導体ウェーハの評価方法

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08261831A (ja) * 1995-03-27 1996-10-11 Sumitomo Sitix Corp シリコンウェーハの評価方法及び酸化膜耐圧特性のすぐれたシリコンウェーハ
JP2000091172A (ja) * 1998-09-10 2000-03-31 Shin Etsu Handotai Co Ltd シリコンウェーハ及びその品質評価及び管理方法
JP2000315714A (ja) * 1999-04-30 2000-11-14 Shin Etsu Handotai Co Ltd 半導体シリコンウエーハの評価方法および評価装置
CN1406292A (zh) * 2000-12-28 2003-03-26 信越半导体株式会社 单晶硅晶片及单晶硅的制造方法
US20020121238A1 (en) * 2001-01-02 2002-09-05 Memc Electronic Materials, Inc. Process for preparing single crystal silicon having improved gate oxide integrity
JP2005216993A (ja) * 2004-01-28 2005-08-11 Shin Etsu Handotai Co Ltd シリコンウエーハの評価方法
JP2006203089A (ja) * 2005-01-24 2006-08-03 Shin Etsu Handotai Co Ltd シリコンウェーハの評価方法
US20080153186A1 (en) * 2005-01-31 2008-06-26 Hisayuki Saito Evaluation Method for Crystal Defect in Silicon Single Crystal Wafer
CN101606239A (zh) * 2007-01-05 2009-12-16 信越半导体股份有限公司 硅晶片的评价方法
JP2012222109A (ja) * 2011-04-07 2012-11-12 Shin Etsu Handotai Co Ltd シリコン単結晶ウェーハの評価方法
JP2016103528A (ja) * 2014-11-27 2016-06-02 信越半導体株式会社 シリコン単結晶ウェーハの評価方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
王盛强等: "晶体硅组件电致光（EL）检测应用及缺陷分析", 《科技创新与应用》 *

Also Published As

Publication number Publication date
KR102384611B1 (ko) 2022-04-08
WO2018047590A1 (ja) 2018-03-15
KR20190046819A (ko) 2019-05-07
JP2018041830A (ja) 2018-03-15
JP6536517B2 (ja) 2019-07-03
US10983158B2 (en) 2021-04-20
CN109661720B (zh) 2023-05-26
US20190212384A1 (en) 2019-07-11
DE112017004042T5 (de) 2019-06-19

Similar Documents

Publication Publication Date Title
JPS63244753A (ja) 結晶欠陥認識処理方法
JP2005311167A (ja) トンネル磁気抵抗効果素子の検査方法及び装置
TWI610310B (zh) 缺陷隔絕系統與偵測電路缺陷的方法
TW200534423A (en) Semiconductor wafer inspection device and method
US7738119B2 (en) Optical inspection system for a wafer
WO2016004669A1 (zh) 金属膜光学检测装置和检测方法
JP2016502075A (ja) リアルタイムで膜の歪みを割り出して欠陥寸法測定を行うための膜厚、屈折率、及び消衰係数の決定
CN109661720A (zh) 结晶缺陷评价方法
JP5579206B2 (ja) 欠陥判別装置、およびその方法
JP5504634B2 (ja) ライフタイムの評価方法
JP4844101B2 (ja) 半導体装置の評価方法および半導体装置の製造方法
KR101728863B1 (ko) 반도체 웨이퍼들의 표면 상의 결함들을 검출하는 표면 검사 시스템의 작동 상태를 모니터링하는 방법
JP4908885B2 (ja) 半導体装置の特性予測方法及び特性予測装置
JP5487579B2 (ja) シリコンウェーハの評価方法および製造方法
CN103887204B (zh) 一种与激光退火工艺问题相关的排除硅片质量因素的方法
US20120229807A1 (en) Mark structure and method for measuring alignment accuracy between former layer and latter layer
TWI282852B (en) Detecting system for sensing a defect of a panel
JP6086050B2 (ja) ウエーハの評価方法
JP2005347448A (ja) 半導体ウェハの検査装置及び方法
CN111834245B (zh) 半导体pcm结构及其检测方法
JP6520782B2 (ja) エピタキシャルウェーハの評価方法及び製造方法
JPS61155776A (ja) 発光ダイオ−ドの寿命推定方法及び装置
JP2005235931A (ja) シリコンウェーハの評価方法
CN104976963B (zh) 快速测量物体表面面形的方法及其应用
JP2020020795A (ja) 試料分析装置及び試料分析プログラム

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant