JP4631717B2 - Igbt用シリコン単結晶ウェーハ及びigbt用シリコン単結晶ウェーハの製造方法 - Google Patents

Igbt用シリコン単結晶ウェーハ及びigbt用シリコン単結晶ウェーハの製造方法 Download PDF

Info

Publication number
JP4631717B2
JP4631717B2 JP2006010756A JP2006010756A JP4631717B2 JP 4631717 B2 JP4631717 B2 JP 4631717B2 JP 2006010756 A JP2006010756 A JP 2006010756A JP 2006010756 A JP2006010756 A JP 2006010756A JP 4631717 B2 JP4631717 B2 JP 4631717B2
Authority
JP
Japan
Prior art keywords
single crystal
silicon single
igbt
atoms
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006010756A
Other languages
English (en)
Other versions
JP2007191350A (ja
Inventor
繁 梅野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Priority to JP2006010756A priority Critical patent/JP4631717B2/ja
Priority to DE07000774T priority patent/DE07000774T1/de
Priority to EP07000774.5A priority patent/EP1811065B1/en
Priority to KR1020070004759A priority patent/KR100847112B1/ko
Priority to US11/654,947 priority patent/US7629054B2/en
Publication of JP2007191350A publication Critical patent/JP2007191350A/ja
Priority to US12/235,448 priority patent/US8105436B2/en
Application granted granted Critical
Publication of JP4631717B2 publication Critical patent/JP4631717B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • H01L29/72Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395Vertical transistors, e.g. vertical IGBT
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/20Controlling or regulating
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/02Single-crystal growth by pulling from a melt, e.g. Czochralski method adding crystallising materials or reactants forming it in situ to the melt
    • C30B15/04Single-crystal growth by pulling from a melt, e.g. Czochralski method adding crystallising materials or reactants forming it in situ to the melt adding doping materials, e.g. for n-p-junction
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/30Mechanisms for rotating or moving either the melt or the crystal
    • C30B15/305Stirring of the melt
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02Elements
    • C30B29/06Silicon
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B31/00Diffusion or doping processes for single crystals or homogeneous polycrystalline material with defined structure; Apparatus therefor
    • C30B31/20Doping by irradiation with electromagnetic waves or by particle radiation
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/04After-treatment of single crystals or homogeneous polycrystalline material with defined structure using electric or magnetic fields or particle radiation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234Bipolar junction transistors [BJT]
    • H01L29/66325Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/21Circular sheet or circular blank

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Description

本発明は、絶縁ゲートバイポーラトランジスタ(IGBT)の製造に用いられるIGBT用シリコン単結晶ウェーハ及びIGBT用シリコン単結晶ウェーハの製造方法に関するものである。
絶縁ゲートバイポーラトランジスター(Insulated Gate Bipolar Transistor、以下IGBTと記す)は、大電力を制御するのに適したゲート電圧駆動型スイッチング素子であり、電車、ハイブリッド車、空調機器、冷蔵庫などのインバータなどに用いられている。IGBTには、エミッタ、コレクタ、ゲートという3つの電極が備えられており、絶縁酸化膜を介して素子の表面側に形成されたゲートに印加する電圧によって、素子表面側のエミッタと裏面側のコレクタ間の電流を制御するものである。
上述のように、IGBTは酸化膜で絶縁されたゲートで電流を制御する素子なので、ゲート酸化膜の品質(Gate Oxide Integrity、以下GOIと記す)が重要である。シリコン単結晶ウェーハ中に欠陥が含まれていると、その欠陥がゲート酸化膜に取り込まれて、酸化膜の絶縁破壊の原因となる。
また、IGBTは、メモリ等のLSIのようにウェーハの表面近傍だけを横方向に使う素子ではなく、ウェーハを縦方向に使う素子なので、その特性はウェーハのバルクの品質に影響される。特に、再結合ライフタイムと抵抗率は重要な品質である。再結合ライフタイムは、基板中の結晶欠陥によって低下するので、デバイスプロセスを通っても結晶欠陥が生じないように制御することが必要である。抵抗率に関しては、均一性と安定性が要求される。ウェーハの面内だけでなく、ウェーハ間、すなわち、シリコンインゴットの長さ方向でも均一で、且つデバイス熱プロセスを経ても変化しないことが重要である。
また、電流のオフ時に空乏層がコレクタ側に接触する所謂パンチスルー(Punch Through、以下PTと記す)型IGBT用の基板として、エピキタキシャルウェーハ(以下エピウェーハと記す)が使用されている。しかし、PT型IGBTは、エピウェーハを使用するためコストが高いという問題がある。また、ライフタイムコントロールのため、高温でスイッチング損失が増加する。このため高温でオン電圧が低下して並列使用時に特定の素子に電流が集中し破損の原因となることもある。
PT型基板の欠点を克服する為に、オフ時に空乏層がコレクタ側に接触しないノンパンチスルー(Non Punch Through、以下NPTと記す)型のIGBTが開発されている。更に最近になって、トレンチゲート構造やコレクタ側にフィールドストップ(Field Stop、以下FSと記す)層を形成した、よりオン電圧が低くスイッチング損失の少ないFS−IGBTが製造されるようになっている。NPT型やFS型のIGBT用の基板としては、従来からFZ法で育成したシリコン単結晶から切り出した直径150mm以下のウェーハ(以下、FZウェーハという)が使用されている。
エピウェーハに比べてFZウェーハは安価であるが、IGBTの製造コストを更に下げる為には、ウェーハを大口径化する必要がある。しかし、FZ法で直径150mmより大きい単結晶を育成することは極めて難しく、たとえ製造できたとしても、低価格で安定供給するのは困難である。
そこで、我々は大口径結晶が容易に育成できるチョクラルスキー法(CZ法)でIGBT用シリコン単結晶ウェーハを製造することを試みた。
以下に説明する特許文献1〜3に記載されている技術はいずれもウェーハ内の欠陥の低減を目的とするものであり、特許文献1には、CZ法によって育成され、窒素がドープされ、全面N−領域からなり、かつ格子間酸素濃度が8ppma以下、或は窒素がドープされ、全面から少なくともボイド型欠陥と転位クラスターが排除されており、かつ格子間酸素濃度が8ppma以下であるシリコン単結晶ウェーハが開示されている。
また特許文献2には、酸素及び窒素でドーピングされる間にチョクラルスキー法を使って引き上げられるシリコン単結晶の製造方法であって、単結晶が引き上げられる間に6.5×1017原子/cm3未満の濃度の酸素、及び5×1013原子/cm3超の濃度の窒素でドーピングされるシリコン単結晶の製造方法が開示されている。
更に特許文献3には、窒素を添加した融液からチョクラルスキー法により育成され、2×1014atoms/cm3以上2×1016atoms/cm3以下の窒素濃度、及び7×1017atoms/cm3以下の酸素濃度を含有し、各種表面欠陥密度がFPD≦0.1個/cm2、SEPD≦0.1個/cm2、及びOSF≦0.1個/cm2であり、内部欠陥密度がLSTD≦1×105個/cm3であり、かつ酸化膜耐圧特性がTZDB高Cモード合格率≧90%及びTDDB合格率≧90%以上であるシリコン半導体基板が開示されている。
特開2001−146496号公報 特開2000−7486号公報 特開2002−29891号公報
しかし、特許文献1〜3には、結晶欠陥フリーとなるウェーハの製造方法について開示されているものの、IGBTに必要なウェーハ特性は明らかになっていない。また、無欠陥CZシリコンで格子間酸素濃度が7×1017atoms/cm以下であり、ウェーハ面内での抵抗率のばらつきが5%以下である結晶を育成するには、石英坩堝の回転速度や、結晶の回転速度を従来の条件から大幅に変更する必要があり、無欠陥結晶が育成できる引き上げ速度マージンが小さくなってしまい、歩留まりが低下する問題があった。
本発明は、上記事情に鑑みてなされたものであって、歩留まりを高めるとともに、抵抗率のバラツキが小さなウェーハの製造が可能であるIGBT用シリコン単結晶ウェーハの製造方法及びIGBT用シリコン単結晶ウェーハを提供することを目的とする。
シリコン単結晶ウェーハを、チョクラルスキー法(以下、CZ法と言う場合がある)により製造すると、直径300mm程度の大口径のウェーハが製造可能であるが、CZ法で製造されたウェーハは次のような理由でIGBT用のウェーハには適していなかった。
(1)CZ法では、単結晶の育成時に過剰な空孔が凝集して0.2〜0.3μm程度のCOP(Crystal Originated Particle)が生じる。IGBTを製造する際には、ウェーハ表面または表面近傍にゲート酸化膜を形成するが、COPがウェーハ表面に露出して出来たピット、あるいはウェーハ表面近傍に存在するCOPがこのゲート酸化膜に取り込まれると、GOI(Gate Oxide Integrity)を劣化させる。従って、GOIが劣化しないように、GOI欠陥となるCOPの密度を制御する必要がある。
(2)CZ法により製造されたシリコン単結晶ウェーハには、1×1018atoms/cm程度の過剰な酸素が含まれており、このようなウェーハに対して450℃で1時間程度の熱処理(IGBT製造工程のシンタリング処理に相当する熱処理)を行うと酸素ドナー(サーマルドナー)が発生し、ウェーハの抵抗率が低下してしまう。この酸素ドナーの発生による抵抗率の低下は、次の理由で2%以下に抑えなければならない。IGBT基板に許容される抵抗率の公差は品種によるが、狭いものでは±7%程度である。最も均一にリンをドープできる中性子照射の場合でも、照射バッチ間のバラツキ、インゴット軸方向のバラツキ、ウェーハ面内のバラツキを考慮すると、全体のバラツキは±5%程度になる。従って、リン濃度の不均一性以外の抵抗率バラツキ因子、すなわち、酸素ドナーによる抵抗率低下、の許容範囲は2%程度だと考えられる。
(3)CZ法により製造されたシリコン単結晶ウェーハの抵抗率は、シリコン融液に添加するリン(ドーパント)の量によって制御できるが、リンは偏析係数が小さい為にシリコン単結晶の長さ方向に渡って濃度が大きく変化する。そのため、一本のシリコン単結晶の中で、設計仕様に合致する抵抗率を有するウェーハの得られる範囲が狭い。
(4)CZ法により製造されたシリコン単結晶ウェーハには、1×1018atoms/cm程度の過剰な酸素が含まれており、このようなウェーハに対してデバイス形成プロセスを行うと、過剰な酸素がSiOとなって析出し、再結合ライフタイムを劣化させる。
上記(1)〜(4)の問題点を解決すべく、本発明者らが鋭意研究を行ったところ、以下の構成を採用することによって、IGBTに必要なウェーハ特性を備えたウェーハを、CZ法により製造できることが判明した。即ち、
本発明のIGBT用のシリコン単結晶ウェーハは、チョクラルスキー法によって育成されたシリコン単結晶からなり、膜厚が50〜150nmのゲート酸化膜を備えたIGBTの製造に用いられるシリコン単結晶ウェーハであって、格子間酸素濃度が7.0×1017atoms/cm以下であり、ウェーハ面内における抵抗率のばらつきが5%以下であり、TZDBの合格率を評価する際のゲート酸化膜の膜厚及び電極面積をそれぞれtOX(cm)及びS(cm)としたとき、ゲート酸化膜の膜厚の2倍以上のサイズを有するCOPの密度d(cm−3)が下記式(1)を満たす範囲であることを特徴とする。
d≦−ln(0.9)/(S・tOX/2) … (1)
また本発明のIGBT用のシリコン単結晶ウェーハにおいては、抵抗率をR(Ω・cm)としたとき、格子間酸素濃度[Oi](atoms/cm)が下記式(2)を満たす範囲であることを特徴とする。なお、本発明で規定する格子間酸素濃度は全てASTM F121−1979による値である。
[Oi]≦1.482×1018×R−0.2063・・・・(2)
上記(2)を満たすシリコン単結晶ウェーハでは、450℃で1時間の熱処理を行った場合の抵抗率の低下率が2%以下であり、更に、格子間酸素濃度が7.0×1017atoms/cm以下の場合には、800℃で4時間と1000℃で16時間の二段階熱処理を行った場合に生じるBMDの密度が5×10cm−3以下であり、前記二段階熱処理を行った場合における再結合ライフタイムが100マイクロ秒以上となる。
また本発明のIGBT用のシリコン単結晶ウェーハにおいては、育成後のシリコン単結晶に中性子照射がなされてリンがドープされていることが好ましい。
また本発明のIGBT用のシリコン単結晶ウェーハにおいては、リンと、前記リンよりも偏析係数の小さなP型ドーパントがそれぞれ、1×1013atoms/cm以上1×1015atoms/cm以下の濃度で含まれていることが好ましい。
また本発明のIGBT用のシリコン単結晶ウェーハにおいては、前記シリコン単結晶に、1×1013atoms/cm以上5×1015atoms/cm以下の窒素がドープされていることが好ましい。
なお、本発明において、抵抗率のばらつきは、ウェーハ中心、ウェーハ中心と外周の中間の位置、ウェーハ外周から5mmの位置の合計3カ所で抵抗率を測定し、その3カ所の抵抗率の中から最大値と最小値を選び、(最大値−最小値)×100/最小値の式で得られる値とする。
また、TZDBとは、タイムゼロ絶縁破壊(Time Zero Dielectric Breakdown)の略であり、GOIを表す指標のひとつである。本発明におけるTZDBの合格率は、ウェーハ表面上にゲート酸化膜を形成し、ゲート酸化膜上に形成する測定電極の電極面積を8mmとし、判定電流を1mAとした条件で、ウェーハ全体で229カ所程度の場所で電流−電圧曲線を測定し、静電破壊を起こさなかった確率をTZDBの合格率としている。なお、この合格率はCモード合格率である。
本発明のIGBT用のシリコン単結晶ウェーハによれば、ゲート酸化膜厚の2倍以上のサイズを有するCOPの密度が式(1)を満たす範囲とされているので、IGBT製造工程におけるウェーハ表面、及び表面近傍でのゲート酸化膜の形成時に、GOIを劣化させるサイズのCOPがゲート酸化膜に取り込まれる確率が低く、殆どGOIを劣化させることがなく、GOI歩留まりは90%以上になる。
以下、式(1)の意義について説明する。
IGBTのゲート酸化膜は、メモリ等のLSIにおけるゲート酸化膜と比べてかなり厚く、50〜150nmの範囲であり、一般的には100nm程度である。そこで、100nm前後のゲート酸化膜をウェーハに形成した場合の、GOI歩留まり(TZDBの合格率)とCOPのサイズ及び密度の関係を調査する。
評価用のウェーハには、直径150mm、n型で46〜54Ω・cmのCZ法により製造されたシリコンウェーハを用いる。
COPのサイズ分布の測定は、アクセント・オプティカル・テクノロジーズ社製のOPPを用いて、特開平8−261831号公報に記載されている方法で測定する。サイズを振った多面体酸素析出物をOPPとTEMで観察することによって、信号強度から実際の欠陥サイズ(同体積の球の直径)への換算係数を求め、これに基づいてCOPのサイズ分布を測定する。
GOI歩留まり(TZDBの合格率)の測定方法は、評価用ウェーハに71nm、83nm、108nmのゲート酸化膜をそれぞれ形成し、電極面積を8mmのMOSキャパシターを229個作製して、判定電界強度を8MV/cmとし、判定電流を1mAとした条件で、各MOSキャパシターの電流−電圧曲線を測定し、絶縁破壊を起こさなかった確率をGOI歩留まり(TZDBの合格率)としている。
図1に、評価用ウェーハのCOPのサイズ分布を示し、表1にゲート酸化膜の厚みとGOI歩留まりとの関係を示す。
また、表1には、評価用ウェーハのGOI欠陥密度を示す。GOI欠陥密度は、式(3)によってGOI歩留まりから求めた、酸化膜の絶縁破壊の原因となった欠陥の密度である。
d=−ln(Y/100)/(S・tox/2) … (3)
ここで、dはGOI欠陥密度(cm−3)、YはGOI歩留まり(%)、SはTZDBの合格率を評価する際の電極面積(cm)、toxはTZDBの合格率を評価する際のゲート酸化膜厚(cm)である。
Figure 0004631717
OPPで検出された全てのCOPの密度(図1における累積欠陥密度)は3.8×10(cm−3)であるが、表1に示すGOI欠陥密度はこれより低いことが分かる。すなわち、OPPで検出されるCOPの一部がGOIを劣化させているのである。全てのCOPのうち、サイズが比較的大きなCOPがGOIを劣化させるものと仮定して、図1と表1から求めたのが、「GOI欠陥の最小サイズ」である。例えば、ゲート酸化膜厚が83nmの場合のGOI欠陥密度は、2.2×10cm−3である。図1において、累積欠陥密度がこの密度に達するサイズを求めると、矢印で示したように、約165nmとなる。すなわち、ゲート酸化膜厚が83nmの場合は約165nm以上の大きさのCOPがゲート酸化膜の絶縁破壊の原因となっているのである。同様にして、ゲート酸化膜厚が71nmの場合は約140nm以上、ゲート酸化膜厚が108nmの場合は約215nm以上となる。ここで、ゲート酸化膜厚とGOI欠陥の最小サイズの関係に着目すると、ゲート酸化膜厚の約2倍以上のCOPがゲート酸化膜の絶縁破壊の原因となっていることが分かる。従って、ゲート酸化膜厚の2倍以上のサイズを有するCOPの密度をd(cm−3)とすると、GOI歩留まりを90%以上にするには、上記式(3)においてY=90とすれば良いことがわかる。このようにして上記式(1)が導かれる。
一例として、ゲート酸化膜の厚みがIGBTで一般的な100nmであり、TZDB測定の際の電極面積が8mmである場合には、200nm以上の欠陥の密度を2.6×10cm−3以下にすればGOI歩留まりが90%以上になる。
COPのサイズを制御する方法としては、結晶成長速度と結晶の軸方向の温度勾配を制御して空孔の取り込み量を抑制する方法、COPが成長する温度範囲に結晶が滞在する時間を短くする方法、窒素をドープする方法などがあり、特に、窒素をドープする方法は最も容易でかつ効果が大きい。
尚、GOI欠陥密度を求める式(3)は、文献(C. M. Osburn and D. W. Ormond: J. Electrochem. Soc. 119(1972)591)における式7から導出される。以下に、同文献の式7を式(4)として示す。
−lnP’(E)=F∫ρ(ζ)dζ … (4)
但し、積分範囲はξ=0〜Eである。
式(4)におけるP’(E)は、MOSキャパシタが電界強度Eよりも大きな電界でブレークダウンする確率、すなわち、電界強度Eまでの良品率であり、Fは電極面積(=ゲート電極面積)であり、ρは面積欠陥密度(cm−2)である。上記式(4)の右辺はMOSキャパシタの酸化膜中の欠陥数に相当する。
シリコン単結晶ウェーハを熱酸化すると、酸化膜の厚さの約半分のシリコンが酸化膜形成に消費される(例えば、表面から50nmの深さまでのシリコンが酸化されると、100nmの酸化膜が形成される)。従ってMOSキャパシタの酸化膜に取り込まれる欠陥数は、(キャパシタ電極面積)×(酸化膜厚/2)×(体積欠陥密度)となる。MOSキャパシタ電極面積(ゲート電極面積)をS(cm)、ゲート酸化膜厚をtox(cm)、体積欠陥密度をd(cm−3)、所定の電界強度までの良品率をY(%)とすると、式(4)は次のように表せる。
−ln(Y/100)=S・(tox/2)・d … (5)
この式(5)の両辺をS・(tox/2)で割れば、式(3)になる。
以上のように、GOI歩留まり(TZDBの合格率)を90%以上に確保するためには、ゲート酸化膜厚の2倍以上のサイズを有するCOPの密度とゲート電極面積及びゲート酸化膜の厚みとの関係が式(1)を満たす必要のあることが明らかである。
次に、上記式(2)の根拠について述べる。
酸素に起因したドナー(サーマルドナー、TDと略す)が最も発生しやすい温度は450℃である。デバイスプロセスにおいてAl配線のシンタリング処理はこの温度前後で1時間程度行われる。抵抗率が高く、かつ抵抗率の許容範囲が狭いIGBTではTDの発生を抑制することが重要である。そこで、450℃で1時間の熱処理を施した場合に発生するTDの濃度の格子間酸素濃度依存性を調べた。その結果を図2に示す。
抵抗率が狙い値から2%まで下がることを許容する場合に許容されるドナー増加量の抵抗率依存性を図3に示す。
図2と図3から、450℃で1時間の熱処理によって抵抗率が2%下がることを許容する場合の上限の格子間酸素濃度を示したのが図4である。
従って、抵抗率と格子間酸素濃度の関係が式(2)を満たせば、450℃で1時間の熱処理による抵抗率の低下を2%以下に抑えることが出来る。更に、格子間酸素濃度が7.0×1017atoms/cm以下の場合には、800℃で4時間と1000℃で16時間の二段階熱処理を行った場合に生じるBMDの密度が5×10cm−3以下であり、前記二段階熱処理を行った場合における再結合ライフタイムが100マイクロ秒以上となる。式(2)を満たし、かつ格子間酸素濃度が7.0×1017atoms/cm以下であれば、CZ結晶の問題点であった熱処理による抵抗率とライフタイムの低下を防ぐことが可能である。
なお、通常のCZ法では格子間酸素濃度を7.0×1017atoms/cm以下にするのは困難であるが、磁場を印加して単結晶を育成するMCZ法によって、格子間酸素濃度を7.0×1017atoms/cm以下にすることが可能である。また、石英坩堝の回転速度を低速にすることによっても格子間酸素濃度の低減が図られる。
また、本発明のシリコン単結晶ウェーハによれば、ウェーハ面内における抵抗率のばらつきが5%以下なので、IGBTの品質を安定にできる。
ところで、CZ法により製造されたシリコン単結晶ウェーハの抵抗率は、シリコン単結晶に含まれるドーパント量によって制御できるが、IGBT基板のドーパントとして使われるリンは、偏析係数が小さい為にシリコン単結晶の長さ方向にわたってその濃度が大きく変化する。そのため、一本の単結晶の中で設計仕様に合った抵抗率を有するウェーハの得られる範囲が狭い。このため本発明では、上述したように、中性子照射、リンとリンよりも偏析係数の小さなp型ドーパントを所定量添加、その他様々な手段を採用する。いずれの場合も、不純物濃度の低いシリコン多結晶を原料とし、不純物の溶出が少ない合成石英ルツボを用いて単結晶を育成することが重要である。これらの手段を用いることで、シリコン単結晶の歩留まりを改善することができる。
中性子照射については、シリコン融液に抵抗率を調整するためのドーパントを添加せずにシリコン単結晶を育成し、このノンドープのシリコン単結晶に中性子を照射することによって、結晶中の30Siが31Pに変換される現象を利用してリンをドープすることが出来る。30Siは単結晶中に約3%の濃度で均一に含まれているので、この中性子照射は、結晶の径方向にも軸方向にも最も均一にリンをドープできる方法である。
また、リンと、リンよりも偏析係数の小さなp型ドーパントを所定量添加することによっても、シリコン単結晶の長さ方向の抵抗率変化を抑制することが出来る。これは所謂ダブルドープ法と呼ばれ、例えば特開2002−128591号公報に開示されており、リンのような偏析係数の小さなドーパントをドープした結晶の軸方向の抵抗率変化を抑制する方法である。リンに対して、リンよりも偏析係数の小さなp型ドーパント(例えばAl、Ga、In)をカウンタードーパントとしてドープすることによってリンの濃度変化を補償する。リンだけをドープした場合とリンとアルミニウムを同時にドープした場合の結晶軸方向の抵抗率変化を図5に示す。ウェーハの抵抗率の仕様が50±5Ω・cmの場合、リンとアルミニウムを同時にドープすることによって、歩留まりが約3倍に向上する。単結晶の上端におけるリンに対するアルミニウムの濃度比を55%程度にすると歩留まりが最も高くなる。本発明では、リンと、リンよりも偏析係数の小さなp型ドーパントがそれぞれ、1×1013atoms/cm以上1×1015atoms/cm以下の濃度で含有されることで、シリコン単結晶の長さ方向の抵抗率変化を抑制することが出来る。
更に、本発明においては、所謂CCZ法と呼ばれる方法も適用可能である。この方法は、例えば特開昭61−36197号公報に開示されており、単結晶育成中に、n型ドーパントとしてリンを含んだシリコン融液に多結晶シリコン及びリンを添加することによって、単結晶中に取り込まれるドーパント濃度をほぼ一定に保つ方法である。 更にまた、本発明においては、所謂DLCZ法(Double Layered Czochralski ; 二層式引き上げ法)を適用することも可能である。DLCZ法とは、リンのような偏析係数の小さなドーパントの結晶軸方向の濃度変化を抑制する方法である。この方法は例えば特開平5−43384号公報に開示されており、CZ方法において、石英坩堝中で多結晶シリコンを一旦全部溶かしてシリコン融液としてからリンを添加し、石英坩堝の底部の温度を下げてシリコン融液を底より上方に向かって凝固させてシリコン凝固層を形成し、このシリコン凝固層を上方から底に向けて徐々に溶かしながら結晶を育成することによって、単結晶中に取り込まれるドーパント濃度をほぼ一定に保つ方法である。
更にまた、DLCZ法やCCZ法のようにシリコン融液にドーパントを添加する単結晶育成の場合には、ウェーハ面内の抵抗率バラツキを抑制するために、結晶育成中の結晶回転速度を速く回転させることが望ましく、直径200mm以下の単結晶育成では結晶回転速度を15〜30rpm、直径300mm以上では8〜15rpmの範囲で回転させることが望ましい。
次に、シリコン単結晶に、1×1013atoms/cm以上5×1015atoms/cm以下の窒素がドープされることによって、COPサイズを縮小することが容易になる。窒素のドープ量が上記の下限値未満ではCOPサイズを縮小することが困難になり、また窒素のドープ量が上記の上限値を超えると、窒化物が生成してシリコン単結晶が育成できなくなる。
また、本発明のシリコン単結晶ウェーハによれば、450℃で1時間の熱処理を行った場合の抵抗率の低下が2%以下であり、800℃で4時間と1000℃で16時間の二段階熱処理を行った場合に生じるBMDの密度が5×10cm−3以下であり、二段階熱処理を行った場合における再結合ライフタイムが100マイクロ秒以上であるので、IGBT用のシリコン単結晶ウェーハに求められる特性を満たすことができる。
再結合ライフタイムは、シリコン単結晶に含まれる格子間酸素が、デバイス形成プロセスを経ることでSiOとして析出することによって劣化される。本発明のウェーハによれば、上述のように格子間酸素濃度が7.0×1017atoms/cm以下なので、再結合ライフタイムを100マイクロ秒以上にすることができる。
次に本発明のIGBT用のシリコン単結晶ウェーハの製造方法は、チョクラルスキー法によってシリコン単結晶を育成することにより得られ、膜厚が50〜150nmのゲート酸化膜を備えたIGBTの製造に用いられるシリコン単結晶ウェーハの製造方法であって、抵抗率を調整するためのドーバントが添加されていないシリコン融液に磁場を印加して、ゲート酸化膜厚の2倍以上のサイズを有するCOP密度dが下式(6)で算出される密度以下、かつ、格子間酸素濃度が7×1017atoms/cm以下のシリコン単結晶を引き上げた後、引き上げ後のシリコン単結晶に中性子照射を行ってリンをドープすることを特徴とする。
d≦−ln(0.9)/(S・tOX/2) … (6)
但し、式(6)において、tOX(cm)はTZDBの合格率を評価する際のゲート酸化膜の膜厚であり、S(cm)はTZDBの合格率を評価する際の電極面積である。
また、本発明のIGBT用のシリコン単結晶ウェーハの製造方法は、チョクラルスキー法によってシリコン単結晶を育成することにより得られ、膜厚が50〜150nmのゲート酸化膜を備えたIGBTの製造に用いられるシリコン単結晶ウェーハの製造方法であって、リンを2.9×1013atoms/cm以上2.9×1015atoms/cm以下、前記リンよりも偏析係数の小さなp型ドーパントを、その偏析係数に応じて結晶中の濃度が1×1013atoms/cm以上1×1015atoms/cm以下となるように添加したシリコン融液に磁場を印加して、ゲート酸化膜厚の2倍以上のサイズを有するCOP密度dが下式(7)で算出される密度以下、かつ、格子間酸素濃度が7×1017atoms/cm以下のシリコン単結晶を引き上げることを特徴とする。
d≦−ln(0.9)/(S・tOX/2) … (7)
但し、式(7)において、tOX(cm)はTZDBの合格率を評価する際のゲート酸化膜の膜厚であり、S(cm)はTZDBの合格率を評価する際の電極面積である。
更に本発明のIGBT用のシリコン単結晶ウェーハの製造方法は、チョクラルスキー法によってシリコン単結晶を育成することにより得られ、膜厚が50〜150nmのゲート酸化膜を備えたIGBTの製造に用いられるシリコン単結晶ウェーハの製造方法であって、n型ドーパントが添加されたシリコン融液に磁場を印加して、シリコン融液中のドーパント濃度が一定になるようにシリコン融液の量、及びドーパントの量を調整しながらシリコン単結晶を育成し、ゲート酸化膜厚の2倍以上のサイズを有するCOP密度dが下式(8)で算出される密度以下、かつ、格子間酸素濃度が7×1017atoms/cm以下のシリコン単結晶を引き上げることを特徴とする。
d≦−ln(0.9)/(S・tOX/2) … (8)
但し、式(8)において、tOX(cm)はTZDBの合格率を評価する際のゲート酸化膜の膜厚であり、S(cm)はTZDBの合格率を評価する際の電極面積である。
更に本発明のIGBT用のシリコン単結晶ウェーハの製造方法においては、前記シリコン融液に1.4×1016atoms/cm以上7.1×1018atoms/cm以下の濃度で窒素を添加することが好ましい。
また、本発明の製造方法は、チョクラルスキー法によってシリコン単結晶を育成することにより得られ、膜厚が50〜150nmのゲート酸化膜を備えたIGBTの製造に用いられるシリコン単結晶ウェーハの製造方法であって、シリコン融液に1.4×1016atoms/cm以上7.1×1018atoms/cm以下の濃度で窒素を添加し、シリコン融液に印加する磁場強度の中心高さを融液液面に対して−150〜+100mm、より好ましくは−75〜+50mmの範囲内になるように設定し、前記中心高さにおける磁場強度を2000〜4000G(0.2T〜0.4T)、より好ましくは2500〜3500G(0.25T〜0.35T)の範囲として、シリコン融液からシリコン単結晶を引き上げることが好ましい。
また本発明のIGBT用シリコン単結晶ウェーハの製造方法においては、引き上げ後のシリコン単結晶に中性子照射を行ってリンをドープすることが好ましい。
また本発明のIGBT用シリコン単結晶ウェーハの製造方法においては、前記シリコン融液に、リンを2.9×1013atoms/cm以上2.9×1015atoms/cm以下、前記リンよりも偏析係数の小さなp型ドーパントを、その偏析係数に応じて結晶中の濃度が1×1013atoms/cm以上1×1015atoms/cm以下となるように添加することが好ましい。
上記のIGBT用のシリコン単結晶ウェーハの製造方法によれば、シリコン融液に窒素を導入するとともに磁場を印加しつつ単結晶シリコンを引き上げるので、格子間酸素濃度及びCOPサイズが小さいウェーハを容易に製造できる。
特に、上記の磁場の強度で上記の磁場中心高さ範囲で磁場を印加することで、シリコン融液の対流を抑えることができ、これにより格子間酸素濃度を低減することができる。
また、引き上げ後のノンドープのシリコン単結晶に中性子照射を行ってリンをドープするか、もしくはシリコン融液にリンとリンよりも偏析係数の小さなp型ドーパントを添加したシリコン融液から単結晶シリコンを引き上げることで、シリコン単結晶の長さ方向の抵抗率変化を低減できる。
本発明によれば、歩留まりを高めるとともに、抵抗率のバラツキが小さなウェーハの製造が可能であるIGBT用シリコン単結晶ウェーハの製造方法及びIGBT用シリコン単結晶ウェーハを提供できる。
以下、本発明の実施の形態を図面を参照して説明する。
(CZ炉の構成)
図6は、本発明の実施形態におけるIGBT用のシリコン単結晶ウェーハの製造方法を実施するのに適したCZ炉の縦断面図である。
図6に示すCZ炉は、チャンバー内の中心部に配置された坩堝1と、坩堝1の外側に配置されたヒータ2と、ヒータ2の外側に配置された磁場供給装置9とを備えている。坩堝1は、内側にシリコン融液3を収容する石英坩堝1aを外側の黒鉛坩堝1bで保持する二重構造であり、ペディスタルと呼ばれる支持軸1cにより回転および昇降駆動される。
坩堝1の上方には、円筒形状の熱遮蔽体7が設けられている。熱遮蔽体7は、黒鉛で外殻を作り、内部に黒鉛フェルトを充填した構造である。熱遮蔽体7の内面は、上端部から下端部にかけて内径が漸減するテーパー面になっている。熱遮蔽体7の上部外面は内面に対応するテーパー面であり、下部外面は、熱遮蔽体7の厚みを下方に向かって漸増させるようにほぼストレート面に形成されている。
そして、シードチャック5に取り付けた種結晶Tをシリコン融液3に浸漬し、坩堝1および引き上げ軸4を回転させつつ種結晶Tを引き上げることにより、シリコン単結晶6を形成できるようになっている。
熱遮蔽体7は、ヒータ2およびシリコン融液3面からシリコン単結晶6の側面部への輻射熱を遮断するものであり、育成中のシリコン単結晶6の側面を包囲するとともに、シリコン融液3面を包囲するものである。熱遮蔽体7の仕様例を挙げると次のとおりである。
半径方向の幅Wは例えば50mm、逆円錐台面である内面の垂直方向に対する傾きθは例えば21°、熱遮蔽体7の下端の融液面からの高さH1は例えば60mmとする。
また、磁場供給装置9から供給される磁場の強度は、水平磁場やカスブ磁場などを採用することができ、例えば水平磁場(横磁場)条件としては、0.2T〜0.4T、より好ましくは0.25T〜0.35Tとし、シリコン融液に印加する磁場強度の中心高さを融液液面に対して−150〜+100mm、より好ましくは−75〜+50mmの範囲内になるように設定する。
上記の磁場の強度で上記の磁場中心高さ範囲で磁場供給装置9から磁場を供給することで、対流を抑えることができ、シリコン単結晶の格子間酸素濃度を低減させることができる。
(IGBT用のシリコン単結晶ウェーハの製造方法)
次に、図6に示すCZ炉を用いたIGBT用のシリコン単結晶ウェーハの製造方法を説明する。
先ず、坩堝1内に高純度シリコンの多結晶を例えば37.5kg充填し、窒素源として例えば、窒化珪素からなるCVD膜を有するシリコンウェーハを投入する。窒素源の添加量は、シリコン融液中に1.4×1016atoms/cm以上7.1×1018atoms/cm以下の窒素が導入されるように調整することが好ましい。
そして、CZ炉内を不活性ガス雰囲気とし、雰囲気圧力を1.3〜13.3kPa(10〜100torr)となるように調整する。
次いで、磁場供給装置9から例えば0.35Tの水平磁場を磁場中心高さをシリコン単結晶とシリコン融液との固液界面からシリコン融液側に50mm離れた位置となるように供給するとともに、ヒータ2によりシリコンの多結晶を加熱してシリコン融液3とする。なお、この磁場の印加条件はあくまで例示であり、本発明はこの実施例に限定されるものではない。
次に、シードチャック5に取り付けた種結晶Tをシリコン融液3に浸漬し、坩堝1および引き上げ軸4を回転させつつ結晶引き上げを行う。この場合の引き上げ条件としては、単結晶の成長速度をV(mm/分)とし、単結晶成長時の融点から1350℃の温度勾配G(℃/mm)としたときの比V/Gを0.2〜0.3程度に制御し、Vを0.8〜1.3mm/分に制御する、といった条件を例示できる。また、他の条件としては、石英坩堝1aの回転数を0.05〜10rpmとし、単結晶の回転速度を10〜20rpmとし、アルゴン雰囲気の圧力を30Torrとし、更に磁場強度を0.35Tといった条件を例示できる。特に、石英坩堝1aの回転数を1.5rpm以下にすることで、石英坩堝1aに含まれる酸素原子のシリコン融液への拡散を防止することができ、シリコン単結晶中の格子間酸素濃度を低減することができる。また、単結晶の回転速度を15rpm以上とすることで、シリコン単結晶内部における抵抗率のバラツキを低減できる。
以上の引き上げ条件に設定することで、シリコン単結晶中の格子間酸素濃度を低減でき、これによりIGBT製造工程での酸素ドナー発生による抵抗率の低下を抑制することができる。格子間酸素濃度が7.0×1017atoms/cmを越えるとIGBT製造工程で酸素析出が起きてライフタイムが低下するので好ましくない。
次に、形成された抵抗率を調整するためのドーパントが添加されていない単結晶シリコンに対して中性子線を照射する。この中性子線照射によって、シリコン原子の一部をリンに変換させ、これにより単結晶シリコンにリンを均一にドープさせることができ、抵抗率が均一な単結晶シリコンが得られる。中性子線の照射条件は、例えば、3.0×1012個/cm-/s-1の中性子線束である位置において、結晶回転約2rpmで約80時間の照射とすると良い。こうして中性子線が照射されたシリコンインゴットは、抵抗率が48Ω・cm〜52Ω・cm程度になる。
また、中性子線の照射に代えて、シリコン融液に予めn型(P,As,Sb等)のドーパントを添加しておいても良いが、偏析係数が小さいためにシリコン単結晶の長さ方向で抵抗率が大きく変化する。こうしたn型ドーパントの濃度の変化に伴う抵抗率の変化を低減するためには、例えば上述したDLCZ法、ダブルドープ法、CCZ法を採用すればよい。
次に、単結晶シリコンからウェーハを切り出し、必要に応じてラッピングやエッチング等を行った後に、必要に応じてRTA熱処理を行っても良い。
ラッピングを行う際には、ウェーハの割れを防止するために、ウェーハの表面の周縁部に表面側面取り部を形成するとともに、ウェーハの裏面の周縁部に裏面側面取り部を形成することが好ましい。更に、ラッピング処理後のウェーハ表裏面周縁部の面取り部に面取り加工を施して所定形状に仕上げることが望ましい。図7には、ウェーハ加工完了後のウェーハ周縁部の断面を示す。
図7に示すように、ウェーハの表面22には、平坦面である主面23と、周縁部に形成された表面側面取り部24とが設けられている。また、裏面26には、平坦面である主面27と、周縁部に形成された裏面側面取り部28とが設けられている。表面側面取り部24は、その周縁端29からウェーハ半径方向内方に向けた方向の幅A1が、裏面側面取り部28の周縁端29からウェーハ半径方向内方に向けた方向の幅A2よりも狭められている。表面側面取り部24の幅A1は50μmから200μmの範囲が好ましい。また、裏面側面取り部28の幅A2は200μmから300μmの範囲が好ましい。
また、表面側面取り部24は、表面22の主面23に対して傾斜する第一傾斜面11を有しており、裏面側面取り部28は、裏面26の主面27に対して傾斜する第二傾斜面12を有している。第一傾斜面11の傾斜角度θ1は10°から50°の範囲が好ましく、第二傾斜面12の傾斜角度θ2は10°から30°の範囲が好ましく、更にθ1≦θ2とされていることが好ましい。
また、第一傾斜面11と周縁端29との間には、これらを接続する第一曲面13が設けられている。また、第二傾斜面12と周縁端29との間には、これらを接続する第二曲面14が設けられている。第一曲面13の曲率半径R1の範囲は80μmから250μmの範囲が好ましく、第二曲面14の曲率半径R2の範囲は100μmから300μmの範囲が好ましい。
次に、ウェーハの一面側にポリシリコン層を形成する。本実施形態のシリコン単結晶ウェーハは、格子間酸素濃度が極めて低いので、酸素析出物によるゲッタリング効果は期待できない。そのため、裏面側にゲッタリング層としての多結晶シリコン層を形成することによって、IGBT製造工程における重金属汚染を除去することができる。また、多結晶シリコン層を裏面側に形成することで、スリップ等の発生を防止して、ウェーハ表面側へのスリップの伝搬を未然に防ぐこともできる。ポリシリコン層の厚みは、50nm以上2000nm以下の範囲が好ましい。厚みが50nm以上であればゲッタリング効果及びスリップ発生の抑制効果を十分に発揮させることができ、厚みが2000nm以下であれば、ウェーハの反りを防止できる。
このようにして、本実施形態のIGBT用のシリコン単結晶ウェーハを製造できる。
(IGBT用のシリコン単結晶ウェーハ)
以上のようにして製造されたシリコン単結晶ウェーハは、膜厚が50〜150nmのゲート酸化膜を備えたIGBTの製造に好適に用いられるものであって、格子間酸素濃度が7.0×1017atoms/cm以下となり、ウェーハ面内における抵抗率のばらつきが5%以下となり、電界強度8MV/cmでのTZDBの合格率が90%以上となる。また、TZDBの合格率を評価する際のゲート酸化膜の膜厚をtOX(cm)とし、TZDBの合格率を評価する際の電極面積をS(cm)としたとき、ゲート酸化膜厚の2倍以上のサイズを有するCOPの密度d(cm−3)が上記式(1)を満たす範囲となる。また、抵抗率自体は30Ω・cm〜250Ω・cm程度となる。更にシリコン単結晶ウェーハには、1×1013atoms/cm以上5×1015atoms/cm以下の窒素がドープされている。
更に本実施形態のIGBT用シリコン単結晶ウェーハにおいては、抵抗率と格子間酸素濃度が上記式(2)を満たす範囲であるので、IGBT製造工程において450℃前後で1時間程度のシンタリング熱処理を行った場合の抵抗率の低下率を2%以下に抑えることが出来る。更に、酸素濃度を7E17atoms/cm−3以下とすることによって、800℃で4時間と1000℃で16時間の二段階熱処理を行った場合に生じるBMDの密度が5×10cm−3以下となり、前記二段階熱処理を行った場合における再結合ライフタイムが100マイクロ秒以上となる。
更にまた、本実施形態のシリコン単結晶ウェーハには、裏面側に50nm以上2000nm以下の多結晶シリコン層が形成されており、ウェーハの表面の周縁部には表面側面取り部が形成され、ウェーハの裏面の周縁部には裏面側面取り部が形成されている。
本実施形態のIGBT用のシリコン単結晶ウェーハによれば、ゲート酸化膜厚の2倍以上のサイズを有するCOP密度が上記式(1)を満たす範囲とされているので、IGBT製造工程におけるウェーハ表面、及び表面近傍でのゲート酸化膜の形成時に、GOIを劣化させるサイズのCOPがゲート酸化膜に取り込まれる確率が低くなり、殆どGOIが劣化しない。
また、このシリコン単結晶ウェーハは、膜厚が50〜150nmといった比較的大きな厚みのゲート酸化膜を備えたIGBTの製造に用いられるものであり、このような用途に用いられるウェーハのゲート酸化膜厚の2倍以上のサイズを有するCOP密度を式(1)に示すように規定することによって、TZDBの合格率を常に90%以上にすることができる。
(実施例1のシリコン単結晶ウェーハ1)
CZ法により、種々の格子間酸素濃度を有するシリコンインゴットを製造した。具体的には、多結晶シリコン37.5kgを合成石英坩堝に投入し、更にシリコン融液中の窒素濃度が2.63×1017atoms/cmとなるように窒化珪素CVD膜付きシリコンウェーハを加え、アルゴン雰囲気中で多結晶シリコンを溶融してシリコン融液とした。次に、水平方向に0.35Tの磁場を磁場中心高さが融液液面からシリコン融液側に50mm離れた位置となるように供給しながら、シリコン融液に種結晶を浸漬させ、次に種結晶及び合成石英坩堝を回転させながら種結晶を徐々に引き上げて種結晶の下に単結晶を成長させた。尚、坩堝回転速度を0.05rpm、結晶回転速度を8rpm、単結晶の成長速度をV(mm・min−1)、単結晶成長時の融点から1350℃の温度勾配G(K・mm−1)としたときの比V/Gを0.23(mmmin−1−1)とし、1200℃〜1000℃に結晶が滞在する時間が33分間となる条件で育成した。育成後のシリコン単結晶の大きさは、直胴部の直径が約156mm、直胴部の長さが約670mmであった。
得られたシリコン単結晶について、肩部から100mmと200mm離れた位置で切ってインゴットとした。このインゴットの両端における格子間酸素濃度を測定したところ、3.5×1017atoms/cm〜3.1×1017atoms/cmの範囲であった。また、抵抗率は29300〜31500Ω・cmであり、導電型はn型であった。
次に、このインゴットを重水炉に導入し、中性子線束が3.0×1012個・cm-・s−1となる位置において、回転速度約2rpm、回転時間約80時間条件で中性子照射を行った。照射後のインゴットの両端から抵抗率測定用のサンプルを切り出し、900℃で30分間の照射ダメージ回復アニールを施した後、四探針法で抵抗率を測定した。その結果を表2に示す。面内変化にインゴット長さ方向の変化を加えても、抵抗率は3.4%((51.2−49.5)/49.5×100)の範囲に収まっており、インゴットの長さ方向および径方向に抵抗率の均一化を達成することができた。
Figure 0004631717
次に、上記インゴットからウェーハを切り出し、照射ダメージ回復アニールを施した後、厚さ625μmのミラーポリッシュウェーハに加工して、種々の品質評価に用いた。
(比較例1シリコン単結晶ウェーハ)
多結晶シリコン37.5kgを合成石英坩堝に投入し、シリコン融液中の濃度が2.1×1014atoms/cmとなるようにリンを加え、アルゴン雰囲気中で多結晶シリコンを溶融してシリコン融液とした。次に、シリコン融液に種結晶を浸漬させ、次に種結晶及び合成石英坩堝を回転させながら種結晶を徐々に引き上げて種結晶の下に単結晶を成長させた。尚、坩堝回転速度を7rpm、結晶回転速度を15rpm、単結晶の成長速度をV(mm・min−1)、単結晶成長時の融点から1350℃の温度勾配G(K・mm−1)としたときの比V/Gを0.24(mmmin−1−1)とし、1200℃〜1000℃に結晶が滞在する時間が147分間となる条件で育成した。育成後のシリコン単結晶の大きさは、直胴部の直径が約156mm、直胴部の長さが約670mmであった。
得られたシリコン単結晶について、肩部から100mmと200mm離れた位置で切ってインゴットとした。このインゴットの両端から酸素濃度と抵抗率を測定するためのサンプルをカットし、900℃で30分間の酸素ドナー消滅アニールを施した。FT−IR(フーリエ変換赤外分光光度法)で測定した酸素濃度は12.1×1017atoms/cm〜13.5×1017atoms/cmであった。次に、四探針法で抵抗率抵抗率を測定した。その結果を表3に示す。面内変化にインゴット長さ方向の変化を加えると、抵抗率のばらつきは18.7%((56.5−47.6)/47.6×100)であった。実施例1に比べて抵抗率のばらつきが大きいことが分かる。
Figure 0004631717
次に実施例1と同様にして、上記インゴットからウェーハを切り出し、酸素ドナー消滅アニールを施した後、厚さ625μmのミラーポリッシュウェーハに加工して、種々の品質評価に用いた。
(各種特性評価)
「COPサイズ」
まず、実施例1及び比較例1のウェーハについて、COPのサイズ分布を評価した。COPのサイズ分布の測定は、アクセント・オプティカル・テクノロジーズ社製のOPPを用いて、特開平8−261831号公報に記載されている方法で測定した。サイズを振った多面体酸素析出物をOPPとTEM(透過型電子顕微鏡)で観察することによって、信号強度から実際の欠陥サイズ(同体積の球の直径)への換算係数を求め、これに基づいてCOPのサイズ分布を測定した。結果を図8に示す。
図8に示すように、実施例1ではCOPのサイズが非常に小さく、サイズが制御されていることが確認できた。一方、比較例1については、実施例1に比べてCOPのサイズが大きくなっていることが判明した。
「GOI歩留まり(TZDBの合格率)」
次に、GOI歩留まり(TZDBの合格率)を評価した。実施例1及び比較例1のウェーハについて、酸素雰囲気中1000℃で160分間の熱酸化を行って厚さ100nmのゲート酸化膜を形成し、GOI評価用のMOSキャパシタを作製した。電極面積は8mmとし、判定電界強度を8MV/cmとし、判定電流を1mAとした条件でGOI歩留まりを評価したところ、実施例1では100%であり、比較例1では78.6%であった。このように、実施例1は比較例1に比べて、GOI歩留まりが高くなっていることが判明した。
「酸素ドナー」
次に、実施例1及び比較例1のウェーハについて、酸素ドナーの濃度を測定した。Al配線のシンタリング処理を想定して、450℃で1時間の熱処理を行う前後での抵抗率の変化を四探針法で評価したところ、実施例1では熱処理前の抵抗率が51.1Ω・cmであり、熱処理後の抵抗率が50.5Ω・cmであった。熱処理前後で抵抗率の変化が少ないことから、酸素ドナーに由来する抵抗率の変化が殆どないことが確認できた。
一方、比較例1については、熱処理前の抵抗率は48.1Ω・cmであったが、熱処理後は酸素ドナーの生成の影響によって21.2Ω・cmに低下した。
「BMD抑制効果及び再結合ライフタイム」
次に、BMD抑制効果を確認するために、800℃で4時間と1000℃で16時間の二段階熱処理を行う前後で、OPPによる欠陥密度の比較を行った。その結果、実施例1では、熱処理前では3.4×10cm−3であり、熱処理後では3.6×10cm−3であった。このように実施例1では、熱処理前を行っても欠陥は殆ど増加しなかった。すなわち酸素析出物(BMD)の生成が抑制されていることが確認できた。この結果から、評価熱処理を行っても再結合ライフタイムの低下は起きないと推測されたので、再結合ライフタイムも評価したところ、熱処理前が2150マイクロ秒であり、熱処理後が2210マイクロ秒であった。
一方、比較例1について実施例1と同様にしてOPPによる欠陥密度測定したところ、熱処理前では1.1×10cm−3であり、熱処理後では3.6×10cm−3であった。この結果は、比較例1について熱処理を施すことでBMDが生じた事を意味している。比較例1の再結合ライフタイムを評価したところ、熱処理前が1950マイクロ秒であったところ、熱処理後は10マイクロ秒に大幅に低下した。
図1は、COPのサイズと累積欠陥密度との関係を示すグラフである。 図2は、格子間酸素濃度とサーマルドナーの濃度との関係を示すグラフである。 図3は、抵抗率と許容ドナー濃度との関係を示すグラフである。 図4は、抵抗率と上限酸素濃度との関係を示すグラフである。 図5は、リン単独ドープ結晶とダブルドープ結晶の抵抗率の軸方向変化を示すグラフである。 図6は、本発明の実施形態のシリコン単結晶ウェーハの製造方法を実施する際に使用されるCZ炉の縦断面模式図である。 図7は、本発明の実施形態のシリコン単結晶ウェーハの周縁部を示す断面模式図である。 図8は、実施例1及び比較例1のCOPのサイズと累積欠陥密度との関係を示すグラフである。
符号の説明
3…シリコン融液、6…シリコン単結晶、T…種結晶

Claims (9)

  1. チョクラルスキー法によって育成されたシリコン単結晶からなり、膜厚が50〜150nmのゲート酸化膜を備えたIGBTの製造に用いられるシリコン単結晶ウェーハであって、格子間酸素濃度が7.0×1017atoms/cm以下であり、ウェーハ面内における抵抗率のばらつきが5%以下であり、TZDBの合格率を評価する際のゲート酸化膜の膜厚及び電極面積をそれぞれtOX(cm)及びS(cm)としたとき、ゲート酸化膜の膜厚の2倍以上のサイズを有するCOPの密度d(cm−3)が下記式(1)を満たす範囲であることを特徴とするIGBT用のシリコン単結晶ウェーハ。
    d≦−ln(0.9)/(S・tOX/2) … (1)
  2. 抵抗率をR(Ω・cm)としたとき、酸素濃度[Oi](atoms/cm)が下記式(2)を満たす範囲であることを特徴とする請求項1に記載のIGBT用のシリコン単結晶ウェーハ。
    [Oi]≦1.482×1018×R−0.2063・・・・(2)
  3. 育成後のシリコン単結晶に中性子照射がなされてリンがドープされていることを特徴とする請求項1または請求項2に記載のIGBT用のシリコン単結晶ウェーハ。
  4. リンと、前記リンよりも偏析係数の小さなp型ドーパントがそれぞれ、1×1013atoms/cm以上 1×1015atoms/cm以下の濃度で含まれていることを特徴とする請求項1または請求項2に記載のIGBT用のシリコン単結晶ウェーハ。
  5. 前記シリコン単結晶に、1×1013atoms/cm以上5×1015atoms/cm以下の窒素がドープされていることを特徴とする請求項1乃至請求項4のいずれかに記載のIGBT用のシリコン単結晶ウェーハ。
  6. チョクラルスキー法によってシリコン単結晶を育成することにより得られ、膜厚が50〜150nmのゲート酸化膜を備えたIGBTの製造に用いられるシリコン単結晶ウェーハの製造方法であって、抵抗率を調整するためのドーバントが添加されていないシリコン融液に磁場を印加して、ゲート酸化膜厚の2倍以上のサイズを有するCOP密度dが下式(3)で算出される密度以下、かつ、格子間酸素濃度が7×1017atoms/cm以下のシリコン単結晶を引き上げた後、引き上げ後のシリコン単結晶に中性子照射を行ってリンをドープすることを特徴とするIGBT用シリコン単結晶ウェーハの製造方法。
    d≦−ln(0.9)/(S・tOX/2) … (3)
    但し、式(3)において、tOX(cm)はTZDBの合格率を評価する際のゲート酸化膜の膜厚であり、S(cm)はTZDBの合格率を評価する際の電極面積である。
  7. チョクラルスキー法によってシリコン単結晶を育成することにより得られ、膜厚が50〜150nmのゲート酸化膜を備えたIGBTの製造に用いられるシリコン単結晶ウェーハの製造方法であって、リンを2.9×1013atoms/cm以上2.9×1015atoms/cm以下、前記リンよりも偏析係数の小さなp型ドーパントを、その偏析係数に応じて結晶中の濃度が1×1013atoms/cm以上1×1015atoms/cm以下となるように添加したシリコン融液に磁場を印加して、ゲート酸化膜厚の2倍以上のサイズを有するCOP密度dが下式(4)で算出される密度以下、かつ、格子間酸素濃度が7×1017atoms/cm以下のシリコン単結晶を引き上げることを特徴とするIGBT用シリコン単結晶ウェーハの製造方法。
    d≦−ln(0.9)/(S・tOX/2) … (4)
    但し、式(4)において、tOX(cm)はTZDBの合格率を評価する際のゲート酸化膜の膜厚であり、S(cm)はTZDBの合格率を評価する際の電極面積である。
  8. チョクラルスキー法によってシリコン単結晶を育成することにより得られ、膜厚が50〜150nmのゲート酸化膜を備えたIGBTの製造に用いられるシリコン単結晶ウェーハの製造方法であって、n型ドーパントが添加されたシリコン融液に磁場を印加して、シリコン融液中のドーパント濃度が一定になるようにシリコン融液の量、及びドーパントの量を調整しながらシリコン単結晶を育成し、ゲート酸化膜厚の2倍以上のサイズを有するCOP密度dが下式(5)で算出される密度以下、かつ、格子間酸素濃度が7×1017atoms/cm以下のシリコン単結晶を引き上げることを特徴とするIGBT用シリコン単結晶ウェーハの製造方法。
    d≦−ln(0.9)/(S・tOX/2) … (5)
    但し、式(5)において、tOX(cm)はTZDBの合格率を評価する際のゲート酸化膜の膜厚であり、S(cm)はTZDBの合格率を評価する際の電極面積である。
  9. 前記シリコン融液に1.4×1016atoms/cm以上7.1×1018atoms/cm以下の濃度で窒素を添加することを特徴とする請求項6乃至請求項8のいずれかに記載のIGBT用シリコン単結晶ウェーハの製造方法。

JP2006010756A 2006-01-19 2006-01-19 Igbt用シリコン単結晶ウェーハ及びigbt用シリコン単結晶ウェーハの製造方法 Active JP4631717B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2006010756A JP4631717B2 (ja) 2006-01-19 2006-01-19 Igbt用シリコン単結晶ウェーハ及びigbt用シリコン単結晶ウェーハの製造方法
DE07000774T DE07000774T1 (de) 2006-01-19 2007-01-16 Einkristallsiliziumwafer für bipolare Transistoren mit isoliertem Gate und Herstellungsverfahren dafür
EP07000774.5A EP1811065B1 (en) 2006-01-19 2007-01-16 Use of a single crystal silicon wafer for insulated gate bipolar transistors
KR1020070004759A KR100847112B1 (ko) 2006-01-19 2007-01-16 Igbt용 실리콘 단결정 웨이퍼 및 igbt용 실리콘단결정 웨이퍼의 제조방법
US11/654,947 US7629054B2 (en) 2006-01-19 2007-01-17 Single crystal silicon wafer for insulated gate bipolar transistors
US12/235,448 US8105436B2 (en) 2006-01-19 2008-09-22 Single crystal silicon wafer for insulated gate bipolar transistors and process for producing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006010756A JP4631717B2 (ja) 2006-01-19 2006-01-19 Igbt用シリコン単結晶ウェーハ及びigbt用シリコン単結晶ウェーハの製造方法

Publications (2)

Publication Number Publication Date
JP2007191350A JP2007191350A (ja) 2007-08-02
JP4631717B2 true JP4631717B2 (ja) 2011-02-16

Family

ID=38083569

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006010756A Active JP4631717B2 (ja) 2006-01-19 2006-01-19 Igbt用シリコン単結晶ウェーハ及びigbt用シリコン単結晶ウェーハの製造方法

Country Status (5)

Country Link
US (2) US7629054B2 (ja)
EP (1) EP1811065B1 (ja)
JP (1) JP4631717B2 (ja)
KR (1) KR100847112B1 (ja)
DE (1) DE07000774T1 (ja)

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4661204B2 (ja) * 2004-12-16 2011-03-30 信越半導体株式会社 単結晶の製造方法およびアニールウェーハの製造方法ならびにアニールウェーハ
JP5188673B2 (ja) * 2005-06-09 2013-04-24 株式会社Sumco Igbt用のシリコンウェーハ及びその製造方法
JP4760729B2 (ja) 2006-02-21 2011-08-31 株式会社Sumco Igbt用のシリコン単結晶ウェーハ及びigbt用のシリコン単結晶ウェーハの製造方法
DE112008000893B8 (de) * 2007-04-24 2022-02-24 Sumco Techxiv Corp. Verfahren und Vorrichtung zum Herstellen von Siliziumeinkristallen und Siliziumeinkristallingot
JP4829176B2 (ja) * 2007-06-08 2011-12-07 シルトロニック・ジャパン株式会社 単結晶の製造方法
WO2009025342A1 (ja) * 2007-08-21 2009-02-26 Sumco Corporation Igbt用のシリコン単結晶ウェーハ及びigbt用のシリコン単結晶ウェーハの製造方法
WO2009025336A1 (ja) * 2007-08-21 2009-02-26 Sumco Corporation Igbt用のシリコン単結晶ウェーハ及びigbt用のシリコン単結晶ウェーハの製造方法
WO2009025338A1 (ja) * 2007-08-21 2009-02-26 Sumco Corporation Igbt用のシリコン単結晶ウェーハ及びigbt用のシリコン単結晶ウェーハの製造方法
WO2009025337A1 (ja) * 2007-08-21 2009-02-26 Sumco Corporation Igbt用のシリコン単結晶ウェーハ及びigbt用のシリコン単結晶ウェーハの製造方法、igbt用シリコン単結晶ウェーハの抵抗率保証方法
JP5359874B2 (ja) * 2007-08-21 2013-12-04 株式会社Sumco Igbt用シリコン単結晶ウェーハの製造方法
JPWO2009025339A1 (ja) * 2007-08-21 2010-11-25 株式会社Sumco Igbt用のシリコン単結晶ウェーハ及びigbt用のシリコン単結晶ウェーハの製造方法
WO2009025341A1 (ja) * 2007-08-21 2009-02-26 Sumco Corporation Igbt用のシリコン単結晶ウェーハ及びigbt用のシリコン単結晶ウェーハの製造方法
KR100906284B1 (ko) * 2007-11-02 2009-07-06 주식회사 실트론 산소농도 특성이 개선된 반도체 단결정의 제조방법
JP2009292654A (ja) * 2008-06-02 2009-12-17 Sumco Corp シリコン単結晶引上げ方法
JP5320847B2 (ja) * 2008-06-23 2013-10-23 信越化学工業株式会社 31p変換多結晶珪素粒子の製造方法
JP2010056316A (ja) * 2008-08-28 2010-03-11 Sumco Corp シリコンウェーハ及びその製造方法
JP5560546B2 (ja) 2008-08-28 2014-07-30 株式会社Sumco シリコンウェーハ及びその製造方法
JP5453749B2 (ja) * 2008-09-05 2014-03-26 株式会社Sumco 垂直シリコンデバイス用シリコンウェーハの製造方法及び垂直シリコンデバイス用シリコン単結晶引き上げ装置
DE102008061519A1 (de) * 2008-12-10 2010-01-07 Siltronic Ag Verfahren zur Herstellung einer Halbleiterscheibe aus Silizium mit internem Getter
MY159737A (en) 2010-09-03 2017-01-31 Gtat Ip Holding Llc Silicon single crystal doped with gallium, indium, or aluminum
KR101303422B1 (ko) * 2011-03-28 2013-09-05 주식회사 엘지실트론 단결정 잉곳의 제조방법 및 이에 의해 제조된 단결정 잉곳과 웨이퍼
JP2012209331A (ja) * 2011-03-29 2012-10-25 Renesas Electronics Corp 半導体集積回路装置の製造方法
JP2013129564A (ja) 2011-12-21 2013-07-04 Siltronic Ag シリコン単結晶基板およびその製造方法
US9945048B2 (en) * 2012-06-15 2018-04-17 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure and method
FR2997096B1 (fr) 2012-10-23 2014-11-28 Commissariat Energie Atomique Procede de formation d'un lingot en silicium de resistivite uniforme
US8907494B2 (en) 2013-03-14 2014-12-09 International Business Machines Corporation Electrical leakage reduction in stacked integrated circuits having through-silicon-via (TSV) structures
JP2016519049A (ja) * 2013-05-24 2016-06-30 サンエディソン・セミコンダクター・リミテッドSunEdison Semiconductor Limited 低酸素シリコンインゴットの製造方法
JP5668786B2 (ja) * 2013-05-28 2015-02-12 株式会社Sumco シリコン単結晶の育成方法及びシリコンウェーハの製造方法
JP6167752B2 (ja) * 2013-08-21 2017-07-26 信越半導体株式会社 シリコン単結晶材料の製造方法
CN116314384A (zh) * 2016-06-08 2023-06-23 环球晶圆股份有限公司 具有经改进的机械强度的高电阻率单晶硅锭及晶片
JP6536517B2 (ja) 2016-09-07 2019-07-03 信越半導体株式会社 結晶欠陥評価方法
CN106757313A (zh) * 2016-12-29 2017-05-31 上海合晶硅材料有限公司 超重掺砷晶棒拉制方法
JP6777046B2 (ja) * 2017-08-22 2020-10-28 信越半導体株式会社 再結合ライフタイムの制御方法
TWI642820B (zh) * 2017-09-25 2018-12-01 中美矽晶製品股份有限公司 N型多晶矽晶體及其製造方法與n型多晶矽晶片
US10943813B2 (en) * 2018-07-13 2021-03-09 Globalwafers Co., Ltd. Radio frequency silicon on insulator wafer platform with superior performance, stability, and manufacturability
US11111597B2 (en) 2019-09-13 2021-09-07 Globalwafers Co., Ltd. Methods for growing a nitrogen doped single crystal silicon ingot using continuous Czochralski method
US11111596B2 (en) 2019-09-13 2021-09-07 Globalwafers Co., Ltd. Single crystal silicon ingot having axial uniformity

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07277875A (ja) * 1994-04-01 1995-10-24 Sumitomo Sitix Corp 結晶成長方法
JP2001146498A (ja) * 1999-11-12 2001-05-29 Shin Etsu Handotai Co Ltd シリコン単結晶ウエーハおよびその製造方法並びにsoiウエーハ
JP2005322712A (ja) * 2004-05-07 2005-11-17 Toyota Motor Corp 半導体基板,半導体装置,およびそれらの製造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA1261715A (en) 1984-07-06 1989-09-26 General Signal Corporation Apparatus and process for growing monocrystals of semiconductor materials from shallow crucibles by czochralski technique
US4836788A (en) * 1985-11-12 1989-06-06 Sony Corporation Production of solid-state image pick-up device with uniform distribution of dopants
JPH0543384A (ja) 1991-06-03 1993-02-23 Sumitomo Metal Ind Ltd 結晶成長方法
US5178720A (en) * 1991-08-14 1993-01-12 Memc Electronic Materials, Inc. Method for controlling oxygen content of silicon crystals using a combination of cusp magnetic field and crystal and crucible rotation rates
JPH08261831A (ja) 1995-03-27 1996-10-11 Sumitomo Sitix Corp シリコンウェーハの評価方法及び酸化膜耐圧特性のすぐれたシリコンウェーハ
US5904767A (en) * 1996-08-29 1999-05-18 Industrial Technology Research Institute Neutron transmutation doping of silicon single crystals
DE19823962A1 (de) 1998-05-28 1999-12-02 Wacker Siltronic Halbleitermat Verfahren zur Herstellung eines Einkristalls
JP3770013B2 (ja) 1999-11-16 2006-04-26 株式会社Sumco 単結晶引上方法
JP2002029891A (ja) 2000-07-14 2002-01-29 Wacker Nsce Corp シリコン半導体基板とその製造方法
JP4723071B2 (ja) 2000-10-24 2011-07-13 信越半導体株式会社 シリコン結晶及びシリコン結晶ウエーハ並びにその製造方法
JP3624827B2 (ja) * 2000-12-20 2005-03-02 三菱住友シリコン株式会社 シリコン単結晶の製造方法
EP1513193A4 (en) * 2003-02-14 2007-02-28 Sumco Corp PROCESS FOR PRODUCING A SILICON WAFER
KR100588425B1 (ko) * 2003-03-27 2006-06-12 실트로닉 아게 실리콘 단결정, 결정된 결함분포를 가진 실리콘 단결정 및 실리콘 반도체 웨이퍼의 제조방법
JP4670224B2 (ja) * 2003-04-01 2011-04-13 株式会社Sumco シリコンウェーハの製造方法
JP5188673B2 (ja) * 2005-06-09 2013-04-24 株式会社Sumco Igbt用のシリコンウェーハ及びその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07277875A (ja) * 1994-04-01 1995-10-24 Sumitomo Sitix Corp 結晶成長方法
JP2001146498A (ja) * 1999-11-12 2001-05-29 Shin Etsu Handotai Co Ltd シリコン単結晶ウエーハおよびその製造方法並びにsoiウエーハ
JP2005322712A (ja) * 2004-05-07 2005-11-17 Toyota Motor Corp 半導体基板,半導体装置,およびそれらの製造方法

Also Published As

Publication number Publication date
EP1811065B1 (en) 2017-03-29
KR20070077073A (ko) 2007-07-25
KR100847112B1 (ko) 2008-07-18
EP1811065A1 (en) 2007-07-25
US8105436B2 (en) 2012-01-31
US7629054B2 (en) 2009-12-08
US20090081856A1 (en) 2009-03-26
US20070186845A1 (en) 2007-08-16
JP2007191350A (ja) 2007-08-02
DE07000774T1 (de) 2008-02-07

Similar Documents

Publication Publication Date Title
JP4631717B2 (ja) Igbt用シリコン単結晶ウェーハ及びigbt用シリコン単結晶ウェーハの製造方法
JP4760729B2 (ja) Igbt用のシリコン単結晶ウェーハ及びigbt用のシリコン単結晶ウェーハの製造方法
JP6210125B2 (ja) シリコン単結晶ウェーハ
JP5359874B2 (ja) Igbt用シリコン単結晶ウェーハの製造方法
JP5321460B2 (ja) Igbt用シリコン単結晶ウェーハの製造方法
JP5246163B2 (ja) Igbt用のシリコン単結晶ウェーハ及びigbt用のシリコン単結晶ウェーハの製造方法
US8961685B2 (en) Method of manufacturing silicon single crystal, silicon single crystal, and wafer
US9303332B2 (en) Silicon single crystal substrate and method of manufacturing the same
JP2010222241A (ja) Igbt用シリコン単結晶ウェーハ及びigbt用シリコン単結晶ウェーハの製造方法
JP5387408B2 (ja) Igbt用シリコン単結晶ウェーハの製造方法
JP5278324B2 (ja) Igbt用シリコン単結晶ウェーハの製造方法
JP5304649B2 (ja) Igbt用のシリコン単結晶ウェーハの製造方法
JPWO2009025339A1 (ja) Igbt用のシリコン単結晶ウェーハ及びigbt用のシリコン単結晶ウェーハの製造方法
JPWO2009025341A1 (ja) Igbt用のシリコン単結晶ウェーハ及びigbt用のシリコン単結晶ウェーハの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081023

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101012

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101019

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101101

R150 Certificate of patent or registration of utility model

Ref document number: 4631717

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131126

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250