JP2001146498A - シリコン単結晶ウエーハおよびその製造方法並びにsoiウエーハ - Google Patents

シリコン単結晶ウエーハおよびその製造方法並びにsoiウエーハ

Info

Publication number
JP2001146498A
JP2001146498A JP32248799A JP32248799A JP2001146498A JP 2001146498 A JP2001146498 A JP 2001146498A JP 32248799 A JP32248799 A JP 32248799A JP 32248799 A JP32248799 A JP 32248799A JP 2001146498 A JP2001146498 A JP 2001146498A
Authority
JP
Japan
Prior art keywords
wafer
single crystal
silicon single
region
nitrogen
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP32248799A
Other languages
English (en)
Other versions
JP3994602B2 (ja
Inventor
Makoto Iida
誠 飯田
Masaki Kimura
雅規 木村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to JP32248799A priority Critical patent/JP3994602B2/ja
Priority to US09/869,912 priority patent/US6843847B1/en
Priority to EP00971821A priority patent/EP1170405A4/en
Priority to PCT/JP2000/007809 priority patent/WO2001036719A1/ja
Priority to KR1020017007829A priority patent/KR100765343B1/ko
Priority to TW089123875A priority patent/TWI247058B/zh
Publication of JP2001146498A publication Critical patent/JP2001146498A/ja
Application granted granted Critical
Publication of JP3994602B2 publication Critical patent/JP3994602B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02Elements
    • C30B29/06Silicon
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/02Single-crystal growth by pulling from a melt, e.g. Czochralski method adding crystallising materials or reactants forming it in situ to the melt
    • C30B15/04Single-crystal growth by pulling from a melt, e.g. Czochralski method adding crystallising materials or reactants forming it in situ to the melt adding doping materials, e.g. for n-p-junction
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/20Controlling or regulating
    • C30B15/203Controlling or regulating the relationship of pull rate (v) to axial thermal gradient (G)
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

(57)【要約】 【課題】 窒素をドープしたOSF領域を含むN−領域
で引上げた結晶を無欠陥ウエーハとして使用するにはO
SF領域を不活性化することが必要で、そのための結晶
引上げ条件を探索し、制御幅が広く、制御し易い安定し
た製造条件の下で、ボイド型欠陥や転位クラスターを排
除した全面N−領域からなるCZ法による無欠陥シリコ
ン単結晶ウエーハおよびその製造方法を提供する。 【解決手段】 CZ法によって育成されたシリコン単結
晶ウエーハであって、窒素がドープされ、全面N−領域
からなり、かつ格子間酸素濃度が8ppma以下、或は
窒素がドープされ、全面から少なくともボイド型欠陥と
転位クラスターが排除されており、かつ格子間酸素濃度
が8ppma以下であるシリコン単結晶ウエーハおよび
その製造方法。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、窒素がドープさ
れ、結晶欠陥が殆どない無欠陥シリコン単結晶ウエーハ
およびその製造方法に関するものである。
【0002】
【従来の技術】近年、DRAM等の半導体回路の高集積
化に伴う素子の微細化に伴い、その基板となるチョクラ
ルスキー法(以下、CZ法と略記することがある)で作
製されたシリコン単結晶に対する品質要求が高まってき
ている。特に、FPD、LSTD、COP等のグローン
イン(Grown−in)欠陥と呼ばれ、酸化膜耐圧特
性やデバイスの特性を悪化させる、単結晶成長起因の欠
陥が存在し、その密度の低減とサイズの縮小が重要視さ
れている。
【0003】これらの欠陥を説明するに当たって、先
ず、シリコン単結晶に取り込まれるベイカンシイ(Va
cancy、以下Vと略記することがある)と呼ばれる
空孔型の点欠陥と、インタースティシアル−シリコン
(Interstitial−Si、以下Iと略記する
ことがある)と呼ばれる格子間型シリコン点欠陥のそれ
ぞれの取り込まれる濃度を決定する因子について、一般
的に知られていることを説明する。
【0004】シリコン単結晶において、V−領域とは、
Vacancy、つまりシリコン原子の不足から発生す
る凹部、穴のようなものが多い領域であり、I−領域と
は、シリコン原子が余分に存在することにより発生する
転位や余分なシリコン原子の塊が多い領域のことであ
り、そしてV−領域とI−領域の間には、原子の不足や
余分が無い(少ない)ニュートラル領域(Neutra
l領域、以下N−領域と略記することがある)が存在し
ていることになる。そして、前記グローンイン欠陥(F
PD、LSTD、COP等)というのは、あくまでもV
やIが過飽和な状態の時に発生するものであり、多少の
原子の偏りがあっても、飽和以下であれば、欠陥として
は存在しないことが判ってきた。
【0005】この両点欠陥の濃度は、CZ法における結
晶の引上げ速度(成長速度)Fと結晶中の固液界面近傍
の温度勾配Gとの関係から決まることが知られている。
また、V−領域とI−領域との間のN−領域には、OS
F(酸化誘起積層欠陥、Oxidation Indu
sed Stacking Fault)と呼ばれるリ
ング状に発生する欠陥の存在が確認されている。
【0006】これら結晶成長起因の欠陥を分類すると、
例えば成長速度が0.6mm/min前後以上と比較的
高速の場合には、空孔タイプの点欠陥が集合したボイド
起因とされているFPD、LSTD、COP等のボイド
型欠陥が結晶径方向全域に高密度に存在し、これら欠陥
が存在する領域はV−リッチ領域と呼ばれている。ま
た、成長速度が0.6mm/min以下の場合は、成長
速度の低下に伴い、上記したOSFリングが結晶の周辺
から発生し、このリングの外側に転位ループ起因と考え
られているL/D(Large Dislocatio
n:格子間転位ループの略号、LSEPD、LFPD
等)の欠陥が低密度に存在し、これら欠陥が存在する領
域はI−リッチ領域と呼ばれている。さらに、成長速度
を0.4mm/min前後以下に低速にすると、OSF
リングがウエーハの中心に凝集して消滅し、全面がI−
リッチ領域となる。
【0007】また、最近V−リッチ領域とI−リッチ領
域の中間でOSFリングの外側に、空孔起因のFPD、
LSTD、COPも、転位ループ起因のLSEPD、L
FPDも、さらにはOSFも存在しないN−領域の存在
が発見されている。この領域はOSFリングの外側にあ
り、そして、酸素析出熱処理を施し、X−ray観察等
で析出のコントラストを確認した場合に、酸素析出がほ
とんどなく、かつ、LSEPD、LFPDが形成される
ほどリッチではないI−リッチ領域側である。さらに、
OSFリングの内側にも、空孔起因のボイド型欠陥も、
転位ループ起因の欠陥も存在せず、OSFも存在しない
N−領域の存在が確認されている。
【0008】これらのN−領域は、通常の方法では、成
長速度を下げた時に成長軸方向に対して斜めに存在する
ため、ウエーハ面内では一部分にしか存在しなかった。
このN−領域について、ボロンコフ理論(V.V.Vo
ronkov;Journal of Crystal
Growth,59(1982)625〜643)で
は、引上げ速度(F)と結晶固液界面軸方向温度勾配
(G)の比であるF/Gというパラメータが点欠陥のト
ータルな濃度を決定すると唱えている。このことから考
えると、面内で引上げ速度は一定のはずであるから、面
内でGが分布を持つために、例えば、ある引上げ速度で
は中心がV−リッチ領域でN−領域を挟んで周辺でI−
リッチ領域となるような結晶しか得られなかった。
【0009】そこで最近、面内のGの分布を改良して、
この斜めでしか存在しなかったN−領域を、例えば、引
上げ速度Fを徐々に下げながら引上げた時に、ある引上
げ速度でN−領域が横全面に広がった結晶が製造できる
ようになった。また、この全面N−領域の結晶を長さ方
向へ拡大するには、このN−領域が横に広がった時の引
上げ速度を維持して引上げればある程度達成できる。ま
た、結晶が成長するに従ってGが変化することを考慮
し、それを補正して、あくまでもF/Gが一定になるよ
うに、引上げ速度を調節すれば、それなりに成長方向に
も、全面N−領域となる結晶が拡大できるようになっ
た。すなわち、CZ結晶引上げ時のF/Gを制御し、全
面N−領域で引き上げることによりボイド型欠陥および
転位クラスターを低減することが可能となったが、F/
Gの制御幅のマージンが非常に狭いという問題があっ
た。
【0010】一方、従来から、窒素をドープしたシリコ
ン単結晶が、FZシリコン中の欠陥を減らすことが知ら
れており、この方法は、窒素の特異な酸素析出特性等を
利用しながらCZ法にも応用されている。そこで、本発
明者らは、特願平11−022919号で、窒素をドー
プすることによりN−領域が拡大することを利用して、
全面N−領域のウエーハの歩留りおよび生産性を向上さ
せる製造条件を提案した。
【0011】しかし、窒素をドープした場合に、ボイド
型欠陥がなく、I−リッチ領域に見られるような転位ク
ラスターのないN−領域が大きく拡大することは確かで
あるが、そのほとんどはOSF領域を含んだN−領域で
あり、無欠陥ウエーハとして実際に使用することのでき
るOSF領域を含まないN−領域の拡大は比較的少なか
った。また、この窒素をドープした場合のOSF領域
は、窒素ノンドープのOSF領域に比べてOSF核の密
度が数倍高く、さらにそのOSF核が起因となって発生
する転位ループが存在し、デバイスに悪影響を及ぼすと
いう問題もあった。
【0012】
【発明が解決しようとする課題】本発明は、このような
問題点に鑑みなされたもので、窒素をドープした場合の
OSF領域を含むN−領域で引上げた結晶を無欠陥ウエ
ーハとして使用するにはOSF領域を不活性化すること
が必要で、そのための結晶引上げ条件を探索し、制御幅
が広く、制御し易い安定した製造条件の下で、ボイド型
欠陥や転位クラスターを排除した全面N−領域からなる
CZ法によるシリコン単結晶ウエーハを高生産性、高歩
留りを維持しながら製造することを目的とする。
【0013】
【課題を解決するための手段】本発明は、前記目的を達
成するために為されたもので、本発明の請求項1に記載
した発明は、チョクラルスキー法によって育成されたシ
リコン単結晶ウエーハであって、窒素がドープされ、全
面N−領域からなり、かつ格子間酸素濃度が8ppma
以下であることを特徴とするシリコン単結晶ウエーハで
ある。
【0014】このように、シリコンウエーハの格子間酸
素濃度を8ppma以下としたことによって、N−領域
中にOSF領域が含まれていたとしても、そのOSF領
域からOSFが発生することはなく、セコエッチングに
より転位ループが観察されることもなく、デバイス特性
に影響を及ぼすような欠陥が存在しない実質的な無欠陥
ウエーハとなる。
【0015】そして、本発明の請求項2に記載した発明
は、チョクラルスキー法によって育成されたシリコン単
結晶ウエーハであって、窒素がドープされ、全面から少
なくともボイド型欠陥と転位クラスターが排除されてお
り、かつ格子間酸素濃度が8ppma以下であることを
特徴とするシリコン単結晶ウエーハである。このよう
に、結晶全面から少なくともボイド型欠陥と転位クラス
ターが排除されており、酸素濃度が8ppma以下であ
るので、請求項1と同様に実質的な無欠陥ウエーハとな
る。
【0016】これらの場合、請求項3に記載したよう
に、格子間酸素濃度を5ppma以下とすることができ
る。このように、酸素濃度が5ppma以下であれば、
ほぼ完全に無欠陥シリコン単結晶ウエーハとすることが
できるので、このウエーハを用いて酸化膜耐圧(TZD
B(Time Zero Dielectric Breakdown))を測定した場
合、ほぼ100%の良品率が得られる。
【0017】また、これらの場合、請求項4に記載した
ように、ドープされた窒素濃度を1×1014/cm3
上とすることができる。このように、窒素濃度が1×1
14/cm3 以上であれば、窒素の酸素析出促進効果に
より、低酸素でありながら、バルク部においてある程度
の酸素析出が得られるため、IG(Intrinsic
Gettering、内部ゲッタリング)効果が期待
できる。
【0018】さらに、請求項5に記載したように、ドー
プされた窒素濃度が5×1014/cm3 以上であること
が好ましい。このように、窒素濃度が5×1014/cm
3 以上であればさらに酸素析出促進効果が向上し、IG
効果が高いものとなる。
【0019】そして本発明の請求項6に記載した発明
は、前記請求項1ないし請求項5のいずれか1項に記載
したシリコン単結晶ウエーハの一主面に、EG処理が施
されているシリコン単結晶ウエーハである。このよう
に、窒素濃度を高めることによりある程度のIG効果が
期待できるが、それだけでは不十分である場合もあるの
で、デバイスが作製される主面とは反対側の主面に、例
えばPBS(ポリバックシール(登録商標))やBSD
(バックサイドダメージ)などのEG(Extrins
ic Gettering、外部ゲッタリング)処理を
施すことが好ましい。
【0020】さらに本発明の請求項7に記載した発明
は、前記請求項1ないし請求項6のいずれか1項に記載
したシリコン単結晶ウエーハを、SOI層として用いた
SOIウエーハである。このような実質的に無欠陥ウエ
ーハをSOI(Silicone On Insula
tor)層として使用すれば、ボイド型欠陥がSOI層
を貫通するために生ずる絶縁不良が発生せず、また、C
Zウエーハであるため大口径化が可能であり、しかも比
較的安価に得られるので、高品質のSOIウエーハの製
造コスト低減を図ることができる。
【0021】次に本発明の請求項8に記載した発明は、
チョクラルスキー法によりシリコン単結晶を育成する際
に、窒素をドープしながら結晶全面がN−領域となり、
かつ格子間酸素濃度が8ppma以下となる条件で引上
げた単結晶から製造するシリコン単結晶ウエーハの製造
方法である。
【0022】このように、実質的な無欠陥ウエーハは、
格子間酸素濃度を8ppma以下に制御しながら、窒素
をドープすることにより拡大されたN−領域を使用して
引上げることができる。これにより、引上げ速度FとF
/G値のN−領域マージンを格段に増加することがで
き、従来に比べ高生産性、高歩留りが実現できる。引上
げられた結晶からウエーハへの加工は公知の方法で行え
ばよい。
【0023】この場合、請求項9に記載したように、こ
の無欠陥ウエーハは、ドープする窒素濃度を1×1014
/cm3 以上とし、かつ結晶全面がN−領域となる条件
として、F/G(F:引上速度、G:結晶固液界面の温
度勾配)値が結晶面内の全ての位置で0.14〜0.2
2mm2 /K・minの範囲内で育成した単結晶から製
造することができる。このように、引上げ条件として具
体的に窒素濃度が1×1014/cm3 以上であれば、F
/Gを0.14〜0.22mm2 /K・minの範囲内
に制御すればよく、容易に制御することができる。
【0024】さらにこの場合、請求項10に記載したよ
うに、ドープする窒素濃度を5×1014/cm3 以上と
し、かつ結晶全面がN−領域となる条件として、F/G
値が結晶面内の全ての位置で0.12〜0.24mm2
/K・minの範囲内で育成した単結晶から製造するこ
とが好ましい。このように、ドープする窒素濃度が5×
1014/cm3 以上の場合には、F/G値は0.12〜
0.24mm2 /K・minの範囲でよいので、制御幅
が広く、非常に制御が容易である。
【0025】本発明の請求項11に記載した発明は、前
記請求項8ないし請求項10のいずれか1項に記載した
製造方法により製造されたシリコン単結晶ウエーハに熱
処理を施すことを特徴とするシリコン単結晶ウエーハの
製造方法である。このように、本発明の製造方法により
製造されたシリコン単結晶ウエーハは、その酸素濃度が
8ppma以下であるので、OSFが発生することはな
いが、残存している微小な酸素析出物が表面に出ると若
干耐圧特性を劣化させる場合がある。そこで、表面に熱
処理を施して、その微小な酸素析出物を溶解させること
により、より確実に高品質ウエーハを得ることができ
る。
【0026】この場合、請求項12に記載したように、
熱処理を急速加熱・急速冷却装置(RTA装置、Rap
id Thermal Annealer)を用いて行
うことが望ましい。この装置は、枚葉式の自動連続熱処
理装置であって、熱処理前後の加熱、冷却を数秒〜数百
秒で行うので、弊害の多い長時間の熱履歴をウエーハに
与えることなく、数秒〜数百秒の短時間の効果的な熱処
理を施すことができる。また、表面に露出した微小な酸
素析出物は、高温短時間のRTAプロセスのアルゴン、
水素等によるアニールで簡単に消滅させることができ
る。さらに、より強力にIG能力を付加したい場合に
は、窒素雰囲気でのRTAプロセス等により、IG能力
を増加させることもできる。
【0027】以下、本発明につき詳細に説明するが、本
発明はこれらに限定されるものではない。説明に先立ち
各用語につき予め解説しておく。 1)FPD(Flow Pattern Defec
t)とは、成長後のシリコン単結晶棒からウェーハを切
り出し、表面の歪み層を弗酸と硝酸の混合液でエッチン
グして取り除いた後、K2 Cr27 と弗酸と水の混合
液で表面を無攪拌でエッチング(Seccoエッチン
グ)することによりピットおよびさざ波模様が生じる。
このさざ波模様をFPDと称し、ウェーハ面内のFPD
密度が高いほど酸化膜耐圧の不良が増える(特開平4−
192345号公報参照)。
【0028】2)SEPD(Secco Etch P
it Defect)とは、FPDと同一のSecco
エッチングを施した時に、流れ模様(flow pat
tern)を伴うものをFPDと呼び、流れ模様を伴わ
ないものをSEPDと呼ぶ。この中で10μm以上の大
きいSEPD(LSEPD)は転位クラスターに起因す
ると考えられ、デバイスに転位クラスターが存在する場
合、この転位を通じて電流がリークし、P−Nジャンク
ションとしての機能を果たさなくなる。
【0029】3)LSTD(Laser Scatte
ring TomographyDefect)とは、
成長後のシリコン単結晶棒からウエーハを切り出し、表
面の歪み層を弗酸と硝酸の混合液でエッチングして取り
除いた後、ウエーハを劈開する。この劈開面より赤外光
を入射し、ウエーハ表面から出た光を検出することでウ
エーハ内に存在する欠陥による散乱光を検出することが
できる。ここで観察される散乱体については学会等です
でに報告があり、酸素析出物とみなされている(J.
J.A.P. Vol.32,P3679,1993参
照)。また、最近の研究では、八面体のボイド(穴)で
あるという結果も報告されている。
【0030】4)COP(Crystal Origi
nated Particle)とは、ウエーハの中心
部の酸化膜耐圧を劣化させる原因となる欠陥で、Sec
coエッチではFPDになる欠陥が、SC−1洗浄(N
4 OH:H22 :H2 O=1:1:10の混合液に
よる洗浄)では選択エッチング液として働き、COPに
なる。このピットの直径は1μm以下で光散乱法で調べ
る。
【0031】5)L/D(Large Disloca
tion:格子間転位ループの略号)には、LSEP
D、LFPD等があり、転位ループ起因と考えられてい
る欠陥である。LSEPDは、上記したようにSEPD
の中でも10μm以上の大きいものをいう。また、LF
PDは、上記したFPDの中でも先端ピットの大きさが
10μm以上の大きいものをいい、こちらも転位ループ
起因と考えられている。
【0032】従来方法によりF/Gを制御して作製され
る無欠陥結晶は、N−領域となる引上げ速度が低速であ
り、また、F/Gのマージンも少ないためため、生産
性、歩留まり共に低かった。これに対し、本発明者らが
先に特願平11−022919号で提案したように、窒
素をドープしてF/Gを制御した場合、N−領域、すな
わち、ボイド型欠陥(FPD,COP等)が存在せずI
−リッチ領域に見られるような転位クラスターも存在し
ない領域は大きく拡大するが、その殆どはOSF領域を
含む領域の拡大であり、無欠陥ウエーハとして実際に使
用することのできるOSF領域を含まないN−領域の拡
大は比較的少ないので、その部分の引上げ速度は従来方
法に比べてさほど向上しない。つまり、F/Gのマージ
ンがある程度拡大することにより、無欠陥結晶の製造歩
留りの向上は期待できるが、生産性はさほど変化がない
ということになる。
【0033】また、この窒素をドープした場合のOSF
領域は、窒素ノンドープのOSF領域に比べてOSF核
の密度が数倍高く、さらにそのOSF核が起因となって
発生する転位ループが存在し、デバイスに悪影響を及ぼ
すため、実際には使用することが困難なものであった。
【0034】そこで本発明者らは先ず、無欠陥結晶の生
産性を向上し製造コストを下げるために、窒素ドープに
より拡大したOSF領域を有効に利用する方法を考え
た。すなわち、この領域にはボイド型欠陥が存在せず、
I−リッチ領域に見られるような転位クラスターも存在
せず、しかも比較的高速で育成可能で、かつF/Gのマ
ージンが広いためである。
【0035】このようにOSF領域を含むN−領域で引
上げた結晶も無欠陥ウエーハとして使用することができ
るかどうかを検討した結果、引上げ結晶中に含まれる酸
素濃度を極低酸素にすれば、OSFを不活性にすること
ができる(デバイス特性に影響を与えない)ことを見出
した。すなわち、OSFが不活性であれば拡大N−領域
を有効に利用できるので、従来に比べて極めて高生産
性、高歩留りで無欠陥ウエーハを製造することが可能と
なる。
【0036】そこで、この窒素ドープによる拡大OSF
領域と酸素濃度の関係に注目し、詳細な実験と調査を行
った。その結果、酸素濃度が高い場合(18ppma
(日本電子工業振興協会(JEIDA)規格)以上)に
は、1150℃/100分、ウエットO2 雰囲気下のO
SFテストによってOSFが発生した。また、セコ エ
ッチング(SeccoEtching)により転位ルー
プが高密度に観察されたが、酸素濃度が10ppma以
下になると、OSFおよび転位ループの密度は減少し、
さらに8ppma以下になると、OSFや転位ループは
全く発生しなくなった。つまり、この窒素ドープにより
拡大したOSF領域を使用しても、酸素濃度を8ppm
a以下にすることにより、OSFを不活性にできるとい
うことになり、ボイド型欠陥、転位クラスター、OS
F、およびOSF上の転位ループ等の無い無欠陥シリコ
ン単結晶が、高生産性および高歩留まりで製造可能であ
ることが判明した。
【0037】次にこれらの結晶の酸化膜耐圧特性につい
て調査した。その結果、酸素濃度が低下するほど、良好
な耐圧特性を示す結果となった。これは、OSF核とな
り得る酸素析出物のサイズに依存しているものと思われ
る。すなわち、酸素濃度の低下に伴い酸素析出物のサイ
ズが小さくなり、酸化膜耐圧特性に影響しにくくなった
ものと考えられる。そして、酸素濃度が5ppma以下
になると、耐圧特性(TZDB)は良品率がほぼ100
%となった。但し、5ppma以下の酸素濃度のウエー
ハでは析出物もなく低酸素であるため、ゲッタリング能
力が殆どなくなる。よって、程良くゲッタリング能力
(IG能力)も必要な場合の酸素濃度は5〜8ppma
までの選択となる。
【0038】実際の引上げ方法においては、OSF領域
の発生は窒素濃度によって変化する。例えば窒素濃度が
1×1014/cm3 以上のときは、F/G値を引上げ結
晶の面内全ての位置で、0.14〜0.22mm2 /K
・minの範囲内で結晶を育成し、酸素濃度を8ppm
a以下に調整すれば、全面が潜在的にOSF核を持って
いる領域(潜在OSF領域:酸素濃度が8ppmaを超
えればOSFが発生する領域)となる。
【0039】ここで、酸素濃度の制御方法は従来より慣
用されているように、ルツボ回転速度や磁場印加、そし
てガス流の制御等によりコントロールすることができ
る。また、窒素濃度が高くなれば、この潜在OSF領域
もさらに拡大し、例えば窒素を5×1014/cm3 以上
ドープした場合は、F/G値を引上げ結晶の面内すべて
の位置で、0.12〜0.24mm2 /K・minの範
囲内で結晶を育成すればよい。
【0040】このような方法によれば、単結晶の育成が
高速成長かつ広いマージンで可能となる。次いでこれを
通常の方法に従い、スライス、面取り、研削、エッチン
グ、鏡面仕上げ研磨等の工程を経てウエーハに加工すれ
ば、ボイドもOSFも転位クラスターも、さらにはOS
F上の転位ループも存在しない無欠陥シリコン単結晶ウ
エーハを製造することができる。
【0041】ここでさらにウエーハの機能を高めるため
に、デバイスの作製が予定される主面の反対側の主表面
にPBS、BSD等のEG処理を施しても良い。特に、
5ppma以下の低酸素の場合は、様々な欠陥が完全に
フリーとなる結晶であるため、欠陥や電気特性は大変良
好であるが、バルクの欠陥も存在しないため、ゲッタリ
ング能力に欠ける。よって、デバイス製造ラインによっ
てゲッタリング能力が必要とされる場合には、PBS、
BSD等のEG処理を行い、ゲッタリング能力を付加し
ても良い。
【0042】また、酸素濃度が8〜5ppmaの場合に
は、OSFは発生させないが、微小な析出物が残存して
いる。よってゲッタリング能力は上記のウエーハよりも
あるが、微小析出物が表面に出ると、若干耐圧特性を劣
化させる場合がある。そこで、この場合は何らかの熱処
理を施すことにより、表面のみその微小な酸素析出物を
溶解させてしまえば良く、例えば、RTAプロセスにお
いて、アルゴン、水素、窒素等の雰囲気下でのアニール
で簡単に消滅させることができる。この場合、この析出
物は非常に小さいため、RTA装置の高温短時間プロセ
スでも十分消滅させることが可能である。
【0043】ここで、RTAプロセスとは、熱処理をR
TA装置(Rapid Thermal Anneal
er、急速加熱・急速冷却装置)を用いて行う工程であ
って、この装置は、枚葉式の自動連続熱処理装置であ
り、熱処理前後の加熱、冷却を数秒〜数百秒で行うの
で、弊害の多い長時間の熱履歴をウエーハに与えること
なく、数秒〜数百秒の短時間の効果的な熱処理を施すこ
とができるものである。
【0044】さらに、どのウエーハに対しても、より強
力にゲッタリング能力を付加したい場合には、すでに良
く知られている、窒素雰囲気下でのRTAプロセス等に
より、ゲッタリング能力を増加させてもよい。
【0045】加えて、このような実質的に無欠陥である
シリコン単結晶ウエーハをSOI層として使用すれば、
ボイド型欠陥がSOI層を貫通するために生ずる不良が
発生することはない。すなわち、例えば2枚のシリコン
ウエーハを酸化膜を介して貼り合わせた後、デバイス作
製側基板を薄膜化してSOI層を作製する際に、貼り合
せるシリコンウエーハの内、少なくともSOI層となる
デバイス作製側基板を本発明のシリコンウエーハとすれ
ば、薄膜化後のSOI層にも欠陥は存在せず、極めて良
好な特性を有するものとなる。また、CZウエーハであ
るため大口径化が可能であり、しかも比較的安価に得ら
れるので、高品質のSOIウエーハの製造コストの低減
を図ることができる。
【0046】
【発明の実施の形態】以下、本発明の実施の形態につい
て、図面を参照しながら詳細に説明する。まず、本発明
で使用するCZ法による単結晶引上げ装置の構成例を図
1により説明する。図1に示すように、この単結晶引上
げ装置30は、引上げ室31と、引上げ室31中に設け
られたルツボ32と、ルツボ32の周囲に配置されたヒ
ータ34と、ルツボ32を回転させるルツボ保持軸33
およびその回転機構(図示せず)と、シリコンの種結晶
5を保持するシードチャック6と、シードチャック6を
引上げるワイヤ7と、ワイヤ7を回転又は巻き取る巻取
機構(図示せず)を備えて構成されている。ルツボ32
は、その内側のシリコン融液(湯)2を収容する側には
石英ルツボが設けられ、その外側には黒鉛ルツボが設け
られている。また、ヒータ34の外側周囲には断熱材3
5が配置されている。
【0047】また、本発明の製造方法に関わる製造条件
を設定するために、結晶1の固液界面4の外周に環状の
固液界面断熱材8を設け、その上に上部囲繞断熱材9が
配置されている。この固液界面断熱材8は、その下端と
シリコン融液2の湯面3との間に3〜5cmの隙間10
を設けて設置されている。上部囲繞断熱材9は条件によ
っては使用しないこともある。さらに、冷却ガスを吹き
付けたり、輻射熱を遮って単結晶を冷却する不図示の筒
状の冷却装置を設けてもよい。別に、最近では引上げ室
31の水平方向の外側に、図示しない磁石を設置し、シ
リコン融液2に水平方向あるいは垂直方向等の磁場を印
加することによって、融液の対流を抑制し、単結晶の安
定成長をはかる、いわゆるMCZ法が用いられることも
多い。
【0048】次に、上記の単結晶引上げ装置30による
窒素ドープ単結晶育成方法について説明する。まず、ル
ツボ32内でシリコンの高純度多結晶原料を融点(約1
420°C)以上に加熱して融解する。この時、窒素を
ドープするために、例えば窒化膜付きシリコンウエーハ
を投入しておく。次に、ワイヤ7を巻き出すことにより
融液2の表面略中心部に種結晶5の先端を接触又は浸漬
させる。その後、ルツボ保持軸33を適宜の方向に回転
させるとともに、ワイヤ7を回転させながら巻き取り種
結晶5を引上げることにより、単結晶育成が開始され
る。以後、引上げ速度と温度を適切に調節することによ
り略円柱形状の窒素をドープした単結晶棒1を得ること
ができる。
【0049】この場合、本発明では、結晶内の温度勾配
を制御するために、図1に示したように、前記固液界面
断熱材8の下端とシリコン融液2の湯面3との隙間10
の間隔を調整するとともに、引上げ室31の湯面上の単
結晶棒1中の液状部分の外周空間において、湯面近傍の
結晶の温度が例えば1420℃から1400℃までの温
度域に環状の固液界面断熱材8を設け、その上に上部囲
繞断熱材9を配置するようにしている。さらに、必要に
応じてこの断熱材の上部に結晶を冷却する装置を設け
て、これに上部より冷却ガスを吹きつけて結晶を冷却で
きるものとし、筒下部に輻射熱反射板を取り付けて制御
するようにしてもよい。
【0050】引上げ中に、ルツボ回転数、結晶回転数、
導入ガス流量、雰囲気圧力、印加磁場の強度や方向を制
御することによって、結晶中の酸素濃度を8ppma以
下となるようにすることができる。例えば、ルツボ回転
数を低く、ガス流量を多く、圧力を低く、磁場を強くす
ることによって、酸素を所望の値以下に低減化させるこ
とができる。
【0051】次に、得られた窒素含有シリコン単結晶棒
を、例えばスライス、面取り、研削、エッチング、鏡面
仕上げ研磨することによって、本発明のウエーハに加工
することができる。もちろん、ウエーハ加工方法はこれ
に限定されるものではなく、通常用いられている方法で
あれば、いずれの方法であってもよい。
【0052】続いて得られたウエーハに熱処理を加えて
ウエーハ表面に残存していた微小な酸素析出物を溶解、
消滅させるようにしてもよい。本発明ではこの熱処理に
急速加熱・急速冷却できる装置を使用することにした。
このRTA装置としては、熱放射によるランプ加熱器の
ような装置を挙げることができる。また、その他市販さ
れているものとして、例えばAST社製、SHS−28
00のような装置を挙げることができ、これらは特別複
雑で高価なものではない。
【0053】ここで、本発明で用いたシリコン単結晶ウ
エーハの急速加熱・急速冷却装置(RTA装置)の一例
を示す。図2は、RTA装置の概略図である。図2の熱
処理装置20は、石英からなるチャンバー21を有し、
このチャンバー21内でウエーハを熱処理するようにな
っている。加熱は、チャンバー21を上下左右から囲繞
するように配置される加熱ランプ22によって行う。こ
のランプはそれぞれ独立に供給される電力を制御できる
ようになっている。
【0054】ガスの供給側は、不図示の水素ガス供給
源、アルゴン供給源及び窒素ガス供給源が接続されてお
り、任意の混合比でこれらを混合してチャンバー21内
に供給することができるようにされている。ガスの排気
側は、オートシャッター23が装備され、外気を封鎖し
ている。オートシャッター23は、ゲートバルブによっ
て開閉可能に構成される不図示のウエーハ挿入口が設け
られている。また、オートシャッター23にはガス排気
口が設けられており、炉内雰囲気圧力を調整できるよう
になっている。
【0055】そして、ウエーハ28は石英トレイ24に
形成された3点支持部25の上に配置される。トレイ2
4のガス導入口側には、石英製のバッファ26が設けら
れており、導入ガスがウエーハ28に直接当たるのを防
ぐことができる。また、チャンバー21には不図示の温
度測定用特殊窓が設けられており、チャンバー21の外
部に設置されたパイロメータ27により、その特殊窓を
通してウエーハ28の温度を測定することができる。
【0056】以上のような熱処理装置20によって、ウ
エーハを急速加熱・急速冷却する処理は次のように行わ
れる。まず、熱処理装置20に隣接して配置される、不
図示のウエーハハンドリング装置によってウエーハ28
を挿入口からチャンバー21内に入れ、トレイ24上に
配置した後、オートシャッター23を閉める。チャンバ
ー21内は所定の水素を含む還元性雰囲気で満たされ
る。
【0057】そして、加熱ランプ22に電力を供給し、
ウエーハ28を例えば1100〜シリコンの融点、特に
は1300℃以下の所定の温度に昇温する。この際、目
的の温度になるまでに要する時間は例えば20秒程度で
ある。次にその温度において所定時間保持することによ
り、ウエーハ28に高温熱処理を加えることができる。
【0058】所定時間経過し高温熱処理が終了したな
ら、ランプ22の出力を下げウエーハ28の温度を下げ
る。本発明の熱処理方法は、熱処理における最高温度か
ら700℃までの降温速度を20℃/sec以下とする
方法であるが、この方法を実施する際には、パイロメー
タ27でウエーハ28の温度を測定しつつ、従来20〜
40秒間程度の時間をかけ降温速度30〜60℃/se
cで降温していたのを、ランプ22の出力を適当に調整
して降温速度を20℃/sec以下に低めるだけで良
い。従って、従来から使用されているRTA装置にほと
んど改造を加えずに、本発明の方法を実施することがで
きる。最後に、ウエーハの降温が終了したらウエーハハ
ンドリング装置によってウエーハを取り出すことによ
り、熱処理を完了する。
【0059】降温時間を短縮したい時は、パイロメータ
27で測定したウエーハ28の温度が700℃未満にな
ったら、例えばランプ22の出力をOFFにしてウエー
ハ28を急冷するようにすれば良い。あるいは、ウエー
ハハンドリング装置によってウエーハ28を取り出して
室温の空間に移動させることによっても、700℃未満
の降温速度を速めて降温時間を短縮することができる。
【0060】
【実施例】以下、本発明の具体的な実施の形態を実施例
を挙げて説明するが、本発明はこれらに限定されるもの
ではない。 (実施例1)図1に示した引上げ装置30で、18イン
チ石英ルツボに原料多結晶シリコンをチャージし、直径
6インチ、方位<100>、導電型P型のシリコン単結
晶棒を引上げた。シリコン融液には3000ガウスの水
平磁場を印加し、対流を抑制した。引上げ速度を0.4
9〜0.77mm/minの範囲で変化させて結晶を育
成した。
【0061】また、湯面から環状の固液界面断熱材の下
端までは、4cmの空間とし、その上に10cm高さの
環状固液界面断熱材を配置し、湯面から引上げ室天井ま
での高さをルツボ保持軸を調整して30cmに設定し、
上部囲繞断熱材を配備した。窒素ドープは、窒化膜付き
ウエーハの投入量を調整して行い、酸素濃度は、4pp
ma(JEIDA)となるように制御した。そして、結
晶中心部でのF/G値を0.14〜0.22mm2 /K
・minの範囲内で引上げた。
【0062】ここで得られた単結晶棒の窒素濃度が計算
上2×1014/cm3 となる部分からウエーハを切り出
し、鏡面加工を施してシリコン単結晶の鏡面ウエーハを
作製し、ボイド型欠陥(FPD、LSPD、COP)や
転位クラスターの測定を行った。また、熱酸化処理を施
してOSFリング発生の有無を確認した。その結果、結
晶全長で上記グローイン欠陥もOSFも観察されなかっ
た。
【0063】次に、このウエーハの酸化膜耐圧特性につ
いて評価した。まず、TZDBのCモード収率を求め
た。ウエーハの表面にリンドープポリシリコン電極(酸
化膜厚25nm、電極面積8mm2 )を作製し、判定電
流値1mA/cm2 で評価した絶縁破壊電界8MV/c
m以上の良品率で評価した。また、TDDBのγモード
収率についても測定を行った。これは上記リンドープポ
リシリコン電極にストレス電流0.01nA/cm2
継続的に流し、電荷量25C/cm2 以上で絶縁破壊が
発生するものを良品として、その良品率で評価した。
【0064】測定の結果、TZDBは100%であり、
TDDBは平均94%と高い良品率を示した。したがっ
て、本発明のシリコンウエーハは酸化膜耐圧特性に優れ
ており、このウエーハをデバイス作製に用いた場合、デ
バイス特性の向上と歩留りの向上が期待できる。
【0065】(比較例1)比較例として窒素ドープを行
わず、引上げ速度を0.42〜0.84mm/minと
して引上げた以外は実施例1と全く同様の条件でシリコ
ン単結晶棒の引上げを行い、シリコンウエーハを作製し
た。そして、実施例と同様にグローイン欠陥の測定とO
SFの有無を測定した。その結果、ウエーハが切り出さ
れた単結晶棒の部位によっては、グローイン欠陥やOS
Fリングが観察された。これは、窒素をドープしない場
合は、OSFが無いN−領域は極めて狭い範囲であり、
安定して全面N−領域ウエーハを製造することは難しい
ことを意味している。
【0066】(実施例2)原料に投入する窒素膜付きウ
エーハを増加させ、酸素濃度を7ppma(JEID
A)に制御し、結晶中心部でのF/G値を0.12〜
0.24mm2 /K・minの範囲内で引上げた以外
は、実施例1と同様にして、窒素がドープされたシリコ
ン単結晶棒を引上げた。次に、得られた単結晶棒の窒素
濃度が計算上6×1014/cm3 となる部分からウエー
ハを切り出し、このウエーハに、800℃×4時間+1
000℃×16時間の熱処理を施した。そして、熱処理
後のウエーハの内部欠陥密度を測定した。内部欠陥密度
の測定は、OPP(Optical Precipitate Profiler、バ
イオラッド社製)を用いて測定した。
【0067】測定結果は5×108 〜1×109 ケ/c
3 となり、極低酸素でありながら、内部欠陥密度はそ
れほど低くないことが判った。このことは、このウエー
ハのゲッタリング効果の高さを示すものである。
【0068】(比較例2)比較例として窒素ドープを行
わず、実施例2と同様に酸素濃度を7ppma(JEI
DA)としてシリコン単結晶棒を引上げた。実施例2と
同様に、得られた単結晶棒からウエーハを切り出し、こ
のウエーハに、800℃×4時間+1000℃×16時
間の熱処理を施した。そして、熱処理後のウエーハの内
部欠陥密度を実施例2と同様にOPPを用いて測定し
た。測定結果は、1×106 〜1×107 ケ/cm3
低い数値に留まった。これは、窒素をドープしていない
場合は酸素析出が促進されないためであると考えられ
る。
【0069】なお、本発明は、上記実施形態に限定され
るものではない。上記実施形態は、例示であり、本発明
の特許請求の範囲に記載された技術的思想と実質的に同
一な構成を有し、同様な作用効果を奏するものは、いか
なるものであっても本発明の技術的範囲に包含される。
【0070】例えば、上記実施形態においては、直径6
インチのシリコン単結晶を育成する場合につき例を挙げ
て説明したが、本発明はこれには限定されず、窒素をド
ープしながら結晶全面がN−領域となるように制御すれ
ば、直径8〜16インチあるいはそれ以上のシリコン単
結晶にも適用できる。
【0071】また、本発明のCZ法には、CZ法によっ
て窒素をドープしたシリコン単結晶棒を育成する際に、
融液に磁場を印加するいわゆるMCZ法も含まれること
は言うまでもない。
【0072】
【発明の効果】以上説明したように本発明によれば、窒
素ドープCZ結晶の引上げ結晶中に含まれる酸素濃度を
5ppma以下の極低酸素にすることにより、N領域中
のOSF領域の有無に拘らず、拡大したN領域を有効に
利用できるようになり、従来法に比べて極めて高生産
性、高歩留り、低コストでボイド型欠陥もOSFも転位
クラスターもない無欠陥シリコン単結晶ウエーハを製造
することが可能となる。この場合、IG能力を付加した
ければ、PBS等の方法を追加すればよい。
【0073】また、酸素濃度を5〜8ppmaとして、
窒素ドープにより拡大するOSF領域を利用すれば、O
SFを発生せず、OSF核起因の転位ループの発生のな
い結晶から無欠陥ウエーハを開発した。しかも微小酸素
析出物が存在するのでIG能力を持つものとなる。この
場合、微小酸素析出物で耐圧特性が若干劣化することが
あるので、RTA装置等で熱処理にかければ耐圧特性を
向上させることができる。さらに、このような実質的に
無欠陥ウエーハをSOI層として使用すれば、ボイド型
欠陥がSOI層を貫通するために生ずる不良が発生せ
ず、また、CZウエーハであるため大口径化が可能であ
り、しかも比較的安価に得られるので、高品質のSOI
ウエーハの製造コスト低減を図ることができる。
【図面の簡単な説明】
【図1】本発明で使用したCZ法による単結晶引上げ装
置の概略説明図である。
【図2】本発明で使用した急速加熱・急速冷却装置の一
例を示す概略説明図である。
【符号の説明】
1…成長単結晶棒、 2…シリコン融液、 3…湯面、
4…固液界面、5…種結晶、 6…シードチャック、
7…ワイヤ、 8…固液界面断熱材、9…上部囲繞断
熱材、 10…湯面と固液界面断熱材下端との隙間、3
0…単結晶引上げ装置、 31…引上げ室、 32…ル
ツボ、33…ルツボ保持軸、 34…ヒータ、 35…
断熱材。20…熱処理装置、 21…チャンバー、 2
2…加熱ランプ、23…オートシャッター、 24…石
英トレイ、 25…3点支持部、26…バッファ、 2
7…パイロメータ、 28…ウエーハ。

Claims (12)

    【特許請求の範囲】
  1. 【請求項1】 チョクラルスキー法によって育成された
    シリコン単結晶ウエーハであって、窒素がドープされ、
    全面N−領域からなり、かつ格子間酸素濃度が8ppm
    a以下であることを特徴とするシリコン単結晶ウエー
    ハ。
  2. 【請求項2】 チョクラルスキー法によって育成された
    シリコン単結晶ウエーハであって、窒素がドープされ、
    全面から少なくともボイド型欠陥と転位クラスターが排
    除されており、かつ格子間酸素濃度が8ppma以下で
    あることを特徴とするシリコン単結晶ウエーハ。
  3. 【請求項3】 前記格子間酸素濃度が5ppma以下で
    あることを特徴とする請求項1または請求項2に記載し
    たシリコン単結晶ウエーハ。
  4. 【請求項4】 前記ドープされた窒素濃度が1×1014
    /cm3 以上であることを特徴とする請求項1ないし請
    求項3のいずれか1項に記載したシリコン単結晶ウエー
    ハ。
  5. 【請求項5】 前記ドープされた窒素濃度が5×1014
    /cm3 以上であることを特徴とする請求項1ないし請
    求項4のいずれか1項に記載したシリコン単結晶ウエー
    ハ。
  6. 【請求項6】 前記請求項1ないし請求項5のいずれか
    1項に記載したシリコン単結晶ウエーハの一主面に、E
    G処理が施されていることを特徴とするシリコン単結晶
    ウエーハ。
  7. 【請求項7】 前記請求項1ないし請求項6のいずれか
    1項に記載したシリコン単結晶ウエーハを、SOI層と
    して用いたことを特徴とするSOIウエーハ。
  8. 【請求項8】 チョクラルスキー法によりシリコン単結
    晶を育成する際に、窒素をドープしながら結晶全面がN
    −領域となり、かつ格子間酸素濃度が8ppma以下と
    なる条件で引上げた単結晶から製造することを特徴とす
    るシリコン単結晶ウエーハの製造方法。
  9. 【請求項9】 前記ドープする窒素濃度を1×1014
    cm3 以上とし、かつ結晶全面がN−領域となる条件と
    して、F/G(F:引上速度、G:結晶固液界面の温度
    勾配)値が結晶面内の全ての位置で0.14〜0.22
    mm2 /K・minの範囲内で育成した単結晶から製造
    することを特徴とする請求項8に記載したシリコン単結
    晶ウエーハの製造方法。
  10. 【請求項10】 前記ドープする窒素濃度を5×1014
    /cm3 以上とし、かつ結晶全面がN−領域となる条件
    として、F/G値が結晶面内の全ての位置で0.12〜
    0.24mm2 /K・minの範囲内で育成した単結晶
    から製造することを特徴とする請求項8に記載したシリ
    コン単結晶ウエーハの製造方法。
  11. 【請求項11】 前記請求項8ないし請求項10のいず
    れか1項に記載した製造方法により製造されたシリコン
    単結晶ウエーハに熱処理を施すことを特徴とするシリコ
    ン単結晶ウエーハの製造方法。
  12. 【請求項12】 前記熱処理を急速加熱・急速冷却装置
    により行うことを特徴とする請求項11に記載したシリ
    コン単結晶ウエーハの製造方法。
JP32248799A 1999-11-12 1999-11-12 シリコン単結晶ウエーハおよびその製造方法並びにsoiウエーハ Expired - Fee Related JP3994602B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP32248799A JP3994602B2 (ja) 1999-11-12 1999-11-12 シリコン単結晶ウエーハおよびその製造方法並びにsoiウエーハ
US09/869,912 US6843847B1 (en) 1999-11-12 2000-11-07 Silicon single crystal wafer and production method thereof and soi wafer
EP00971821A EP1170405A4 (en) 1999-11-12 2000-11-07 SILICON CRYSTAL WAFER, METHOD FOR THE PRODUCTION THEREOF AND SOI WAFER
PCT/JP2000/007809 WO2001036719A1 (fr) 1999-11-12 2000-11-07 Plaquette en silicium monocristallin, procede de production associe et plaquette soi
KR1020017007829A KR100765343B1 (ko) 1999-11-12 2000-11-07 실리콘 단결정 웨이퍼 및 그 제조방법, 그리고 soi웨이퍼
TW089123875A TWI247058B (en) 1999-11-12 2000-11-10 Silicon single crystal wafer, method for producing the same and SOI wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP32248799A JP3994602B2 (ja) 1999-11-12 1999-11-12 シリコン単結晶ウエーハおよびその製造方法並びにsoiウエーハ

Publications (2)

Publication Number Publication Date
JP2001146498A true JP2001146498A (ja) 2001-05-29
JP3994602B2 JP3994602B2 (ja) 2007-10-24

Family

ID=18144198

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32248799A Expired - Fee Related JP3994602B2 (ja) 1999-11-12 1999-11-12 シリコン単結晶ウエーハおよびその製造方法並びにsoiウエーハ

Country Status (6)

Country Link
US (1) US6843847B1 (ja)
EP (1) EP1170405A4 (ja)
JP (1) JP3994602B2 (ja)
KR (1) KR100765343B1 (ja)
TW (1) TWI247058B (ja)
WO (1) WO2001036719A1 (ja)

Cited By (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002016071A (ja) * 2000-06-30 2002-01-18 Mitsubishi Materials Silicon Corp シリコンウェーハの製造方法及びその方法により製造されたシリコンウェーハ
JP2003055088A (ja) * 2001-08-09 2003-02-26 Wacker Nsce Corp シリコン半導体基板およびその製造方法
JP2003068744A (ja) * 2001-08-30 2003-03-07 Shin Etsu Handotai Co Ltd シリコンウエーハの製造方法及びシリコンウエーハ並びにsoiウエーハ
JP2003077925A (ja) * 2001-08-31 2003-03-14 Sumitomo Mitsubishi Silicon Corp シリコンウェーハの製造方法及びシリコンウェーハ
JP2004153081A (ja) * 2002-10-31 2004-05-27 Shin Etsu Handotai Co Ltd Soiウエーハ及びsoiウエーハの製造方法
WO2004066390A1 (ja) 2003-01-23 2004-08-05 Shin-Etsu Handotai Co., Ltd. Soiウエーハ及びその製造方法
WO2004084308A1 (ja) * 2003-03-18 2004-09-30 Shin-Etsu Handotai Co. Ltd. Soiウェーハ及びその製造方法
JP2005015285A (ja) * 2003-06-27 2005-01-20 Shin Etsu Handotai Co Ltd 単結晶の製造方法及び単結晶
WO2005024918A1 (ja) * 2003-09-08 2005-03-17 Sumco Corporation Soiウェーハおよびその製造方法
US7129123B2 (en) 2002-08-27 2006-10-31 Shin-Etsu Handotai Co., Ltd. SOI wafer and a method for producing an SOI wafer
JP2007191350A (ja) * 2006-01-19 2007-08-02 Sumco Corp Igbt用シリコン単結晶ウェーハ及びigbt用シリコン単結晶ウェーハの製造方法
JP2007191320A (ja) * 2006-01-17 2007-08-02 Shin Etsu Handotai Co Ltd シリコン単結晶ウエーハの製造方法
JP2007254274A (ja) * 2006-02-21 2007-10-04 Sumco Corp Igbt用のシリコン単結晶ウェーハ及びigbt用のシリコン単結晶ウェーハの製造方法
JP2009218620A (ja) * 2009-06-23 2009-09-24 Sumco Corp シリコンウェーハの製造方法
JP2009224810A (ja) * 2009-07-06 2009-10-01 Sumco Corp シリコンウェーハの製造方法、シリコンウェーハ
JP2010016099A (ja) * 2008-07-02 2010-01-21 Shin Etsu Handotai Co Ltd シリコン単結晶ウェーハ及びシリコン単結晶ウェーハの製造方法
US7655089B2 (en) 2002-02-01 2010-02-02 Siltronic Ag Process and apparatus for producing a single crystal of semiconductor material
JP2010103423A (ja) * 2008-10-27 2010-05-06 Seiko Epson Corp 発振回路及び半導体装置
JP2012153548A (ja) * 2011-01-24 2012-08-16 Shin Etsu Handotai Co Ltd シリコン単結晶ウェーハの製造方法及びアニールウェーハ
DE112012000777T5 (de) 2011-03-08 2013-12-24 Shin-Etsu Handotai Co., Ltd. Silizium-Einkristall-Wafer
WO2014073164A1 (ja) * 2012-11-08 2014-05-15 信越半導体株式会社 シリコン単結晶の製造方法、シリコン単結晶ウェーハの製造方法、及びシリコン単結晶ウェーハ
JP2017132686A (ja) * 2016-01-22 2017-08-03 株式会社Sumco シリコン単結晶の製造方法およびシリコンウェーハ
JP2021090007A (ja) * 2019-12-05 2021-06-10 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハ及びその熱処理方法
WO2024101007A1 (ja) * 2022-11-10 2024-05-16 信越半導体株式会社 エピタキシャル成長用シリコンウェーハ及びエピタキシャルウェーハ

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100917087B1 (ko) * 2000-09-19 2009-09-15 엠이엠씨 일렉트로닉 머티리얼즈 인코포레이티드 산화 유발 적층 흠이 거의 없는 질소 도핑 실리콘
DE10131249A1 (de) * 2001-06-28 2002-05-23 Wacker Siltronic Halbleitermat Verfahren zur Herstellung eines Films oder einer Schicht aus halbleitendem Material
JP2003204048A (ja) * 2002-01-09 2003-07-18 Shin Etsu Handotai Co Ltd Soiウエーハの製造方法及びsoiウエーハ
JP4196602B2 (ja) * 2002-07-12 2008-12-17 信越半導体株式会社 エピタキシャル成長用シリコンウエーハ及びエピタキシャルウエーハ並びにその製造方法
JP4407192B2 (ja) * 2003-07-29 2010-02-03 信越半導体株式会社 単結晶の製造方法
DE102004021113B4 (de) 2004-04-29 2006-04-20 Siltronic Ag SOI-Scheibe und Verfahren zu ihrer Herstellung
FR2881573B1 (fr) * 2005-01-31 2008-07-11 Soitec Silicon On Insulator Procede de transfert d'une couche mince formee dans un substrat presentant des amas de lacunes
US7442251B2 (en) * 2005-06-20 2008-10-28 Sumco Corporation Method for producing silicon single crystals and silicon single crystal produced thereby
JP4806974B2 (ja) * 2005-06-20 2011-11-02 株式会社Sumco シリコン単結晶育成方法
US7473314B2 (en) * 2005-06-20 2009-01-06 Sumco Corporation Method for growing silicon single crystal
JP2007022863A (ja) * 2005-07-19 2007-02-01 Sumco Corp シリコン単結晶の育成方法およびシリコンウェーハの製造方法
JP2007045682A (ja) * 2005-08-12 2007-02-22 Sumco Corp シリコン単結晶の育成方法およびシリコンウェーハ
JP4631660B2 (ja) 2005-11-11 2011-02-16 トヨタ自動車株式会社 ブレーキ制御装置
CN101437988A (zh) 2006-03-03 2009-05-20 国立大学法人新潟大学 通过CZ法生产Si单晶锭料的方法
CN101148777B (zh) * 2007-07-19 2011-03-23 任丙彦 直拉法生长掺镓硅单晶的方法和装置
US9565890B2 (en) * 2009-12-30 2017-02-14 Brendan Walsh Retaining device and spike devices for shoes
JP5733245B2 (ja) 2012-03-16 2015-06-10 信越半導体株式会社 シリコン単結晶ウェーハの製造方法
CN106591939A (zh) * 2015-10-15 2017-04-26 上海新昇半导体科技有限公司 单晶硅锭及晶圆的形成方法
KR102167633B1 (ko) * 2018-12-26 2020-10-19 주식회사 영도글로발 결정 인상용 열차단 에셈블리 및 이를 갖는 인상기
JP2022526817A (ja) 2019-04-11 2022-05-26 グローバルウェーハズ カンパニー リミテッド 本体長さ後半の歪みが低減されたインゴットの製造方法
WO2020214531A1 (en) 2019-04-18 2020-10-22 Globalwafers Co., Ltd. Methods for growing a single crystal silicon ingot using continuous czochralski method
US11111597B2 (en) 2019-09-13 2021-09-07 Globalwafers Co., Ltd. Methods for growing a nitrogen doped single crystal silicon ingot using continuous Czochralski method
US11111596B2 (en) 2019-09-13 2021-09-07 Globalwafers Co., Ltd. Single crystal silicon ingot having axial uniformity

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0891993A (ja) * 1995-04-27 1996-04-09 Shin Etsu Handotai Co Ltd シリコン単結晶基板の製造方法および品質管理方法
JPH1050715A (ja) * 1996-07-29 1998-02-20 Sumitomo Sitix Corp シリコンウェーハとその製造方法
WO1998045507A1 (en) * 1997-04-09 1998-10-15 Memc Electronic Materials, Inc. Low defect density, ideal oxygen precipitating silicon
JPH11189493A (ja) * 1997-12-25 1999-07-13 Sumitomo Metal Ind Ltd シリコン単結晶およびエピタキシャルウェーハ
JPH11260677A (ja) * 1998-01-06 1999-09-24 Sumitomo Metal Ind Ltd 半導体シリコンウェーハ並びにその製造方法と熱処理装置
JPH11307747A (ja) * 1998-04-17 1999-11-05 Nec Corp Soi基板およびその製造方法
JP2000007486A (ja) * 1998-05-28 2000-01-11 Wacker Siltronic G Fuer Halbleitermaterialien Ag 単結晶の製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69736900T2 (de) * 1996-07-29 2007-09-06 Sumco Corp. Verfahren zur herstellung einer epitaxialscheibe aus silizium
TW589415B (en) * 1998-03-09 2004-06-01 Shinetsu Handotai Kk Method for producing silicon single crystal wafer and silicon single crystal wafer
TW508378B (en) * 1998-03-09 2002-11-01 Shinetsu Handotai Kk A method for producing a silicon single crystal wafer and a silicon single crystal wafer
TW505709B (en) * 1998-05-22 2002-10-11 Shinetsu Handotai Kk A method for producing an epitaxial silicon single crystal wafer and the epitaxial silicon single crystal wafer
US6224668B1 (en) * 1998-06-02 2001-05-01 Shin-Etsu Handotai Co., Ltd. Method for producing SOI substrate and SOI substrate

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0891993A (ja) * 1995-04-27 1996-04-09 Shin Etsu Handotai Co Ltd シリコン単結晶基板の製造方法および品質管理方法
JPH1050715A (ja) * 1996-07-29 1998-02-20 Sumitomo Sitix Corp シリコンウェーハとその製造方法
WO1998045507A1 (en) * 1997-04-09 1998-10-15 Memc Electronic Materials, Inc. Low defect density, ideal oxygen precipitating silicon
JPH11189493A (ja) * 1997-12-25 1999-07-13 Sumitomo Metal Ind Ltd シリコン単結晶およびエピタキシャルウェーハ
JPH11260677A (ja) * 1998-01-06 1999-09-24 Sumitomo Metal Ind Ltd 半導体シリコンウェーハ並びにその製造方法と熱処理装置
JPH11307747A (ja) * 1998-04-17 1999-11-05 Nec Corp Soi基板およびその製造方法
JP2000007486A (ja) * 1998-05-28 2000-01-11 Wacker Siltronic G Fuer Halbleitermaterialien Ag 単結晶の製造方法

Non-Patent Citations (6)

* Cited by examiner, † Cited by third party
Title
M. IIDA ET AL.: "EFFECTS OF LIGHT ELEMENT IMPURITIES ON THE FORMATION OF GROWN-IN DEFECTS FREE REGION OF CZOCHRALSKI", ELECTROCHEMICAL SOCIETY PROCEEDINGS, vol. Vol.99-1, JPN4006015647, 2 May 1999 (1999-05-02), pages 499 - 510, XP002935424, ISSN: 0000767410 *
M. IIDA ET AL.: "EFFECTS OF LIGHT ELEMENT IMPURITIES ON THE FORMATION OF GROWN-IN DEFECTS FREE REGION OF CZOCHRALSKI", ELECTROCHEMICAL SOCIETY PROCEEDINGS, vol. Vol.99-1, JPNX007013916, 2 May 1999 (1999-05-02), pages 499 - 510, XP002935424, ISSN: 0000830137 *
M. IIDA ET AL.: "EFFECTS OF LIGHT ELEMENT IMPURITIES ON THE FORMATION OF GROWN-IN DEFECTS FREE REGION OF CZOCHRALSKI", ELECTROCHEMICAL SOCIETY PROCEEDINGS, vol. Vol.99-1, JPNX007036474, 2 May 1999 (1999-05-02), pages 499 - 510, XP002935424, ISSN: 0000870507 *
大橋 渡 他: "窒素添加CZ−Si結晶欠陥制御(その1)", 第46回応用物理学関係連合講演会講演予稿集, vol. 第1分冊, JPN4006015648, 28 March 1999 (1999-03-28), pages 468, ISSN: 0000767411 *
大橋 渡 他: "窒素添加CZ−Si結晶欠陥制御(その1)", 第46回応用物理学関係連合講演会講演予稿集, vol. 第1分冊, JPNX007013917, 28 March 1999 (1999-03-28), pages 468, ISSN: 0000830138 *
大橋 渡 他: "窒素添加CZ−Si結晶欠陥制御(その1)", 第46回応用物理学関係連合講演会講演予稿集, vol. 第1分冊, JPNX007036475, 28 March 1999 (1999-03-28), pages 468, ISSN: 0000870508 *

Cited By (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002016071A (ja) * 2000-06-30 2002-01-18 Mitsubishi Materials Silicon Corp シリコンウェーハの製造方法及びその方法により製造されたシリコンウェーハ
JP2003055088A (ja) * 2001-08-09 2003-02-26 Wacker Nsce Corp シリコン半導体基板およびその製造方法
JP4566478B2 (ja) * 2001-08-09 2010-10-20 シルトロニック・ジャパン株式会社 シリコン半導体基板およびその製造方法
JP2003068744A (ja) * 2001-08-30 2003-03-07 Shin Etsu Handotai Co Ltd シリコンウエーハの製造方法及びシリコンウエーハ並びにsoiウエーハ
JP2003077925A (ja) * 2001-08-31 2003-03-14 Sumitomo Mitsubishi Silicon Corp シリコンウェーハの製造方法及びシリコンウェーハ
US8221550B2 (en) 2002-02-01 2012-07-17 Siltronic Ag Process and apparatus for producing a single crystal of semiconductor material
US7655089B2 (en) 2002-02-01 2010-02-02 Siltronic Ag Process and apparatus for producing a single crystal of semiconductor material
US7129123B2 (en) 2002-08-27 2006-10-31 Shin-Etsu Handotai Co., Ltd. SOI wafer and a method for producing an SOI wafer
JP2004153081A (ja) * 2002-10-31 2004-05-27 Shin Etsu Handotai Co Ltd Soiウエーハ及びsoiウエーハの製造方法
US7407866B2 (en) 2003-01-23 2008-08-05 Shin-Etsu Handotai Co., Ltd. Soi wafer and a method for producing the same
WO2004066390A1 (ja) 2003-01-23 2004-08-05 Shin-Etsu Handotai Co., Ltd. Soiウエーハ及びその製造方法
WO2004084308A1 (ja) * 2003-03-18 2004-09-30 Shin-Etsu Handotai Co. Ltd. Soiウェーハ及びその製造方法
CN100452408C (zh) * 2003-03-18 2009-01-14 信越半导体股份有限公司 Soi晶片及其制造方法
US7518187B2 (en) 2003-03-18 2009-04-14 Shin-Etsu Handotai Co., Ltd. Soi wafer and a method for producing the same
KR101007678B1 (ko) 2003-03-18 2011-01-13 신에쯔 한도타이 가부시키가이샤 Soi웨이퍼 및 그 제조방법
JP2005015285A (ja) * 2003-06-27 2005-01-20 Shin Etsu Handotai Co Ltd 単結晶の製造方法及び単結晶
WO2005024918A1 (ja) * 2003-09-08 2005-03-17 Sumco Corporation Soiウェーハおよびその製造方法
US7544583B2 (en) 2003-09-08 2009-06-09 Sumco Corporation SOI wafer and its manufacturing method
JP2007191320A (ja) * 2006-01-17 2007-08-02 Shin Etsu Handotai Co Ltd シリコン単結晶ウエーハの製造方法
JP2007191350A (ja) * 2006-01-19 2007-08-02 Sumco Corp Igbt用シリコン単結晶ウェーハ及びigbt用シリコン単結晶ウェーハの製造方法
JP4631717B2 (ja) * 2006-01-19 2011-02-16 株式会社Sumco Igbt用シリコン単結晶ウェーハ及びigbt用シリコン単結晶ウェーハの製造方法
US8105436B2 (en) 2006-01-19 2012-01-31 Sumco Corporation Single crystal silicon wafer for insulated gate bipolar transistors and process for producing the same
JP2007254274A (ja) * 2006-02-21 2007-10-04 Sumco Corp Igbt用のシリコン単結晶ウェーハ及びigbt用のシリコン単結晶ウェーハの製造方法
US8617311B2 (en) 2006-02-21 2013-12-31 Sumco Corporation Silicon single crystal wafer for IGBT and method for manufacturing silicon single crystal wafer for IGBT
JP2010016099A (ja) * 2008-07-02 2010-01-21 Shin Etsu Handotai Co Ltd シリコン単結晶ウェーハ及びシリコン単結晶ウェーハの製造方法
JP2010103423A (ja) * 2008-10-27 2010-05-06 Seiko Epson Corp 発振回路及び半導体装置
JP2009218620A (ja) * 2009-06-23 2009-09-24 Sumco Corp シリコンウェーハの製造方法
JP2009224810A (ja) * 2009-07-06 2009-10-01 Sumco Corp シリコンウェーハの製造方法、シリコンウェーハ
JP2012153548A (ja) * 2011-01-24 2012-08-16 Shin Etsu Handotai Co Ltd シリコン単結晶ウェーハの製造方法及びアニールウェーハ
US8916953B2 (en) 2011-01-24 2014-12-23 Shin-Etsu Handotai Co., Ltd. Method for manufacturing silicon single crystal wafer and annealed wafer
KR101750688B1 (ko) * 2011-01-24 2017-06-26 신에쯔 한도타이 가부시키가이샤 실리콘 단결정 웨이퍼의 제조방법 및 어닐링된 웨이퍼
DE112012000777T5 (de) 2011-03-08 2013-12-24 Shin-Etsu Handotai Co., Ltd. Silizium-Einkristall-Wafer
KR20140044792A (ko) 2011-03-08 2014-04-15 신에쯔 한도타이 가부시키가이샤 실리콘 단결정 웨이퍼
WO2014073164A1 (ja) * 2012-11-08 2014-05-15 信越半導体株式会社 シリコン単結晶の製造方法、シリコン単結晶ウェーハの製造方法、及びシリコン単結晶ウェーハ
JP2014094851A (ja) * 2012-11-08 2014-05-22 Shin Etsu Handotai Co Ltd シリコン単結晶の製造方法、シリコン単結晶ウェーハの製造方法、及びシリコン単結晶ウェーハ
JP2017132686A (ja) * 2016-01-22 2017-08-03 株式会社Sumco シリコン単結晶の製造方法およびシリコンウェーハ
JP2021090007A (ja) * 2019-12-05 2021-06-10 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハ及びその熱処理方法
JP7282019B2 (ja) 2019-12-05 2023-05-26 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハ及びその熱処理方法
WO2024101007A1 (ja) * 2022-11-10 2024-05-16 信越半導体株式会社 エピタキシャル成長用シリコンウェーハ及びエピタキシャルウェーハ

Also Published As

Publication number Publication date
EP1170405A1 (en) 2002-01-09
TWI247058B (en) 2006-01-11
JP3994602B2 (ja) 2007-10-24
EP1170405A4 (en) 2003-06-11
WO2001036719A1 (fr) 2001-05-25
US6843847B1 (en) 2005-01-18
KR100765343B1 (ko) 2007-10-10
KR20010081090A (ko) 2001-08-25

Similar Documents

Publication Publication Date Title
KR100765343B1 (ko) 실리콘 단결정 웨이퍼 및 그 제조방법, 그리고 soi웨이퍼
US6077343A (en) Silicon single crystal wafer having few defects wherein nitrogen is doped and a method for producing it
JP5578172B2 (ja) アニールウエーハの製造方法およびデバイスの製造方法
US8187954B2 (en) Method for manufacturing silicon single crystal wafer
JP4224966B2 (ja) シリコン単結晶ウエーハの製造方法、エピタキシャルウエーハの製造方法、シリコン単結晶ウエーハの評価方法
JP5439305B2 (ja) シリコン基板の製造方法及びシリコン基板
JP3692812B2 (ja) 窒素ドープした低欠陥シリコン単結晶ウエーハおよびその製造方法
US8231852B2 (en) Silicon wafer and method for producing the same
JP4020987B2 (ja) ウエーハ周辺部に結晶欠陥がないシリコン単結晶およびその製造方法
WO2016132661A1 (ja) シリコンウェーハの製造方法
KR101703696B1 (ko) 실리콘 기판의 제조방법 및 실리콘 기판
JP2008066357A (ja) シリコン単結晶ウエーハおよびシリコン単結晶ウエーハの製造方法
JP2000007498A (ja) 窒素ドープした低欠陥シリコン単結晶の製造方法
US20110001219A1 (en) Silicon single crystal wafer, method for producing silicon single crystal or method for producing silicon single crystal wafer, and semiconductor device
JPH11349394A (ja) 窒素ドープした低欠陥シリコン単結晶ウエーハおよびその製造方法
JP2002134514A (ja) シリコンウェーハおよびその製造方法
JP2005119964A (ja) 窒素ドープした低欠陥シリコン単結晶ウエーハおよびその製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060905

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061031

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070320

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20070515

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070710

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070723

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100810

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 3994602

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100810

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100810

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100810

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110810

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110810

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120810

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120810

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130810

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees