JP2002134514A - シリコンウェーハおよびその製造方法 - Google Patents

シリコンウェーハおよびその製造方法

Info

Publication number
JP2002134514A
JP2002134514A JP2000321044A JP2000321044A JP2002134514A JP 2002134514 A JP2002134514 A JP 2002134514A JP 2000321044 A JP2000321044 A JP 2000321044A JP 2000321044 A JP2000321044 A JP 2000321044A JP 2002134514 A JP2002134514 A JP 2002134514A
Authority
JP
Japan
Prior art keywords
silicon wafer
nitrogen
surface layer
single crystal
doped
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000321044A
Other languages
English (en)
Inventor
Yumiko Hirano
由美子 平野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Coorstek KK
Original Assignee
Toshiba Ceramics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Ceramics Co Ltd filed Critical Toshiba Ceramics Co Ltd
Priority to JP2000321044A priority Critical patent/JP2002134514A/ja
Publication of JP2002134514A publication Critical patent/JP2002134514A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)

Abstract

(57)【要約】 【課題】表層から10μmまで実質的に無欠陥である窒
素をドープしたシリコンウェーハおよびその製造方法を
提供する。 【解決手段】窒素をドープしたシリコンウェーハにおい
て、水素雰囲気での水素アニール後の表層から10μm
におけるLSTD密度が4個/cm以下であるシリコ
ンウェーハ。また、チョクラルスキー法によるシリコン
単結晶育成において、窒素をドープしたシリコン単結晶
インゴットを引き上げ、切断し、鏡面研磨し、しかる
後、水素雰囲気中、温度領域1000〜1400℃で、
2時間以上水素アニールするシリコンウェーハの製造方
法。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明はシリコンウェーハお
よびその製造方法に係わり、特に窒素ドープしたシリコ
ンウェーハの表層から10μmにおける特性を制御した
シリコンウェーハおよびその製造方法に関する。
【0002】
【従来の技術】半導体デバイスに用いられるシリコンウ
エーハは、主としてポリシリコン融液からCZ法により
引上げられた単結晶インゴットをスライスして製造され
る。
【0003】CZ法は、石英ルツボ内に供給された原料
のポリシリコンを加熱溶融し、このシリコン融液に種結
晶の先端を接触させ、シリコン単結晶インゴットを育成
し引上げるものである。
【0004】このようにして製造されたシリコンウェー
ハは、このシリコンウェーハの結晶表面に存在する重金
属などの不純物をゲッタリングするため、酸素析出物を
利用したIG法(Intrinsic Getteri
ng)が用いられている。
【0005】近年、半導体デバイスの高集積化、微細化
が進んでおり、これに伴ってシリコン単結晶インゴット
にも低酸素化が要求されており、一方、このシリコン単
結晶インゴットから製造されるシリコンウェーハ中の酸
素析出物はIG法のために不可欠のものであるが、低酸
素化のために酸素析出物が低減している。
【0006】そこで、ポリシリコン融液中に窒素をドー
プして、シリコンウェーハの結晶中に酸素の析出を促進
させることが行われているが、このようにして製造され
たシリコンウェーハが熱酸化処理を受けたときに、OS
Fリングと呼ばれるリング状の酸化誘起積層欠陥を生
じ、さらに、このOSFリング領域の幅が広くなる。ま
た、このOSFリングの内側には、酸素析出物の密度が
著しく低くなる範囲が存在し、酸素析出物の密度が著し
く低く、不均一な部分では、他の部分に比べてゲッタリ
ング能力が不足し、所定のゲッタリング能力が得られ
ず、酸化膜耐圧を低下させ、半導体デバイスの歩留を低
下させていた。
【0007】また、酸化膜の耐圧や経時絶縁破壊特性を
低下させ、半導体デバイスの歩留を低下させる要因とし
て、CZ法により引上げられたシリコン単結晶インゴッ
トにGrown−in欠陥として存在するCOP(Cr
ystal Originated Particl
e)、LSTD(Laser Scatteringt
omography Defect)、FPD(Flo
w pattern Defect)が考えられる。
【0008】すなわち、このCOPは、空孔の凝集体
(転位ループまたは正八面体ボイド(void欠陥))
と考えられており、このCOPは鏡面研磨後のシリコン
ウェーハをアンモニアと過酸化水素の混合液でエッチン
グすると、シリコンウェーハの表面にピットを形成する
ものであり(エッチピット)、シリコンウェーハの酸化
膜の耐圧や経時絶縁破壊特性を劣化させ、また半導体デ
バイス製造プロセスにおける歩留低下の要因になってい
る。
【0009】さらに、半導体デバイスのプロセスの低温
度化が進んだ結果、0.1〜0.2μmレベルのCOP
がプロセス中において、消滅しにくくなり、シリコンウ
ェーハの酸化膜の耐圧や経時絶縁破壊特性を劣化させて
いる。
【0010】また、LSTDは酸素析出物または酸素析
出物を含む八面体ボイドと考えられており、IRレーザ
散乱トモグラフィーによって検出され、さらに、FPD
はSeccoエッチングで出現するフローパターンを伴
ったピットであり、共にシリコンウェーハの酸化膜の耐
圧や経時絶縁破壊特性を劣化させている。
【0011】そこで、従来、酸化膜の経時絶縁破壊特性
を低下させるエッチピットの原因になるCOPを減少さ
せるために、窒素をドープしたシリコンウェーハを高温
アニールすることが有効であり、多くの方法が提案され
ている。
【0012】例えば、特開平11―322490号公報
には、チョクラルスキー法によって窒素をドープしたシ
リコン単結晶棒を育成し、この単結晶棒をスライスして
シリコン単結晶ウェーハに加工した後、このシリコン単
結晶ウェーハに急速加熱・急速冷却装置により熱処理を
加えるシリコンウェーハの製造方法が記載されている。
【0013】しかしながら、この公報記載の方法では、
窒素をドープしたシリコンウェーハに急速加熱・急速冷
却装置により熱処理を加えるので、CZ法によって製造
されるシリコン単結晶中の結晶欠陥の成長を抑制すると
ともに、ウェーハの表面層の結晶欠陥を消滅させること
が出来るが、1〜60秒という短時間の熱処理であり、
トレンチキャパシターを用いるデバイス工程で必要とさ
れる表層から10μmまでの無欠陥を確保するのが困難
である。
【0014】
【発明が解決しようとする課題】そこで、表層から10
μmまで実質的に無欠陥である窒素をドープしたシリコ
ンウェーハおよびその製造方法が要望されていた。
【0015】本発明は上述した事情を考慮してなされた
もので、表層から10μmまで実質的に無欠陥である窒
素をドープしたシリコンウェーハおよびその製造方法を
提供することを目的とする。
【0016】
【課題を解決するための手段】上記目的を達成するため
になされた本願請求項1の発明は、窒素をドープしたシ
リコンウェーハにおいて、水素雰囲気での水素アニール
後の表層から10μmにおけるLSTD密度が4個/c
以下であることを特徴とするシリコンウェーハであ
ることを要旨としている。
【0017】本願請求項2の発明では、上記表層から1
0μmにおけるCOP密度は、0.03個/cm以下
であることを特徴とする請求項1に記載のシリコンウェ
ーハであることを要旨としている。
【0018】本願請求項3の発明は、チョクラルスキー
法によるシリコン単結晶育成において、窒素をドープし
たシリコン単結晶インゴットを引き上げ、切断し、鏡面
研磨し、しかる後、水素雰囲気中、温度領域1000〜
1400℃で、2時間以上水素アニールすることを特徴
とするシリコンウェーハの製造方法であることを要旨と
している。
【0019】
【発明の実施の形態】以下、本発明に係わるシリコンウ
ェーハの製造方法の実施形態について添付図面を参照し
て説明する。
【0020】図1に示すように、本発明に係わるシリコ
ンウェーハの製造方法に用いられるCZ法は、単結晶引
上装置1のチャンバ2内に設置した石英ガラスルツボ3
に原料であるポリシリコンを充填し、さらに、窒素Nを
ドーピングするためのドーパントとして、育成中の窒素
濃度が1×1013〜1.2×1015atoms/c
になるように窒化珪素を所定量入れ、さらに酸素濃
度が所定濃度、例えば、酸素濃度は0.7×1018
1.2×1018atoms/cmになるように調整
し、石英ガラスルツボ3の外周に設けたヒータ4によっ
てポリシリコンを加熱溶解し、しかる後、この窒素がド
ーピングされたシリコン融液5にシードチャック6に取
付けた種結晶7を浸漬し、シードチャック7および石英
ガラスルツボ4を同方向または逆方向に所定の回転数で
回転させながらシードチャック7を引上げてシリコン単
結晶インゴット8を成長させ、所定の引上げ速度で引上
げることにより行われる。
【0021】上記のようにして引上げられたシリコン単
結晶インゴットを一般に用いられているようなワイヤソ
ーを用い、回転するローラ間を走行するワイヤにより所
定の厚さにスライスして製造する。
【0022】次に、このシリコンウェーハを、水素雰囲
気の熱処理炉を用いて温度領域1000〜1400℃、
好ましくは1200℃で、120分以上の水素アニール
を行う。
【0023】上述したシリコンウェーハの製造工程にお
いて、窒素をドープしたシリコン融液からシリコン単結
晶インゴットを引上げるため、空孔の成長を抑制しCO
Pを減少させる。さらに、残存した空孔が析出核とな
り、格子間酸素の析出が増大する。従って、窒素がドー
プされていないシリコンウェーハと同じ酸素濃度のもの
よりも析出物を多くすることができ、IG効果を向上さ
せることができる。
【0024】また、窒素ドープにより欠陥形成温度帯が
変化するため、サイズが小さいCOPを得ることができ
る。さらに、所定時間水素アニールされたシリコンウェ
ーハは、表層の結晶欠陥が減少され、また、ウェーハ内
部のBMD密度を高めることができる。
【0025】さらに、水素アニールによりシリコンウェ
ーハ11の表面から表層7μmにおけるCOPがウェー
ハ当り0個/cmとなり、また、表層10μmまでは
0.03個/cmと実質的にCOPが存在しない状態
にすることができ、半導体デバイスの酸化膜の経時絶縁
破壊特性を向上させることができる。
【0026】従って、このようにして製造された窒素を
ドープしたシリコンウェーハは、水素雰囲気での熱処理
後の表層から10μmにおけるLSTD密度が4個/c
以下である。また、シリコンウェーハの表層から1
0μmにおけるLSTD散乱強度により分類されるスモ
ールCOPの存在比が70%以上となり、COP密度
は、0.03個/cm以下である。
【0027】
【実施例】試験1:直径22インチの石英ガラスルツボ
を用い、育成中の窒素濃度が1×1013〜1.2×1
15atoms/cmになるように窒化珪素を所定
量入れ、さらに酸素の所定濃度が0.7×1018
1.2×1018atoms/cmになるように調整
し、引上速度1.1〜1.2mm/分でシリコン単結晶
インゴットを引上げ、これを切断して窒素をドープした
シリコンウェーハを作製した。このウェーハを1200
℃水素雰囲気中で、2時間水素アニールを行い、試料を
作製し、表層深さとLSTDの関係を調べた(実施例
1)。
【0028】また、1200℃で60分水素アニールを
行った比較例1、窒素をドープしないシリコンウェーハ
に1200℃で60分水素アニールを行った従来例1、
膜厚5μmEpiを施した従来例2についても同様の関
係を調べた。なお、測定は赤外トモグラフで観察された
赤外散乱欠陥をSIMS(Secondary Ion
Mass Spectoroscopy)で測定し
た。
【0029】試験結果を図2に示す。
【0030】・実施例1は各深さにおいて、LSTD密
度は小さく、表層から12μmにおいても4個/cm
と極めて小さい値になっており、高集積化、微細化が要
求されるデバイスに使用できることがわかった。
【0031】・これに対して、比較例1は、表層から1
0μmではLSTD密度は18個/cmと増加し、上
記デバイスに使用するには問題があることがわかった。
【0032】・従来例1、従来例2共、表層から7μm
でLSTD密度は19個/cm以上と増加し、上記デ
バイスには使用できないことがわかった。
【0033】試験2:試験1で得られたシリコンウェー
ハを1200℃水素雰囲気中で時間を変えアニールし、
水素アニール時間と表層深さとCOP密度の関係を調べ
た。評価は洗浄差分法(Tencor社製sfs620
0を用い、SC−1洗浄前後に同位置かつサイズの拡大
したvoidをCOPと定義)で行った。COPの検出
下限は0.11μmとした。また、水素アニール後のシ
リコンウェーハを1〜10μm再研磨する方法で、シリ
コンウェーハ表層の深さ方向の特性を評価した。
【0034】(結果)結果を表1に示す。
【0035】
【表1】
【0036】・水素アニール時間が増加するほどCOP
が深い領域まで消滅していることがわかった。
【0037】・水素アニール時間が120分の実施例2
では、深さ10μmまで、COPが消滅していることが
わかった。
【0038】・水素アニール時間が120分未満の比較
例2〜4は、表層から10μmではCOPが多く存在す
ることがわかった。
【0039】試験3 上記試験1で用いられたと同一の試料を使い、図3に示
すようなPN接合評価装置を用いて、不良数を調べた。
図3よりPN接合リークは表層8μm程度までのシリコ
ンウェーハ品質を顕著に反映していることが推測され
る。
【0040】結果を表2に示す。
【0041】
【表2】
【0042】・表2に水素アニール時間と深さ方向での
PN接合リーク不良数を示すが、表1と表2との比較に
より、深さ方向のCOP数が少ないほどPN接合リーク
不良も減少、すなわちCOPがPN接合不良の原因にな
っていることが確認された。
【0043】・これらの結果より、実施例4および実施
例5からもわかるように、1200℃で水素アニールを
行う場合、その水素アニール時間が120分以上であれ
ば、表層0〜10μmのCOPが非常に低減され、その
結果PN接合リーク不良も低減することが確認された。
【0044】試験4:試験1で得られたシリコンウェー
ハを1200℃水素雰囲気中で2時間アニールし、さら
に研磨装置により12μm研磨し、散乱強度で分類した
スモールCOPを含むシリコンウェーハ(実施例6)に
ついて、絶縁膜の破壊原因モード別に絶縁性を調べた。
同様に1200℃水素雰囲気中で1時間アニールし、散
乱強度で分類したスモールCOPを含むシリコンウェー
ハ(比較例8)およびラージCOPを含むシリコンウェ
ーハ(比較例9)についても同様に調べた。
【0045】結果を図4に示す。
【0046】・実施例6は、83%が良品とされる酸化
膜の劣化による破壊(Cモード)であり、表層部の微小
酸素析出欠陥に起因する破壊(Bモード)の割合が小さ
いことがわかった。
【0047】・これに対して、比較例8は、Cモードが
75%、Bモードが25%であり、表層部の微小酸素析
出欠陥に起因する破壊が多いことがわかった。
【0048】・また、比較例9は、Cモードが56%、
Bモードが44%であり、表層部の微小酸素析出欠陥に
起因する破壊がさらに多いことがわかった。
【0049】
【発明の効果】本発明に係わるシリコンウェーハおよび
その製造方法によれば、表層から10μmまで実質的に
無欠陥である窒素をドープしたシリコンウェーハおよび
その製造方法を提供することができる。
【0050】すなわち、窒素をドープしたシリコンウェ
ーハにおいて、水素雰囲気での水素アニール後の表層か
ら10μmにおけるLSTD密度が4個/cm以下で
あるので、高集積化、微細化が要求されるデバイスに使
用できる。
【0051】また、表層から10μmにおけるCOP密
度は、0.03個/cm以下であるので、表層から1
0μmまで実質的に無欠陥であり、高集積化、微細化が
要求されるデバイスに使用できる。
【0052】また、チョクラルスキー法によるシリコン
単結晶育成において、窒素をドープしたシリコン単結晶
インゴットを引き上げ、切断し、鏡面研磨し、しかる
後、水素雰囲気中、温度領域1000〜1400℃で、
2時間以上水素アニールするシリコンウェーハの製造方
法であるので、表層から10μmまでを実質的に無欠陥
である窒素をドープしたシリコンウェーハを製造するこ
とができる。
【図面の簡単な説明】
【図1】本発明に係わるシリコンウェーハの製造に用い
られるシリコン単結晶引上装置の説明図。
【図2】本発明に係わるシリコンウェーハの実施例の深
さとLSTD密度の関係を測定した結果図。
【図3】本発明に係わるシリコンウェーハの実施例のC
OPサイズ別分布図。
【図4】本発明に係わるシリコンウェーハの実施例にお
いて、PN接合リーク評価装置の概念図。
【符号の説明】
1 シリコン単結晶引上げ装置 2 チャンバ 3 石英ガラスルツボ 4 ヒータ 5 シリコン融液 6 チャック 7 種結晶 8 シリコン単結晶インゴット

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 窒素をドープしたシリコンウェーハにお
    いて、水素雰囲気での水素アニール後の表層から10μ
    mにおけるLSTD密度が4個/cm以下であること
    を特徴とするシリコンウェーハ。
  2. 【請求項2】 上記表層から10μmにおけるCOP密
    度は、0.03個/cm以下であることを特徴とする
    請求項1に記載のシリコンウェーハ。
  3. 【請求項3】 チョクラルスキー法によるシリコン単結
    晶育成において、窒素をドープしたシリコン単結晶イン
    ゴットを引き上げ、切断し、鏡面研磨し、しかる後、水
    素雰囲気中、温度領域1000〜1400℃で、2時間
    以上水素アニールすることを特徴とするシリコンウェー
    ハの製造方法。
JP2000321044A 2000-10-20 2000-10-20 シリコンウェーハおよびその製造方法 Pending JP2002134514A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000321044A JP2002134514A (ja) 2000-10-20 2000-10-20 シリコンウェーハおよびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000321044A JP2002134514A (ja) 2000-10-20 2000-10-20 シリコンウェーハおよびその製造方法

Publications (1)

Publication Number Publication Date
JP2002134514A true JP2002134514A (ja) 2002-05-10

Family

ID=18799239

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000321044A Pending JP2002134514A (ja) 2000-10-20 2000-10-20 シリコンウェーハおよびその製造方法

Country Status (1)

Country Link
JP (1) JP2002134514A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006093645A (ja) * 2004-08-24 2006-04-06 Toshiba Ceramics Co Ltd シリコンウェーハの製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006093645A (ja) * 2004-08-24 2006-04-06 Toshiba Ceramics Co Ltd シリコンウェーハの製造方法

Similar Documents

Publication Publication Date Title
JP5578172B2 (ja) アニールウエーハの製造方法およびデバイスの製造方法
KR100765343B1 (ko) 실리콘 단결정 웨이퍼 및 그 제조방법, 그리고 soi웨이퍼
JP4224966B2 (ja) シリコン単結晶ウエーハの製造方法、エピタキシャルウエーハの製造方法、シリコン単結晶ウエーハの評価方法
JP4670224B2 (ja) シリコンウェーハの製造方法
KR101684873B1 (ko) 실리콘 기판의 제조 방법 및 실리콘 기판
US8231852B2 (en) Silicon wafer and method for producing the same
JP6044660B2 (ja) シリコンウェーハの製造方法
JP4699675B2 (ja) アニールウェーハの製造方法
JP3975605B2 (ja) シリコン単結晶ウエーハおよびシリコン単結晶ウエーハの製造方法
JP2000053497A (ja) 窒素ド―プした低欠陥シリコン単結晶ウエ―ハおよびその製造方法
JP2008066357A (ja) シリコン単結晶ウエーハおよびシリコン単結晶ウエーハの製造方法
KR101703696B1 (ko) 실리콘 기판의 제조방법 및 실리콘 기판
JP3589119B2 (ja) エピタキシャルウェーハの製造方法
JP5151628B2 (ja) シリコン単結晶ウエーハ、シリコン単結晶の製造方法および半導体デバイス
JP3614019B2 (ja) シリコン単結晶ウエーハの製造方法およびシリコン単結晶ウエーハ
JP2011222842A (ja) エピタキシャルウェーハの製造方法、エピタキシャルウェーハ及び撮像用デバイスの製造方法
JP2003243404A (ja) アニールウエーハの製造方法及びアニールウエーハ
JP4089137B2 (ja) シリコン単結晶の製造方法およびエピタキシャルウェーハの製造方法
JP2001284362A (ja) シリコンウェーハの製造方法
JP2002134514A (ja) シリコンウェーハおよびその製造方法
JP2013175742A (ja) エピタキシャルウェーハの製造方法、エピタキシャルウェーハ及び撮像用デバイスの製造方法
JP4683171B2 (ja) 半導体ウェーハの評価方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Effective date: 20040302

Free format text: JAPANESE INTERMEDIATE CODE: A02