JP3589119B2 - エピタキシャルウェーハの製造方法 - Google Patents

エピタキシャルウェーハの製造方法 Download PDF

Info

Publication number
JP3589119B2
JP3589119B2 JP28658699A JP28658699A JP3589119B2 JP 3589119 B2 JP3589119 B2 JP 3589119B2 JP 28658699 A JP28658699 A JP 28658699A JP 28658699 A JP28658699 A JP 28658699A JP 3589119 B2 JP3589119 B2 JP 3589119B2
Authority
JP
Japan
Prior art keywords
wafer
epitaxial
nitrogen
atoms
concentration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP28658699A
Other languages
English (en)
Other versions
JP2001106594A (ja
Inventor
英一 浅山
繁 梅野
正隆 宝来
Original Assignee
三菱住友シリコン株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三菱住友シリコン株式会社 filed Critical 三菱住友シリコン株式会社
Priority to JP28658699A priority Critical patent/JP3589119B2/ja
Priority to US09/679,888 priority patent/US6365461B1/en
Publication of JP2001106594A publication Critical patent/JP2001106594A/ja
Application granted granted Critical
Publication of JP3589119B2 publication Critical patent/JP3589119B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02Elements
    • C30B29/06Silicon
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00Single-crystal growth by pulling from a melt, e.g. Czochralski method

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、半導体デバイスとして使用されるエピタキシャルウェーハの製造方法に関し、さらに詳しくは、窒素をドープされたシリコン単結晶から切り出されたウェーハにエピタキシャル層を成長させる際に、エピタキシャル層中に積層欠陥や転位等の欠陥(以下、単に「エピタキシャル欠陥」という)の発生を抑制することができる製造方法に関するものである。
【0002】
【従来技術】
近年、シリコン半導体デバイスの集積高密度化の傾向は、急速に進行しており、デバイスを形成させるシリコンウェーハの品質への要求は、ますます厳しくなっている。すなわち、集積が高密度化するほど回路は繊細となるので、ウェーハ上でのデバイスが形成される、いわゆるデバイス活性領域においては、リーク電流の増大やキャリアのライフタイム短縮原因となる、転位などの結晶欠陥およびドーパント以外の金属系元素の不純物は、これまでよりはるかに厳しく制限される。
【0003】
従来から、半導体のデバイス用としては、チョクラルスキー法によって引上げられたシリコン単結晶から切り出されたウェーハが用いられてきた。このウェーハには、通常1×1018atoms/cm程度の過飽和の格子間酸素が含まれている。酸素は転位の発生防止によるウェーハの強度向上や、ゲッタリング効果などの有用な効果もあるが、一方においては酸化物となって析出し、デバイス形成時の熱履歴によって、転位や積層欠陥などの結晶欠陥をもたらすこともよく知られている。
【0004】
しかしながら、デバイス製造の過程で、フィールド酸化膜のLOCOS(local oxidation of silicon)による形成やウエル拡散層の形成に、1100℃〜1200℃の高温で数時間の熱処理が行われるため、ウェーハの表面近傍では酸素の外方拡散によって、厚さ数十μm前後の結晶欠陥のない、いわゆるDZ層(denuded zone)が形成される。このDZ層がデバイス活性領域となるので、結晶欠陥の発生が自然に抑制されていた。
【0005】
ところが、半導体デバイスの微細化にともない、ウエル形成に高エネルギーイオン注入法が採用され、デバイスプロセスが1000℃以下の低温で行われるようになると、上記の酸素外方拡散が充分に起こらず表面近傍でDZ層が充分に形成されなくなる。このために、ウェーハの低酸素化が行われてきたが、結晶欠陥の発生を完全に抑制することは困難であった。
【0006】
このようなことから、結晶欠陥をほぼ完全に含まないエピタキシャル層をウェーハ上に成長させたエピタキシャルウェーハが開発され、高集積化デバイスに多く用いられるようになっている。しかし、結晶の完全性が高いエピタキシャルウェーハを用いても、その後のデバイス工程におけるエピタキシャル層の金属不純物汚染によって、デバイス特性が悪化することになる。
【0007】
このような金属系元素の不純物による汚染は、集積が高密度化するほどプロセスも複雑になってその機会が増し、影響も大きくなってくる。汚染の排除対策は基本的にはプロセス環境および使用材料のクリーン化にあるが、デバイスプロセスにおいて完全になくすことは困難であり、その対処手段としてゲッタリング技術が必要になる。これは、汚染により侵入してきた不純物元素をデバイス活性領域外の場所(シンク)に捕獲し、無害化する手段である。
【0008】
ゲッタリング技術としては、デバイスプロセスの熱処理中に自然に誘起される酸素起因の酸素析出物を利用して不純物元素を捕獲する、イントリンシックゲッタリング(intrinsic gettering、以下、単に「IG」とする)と呼ばれるものがある。しかし、エピタキシャル工程で1050℃〜1200℃の高温熱処理がウェーハに施されると、シリコン単結晶から切り出されたウェーハに内在する酸素析出核が縮小、消滅し、その後のデバイスプロセスにおいて、ウェーハ内にゲッタリング源となる酸素析出物を充分に誘起することが困難になる。このため、このゲッタリング技術を適用しても、プロセス全体にわたって金属不純物に対して充分なIG効果を望めないという問題が生じる。
【0009】
このため、本発明者らは、単結晶を育成する際に窒素をドープすることによって、エピタキシャル工程での高温熱処理でも消失し難い酸素析出物をウェーハ内部に形成することを可能にした。すなわち、窒素をドープしてシリコン単結晶を育成することによって、結晶中の酸素析出物の熱的安定性を増加させ、エピタキシャル工程によっても酸素析出物が縮小、消滅しないようにした。そして、エピタキシャル工程後も残存した酸素析出物は、ゲッタリングのシンクとして有効に作用するため、デバイス工程の初期段階からIG効果を期待できることになる。
【0010】
しかしながら、その後の研究の進展にともない、窒素をドープすることによって得られた、高温熱処理でも消失し難い熱的に安定した酸素析出物は、エピタキシャル欠陥を誘起し易いことが明らかになってきた。安定した酸素析出物がウェーハ表面近傍に誘起されると、デバイス活性領域であるエピタキシャル層に積層欠陥や転位等のエピタキシャル欠陥が存在することになるので、これらの酸素析出物はデバイスリーク電流の増大や、酸化膜耐圧の劣化等を引き起こすという問題が生じることになる。
【0011】
【発明が解決しようとする課題】
本発明は、上述した窒素ドープにともなうエピタキシャル欠陥に関する問題に鑑みてなされたものであり、窒素をドープして育成されたシリコン単結晶から作製されたエピタキシャルウェーハであっても、エピタキシャル欠陥の発生を充分に抑制し、例えば、この欠陥密度が0.1個/cm以下であるようなエピタキシャルウェーハの製造方法を提供することを目的としている。
【0012】
【課題を解決するための手段】
酸素含有に起因する結晶の微細欠陥に、酸化誘起積層欠陥(Oxidation−induced stacking fault:以下単に「OSF」と言う)がある。これはデバイスプロセスの高温酸化処理の際、酸化膜の下地結晶に発生する積層欠陥で、OSFの発生と結晶中の酸素量とは正の相関があり、この欠陥は酸素析出物を核として発達する。チョクラルスキー法によって育成されたシリコン単結晶から切り出されたウェーハを、1000〜1200℃にて1〜20時間熱酸化処理を施すと、単結晶の引き上げ軸を中心とするリング状の酸化誘起積層欠陥( ring of oxidation−induced stacking faults :以下、「OSFリング」という)が発生することがある。OSFリングは1200℃以上の高温でも消滅し難い安定な酸素析出物を核とし、高温熱処理よって誘起される。そして、OSFリングを含むウェーハ上に、エピタキシャル層を成長させても、OSFリング領域の核は消滅しない。
【0013】
通常、OSFリングは、幅が数mmから十数mmで、他の領域との境界は極めてシャープである。本発明者らの検討により、単結晶の育成時に窒素をドープすることによって、OSFリングの幅を拡大させることが可能であることを見いだした。さらに、窒素をドープすることにより、OSFリング以外の領域においても酸素析出物の熱的安定性を向上させ、エピタキシャル工程を経ても縮小、消滅しにくい安定な析出核を形成できることを明らかにした。これらの析出核は、ゲツタリング源としてデバイスプロセスの初期から有効にIG効果を発揮することになる。
【0014】
前述の通り、窒素をドープして得られた熱的に安定な析出物がウェーハ表層の近傍領域に残存していると、エピタキシャル欠陥を誘起し易くなる。また、その根拠はまだ明確ではないが、エピタキシャル欠陥は、ウェーハのOSFリング領域の近傍部に多発する傾向がある。そして、このようなエピタキシャル欠陥は、リーク電流の増大や、酸化膜耐圧の劣化などを引き起こす原因となる。
【0015】
さらに、窒素をドープして得られた酸素析出物の挙動や、エピタキシャル欠陥の誘起要因を詳細に検討した結果、エピタキシャル欠陥の形成には、結晶中の窒素濃度や酸素濃度、育成する際の引き上げ条件、さらには、エピタキシャル工程前の熱処理等の要因が影響することが分かった。すなわち、エピタキシャル欠陥の原因となるOSF密度は窒素濃度や酸素濃度によってコントロールできるようになり、また、OSFリングの発生位置や引き上げ速度を制御したり、エピタキシャル層の成長前にウェーハに高温の熱処理を施すことによって、析出核のサイズをエピタキシャル欠陥を誘起しない程度に縮小化することが可能であることを知見した。
【0016】
以下では、上記の知見に基づいて完成された、下記(1)〜(4)に関する発明の内容を説明する。本発明は、上記の発明のうち、下記(2)および(3)のエピタキシャルウェーハの製造方法を要旨としている。
【0017】
(1) 窒素がドープされ、OSFリング領域の酸素濃度が9×1017atoms/cm以下であるシリコン単結晶から切り出されたウェーハにエピタキシャル層を成長させることを特徴とするエピタキシャルウェーハの製造方法である(以下、「第1の方法」という)。
【0018】
(2)窒素がドープされ、かつ引上げ速度に併せて融液表面と熱シールド材の下端とのギャップLが制御され、OSFリング領域の内径がウェーハ径の85%以上の位置に存在するように育成されたシリコン単結晶から切り出されたウェーハにエピタキシャル層を成長させたことを特徴とするエピタキシャルウェーハの製造方法である(以下、「第2の方法」という)。
【0019】
(3) 窒素が1×1012atoms/cm以上、1×1014atoms/cm以下の濃度でドープされ、引き上げ速度が1.2mm/min以上の条件で育成されたシリコン単結晶から切り出されたウェーハにエピタキシャル層を成長させることを特徴とするエピタキシャルウェハの製造方法である(以下、「第3の方法」という)。
【0020】
(4) 窒素が1×1012atoms/cm以上、1×1014atoms/cm未満の濃度でドープされて育成されたシリコン単結晶から切り出されたウェーハに1200℃〜1300℃の温度範囲で1分間以上の熱処理を施した後、エピタキシャル層を成長させることを特徴とするエピタキシャルウェーハの製造方法(以下、「第4の方法」という)。
【0021】
【発明の実施の形態】
本発明の第1の製造方法で、OSFリング領域の酸素濃度が9×1017atoms/cm以下と規定するのは、この値を超えるとOSFリング領域においてエピタキシャル欠陥を誘起しやすく、この領域を含め酸素濃度をウェーハ面内で均一に低減できれば、エピタキシャル欠陥の生成を回避できるからである。酸素濃度の下限を規定しないが、酸素濃度不足によるウェーハ強度の低下抑制およびIG効果を得るために必要な酸素析出量を確保する観点から、4×1017atoms/cm以上にするのが望ましい。
【0022】
ドープの方法としては、所要濃度の窒素をドープできるのであれば、どんな方法でもよく、例えば、原料中あるいは融液中への窒化物の混合、窒素を添加したフローティングゾーン法(FZ法)によるシリコン結晶や表面に窒化珪素膜を形成させたウェーハの原料への混合、炉内への窒素あるいは窒素化合物ガスを流しながらの単結晶育成、溶融前の高温にて多結晶シリコンへの窒素あるいは窒素化合物ガスの吹き付け、窒化物製るつぼの使用等があげられる。
【0023】
エピタキシャル層を成長させる際には、上述の窒素をドープした単結晶を切り出して、表面を研磨、清浄化したウェーハが用いられるが、気相成長法の熱分解法など、結晶欠陥のないエピタキシャル層の形成方法であればどんな方法でも良い。
【0024】
第2の製造方法では、融液表面と熱シールド材の下端との距離をギャップLとし、引上げ速度に併せてこのギャップLを制御して、OSFリング領域の内径がウェーハ径の85%以上の位置に存在するように育成する必要がある。前述の通り、OSFリングは引き上げ軸を中心としてリング状に発生するものであるから、その発生位置はリングの内径を基準として、ウェーハ径に対する比率(%)またはウェーハ中心からの距離(mm)で示される。ウェーハ径に対する比率(%)で示す場合には、ウェーハ中心位置では0%と表記し、ウェーハの最外周位置では100%と表記する。
【0025】
通常、エピタキシャル欠陥は、OSFリング発生位置よりもやや外側に発生するので、その発生位置が外周側になればなる程、デバイスの特性は改善され、ウェーハの歩留まりも向上する。このような観点から、その発生位置の限界を内径基準でウェーハ径の85%とする。
【0026】
一方、ウェーハの外周部分はデバイスとして使用することができず、必然的に廃棄されるので、育成される単結晶の直径を製品直径より大きく引き上げて、OSFリングの発生位置を直径の増大部分に納めるようにするのが有効である。このようにすれば真円のウェーハに丸め加工する際に、OSFリング領域がウェーハ面から除かれることになる。
【0027】
第3の製造方法では、育成される単結晶が窒素が1×1012atoms/cm以上、1×1014atoms/cm以下の濃度でドープされることが前提となる。窒素濃度の下限を1×1012atoms/cmとしているのは、これより低濃度にすると、所定のIG効果が得られなくなるためである。また、窒素濃度の上限を1×1014atoms/cmとしているのは、これより高濃度にすると、ウェーハ表面近傍に酸素析出物が形成され、これを核としてエピタキシャル欠陥が誘起されやすくなるからであるが、エピタキシャル欠陥密度を0.1個/cm以下にする観点からは、さらに窒素濃度を1×1013atoms/cm未満にするのが望ましい。
【0028】
引き上げ速度を1.2mm/min以上と規定しているのは、単結晶中に形成される酸素析出物を縮小化するために必要な条件である。これにより、エピタキシャル欠陥の発生を抑制することができる。
【0029】
結晶中の窒素濃度は、引上げ前のシリコンに対するドープした窒素量、シリコンの融液および固相とでの窒素の分配係数、および結晶の固化率から計算される。すなわち、シリコン中の窒素の初期濃度Cは、原料シリコンの原子量と添加した窒素原子数とから計算され、結晶中の窒素濃度Cは下記(a)式で計算される。
【0030】
=Ck(1−x)k−1 ・・・ (a)
上記(a)式で、kは窒素の平衡偏析係数であり、その係数は7×10−4である。xは固化率であり、結晶引上げ重量を初期チャージ量で割ったものとして表される。
【0031】
第4の製造方法でも、育成される単結晶が窒素が1×1012atoms/cm以上、1×1014atoms/cm未満の濃度でドープされることが前提となる。窒素濃度の下限、上限は、上記第3の製造方法の場合と同じ理由によるためである。ただし、エピタキシャル欠陥密度を0.1個/cm以下にする観点からは、窒素濃度を1×1013atoms/cm未満にするのが望ましい。
【0032】
後述する実施例3で示すように、ウェーハにエピタキシャル層を成長させる前に熱処理を施すと、エピタキシャル欠陥密度が減少するが、その前処理の条件は高温、長時間になるほど効果が促進される。ドープされる窒素濃度の範囲も考慮して、前処理は、1200℃〜1300℃の温度範囲で1分間以上の条件とした。
【0033】
【実施例】
本発明の第1〜4の製造方法の効果を確認するため、下記の実施例1〜3に基づいて確認試験を実施した。
【0034】
図1は、実施例で用いたシリコン単結晶の育成装置の概略構成を説明する図である。装置の中心位置に坩堝1が配され、石英製容器1aとこの外側に嵌合された黒鉛製容器1bとから構成されている。坩堝1の外周には、加熱ヒーター2が同心円筒状に配設され、坩堝1内にはこの加熱ヒーターにより溶融された融液3が収容されている。坩堝1の上方には、引上げ軸4が種結晶5を装着して、回転、および昇降可能に垂設され、種結晶5の下端から単結晶6を成長させていく。そして、育成される単結晶6を囲繞して熱シールド材7が配置され、融液3表面と熱シールド材7の下端との距離がギャップLとして管理される。
【0035】
(実施例1)
実施例1では、前記第2、3の製造方法の効果を確認するため、上記育成装置を用いて、8インチ、p型(100)のシリコン単結晶を結晶回転速度を20rpmの条件で育成した。このときの窒素濃度、酸素濃度、ボロン濃度、結晶の引き上げ速度、および融液表面と熱シールドとのギャップLを変化させながら単結晶の育成を行った。このときの条件を表1に示す。
【0036】
育成された単結晶からウェーハを切り出し、OSF密度評価熱処理として、酸素雰囲気にて1100℃にて16時間の高温処理を施した。得られたウェーハのサンプルをライトエッチング液で5分間の選択エッチングを行い、光学顕微鏡にてOSF密度をカウントし、OSFリングの発生位置を内径基準でウェーハ中心からの距離(mm)で判定した。次に、これらのウェーハと近接する位置から切り出されたウェーハに、堆積温度が1150℃の条件で、厚み約5μmのエピタキシャル層を成長させ、次いで、エピタキシャル欠陥密度を市販の表面欠陥測定装置で測定した。これらの判定、測定結果を表1に示す。
【0037】
【表1】
Figure 0003589119
【0038】
表1のサンプル1〜3では、引き上げ速度を0.9mm/min〜1.8mm/minで変化させている。引き上げ速度を速くすることによって、OSFリングの発生位置が外周側に移動し、それにともなってエピタキシャル欠陥密度が減少している。引き上げ速度の増加によって、析出核のサイズが縮小し、エピタキシャル欠陥を誘起しにくくなったためである。
【0039】
サンプル4〜6は窒素濃度を1×1014atoms/cm、サンプル7〜9は窒素濃度を9×1012atoms/cmで行った結果であるが、窒素濃度を低下させると、それにともなってエピタキシャル欠陥密度が減少することが分かる。例えば、窒素濃度が9×1012atoms/cmと低い場合には、引き上げ速度を1.2mm/minとすれば、エピタキシャル欠陥密度を0.1個/cm以下に低減することができる(サンプル8〜9)。一方、窒素濃度が1×1014atoms/cmと比較的高い場合であっても、引き上げ速度を1.8mm/minと速めることによって、エピタキシャル欠陥密度を0.1個/cm程度に減少することができる(サンプル6)。
【0040】
ところが、窒素濃度を過度に低くすると、所定のIG効果が得られなくなるので、1×1012atoms/cm以上は濃度を確保する必要がある。さらに、窒素濃度を1×1014atoms/cmより高濃度にすると、引き上げ速度を速くしてもエピタキシャル欠陥を抑制できないので、1×1014atoms/cm以下にする必要がある。ただし、後述のサンプル14、15に示すように、例えば、ギャップLを拡げて、OSFリング領域の内径がウェーハ径の85%以上の位置に存在するようなウェーハを使用すれば、エピタキシャル欠陥密度を低減することができる。
【0041】
サンプル10〜13は、他に比較してボロン濃度を高くした場合の結果を示している。これらの結果から、ボロン濃度が1×1018atoms/cmと高くなると、エピタキシャル欠陥を誘起し易くなる。これは、ボロンの添加によって、酸素析出物の生成および酸素析出物の成長が促進されるためである。ボロン濃度が高い場合であっても、窒素濃度を低くし、引き上げ速度を速く設定することによって、エピタキシャル欠陥密度を低減することができる(サンプル13)。
【0042】
サンプル14、15は、融液表面と熱シールド材の下端との距離をギャップLとして、これを大きくした場合のOSFリングの発生位置への影響を示している。ギャップLの増大に伴い、発生位置が外周に移動していることがわかる。
【0043】
通常、エピタキシャル欠陥は、OSFリング発生位置よりもやや外側に生成する。この点を考慮すると、その発生位置が外周側になればなる程、ウェーハからデバイスチップヘ使用できる面積が増大し、エピタキシャル層の品質も向上する。OSFリングの発生位置が内径でウェーハ中心から85mm以上になると、エピタキシャル欠陥密度が充分に低減されている(サンプル15)。
【0044】
表1に示すOSFリング発生位置はウェーハ中心からの距離(mm)で示しているが、供試されたウェーハは8インチ(半径が101.6mm)であるから、OSFリング発生位置のウェーハ中心からの距離(mm)を、第2の製造方法の表記のように、ウェーハ径に対する比率(%)に読み替えても支障がない。
【0045】
(実施例2)
実施例2では、第1の製造方法の効果を確認するため、エピタキシャル欠陥の形成における酸素の面内分布の影響を調査した。結晶中の窒素濃度が2×1015atoms/cm、酸素濃度が12×1017atoms/cmとなるように、8インチ、p型(100)の単結晶を2本育成した。育成に際して、1本は結晶回転速度を20rpmで、他の1本は10rpmの条件としたが、いずれもギャップLは20mmとした。
【0046】
育成された単結晶からウェーハを切り出し、酸素雰囲気中で1100℃にて16時間の熱処理を施した。得られたウェーハのサンプルで、まず赤外吸収測定により酸素濃度の面内分布を測定した。酸素濃度の換算係数は、old−ASTM 1979を用いた。次にライトエッチング液で5分間の選択エッチングをおこない、光学顕微鏡にてOSF密度をカウントした。これらのウェーハと近接する位置から切り出されたウェーハに、堆積温度が1150℃で厚み約5μmのエピタキシャル膜を成長させ、次いで、エピタキシャル欠陥密度を市販の表面欠陥測定装置で測定した。
【0047】
図2は、単結晶から切り出されたウェーハ中の酸素濃度の面内分布を示す図である。同図から、結晶回転速度が10rpmと低い場合には、ウェーハの外周部分で酸素濃度が8〜10×1017atoms/cmと減少していることが分かる。
【0048】
図3は、上記図2と同じウェーハに1100℃で16時間の熱酸化処理を施した後、OSF密度の面内分布を測定した結果を示した図である。結晶回転速度が20rpmと速いウェーハでは、ウェーハ中心から80mmの位置にOSFリングが発生していることが分かる。一方、結晶回転速度が低いウェーハでは、OSF密度がウェーハ外周に向かって減少しており、OSFリングは観察されなかった。
【0049】
図4は、エピタキシャル欠陥密度の面内分布を示す図である。同図から明らかなように、結晶回転速度が速いウェーハから作製したエピタキシャルウェーハでは、OSFリングの発生位置を基準にエピタキシャル欠陥が観察されるのに対し、結晶回転速度が遅いウェーハから作製したエピタキシャルウェーハでは、エピタキシャル欠陥のピークが観察されなかった。
【0050】
上記図2〜4の結果を要約すると、ウェーハ中の酸素濃度の面内分布が均一であれば、ウェーハ中心から80mmの位置でOSFリングを発生するはずであった。しかし、図2の結晶回転速度が遅い場合にように、OSFリング発生位置での酸素濃度が9×1017atoms/cm以下と低濃度の場合には、エピタキシャル欠陥の形成が抑制されている。したがって、エピタキシャル欠陥を誘起しやすいOSFリング領域では、酸素濃度を9×1017atoms/cm以下と減少させることは、エピタキシャル欠陥密度を低減する有効な手段である。
【0051】
(実施例3)
実施例3では、第4の方法の効果を確認するため、ウェーハの熱処理によるエピタキシャル欠陥密度を低減する方法について検討した。まず、結晶中の窒素濃度を7×1013atoms/cm、9×1012atoms/cmの2水準とし、酸素濃度を12×1017atoms/cm、ボロン濃度を1×1017atoms/cmで、結晶回転速度を20rpmとする条件で、8インチ、p型(100)の単結晶を育成した。
【0052】
育成された単結晶から切り出されたウェーハに、エピタキシャル層を成長させる前に種々の温度および時間で前処理を行った。前処理の後、堆積温度が1150℃で、厚み約5μmのエピタキシャル層を成長させた。次いで、市販の表面欠陥検出装置でエピタキシャル欠陥密度を測定し、その結果を表2に示す。
【0053】
【表2】
Figure 0003589119
【0054】
表2の結果から、前処理の条件が高温、長時間になるほど(サンプル23)、さらに、窒素濃度が低い場合にエピタキシャル欠陥密度が減少することがわかる(サンプル30、31)。したがって、ウェーハにエピタキシャル層を成長させる前に、1200℃以上の温度で1分間以上熱処理することによって、エピタキシャル欠陥を0.1個/cm程度に低減できるので、前処理の条件を強化することはエピタキシャル欠陥密度の低減に有効な手段である。
【0055】
【発明の効果】
本発明のエピタキシャルウェーハの製造方法によれば、窒素をドープして育成されたシリコン単結晶から作製されたウェーハであっても、エピタキシャル欠陥の発生を充分に抑制し、例えば、この欠陥密度が0.1個/cm以下であるようなエピタキシャルウェーハを製造することができる。
【図面の簡単な説明】
【図1】実施例で用いたシリコン単結晶の育成装置の概略構成を説明する図である。
【図2】単結晶から切り出されたウェーハ中の酸素濃度の面内分布を示す図である。
【図3】図2と同じウェーハに1100℃で16時間の熱酸化処理を施した後、OSF密度の面内分布を測定した結果を示した図である。
【図4】エピタキシャル欠陥密度の面内分布を示す図である。
【符号の説明】
1:坩堝、 1a:石英製容器
1b:黒鉛製容器、 2:加熱ヒーター
3:融液、 4:引上げ軸
5:種結晶、 6:単結晶
7:熱シールド材

Claims (2)

  1. 窒素がドープされ、かつ引上げ速度に併せて融液表面と熱シールド材の下端とのギャップLが制御され、酸化誘起積層欠陥リング領域の内径がウェーハ径の85%以上の位置に存在するように育成されたシリコン単結晶から切り出されたウェーハにエピタキシャル層を成長させたことを特徴とするエピタキシャルウェーハの製造方法。
  2. 窒素が1×10 12 atoms/cm3以上、1×1014atoms/cm3以下の濃度でドープされ、引き上げ速度が1.2mm/min以上(1.2mm/minおよび1.8mm/minは除く)の条件で育成されたシリコン単結晶から切り出されたウェーハにエピタキシャル層を成長させることを特徴とするエピタキシャルウェーハの製造方法。
JP28658699A 1999-10-07 1999-10-07 エピタキシャルウェーハの製造方法 Expired - Lifetime JP3589119B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP28658699A JP3589119B2 (ja) 1999-10-07 1999-10-07 エピタキシャルウェーハの製造方法
US09/679,888 US6365461B1 (en) 1999-10-07 2000-10-05 Method of manufacturing epitaxial wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP28658699A JP3589119B2 (ja) 1999-10-07 1999-10-07 エピタキシャルウェーハの製造方法

Publications (2)

Publication Number Publication Date
JP2001106594A JP2001106594A (ja) 2001-04-17
JP3589119B2 true JP3589119B2 (ja) 2004-11-17

Family

ID=17706347

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28658699A Expired - Lifetime JP3589119B2 (ja) 1999-10-07 1999-10-07 エピタキシャルウェーハの製造方法

Country Status (2)

Country Link
US (1) US6365461B1 (ja)
JP (1) JP3589119B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2309038A1 (en) 2009-10-08 2011-04-13 Siltronic AG Epitaxial wafer and production method thereof

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001278692A (ja) * 2000-03-29 2001-10-10 Shin Etsu Handotai Co Ltd シリコンウエーハおよびシリコン単結晶の製造方法
JP2002093814A (ja) * 2000-09-19 2002-03-29 Memc Japan Ltd シリコンエピタキシャルウェーハの基板単結晶およびその製造方法
JP4683171B2 (ja) * 2000-10-25 2011-05-11 信越半導体株式会社 半導体ウェーハの評価方法
US7081422B2 (en) * 2000-12-13 2006-07-25 Shin-Etsu Handotai Co., Ltd. Manufacturing process for annealed wafer and annealed wafer
JP2002184779A (ja) * 2000-12-13 2002-06-28 Shin Etsu Handotai Co Ltd アニールウェーハの製造方法及びアニールウェーハ
DE10102126A1 (de) 2001-01-18 2002-08-22 Wacker Siltronic Halbleitermat Verfahren und Vorrichtung zum Herstellen eines Einkristalls aus Silicium
JP2003282580A (ja) * 2002-03-27 2003-10-03 Shin Etsu Handotai Co Ltd シリコンエピタキシャルウェーハの製造方法
JP4344517B2 (ja) * 2002-12-27 2009-10-14 富士通株式会社 半導体基板及びその製造方法
JP4590876B2 (ja) * 2004-02-04 2010-12-01 株式会社Sumco エピタキシャルシリコンウェーハの製造方法及びその方法で製造されたシリコンウェーハ
JP4617751B2 (ja) * 2004-07-22 2011-01-26 株式会社Sumco シリコンウェーハおよびその製造方法
JP4805681B2 (ja) 2006-01-12 2011-11-02 ジルトロニック アクチエンゲゼルシャフト エピタキシャルウェーハおよびエピタキシャルウェーハの製造方法
EP2412849B1 (en) 2009-03-25 2016-03-23 SUMCO Corporation Silicon wafer and method for manufacturing same
US9945048B2 (en) * 2012-06-15 2018-04-17 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure and method
JPWO2014041736A1 (ja) * 2012-09-13 2016-08-12 パナソニックIpマネジメント株式会社 窒化物半導体構造物
JP5811218B2 (ja) * 2014-03-18 2015-11-11 株式会社Sumco シリコンエピタキシャルウェーハの製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4591409A (en) 1984-05-03 1986-05-27 Texas Instruments Incorporated Control of nitrogen and/or oxygen in silicon via nitride oxide pressure during crystal growth
JPS60251190A (ja) 1984-05-25 1985-12-11 Shin Etsu Handotai Co Ltd シリコン単結晶の製造方法
JPH0817163B2 (ja) * 1990-04-12 1996-02-21 株式会社東芝 エピタキシャルウェーハの製造方法
JP2763204B2 (ja) * 1991-02-21 1998-06-11 株式会社東芝 半導体基板及びその製造方法
JP2785585B2 (ja) 1992-04-21 1998-08-13 信越半導体株式会社 シリコン単結晶の製造方法
JP3384899B2 (ja) * 1995-01-06 2003-03-10 東芝機械株式会社 気相成長方法
JP2742247B2 (ja) 1995-04-27 1998-04-22 信越半導体株式会社 シリコン単結晶基板の製造方法および品質管理方法
DE19637182A1 (de) 1996-09-12 1998-03-19 Wacker Siltronic Halbleitermat Verfahren zur Herstellung von Halbleiterscheiben aus Silicium mit geringer Defektdichte
JP3937542B2 (ja) * 1997-12-18 2007-06-27 株式会社Sumco 高品質シリコンウェーハの製造方法
JP3516200B2 (ja) * 1997-12-25 2004-04-05 三菱住友シリコン株式会社 シリコン単結晶およびエピタキシャルウェーハ
JP3989122B2 (ja) * 1998-08-07 2007-10-10 シルトロニック・ジャパン株式会社 シリコン半導体基板の製造方法
JP3626364B2 (ja) * 1998-05-22 2005-03-09 信越半導体株式会社 エピタキシャルシリコン単結晶ウエーハの製造方法及びエピタキシャルシリコン単結晶ウエーハ
JP3975605B2 (ja) * 1998-11-17 2007-09-12 信越半導体株式会社 シリコン単結晶ウエーハおよびシリコン単結晶ウエーハの製造方法
JP2001068477A (ja) * 1999-08-27 2001-03-16 Komatsu Electronic Metals Co Ltd エピタキシャルシリコンウエハ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2309038A1 (en) 2009-10-08 2011-04-13 Siltronic AG Epitaxial wafer and production method thereof

Also Published As

Publication number Publication date
US6365461B1 (en) 2002-04-02
JP2001106594A (ja) 2001-04-17

Similar Documents

Publication Publication Date Title
JP4805681B2 (ja) エピタキシャルウェーハおよびエピタキシャルウェーハの製造方法
JP3516200B2 (ja) シリコン単結晶およびエピタキシャルウェーハ
JP4670224B2 (ja) シリコンウェーハの製造方法
JP4224966B2 (ja) シリコン単結晶ウエーハの製造方法、エピタキシャルウエーハの製造方法、シリコン単結晶ウエーハの評価方法
JP3589119B2 (ja) エピタキシャルウェーハの製造方法
US8920560B2 (en) Method for manufacturing epitaxial wafer
JP5121139B2 (ja) アニールウエハの製造方法
JP3692812B2 (ja) 窒素ドープした低欠陥シリコン単結晶ウエーハおよびその製造方法
KR101684873B1 (ko) 실리콘 기판의 제조 방법 및 실리콘 기판
JP4699675B2 (ja) アニールウェーハの製造方法
JP4760822B2 (ja) エピタキシャルウェーハの製造方法
JP4718668B2 (ja) エピタキシャルウェーハの製造方法
JP4192530B2 (ja) パーティクルモニター用シリコン単結晶ウェーハの製造方法
JP2004043256A (ja) エピタキシャル成長用シリコンウエーハ及びエピタキシャルウエーハ並びにその製造方法
JP2004165489A (ja) エピタキシャルシリコンウェーハとその製造方法並びに半導体装置
JP4750916B2 (ja) シリコン単結晶インゴットの育成方法およびそれを用いたシリコンウェーハ
JP4089137B2 (ja) シリコン単結晶の製造方法およびエピタキシャルウェーハの製造方法
JP4570317B2 (ja) シリコン単結晶とエピタキシャルウェーハ並びにそれらの製造方法
JP3760889B2 (ja) エピタキシャルウェーハの製造方法
JP4182640B2 (ja) シリコン単結晶の育成方法
JP2002201091A (ja) 窒素および炭素添加基板を用いたエピ層欠陥のないエピウエハの製造方法
JP4615785B2 (ja) 窒素添加基板を用いたエピ層欠陥のないエピタキシャルウエハの製造方法
JP4577320B2 (ja) シリコンウェーハの製造方法
JP4144163B2 (ja) エピタキシャルウェーハの製造方法
JP4577319B2 (ja) シリコン単結晶の育成方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040427

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040628

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040727

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040809

R150 Certificate of patent or registration of utility model

Ref document number: 3589119

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070827

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080827

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080827

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090827

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090827

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100827

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110827

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120827

Year of fee payment: 8

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120827

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130827

Year of fee payment: 9

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term