JP4590876B2 - エピタキシャルシリコンウェーハの製造方法及びその方法で製造されたシリコンウェーハ - Google Patents
エピタキシャルシリコンウェーハの製造方法及びその方法で製造されたシリコンウェーハ Download PDFInfo
- Publication number
- JP4590876B2 JP4590876B2 JP2004028402A JP2004028402A JP4590876B2 JP 4590876 B2 JP4590876 B2 JP 4590876B2 JP 2004028402 A JP2004028402 A JP 2004028402A JP 2004028402 A JP2004028402 A JP 2004028402A JP 4590876 B2 JP4590876 B2 JP 4590876B2
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- germanium
- concentration
- boron
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims description 68
- 229910052710 silicon Inorganic materials 0.000 title claims description 68
- 239000010703 silicon Substances 0.000 title claims description 68
- 238000000034 method Methods 0.000 title claims description 26
- 238000004519 manufacturing process Methods 0.000 title claims description 21
- 229910052732 germanium Inorganic materials 0.000 claims description 69
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 69
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 46
- 229910052796 boron Inorganic materials 0.000 claims description 46
- 239000010410 layer Substances 0.000 claims description 35
- 239000002344 surface layer Substances 0.000 claims description 23
- 239000013078 crystal Substances 0.000 claims description 16
- 235000012431 wafers Nutrition 0.000 description 118
- 230000003647 oxidation Effects 0.000 description 14
- 238000007254 oxidation reaction Methods 0.000 description 14
- 239000000758 substrate Substances 0.000 description 9
- 230000000052 comparative effect Effects 0.000 description 7
- 230000001590 oxidative effect Effects 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- 230000007257 malfunction Effects 0.000 description 4
- 238000005204 segregation Methods 0.000 description 2
- 238000004854 X-ray topography Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Images
Classifications
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
- C30B25/02—Epitaxial-layer growth
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
- C30B29/02—Elements
- C30B29/06—Silicon
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
- C30B33/005—Oxydation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02381—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02658—Pretreatments
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
- H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
- H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
- H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
- H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/314—Inorganic layers
- H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
- H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
- H01L21/31654—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself
- H01L21/31658—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe
- H01L21/31662—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe of silicon in uncombined form
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Recrystallisation Techniques (AREA)
Description
本発明は、ボロン濃度の高いシリコンウェーハにボロン濃度の低いエピタキシャル層をエピタキシャル成長法により成長させて、エピタキシャルシリコンウェーハを製造する方法と、その方法で製造されたシリコンウェーハに関するものである。
従来、ボロンを高濃度にドープした低抵抗率（０．００３Ω・ｃｍ以下）のシリコンウェーハの上面表層部上に、ボロンを低濃度にドープしたエピタキシャル層をエピタキシャル成長法により成長させると、シリコンウェーハの格子定数とエピタキシャル層の格子定数の差に起因してエピタキシャル層にミスフィット転位が発生する。このミスフィット転位は、エピタキシャル成長中にエピタキシャル層の表面表層部上に移動するため、半導体デバイスを作製する活性領域に転位が存在することとなる。このようにエピタキシャル層に結晶欠陥である転位が存在すると、半導体デバイスの動作不良の原因となり、歩留まりが低下するおそれがある。
この点を解消するために、ボロンとゲルマニウムをドープしたシリコン基板上にエピタキシャル層を堆積させるエピタキシャル構造の形成方法（例えば、特許文献１参照。）が開示されている。このエピタキシャル構造の形成方法では、シリコン基板にドープされたボロンの濃度をＣBとし、シリコン基板にドープされたゲルマニウムの濃度をＣGeとするとき、ＣB＝６ＣGeの関係式を満たすように、シリコン基板にボロン及びゲルマニウムをドープする。またエピタキシャル層の厚さを５μｍ以上にし、シリコン基板にボロンを０．００２原子％以上（抵抗率：０．０１５Ω・ｃｍ以下）ドープする。
このように形成されたエピタキシャル構造では、高濃度のボロンがドープされたシリコン基板上に、低濃度のボロンがドープされたエピタキシャル層を堆積したエピタキシャルウェーハ中の格子不整による応力及びそれに伴う歪が、シリコン基板の結晶中にゲルマニウムをドープすることにより、著しく解放される。これにより、エピタキシャルウェーハが本質的に応力を含まなくなり、エピタキシャル層の厚さによらず、歪を発生しない。換言すれば、上記ゲルマニウムがエピタキシャルウェーハの曲げの程度をエピタキシャル層の厚さと無関係にする。
このように形成されたエピタキシャル構造では、高濃度のボロンがドープされたシリコン基板上に、低濃度のボロンがドープされたエピタキシャル層を堆積したエピタキシャルウェーハ中の格子不整による応力及びそれに伴う歪が、シリコン基板の結晶中にゲルマニウムをドープすることにより、著しく解放される。これにより、エピタキシャルウェーハが本質的に応力を含まなくなり、エピタキシャル層の厚さによらず、歪を発生しない。換言すれば、上記ゲルマニウムがエピタキシャルウェーハの曲げの程度をエピタキシャル層の厚さと無関係にする。
また上記点を解消するために、ボロンが高濃度にドープされたシリコンウェーハの表面近傍にゲルマニウムをドープしたエピタキシャルシリコン単結晶ウェーハ（例えば、特許文献２参照。）も開示されている。このエピタキシャルシリコン単結晶ウェーハでは、ウェーハのボロン濃度が７×１０18ａｔｏｍｓ／ｃｍ3以上であり、ゲルマニウムがウェーハの表面から２０ｎｍ以内の深さにわたって１×１０20〜５×１０20ａｔｏｍｓ／ｃｍ3の濃度でドープされる。
このように構成されたエピタキシャルシリコン単結晶ウェーハでは、ボロンの共有結合半径がシリコンの共有結合半径に比べて小さいため、シリコンより共有結合半径が大きくかつ原子価がシリコンに等しい４価のゲルマニウムをウェーハ表面及びその近傍に供給することにより、ボロンによって生じる歪を補償する。
特開昭６１−１４１７００号公報（請求項１〜５、明細書第３頁左上欄第３行目〜第１１行目、明細書第３頁右上欄第１８行目〜同頁左下欄第２行目）
特開２００３−２０９０５９号公報（請求項１〜４、段落［００１０］）
このように構成されたエピタキシャルシリコン単結晶ウェーハでは、ボロンの共有結合半径がシリコンの共有結合半径に比べて小さいため、シリコンより共有結合半径が大きくかつ原子価がシリコンに等しい４価のゲルマニウムをウェーハ表面及びその近傍に供給することにより、ボロンによって生じる歪を補償する。
しかし、上記従来の特許文献１に示されたエピタキシャル構造の形成方法では、シリコン単結晶をチョクラルスキー法で引上げた場合には、ボロンの偏析係数とゲルマニウムの偏析係数とが異なるため、引上げたシリコン単結晶の全長にわたって、ボロン濃度ＣBとゲルマニウム濃度ＣGeが常にＣB＝６ＣGeの関係式を満たすことは困難である。
また、上記従来の特許文献１に示されたエピタキシャル構造の形成方法では、シリコン基板の抵抗率を低くするために、ボロンを高濃度にドープするときに必要なゲルマニウムのドープ量は極めて多量となる。例えば、ボロン濃度が３．６×１０19ａｔｏｍｓ／ｃｍ3（抵抗率：０．００３Ω・ｃｍ）である場合、シリコン融液の重量を３５ｋｇとすると、必要となるゲルマニウムの重量は１．５ｋｇと多く、ゲルマニウムが非常に高価であることから、シリコン基板の製造コストが増大する問題点がある。
また、本発明者らの検討によれば、ボロンを高濃度にドープするとともに、ゲルマニウムを高濃度にドープすると、シリコン単結晶の育成時にシリコン単結晶が有転位化する確率が高まり、シリコン単結晶の製造時におけるインゴットの歩留まりを低下させる問題点があることが判明した。
更に、上記従来の特許文献２に示されたエピタキシャルシリコン単結晶ウェーハでは、ウェーハ毎にゲルマニウムをドープする枚葉処理であるため、ウェーハの製造時間が長くなり、製造コストを大幅に押上げる問題点があった。
本発明の目的は、ゲルマニウムのドープ量を低減できるとともに、ミスフィット転位の発生を抑制でき、更にウェーハの製造時間を短縮できる、エピタキシャルシリコンウェーハの製造方法及びその方法で製造されたシリコンウェーハを提供することにある。
また、上記従来の特許文献１に示されたエピタキシャル構造の形成方法では、シリコン基板の抵抗率を低くするために、ボロンを高濃度にドープするときに必要なゲルマニウムのドープ量は極めて多量となる。例えば、ボロン濃度が３．６×１０19ａｔｏｍｓ／ｃｍ3（抵抗率：０．００３Ω・ｃｍ）である場合、シリコン融液の重量を３５ｋｇとすると、必要となるゲルマニウムの重量は１．５ｋｇと多く、ゲルマニウムが非常に高価であることから、シリコン基板の製造コストが増大する問題点がある。
また、本発明者らの検討によれば、ボロンを高濃度にドープするとともに、ゲルマニウムを高濃度にドープすると、シリコン単結晶の育成時にシリコン単結晶が有転位化する確率が高まり、シリコン単結晶の製造時におけるインゴットの歩留まりを低下させる問題点があることが判明した。
更に、上記従来の特許文献２に示されたエピタキシャルシリコン単結晶ウェーハでは、ウェーハ毎にゲルマニウムをドープする枚葉処理であるため、ウェーハの製造時間が長くなり、製造コストを大幅に押上げる問題点があった。
本発明の目的は、ゲルマニウムのドープ量を低減できるとともに、ミスフィット転位の発生を抑制でき、更にウェーハの製造時間を短縮できる、エピタキシャルシリコンウェーハの製造方法及びその方法で製造されたシリコンウェーハを提供することにある。
請求項１に係る発明は、図１及び図２に示すように、ボロン及びゲルマニウムがドープされたシリコンインゴットをスライスしてシリコンウェーハ１１を作製する工程と、このウェーハ１１を熱酸化処理してウェーハ１１の表層部１１ａ上に熱酸化膜１２を形成することによりゲルマニウムの濃度をウェーハの熱酸化膜１２との界面１１ｃ近傍で高くする工程と、ウェーハ１１の表層部１１ａから熱酸化膜１２を除去する工程と、ウェーハ１１中のボロン濃度より低い濃度のボロンがドープされたシリコン単結晶からなるエピタキシャル層１３をエピタキシャル成長法によりウェーハ１１の表面表層部１１ｂ上に成長させる工程とを含み、シリコンウェーハ１１の熱酸化膜１２との界面１１ｃ近傍がこの界面１１ｃからウェーハ１１の中心部に向って厚さ１００ｎｍ以上の範囲であって、この界面１１ｃ近傍におけるゲルマニウムの最高濃度がウェーハ１１中心部におけるゲルマニウムの濃度の１０倍以上であるエピタキシャルシリコンウェーハの製造方法である。
このエピタキシャルシリコンウェーハの製造方法では、ボロンとゲルマニウムをドープして育成したシリコンウェーハ１１に酸化熱処理を行うと、このウェーハ１１の表層部１１ａに熱酸化膜１２が形成され、この熱酸化膜１２の厚さが厚くなるに従って、熱酸化されていないウェーハ１１が薄くなる。このときウェーハ１１中のゲルマニウムは熱酸化膜１２中に安定して存在することができないため、上記熱酸化膜１２から排除され、ウェーハ１１の熱酸化膜１２との界面１１ｃ近傍に濃縮され、ウェーハ１１の熱酸化膜１２との界面１１ｃ近傍におけるゲルマニウムの濃度が高くなる。これによりウェーハ１１の熱酸化膜１２との界面１１ｃ近傍において、高濃度にドープされたボロンの影響により変化した格子定数がゲルマニウムによって補償されるので、熱酸化膜１２を除去した後のウェーハ１１表層部１１ａに歪が発生せず、エピタキシャル層１３の成長中にウェーハ１１が変形しない。この結果、このウェーハ１１の表面表層部１１ｂ上にエピタキシャル層１３を成長させても、このエピタキシャル層１３にミスフィット転位は発生しない。
このエピタキシャルシリコンウェーハの製造方法では、ボロンとゲルマニウムをドープして育成したシリコンウェーハ１１に酸化熱処理を行うと、このウェーハ１１の表層部１１ａに熱酸化膜１２が形成され、この熱酸化膜１２の厚さが厚くなるに従って、熱酸化されていないウェーハ１１が薄くなる。このときウェーハ１１中のゲルマニウムは熱酸化膜１２中に安定して存在することができないため、上記熱酸化膜１２から排除され、ウェーハ１１の熱酸化膜１２との界面１１ｃ近傍に濃縮され、ウェーハ１１の熱酸化膜１２との界面１１ｃ近傍におけるゲルマニウムの濃度が高くなる。これによりウェーハ１１の熱酸化膜１２との界面１１ｃ近傍において、高濃度にドープされたボロンの影響により変化した格子定数がゲルマニウムによって補償されるので、熱酸化膜１２を除去した後のウェーハ１１表層部１１ａに歪が発生せず、エピタキシャル層１３の成長中にウェーハ１１が変形しない。この結果、このウェーハ１１の表面表層部１１ｂ上にエピタキシャル層１３を成長させても、このエピタキシャル層１３にミスフィット転位は発生しない。
シリコンウェーハ１１中のボロンの濃度は３．６×１０19〜１１．７×１０19ａｔｏｍｓ／ｃｍ3であることが好ましい。
またシリコンウェーハ１１中のゲルマニウム濃度はこのウェーハ１１中のボロン濃度の１〜４倍であることができる。
更に上記方法で製造されたシリコンウェーハでは、エピタキシャル層１３にミスフィット転位が発生しないので、このウェーハ１１を用いて製造された半導体デバイスの動作不良を防止できる。
またシリコンウェーハ１１中のゲルマニウム濃度はこのウェーハ１１中のボロン濃度の１〜４倍であることができる。
更に上記方法で製造されたシリコンウェーハでは、エピタキシャル層１３にミスフィット転位が発生しないので、このウェーハ１１を用いて製造された半導体デバイスの動作不良を防止できる。
以上述べたように、本発明によれば、ボロン及びゲルマニウムがドープされたシリコンインゴットをスライスしてシリコンウェーハを作製し、このウェーハを熱酸化処理してウェーハの表層部上に熱酸化膜を形成したので、この熱酸化膜の厚さが厚くなるに従って、ウェーハが薄くなるとともに、ウェーハ中のゲルマニウムが熱酸化膜から排除されて、ウェーハの熱酸化膜との界面近傍に濃縮され、その濃度が高くなる。このため、ウェーハの熱酸化膜との界面近傍において、高濃度にドープされたボロンの影響により変化した格子定数がゲルマニウムによって補償される。この結果、熱酸化膜を除去したウェーハ表層部に歪が発生せず、エピタキシャル層の成長中にウェーハが変形しないので、このウェーハの表面表層部上にエピタキシャル層を成長させても、このエピタキシャル層にミスフィット転位は発生しない。
またシリコンインゴットにドープされるゲルマニウムの量が比較的少なくても、熱酸化処理によりウェーハの表層部のゲルマニウムの濃縮されるので、高価なゲルマニウムのドープ量を低減できる。この結果、製造コストを低減できる。
またウェーハ毎にゲルマニウムをドープする枚葉処理であるためウェーハの製造時間が長くなる従来のエピタキシャルシリコン単結晶ウェーハと比較して、本発明では、シリコンインゴットの育成時にゲルマニウムがドープされるため、ウェーハ毎にゲルマニウムをドープする必要がない。この結果、本発明では、ウェーハの製造時間を短縮できるので、ウェーハの製造コストを低減することができる。
更に上記方法で製造されたシリコンウェーハは、エピタキシャル層にミスフィット転位が発生しないので、このウェーハを用いて製造された半導体デバイスの動作不良を低減できる。この結果、歩留まりの低下を防止できる。
またウェーハ毎にゲルマニウムをドープする枚葉処理であるためウェーハの製造時間が長くなる従来のエピタキシャルシリコン単結晶ウェーハと比較して、本発明では、シリコンインゴットの育成時にゲルマニウムがドープされるため、ウェーハ毎にゲルマニウムをドープする必要がない。この結果、本発明では、ウェーハの製造時間を短縮できるので、ウェーハの製造コストを低減することができる。
更に上記方法で製造されたシリコンウェーハは、エピタキシャル層にミスフィット転位が発生しないので、このウェーハを用いて製造された半導体デバイスの動作不良を低減できる。この結果、歩留まりの低下を防止できる。
次に本発明を実施するための最良の形態を図面に基づいて説明する。
図１（ａ）に示すように、先ずボロン及びゲルマニウムをドープしてチョクラルスキー法によりシリコンインゴットを引上げた後に、このインゴットをスライスしてシリコンウェーハ１１を作製する。上記インゴット中のボロンの濃度は３．６×１０19〜１１．７×１０19ａｔｏｍｓ／ｃｍ3に設定され、インゴット中のゲルマニウム濃度はインゴット中のボロン濃度の１〜４倍に設定される。また上記ウェーハ１１中のゲルマニウム濃度はウェーハ１１の半径方向に均一に分布するとともに、ウェーハ１１の厚さ方向にも均一に分布する（図２（ａ））。ここで、インゴット中のボロンの濃度を３．６×１０19〜１１．７×１０19ａｔｏｍｓ／ｃｍ3の範囲に限定したのは、抵抗率が０．００１〜０．００３Ω・ｃｍと極めて低いインゴットを得るためである。またインゴット中のゲルマニウム濃度をインゴット中のボロン濃度の１〜４倍の範囲に限定したのは、１倍未満ではゲルマニウムを濃縮するために長時間の熱酸化処理を施してもボロンによる格子変化を補償できず、４倍を越えると製造コストが増大するとともに、熱酸化処理せずにゲルマニウムをドープしただけで格子変化を補償できるためである。なお、シリコンインゴットをチョクラルスキー法ではなく、フローティングゾーン法で育成してもよい。
図１（ａ）に示すように、先ずボロン及びゲルマニウムをドープしてチョクラルスキー法によりシリコンインゴットを引上げた後に、このインゴットをスライスしてシリコンウェーハ１１を作製する。上記インゴット中のボロンの濃度は３．６×１０19〜１１．７×１０19ａｔｏｍｓ／ｃｍ3に設定され、インゴット中のゲルマニウム濃度はインゴット中のボロン濃度の１〜４倍に設定される。また上記ウェーハ１１中のゲルマニウム濃度はウェーハ１１の半径方向に均一に分布するとともに、ウェーハ１１の厚さ方向にも均一に分布する（図２（ａ））。ここで、インゴット中のボロンの濃度を３．６×１０19〜１１．７×１０19ａｔｏｍｓ／ｃｍ3の範囲に限定したのは、抵抗率が０．００１〜０．００３Ω・ｃｍと極めて低いインゴットを得るためである。またインゴット中のゲルマニウム濃度をインゴット中のボロン濃度の１〜４倍の範囲に限定したのは、１倍未満ではゲルマニウムを濃縮するために長時間の熱酸化処理を施してもボロンによる格子変化を補償できず、４倍を越えると製造コストが増大するとともに、熱酸化処理せずにゲルマニウムをドープしただけで格子変化を補償できるためである。なお、シリコンインゴットをチョクラルスキー法ではなく、フローティングゾーン法で育成してもよい。
次いで上記ウェーハ１１を熱酸化処理してウェーハ１１の表層部１１ａ上に熱酸化膜１２を形成する（図１（ｂ））。この熱酸化処理は、大気圧下の酸化雰囲気中で、９００〜１１００℃の温度に、４〜１６時間保持することにより行われる。ここで、酸化雰囲気中とは、空気中又は酸素雰囲気中をいう。熱酸化処理時の圧力及び温度と熱酸化処理時間を上記範囲に限定したのは、後述するようにウェーハ１１の熱酸化膜１２との界面１１ｃ近傍におけるゲルマニウムの最高濃度をウェーハ中心部におけるゲルマニウムの濃度の１０倍以上、好ましくは１０〜２０倍にするためである。上記熱酸化処理により、ウェーハ１１の表層部１１ａの熱酸化膜１２が次第に厚くなり、これに伴って熱酸化されていないウェーハ１１は次第に薄くなる。このときウェーハ１１中のゲルマニウムは熱酸化膜１２中に安定に存在できないため、上記熱酸化膜１２から排除され、ウェーハ１１の熱酸化膜１２との界面１１ｃ近傍に濃縮される（図２（ｂ））。このためウェーハ１１の熱酸化膜１２との界面１１ｃ近傍におけるゲルマニウムの濃度が高くなる。この結果、ウェーハ１１の熱酸化膜１２との界面１１ｃ近傍において、高濃度にドープされたボロンの影響により変化した格子定数がゲルマニウムによって補償される。
上記ウェーハ１１の熱酸化膜１２との界面１１ｃ近傍とは、この界面１１ｃからウェーハ１１の中心部に向って厚さ１００ｎｍ以上、好ましくは１００〜２００ｎｍの範囲であり、この界面１１ｃ近傍におけるゲルマニウムの最高濃度はウェーハ中心部におけるゲルマニウムの濃度の１０倍以上、好ましくは１０〜２０倍に設定される。ここで、ウェーハ１１の熱酸化膜１２との界面１１ｃ近傍の厚さを１００〜２００ｎｍの範囲に限定したのは、１００ｎｍ未満ではウェーハ１１の格子定数を整合するには不十分であり、２００ｎｍを越えると熱処理時間が極めて長くなるからである。また上記界面１１ｃ近傍におけるゲルマニウムの最高濃度をウェーハ中心部におけるゲルマニウムの濃度の１０〜２０倍の範囲に限定したのは、１０倍未満ではゲルマニウムの濃度が低すぎてシリコンとボロンとゲルマニウムの格子定数を整合できず、また熱処理時間及び熱処理温度を変化させても２０倍を越える濃度に濃縮できないからである。
次にウェーハ１１の表層部１１ａから熱酸化膜１２を除去する（図１（ｃ））。熱酸化膜１２の除去はウェーハ１１をフッ酸に浸漬することにより行われる。更にウェーハ１１中のボロン濃度より低い濃度のボロンがドープされたシリコン単結晶からなるエピタキシャル層１３を、エピタキシャル成長法によりウェーハ１１の表面表層部１１ｂ上に成長させる（図１（ｄ））。
このように製造されたシリコンウェーハ１１では、ウェーハ１１の熱酸化膜１２との界面１１ｃ近傍において、高濃度にドープされたボロンの影響により変化した格子定数がゲルマニウムによって補償されるので、ウェーハ１１の表層部１１ａに歪が発生せず、エピタキシャル層１３の成長中にウェーハ１１が変形しない。この結果、熱酸化膜１２を除去したウェーハ１１の上面表層部１１ｂ上にエピタキシャル層１３を成長させても、このエピタキシャル層１３にミスフィット転位は発生しない。従って、このウェーハ１１を用いて製造された半導体デバイスの動作不良を低減できるので、歩留まりの低下を防止できる。
次に本発明の実施例を比較例とともに詳しく説明する。
＜実施例１＞
図１（ａ）に示すように、先ずボロンを５．１×１０19ａｔｏｍｓ／ｃｍ3ドープし、ゲルマニウムを１．７×１０20ａｔｏｍｓ／ｃｍ3ドープしたシリコンインゴットをチョクラルスキー法により引上げた後に、このインゴットをスライスしてシリコンウェーハ１１を作製した。次いで上記ウェーハ１１を大気圧下の酸化雰囲気中で、１１００℃の温度に４時間保持する熱酸化処理を行って、ウェーハ１１の表層部１１ａ上に熱酸化膜１２を形成した（図１（ｂ））。次にウェーハ１１をフッ酸に浸漬してウェーハ１１の表層部１１ａから熱酸化膜１２を除去した（図１（ｃ））。更にボロンをドープしたシリコン単結晶からなるエピタキシャル層１３をエピタキシャル成長法によりウェーハ１１の表面表層部１１ｂ上に成長させた。このエピタキシャル層１３の厚さは１０μｍであった。このウェーハ１１を実施例１とした。
＜実施例１＞
図１（ａ）に示すように、先ずボロンを５．１×１０19ａｔｏｍｓ／ｃｍ3ドープし、ゲルマニウムを１．７×１０20ａｔｏｍｓ／ｃｍ3ドープしたシリコンインゴットをチョクラルスキー法により引上げた後に、このインゴットをスライスしてシリコンウェーハ１１を作製した。次いで上記ウェーハ１１を大気圧下の酸化雰囲気中で、１１００℃の温度に４時間保持する熱酸化処理を行って、ウェーハ１１の表層部１１ａ上に熱酸化膜１２を形成した（図１（ｂ））。次にウェーハ１１をフッ酸に浸漬してウェーハ１１の表層部１１ａから熱酸化膜１２を除去した（図１（ｃ））。更にボロンをドープしたシリコン単結晶からなるエピタキシャル層１３をエピタキシャル成長法によりウェーハ１１の表面表層部１１ｂ上に成長させた。このエピタキシャル層１３の厚さは１０μｍであった。このウェーハ１１を実施例１とした。
＜実施例２＞
熱酸化処理時間を１６時間としたこと以外は、上記実施例１と同様にしてウェーハを作製した。このウェーハを実施例２とした。
＜比較例１＞
熱酸化処理時間を１時間としたこと以外は、上記実施例１と同様にしてウェーハを作製した。このウェーハを比較例１とした。
＜比較例２＞
熱酸化処理を行わなかったこと以外は、上記実施例１と同様にしてウェーハを作製した。このウェーハを比較例２とした。
熱酸化処理時間を１６時間としたこと以外は、上記実施例１と同様にしてウェーハを作製した。このウェーハを実施例２とした。
＜比較例１＞
熱酸化処理時間を１時間としたこと以外は、上記実施例１と同様にしてウェーハを作製した。このウェーハを比較例１とした。
＜比較例２＞
熱酸化処理を行わなかったこと以外は、上記実施例１と同様にしてウェーハを作製した。このウェーハを比較例２とした。
＜比較試験及び評価＞
実施例１及び２と比較例１のウェーハにおいて、熱酸化処理を行った後であってエピタキシャル層を形成する前に、二次イオン質量分析装置（ＳＩＭＳ）を用いて、ウェーハ中のゲルマニウム濃度の厚さ方向の分布を測定し、ゲルマニウムが濃縮された層の厚さと、この濃縮層におけるゲルマニウムの最高濃度をそれぞれ求めた。これらの値を表１に示す。なお、ゲルマニウムの濃縮層の厚さは、ゲルマニウム濃度が１．７×１０20ａｔｏｍｓ／ｃｍ3以上の範囲とした。
また実施例１及び２と比較例１のウェーハのエピタキシャル層におけるミスフィット転位の発生状況をＸ線トポグラフィー法にて調べた。具体的には、エピタキシャル層の表面全体におけるミスフィット転位の発生量を測定した。その結果を表１に示す。
実施例１及び２と比較例１のウェーハにおいて、熱酸化処理を行った後であってエピタキシャル層を形成する前に、二次イオン質量分析装置（ＳＩＭＳ）を用いて、ウェーハ中のゲルマニウム濃度の厚さ方向の分布を測定し、ゲルマニウムが濃縮された層の厚さと、この濃縮層におけるゲルマニウムの最高濃度をそれぞれ求めた。これらの値を表１に示す。なお、ゲルマニウムの濃縮層の厚さは、ゲルマニウム濃度が１．７×１０20ａｔｏｍｓ／ｃｍ3以上の範囲とした。
また実施例１及び２と比較例１のウェーハのエピタキシャル層におけるミスフィット転位の発生状況をＸ線トポグラフィー法にて調べた。具体的には、エピタキシャル層の表面全体におけるミスフィット転位の発生量を測定した。その結果を表１に示す。
表１から明らかなように、ゲルマニウムの濃縮層の厚さが１００ｎｍ以上であって、ゲルマニウムの最高濃度がゲルマニウムのドープ量（ウェーハの中心部におけるゲルマニウム濃度）の１０倍程度で、ミスフィット転位が大幅に低減することが分かった。
１１ シリコンウェーハ
１１ａ 表層部
１１ｂ 表面表層部
１１ｃ 界面
１２ 熱酸化膜
１３ エピタキシャル層
１１ａ 表層部
１１ｂ 表面表層部
１１ｃ 界面
１２ 熱酸化膜
１３ エピタキシャル層
Claims (4)
- ボロン及びゲルマニウムがドープされたシリコンインゴットをスライスしてシリコンウェーハ(11)を作製する工程と、
前記ウェーハ(11)を熱酸化処理して前記ウェーハ(11)の表層部(11a)上に熱酸化膜(12)を形成することにより前記ゲルマニウムの濃度を前記ウェーハ(11)の前記熱酸化膜(12)との界面(11c)近傍で高くする工程と、
前記ウェーハ(11)の表層部(11a)から前記熱酸化膜(12)を除去する工程と、
前記ウェーハ(11)中のボロン濃度より低い濃度のボロンがドープされたシリコン単結晶からなるエピタキシャル層(13)をエピタキシャル成長法により前記ウェーハ(11)の表面表層部(11b)上に成長させる工程と
を含み、
前記シリコンウェーハ(11)の熱酸化膜(12)との界面(11c)近傍がこの界面(11c)から前記ウェーハ(11)の中心部に向って厚さ１００ｎｍ以上の範囲であって、この界面(11c)近傍における前記ゲルマニウムの最高濃度が前記ウェーハ(11)中心部におけるゲルマニウムの濃度の１０倍以上であるエピタキシャルシリコンウェーハの製造方法。 - シリコンウェーハ(11)中のボロンの濃度が３．６×１０19〜１１．７×１０19ａｔｏｍｓ／ｃｍ3である請求項１記載のエピタキシャルシリコンウェーハの製造方法。
- シリコンウェーハ(11)中のゲルマニウム濃度が前記ウェーハ(11)中のボロン濃度の１〜４倍である請求項１記載のエピタキシャルシリコンウェーハの製造方法。
- 請求項１ないし３いずれか１項に記載の方法で製造されたシリコンウェーハ。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004028402A JP4590876B2 (ja) | 2004-02-04 | 2004-02-04 | エピタキシャルシリコンウェーハの製造方法及びその方法で製造されたシリコンウェーハ |
| US11/051,112 US7258739B2 (en) | 2004-02-04 | 2005-02-04 | Process for producing epitaxial silicon wafer and silicon wafer produced by process thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004028402A JP4590876B2 (ja) | 2004-02-04 | 2004-02-04 | エピタキシャルシリコンウェーハの製造方法及びその方法で製造されたシリコンウェーハ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005223092A JP2005223092A (ja) | 2005-08-18 |
| JP4590876B2 true JP4590876B2 (ja) | 2010-12-01 |
Family
ID=34824039
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004028402A Expired - Lifetime JP4590876B2 (ja) | 2004-02-04 | 2004-02-04 | エピタキシャルシリコンウェーハの製造方法及びその方法で製造されたシリコンウェーハ |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7258739B2 (ja) |
| JP (1) | JP4590876B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4516096B2 (ja) | 2007-05-31 | 2010-08-04 | Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 | シリコン単結晶の製造方法 |
| JP4359320B2 (ja) | 2007-05-31 | 2009-11-04 | Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 | ドーピング装置、及びシリコン単結晶の製造方法 |
| US7816765B2 (en) * | 2008-06-05 | 2010-10-19 | Sumco Corporation | Silicon epitaxial wafer and the production method thereof |
| JP2012038973A (ja) * | 2010-08-09 | 2012-02-23 | Siltronic Ag | シリコンウエハ及びその製造方法 |
| KR101926609B1 (ko) * | 2012-06-12 | 2018-12-10 | 삼성전자 주식회사 | 질화갈륨계 반도체 소자 및 그 제조방법 |
| KR20200094882A (ko) * | 2019-01-30 | 2020-08-10 | 삼성전자주식회사 | 에피택셜 웨이퍼 및 그의 제조 방법 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61141700A (ja) * | 1984-12-13 | 1986-06-28 | アメリカン テレフォン アンド テレグラフ カムパニー | エピタキシヤル構造およびその形成方法 |
| JPH0380200A (ja) * | 1989-08-24 | 1991-04-04 | Fujitsu Ltd | 高強度シリコンウェハの製造方法 |
| JP2002145694A (ja) * | 2000-11-07 | 2002-05-22 | Univ Shinshu | 無転位シリコン単結晶成長に用いる種子結晶および無転位シリコン単結晶の製造方法 |
| JP2003209059A (ja) * | 2002-01-16 | 2003-07-25 | Sumitomo Mitsubishi Silicon Corp | エピタキシャルシリコン単結晶ウェーハ並びにその製造方法 |
| JP2004175658A (ja) * | 2002-11-11 | 2004-06-24 | Sumitomo Mitsubishi Silicon Corp | シリコンウェーハおよびエピタキシャルシリコンウェーハ |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3589119B2 (ja) * | 1999-10-07 | 2004-11-17 | 三菱住友シリコン株式会社 | エピタキシャルウェーハの製造方法 |
| JP4718668B2 (ja) * | 2000-06-26 | 2011-07-06 | 株式会社Ｓｕｍｃｏ | エピタキシャルウェーハの製造方法 |
| US6709957B2 (en) * | 2001-06-19 | 2004-03-23 | Sumitomo Mitsubishi Silicon Corporation | Method of producing epitaxial wafers |
-
2004
- 2004-02-04 JP JP2004028402A patent/JP4590876B2/ja not_active Expired - Lifetime
-
2005
- 2005-02-04 US US11/051,112 patent/US7258739B2/en active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61141700A (ja) * | 1984-12-13 | 1986-06-28 | アメリカン テレフォン アンド テレグラフ カムパニー | エピタキシヤル構造およびその形成方法 |
| JPH0380200A (ja) * | 1989-08-24 | 1991-04-04 | Fujitsu Ltd | 高強度シリコンウェハの製造方法 |
| JP2002145694A (ja) * | 2000-11-07 | 2002-05-22 | Univ Shinshu | 無転位シリコン単結晶成長に用いる種子結晶および無転位シリコン単結晶の製造方法 |
| JP2003209059A (ja) * | 2002-01-16 | 2003-07-25 | Sumitomo Mitsubishi Silicon Corp | エピタキシャルシリコン単結晶ウェーハ並びにその製造方法 |
| JP2004175658A (ja) * | 2002-11-11 | 2004-06-24 | Sumitomo Mitsubishi Silicon Corp | シリコンウェーハおよびエピタキシャルシリコンウェーハ |
Also Published As
| Publication number | Publication date |
|---|---|
| US20050176262A1 (en) | 2005-08-11 |
| JP2005223092A (ja) | 2005-08-18 |
| US7258739B2 (en) | 2007-08-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4605876B2 (ja) | シリコンウエーハおよびシリコンエピタキシャルウエーハの製造方法 | |
| US8133318B2 (en) | Epitaxially coated silicon wafer with 110 orientation and method for producing it | |
| JP2010040587A (ja) | シリコンウェーハの製造方法 | |
| TWI548785B (zh) | 矽晶圓及其製造方法 | |
| JP4419147B2 (ja) | 貼り合わせウェーハの製造方法 | |
| JP2010141272A (ja) | エピタキシャルウェーハとその製造方法 | |
| KR101313462B1 (ko) | 실리콘 웨이퍼의 열처리 방법 | |
| US7258739B2 (en) | Process for producing epitaxial silicon wafer and silicon wafer produced by process thereof | |
| US7977221B2 (en) | Method for producing strained Si-SOI substrate and strained Si-SOI substrate produced by the same | |
| KR101847481B1 (ko) | 실리콘 에피택셜 웨이퍼, 그의 제조 방법 | |
| JP5097332B2 (ja) | 単結晶シリコンウェーハの製造方法、この種のシリコンウェーハおよびその使用 | |
| WO2018186248A1 (ja) | エピタキシャルシリコンウェーハの製造方法およびエピタキシャルシリコンウェーハ | |
| WO2002049091A1 (fr) | Procede de fabrication d'une tranche de recuit et tranche obtenue | |
| JP5463693B2 (ja) | シリコンエピタキシャルウェーハの製造方法 | |
| JP6052465B2 (ja) | エピタキシャル炭化珪素ウエハの製造方法 | |
| JP4336600B2 (ja) | シリコン単結晶引上用種結晶およびこれを用いたシリコン単結晶の製造方法 | |
| JP5710104B2 (ja) | シリコンエピタキシャルウェーハ及びシリコンエピタキシャルウェーハの製造方法 | |
| EP1675166A2 (en) | Internally gettered heteroepitaxial semiconductor wafers and methods of manufacturing such wafers | |
| JP5338559B2 (ja) | シリコンエピタキシャルウェーハの製造方法 | |
| JP3760889B2 (ja) | エピタキシャルウェーハの製造方法 | |
| JP3903643B2 (ja) | エピタキシャルウェーハの製造方法 | |
| JP5516713B2 (ja) | エピタキシャルウェーハの製造方法 | |
| JP2011155130A (ja) | エピタキシャルウェーハ及びその製造方法 | |
| JPH0897221A (ja) | シリコンウェーハの製造方法及びシリコンウェーハ | |
| JP5683517B2 (ja) | シリコン単結晶の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060424 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100608 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100730 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100817 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100830 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130924 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4590876 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |