JPS61141700A - エピタキシヤル構造およびその形成方法 - Google Patents
エピタキシヤル構造およびその形成方法Info
- Publication number
- JPS61141700A JPS61141700A JP27937885A JP27937885A JPS61141700A JP S61141700 A JPS61141700 A JP S61141700A JP 27937885 A JP27937885 A JP 27937885A JP 27937885 A JP27937885 A JP 27937885A JP S61141700 A JPS61141700 A JP S61141700A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- boron
- silicon
- germanium
- atomic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明の背明
半導体集積回路の発展をおし進めている二つの重要な駆
動力は、チップ当シの充てん密度を増すための個々のデ
バイスの大きさの減少ト、ウニへ当りのチップの数を増
すための集積回路製作に用いられるウェハの大きさの増
加である。両方の力が直接集積回路デバイス当シの価格
に影響を与えた。これらの力の両方が発展し続けるのを
制限する要因は、表面を変化させる働きが増すことと、
ウェハの曲りによるうねりである。これら変化の最も重
要な効果は、リソグラフィプロセスに対するものである
。なぜならば、投影されたリングラフィ像はウェハ全体
の上に鋭敏さをもたらすのに十分な深さの場をもたない
からである。ウェハステッパ・リングラフィ装置を用い
てウェハの各位置における像を再び焦点を什わせる手段
が考案されているが、ウェハ面の深さは単一チップ位置
に対応した距離で変化することがある。チップ位置の数
を増すために、ウェハの直径を増すことと、与えられた
プロセス用のウェハのチップ当りの価格を下ることは、
ｋに曲げの問題を複雑にすることが、直観的に明らかで
るる。
動力は、チップ当シの充てん密度を増すための個々のデ
バイスの大きさの減少ト、ウニへ当りのチップの数を増
すための集積回路製作に用いられるウェハの大きさの増
加である。両方の力が直接集積回路デバイス当シの価格
に影響を与えた。これらの力の両方が発展し続けるのを
制限する要因は、表面を変化させる働きが増すことと、
ウェハの曲りによるうねりである。これら変化の最も重
要な効果は、リソグラフィプロセスに対するものである
。なぜならば、投影されたリングラフィ像はウェハ全体
の上に鋭敏さをもたらすのに十分な深さの場をもたない
からである。ウェハステッパ・リングラフィ装置を用い
てウェハの各位置における像を再び焦点を什わせる手段
が考案されているが、ウェハ面の深さは単一チップ位置
に対応した距離で変化することがある。チップ位置の数
を増すために、ウェハの直径を増すことと、与えられた
プロセス用のウェハのチップ当りの価格を下ることは、
ｋに曲げの問題を複雑にすることが、直観的に明らかで
るる。
プロセス中熱機械的効果により生じたウェハのそりも、
上で述べた問題に影響を与える。
上で述べた問題に影響を与える。
他の種類の異なる歪も、問題を悪化させる。
これらの一つはエピタキシャル層を成長させる基板中に
多量のドーパントを導入することにより発生する格子歪
である。エピタキシャル構造における通常の目的は、典
型的な場合０．１ないし０．００２０−ｃｍの比較的高
濃度ドープ又は導電性基板上に、典型的な場合１−１０
０−備の比較的低濃度ドープ又は高抵抗層を作成するこ
とである。一般に、その方式は高濃度ホウ素ドープ基板
上に、低濃度ドープｐ形層を堆積させるものである。こ
れらの構造は高濃度ホウ素ドープ基板と、より直性に近
いシリコンエピタキシャル層間の結晶格子不整による曲
げを示す傾向がある。基板結晶中で高濃度のホウ素が置
換すると、基板の格子パラメータは縮む。この基板上に
比較的高純度のシリコンを堆積させると、エピタキシャ
ル層を広げる応力を発生する。層が厚くなるにつれ、こ
れらの応力は層中の歪が十分大きくなり、それはエピタ
キシャルウェハを曲けることになる。
多量のドーパントを導入することにより発生する格子歪
である。エピタキシャル構造における通常の目的は、典
型的な場合０．１ないし０．００２０−ｃｍの比較的高
濃度ドープ又は導電性基板上に、典型的な場合１−１０
０−備の比較的低濃度ドープ又は高抵抗層を作成するこ
とである。一般に、その方式は高濃度ホウ素ドープ基板
上に、低濃度ドープｐ形層を堆積させるものである。こ
れらの構造は高濃度ホウ素ドープ基板と、より直性に近
いシリコンエピタキシャル層間の結晶格子不整による曲
げを示す傾向がある。基板結晶中で高濃度のホウ素が置
換すると、基板の格子パラメータは縮む。この基板上に
比較的高純度のシリコンを堆積させると、エピタキシャ
ル層を広げる応力を発生する。層が厚くなるにつれ、こ
れらの応力は層中の歪が十分大きくなり、それはエピタ
キシャルウェハを曲けることになる。
本発明の要約
高濃度ホウ素ドープシリコン基板上の低濃度ドープシリ
コンエピタキシャル層を含むエピタキシャルウェハ中の
、格子不整による応力及びそれに伴う歪は、基板シリコ
ン結晶中に、ゲルマニウムをドープすることによシ、著
しく解放されることを見出した。ゲルマニウムはシリコ
ン母結晶の格子パラメータを増大させ、高濃度ホウ素に
よる減少又は縮みを補償する。
コンエピタキシャル層を含むエピタキシャルウェハ中の
、格子不整による応力及びそれに伴う歪は、基板シリコ
ン結晶中に、ゲルマニウムをドープすることによシ、著
しく解放されることを見出した。ゲルマニウムはシリコ
ン母結晶の格子パラメータを増大させ、高濃度ホウ素に
よる減少又は縮みを補償する。
実施例の説明
一例として、シリコン基板に８ Ｘ １０１８の濃度の
ホウ素をドープした。このドーピングレベルは約０．０
１Ω−ｃｍの抵抗率に対応する。
ホウ素をドープした。このドーピングレベルは約０．０
１Ω−ｃｍの抵抗率に対応する。
このドーピングレベルをもつ基板上に堆積させたエビ層
を有するウェハ（１００ｍｍ又は１２５ ｒｒａ ）は
、本質的に曲げを示すことがわかっている。予想される
通り、曲げの程度は、エビ１−の厚さとともに増す。こ
の例を観測することにより、第１図にプロットされたデ
ータが得られ、これは層厚に対するミクロン単位での曲
げを示す。このデータは第２図のデータとある程度の相
関があり、第２図はエビ層厚に対し、エビ／基板界面に
おける不整転位密度をプロットしたものである。ホウ素
ドーピングレベルに対する格子パラメータの変化が、第
３図に示されている。先に述べたドーピングレベルによ
シ生じる格子歪は、約０．０００２２Ａで、ドーピング
レベルはドープされたシリコン材料中のホウ素の約０．
０１６原子％に対応する。ゲルマニウム補償ドーピング
材料に対する格子パラメータの変化が、第４図に示され
ている。堆積すべきエピタキシャル材料に整合する値に
、格子パラメータを戻すためには、約０．０９７原子％
のゲルマニウムが必要である。
を有するウェハ（１００ｍｍ又は１２５ ｒｒａ ）は
、本質的に曲げを示すことがわかっている。予想される
通り、曲げの程度は、エビ１−の厚さとともに増す。こ
の例を観測することにより、第１図にプロットされたデ
ータが得られ、これは層厚に対するミクロン単位での曲
げを示す。このデータは第２図のデータとある程度の相
関があり、第２図はエビ層厚に対し、エビ／基板界面に
おける不整転位密度をプロットしたものである。ホウ素
ドーピングレベルに対する格子パラメータの変化が、第
３図に示されている。先に述べたドーピングレベルによ
シ生じる格子歪は、約０．０００２２Ａで、ドーピング
レベルはドープされたシリコン材料中のホウ素の約０．
０１６原子％に対応する。ゲルマニウム補償ドーピング
材料に対する格子パラメータの変化が、第４図に示され
ている。堆積すべきエピタキシャル材料に整合する値に
、格子パラメータを戻すためには、約０．０９７原子％
のゲルマニウムが必要である。
それによシ材料は本質的に応力を含まなくなシ、エピタ
キシャル層の厚さによらず、基本的な歪を発生しない。
キシャル層の厚さによらず、基本的な歪を発生しない。
別の言いかたをすると、本発明のゲルマニウムは曲げの
程度とエピタキシャルｌ−厚との関係を無くシ、従って
集積回路デバイスの設計者に対する著しい技術的な設計
上の障害を除く。
程度とエピタキシャルｌ−厚との関係を無くシ、従って
集積回路デバイスの設計者に対する著しい技術的な設計
上の障害を除く。
本発明は高濃度ドープ基板、すなわち０．００２原子％
以上、好ましくは０．０１原子％以上のホウ素を導入し
た基板に対し適用すると有利である。また、５μｍ以上
のエピタキシャル厚を有するエピタキシャル構造にも有
利に適用できる。
以上、好ましくは０．０１原子％以上のホウ素を導入し
た基板に対し適用すると有利である。また、５μｍ以上
のエピタキシャル厚を有するエピタキシャル構造にも有
利に適用できる。
当業者には本発明に各種の修正を加えたり、拡張したり
することが明らかであろう。そのような修正及び拡張の
すべてが、基本的に本発明が技術を進めた指針に基いて
おり、本発明の精神及び視野の中で、適切に考えられる
。
することが明らかであろう。そのような修正及び拡張の
すべてが、基本的に本発明が技術を進めた指針に基いて
おり、本発明の精神及び視野の中で、適切に考えられる
。
【図面の簡単な説明】
第１図はエピタキシャル層１厚に対するエピタキシャル
構造 た図、 第２図はエピタキシャル層厚に対する平均不整転位密度
の関係を示す図、 第３図はホウ素原子濃度に対する格子パラメータの関係
を示す図、 第４図はゲルマニウム濃度に対する格子パラメータの関
係を示す図である。 出 願 人 ＝ アメリカン テレフォン アンドテレ
グラフ カムパニー エビ厚（トー エビｌ！Ｊｐｍ） ＦＩＧ、 ３ ＦＩＧ、 ４ ゲルマニウムの原子係
構造 た図、 第２図はエピタキシャル層厚に対する平均不整転位密度
の関係を示す図、 第３図はホウ素原子濃度に対する格子パラメータの関係
を示す図、 第４図はゲルマニウム濃度に対する格子パラメータの関
係を示す図である。 出 願 人 ＝ アメリカン テレフォン アンドテレ
グラフ カムパニー エビ厚（トー エビｌ！Ｊｐｍ） ＦＩＧ、 ３ ＦＩＧ、 ４ ゲルマニウムの原子係
Claims (1)
- 【特許請求の範囲】 １、エピタキシャル構造の形成方法において、シリコン
基板結晶にホウ素をドープする こと、 基板にゲルマニウムをドープすること及 び 基板上にエピタキシャル層を堆積させる こと を含むことを特徴とする方法。 ２、特許請求の範囲第１項に記載された方法において、 エピタキシャル層はシリコンであること を特徴とする方法。 ３、特許請求の範囲第２項に記載された方法において、 エピタキシャル層の厚さは５μｍ以上で あることを特徴とする方法。 ４、特許請求の範囲第３項に記載された方法において、 シリコン基板には０．００２原子％以上のホウ素がドー
プされることを特徴とする方法。 ５、特許請求の範囲第４項に記載された方法において、 基板には、Ｃを原子％単位での濃度とす るとき、ほぼ Ｃ＿Ｇ＿ｅ≒６Ｃ＿Ｂ なる式の関係をもつ量のホウ素（Ｂ）及びゲルマニウム
（Ｇｅ）をドープすることを特徴 とする方法。 ６、エピタキシャルシリコン構造の形成方法において、 ０．０１Ωｃｍ以下の基板抵抗率を生成するようシリコ
ン基板結晶中にホウ素をドーピ ングして、Ｃ＿Ｂで表されるホウ素原子濃度を生成させ
る工程、 Ｃ＿Ｇ＿ｅで表され、 Ｃ＿Ｇ＿ｅ≒６Ｃ＿Ｂ なる式でほぼ決る原子濃度に、ホウ素ドー プ基板中にゲルマニウムをドープする工程；及び前記ホ
ウ素及びゲルマニウムドープ基 板上に、〜１．０Ωｃｍ以上の抵抗率を有するシリコン
のエピタキシャル層を堆積させる 工程 を含むことを特徴とする方法。 ７、エピタキシャル構造において、 シリコン基板及びシリコン基板上のエピ タキシャル層が含まれ、 前記基板はホウ素及びゲルマニウムドー パントを含むことを特徴とする構造。 ８、特許請求の範囲第７項に記載された構造において、 基板中に含まれるホウ素（Ｂ）及びゲルマニウム（Ｇｅ
）の各量は、Ｃを原子％単位で の濃度とするとき Ｃ＿Ｇ＿ｅ＝６Ｃ＿Ｂ なる式でほぼ関係ずけられることを特徴と する構造。 ９、特許請求の範囲第８項に記載された構造において、 Ｃ＿Ｂは０．００２原子％以上であることを特徴とする
構造。 １０、特許請求の範囲第８項に記載された構造において
、 Ｃ＿Ｂは０．０１原子％以上であることを特徴とする構
造。 １１、特許請求の範囲第８項に記載された構造において
、 エピタキシャル層は５μｍ以上の厚さを 有するシリコンであることを特徴とする構 造。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US68131084A | 1984-12-13 | 1984-12-13 | |
| US681310 | 2003-10-09 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61141700A true JPS61141700A (ja) | 1986-06-28 |
Family
ID=24734729
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27937885A Pending JPS61141700A (ja) | 1984-12-13 | 1985-12-13 | エピタキシヤル構造およびその形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61141700A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005223092A (ja) * | 2004-02-04 | 2005-08-18 | Sumitomo Mitsubishi Silicon Corp | エピタキシャルシリコンウェーハの製造方法及びその方法で製造されたシリコンウェーハ |
| JP2008133188A (ja) * | 2002-11-11 | 2008-06-12 | Sumco Corp | シリコンウェーハ |
| JP2010016366A (ja) * | 2008-06-05 | 2010-01-21 | Sumco Corp | シリコンエピタキシャルウェーハおよびその製造方法 |
| JP2010177355A (ja) * | 2009-01-28 | 2010-08-12 | Shin Etsu Handotai Co Ltd | シリコンエピタキシャルウェーハ及びシリコンエピタキシャルウェーハの製造方法並びにエピタキシャル成長用シリコン単結晶基板 |
| JP2011142327A (ja) * | 2006-11-22 | 2011-07-21 | Siltronic Ag | 前面および背面を有する半導体ウェハ |
| JP2012066943A (ja) * | 2010-09-21 | 2012-04-05 | Silicon Technology Co Ltd | 窒化物半導体形成用基板及び窒化物半導体 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5028977A (ja) * | 1973-07-16 | 1975-03-24 |
-
1985
- 1985-12-13 JP JP27937885A patent/JPS61141700A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5028977A (ja) * | 1973-07-16 | 1975-03-24 |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008133188A (ja) * | 2002-11-11 | 2008-06-12 | Sumco Corp | シリコンウェーハ |
| JP2005223092A (ja) * | 2004-02-04 | 2005-08-18 | Sumitomo Mitsubishi Silicon Corp | エピタキシャルシリコンウェーハの製造方法及びその方法で製造されたシリコンウェーハ |
| JP4590876B2 (ja) * | 2004-02-04 | 2010-12-01 | 株式会社Ｓｕｍｃｏ | エピタキシャルシリコンウェーハの製造方法及びその方法で製造されたシリコンウェーハ |
| JP2011142327A (ja) * | 2006-11-22 | 2011-07-21 | Siltronic Ag | 前面および背面を有する半導体ウェハ |
| JP2010016366A (ja) * | 2008-06-05 | 2010-01-21 | Sumco Corp | シリコンエピタキシャルウェーハおよびその製造方法 |
| JP2010177355A (ja) * | 2009-01-28 | 2010-08-12 | Shin Etsu Handotai Co Ltd | シリコンエピタキシャルウェーハ及びシリコンエピタキシャルウェーハの製造方法並びにエピタキシャル成長用シリコン単結晶基板 |
| JP2012066943A (ja) * | 2010-09-21 | 2012-04-05 | Silicon Technology Co Ltd | 窒化物半導体形成用基板及び窒化物半導体 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4769689A (en) | Stress relief in epitaxial wafers | |
| US7138292B2 (en) | Apparatus and method of manufacture for integrated circuit and CMOS device including epitaxially grown dielectric on silicon carbide | |
| US5326715A (en) | Method for forming a field oxide film of a semiconductor device | |
| JPS5846670A (ja) | 埋込みチヤンネル型電荷結合装置の製造法 | |
| KR980005791A (ko) | 플라즈마 에칭 전극 및 그 제조방법 | |
| JPH05198543A (ja) | 半導体基板の製造方法および半導体基板 | |
| KR101837423B1 (ko) | 접합 soi 웨이퍼의 휨을 산출하는 방법, 및 접합 soi 웨이퍼의 제조방법 | |
| JPS61141700A (ja) | エピタキシヤル構造およびその形成方法 | |
| JPS59117153A (ja) | 半導体装置とその製造方法 | |
| KR940027130A (ko) | 반도체 소자의 필드 산화막 제조 방법 | |
| JPH0582525A (ja) | Ｓｉｍｏｘ基板及びその製造方法 | |
| KR960011859B1 (ko) | 반도체 소자의 필드 산화막 형성방법 | |
| JP3417665B2 (ja) | 半導体装置の製造方法 | |
| TW310454B (ja) | ||
| TW452987B (en) | Improved photovoltaic generator circuit | |
| JPH0574669A (ja) | 半導体装置の製造方法 | |
| JP2846986B2 (ja) | 半導体ウェーハの製造方法 | |
| JPH0468770B2 (ja) | ||
| EP3855493A1 (en) | Methods of manufacturing ic devices on wafers, associated wafers and reticles | |
| JPH0616498B2 (ja) | エピタキシアルウエ−ハの製造方法 | |
| JPH0693433B2 (ja) | 半導体装置用基板 | |
| KR100357300B1 (ko) | 반도체소자의제조방법 | |
| JPS5911631A (ja) | 半導体装置の製造方法 | |
| JPH0435898B2 (ja) | ||
| TW293926B (en) | The manufacturing method of anti-punchthrough effect between guiding wire |