JP2010177355A - シリコンエピタキシャルウェーハ及びシリコンエピタキシャルウェーハの製造方法並びにエピタキシャル成長用シリコン単結晶基板 - Google Patents

シリコンエピタキシャルウェーハ及びシリコンエピタキシャルウェーハの製造方法並びにエピタキシャル成長用シリコン単結晶基板 Download PDF

Info

Publication number
JP2010177355A
JP2010177355A JP2009016864A JP2009016864A JP2010177355A JP 2010177355 A JP2010177355 A JP 2010177355A JP 2009016864 A JP2009016864 A JP 2009016864A JP 2009016864 A JP2009016864 A JP 2009016864A JP 2010177355 A JP2010177355 A JP 2010177355A
Authority
JP
Japan
Prior art keywords
silicon
single crystal
crystal substrate
boron
silicon single
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009016864A
Other languages
English (en)
Other versions
JP5710104B2 (ja
Inventor
Chisa Yoshida
知佐 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to JP2009016864A priority Critical patent/JP5710104B2/ja
Publication of JP2010177355A publication Critical patent/JP2010177355A/ja
Application granted granted Critical
Publication of JP5710104B2 publication Critical patent/JP5710104B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Chemical Vapour Deposition (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

【課題】抵抗率が20[mΩ・cm]以下のようなミスフィット転位が発生しやすいシリコン単結晶基板にシリコンエピタキシャル層を成長させるに際して、ミスフィット転位の発生を効果的に抑制することができるシリコンエピタキシャルウェーハ及びその製造方法並びにエピタキシャル成長用シリコン単結晶基板を提供する。
【解決手段】シリコン単結晶基板上にシリコンエピタキシャル層が形成されたシリコンエピタキシャルウェーハであって、前記シリコン単結晶基板はドープ剤として少なくともボロンとガリウムの両方が添加されたものであり、かつ抵抗率が20[mΩ・cm]以下であることを特徴とするシリコンエピタキシャルウェーハ。
【選択図】図1

Description

本発明は、シリコンエピタキシャルウェーハとその製造方法並びにエピタキシャル成長用シリコン単結晶基板に関し、詳しくは半導体の集積回路素子用の基板として好適なシリコンエピタキシャルウェーハとその製造方法に関する。
シリコン半導体の集積回路素子(デバイス)の高集積化は、急速に進んでおり、デバイスが形成されるシリコンウェーハの品質に対する要求は、ますます厳しくなっている。
すなわち、高集積化に伴い集積回路は微細となる。そのため、デバイスが形成されるいわゆるデバイス活性領域では、転位などの結晶欠陥および金属系不純物が厳しく制限される。これらは、リーク電流の増大およびキャリアのライフタイム低下の原因となるためである。
近年、電源コントロールなどの用途として、パワー半導体デバイスが用いられている。パワー半導体デバイス用の基板としては、チョクラルスキー(CZ)法により育成されたシリコン単結晶インゴットをスライスし、得られたシリコン単結晶基板の表面に、結晶欠陥をほぼ完全に含まないシリコンエピタキシャル層を成長させたシリコンエピタキシャルウェーハが主に利用されている。
パワー半導体デバイスでは、さらなる低消費電力化に向け、抵抗率が低いウェーハの提供が求められているため、シリコンエピタキシャルウェーハのシリコン単結晶基板には、一般的に高濃度にドーパントがドープされている。
例えば、n型シリコンエピタキシャルウェーハの場合では、n型のドーパントである砒素(As)を高濃度にドープすることで、2[mΩ・cm]程度の低抵抗のシリコン単結晶基板を作製し、その表面上にシリコンエピタキシャル層を成長させる。また、p型のシリコン単結晶基板の場合では、p型のドーパントであるボロン(B)を高濃度にドープし、10〜20[mΩ・cm]の低抵抗のp型のシリコンエピタキシャルウェーハの基板とする。
しかしながら、特に20[mΩ・cm]以下の抵抗率のシリコン単結晶基板にシリコンエピタキシャル層を成長させると、シリコン単結晶基板の格子定数とシリコンエピタキシャル層の格子定数との差を起因とし、エピタキシャルウェーハ内にミスフィット転位が発生する。
このミスフィット転位はエピタキシャル成長中にシリコンエピタキシャル層の表面に移動することから、ミスフィット転位が存在すると、半導体デバイスを作製する活性領域に転位が存在することになる。
このように、シリコンエピタキシャル層に結晶欠陥としての転位が存在すると、デバイスの動作不良の原因となり、良品歩留りが低下する。
上述した問題を解消する従来技術として、例えば特許文献1,2のように、ボロン(B)をドープしたシリコン単結晶基板にゲルマニウム(Ge)をドープする方法が知られている。
米国特許第4769689号 特開2004−175658号公報
しかし、この特許文献にあるようなボロンドーピングによるシリコン結晶格子の変位をゲルマニウムドーピングによって打ち消すには、ドープしたボロンと同程度かそれ以上のゲルマニウムを添加する必要がある。
このようにボロンのみならずゲルマニウムといった不純物を高濃度にシリコンに添加した場合、全体として添加するドーパントのドープ量が多くなりすぎる為、シリコン単結晶育成時にシリコン単結晶が有転位化する確率が高まり、シリコン単結晶インゴットの製造時の結晶歩留りを低下させるという問題があった。
本発明は、抵抗率が20[mΩ・cm]以下のようなミスフィット転位が発生しやすいシリコン単結晶基板にシリコンエピタキシャル層を成長させるに際して、ミスフィット転位の発生を効果的に抑制することができるシリコンエピタキシャルウェーハ及びその製造方法並びにエピタキシャル成長用シリコン単結晶基板を提供することを目的とする。
上記課題を解決するため、本発明では、シリコン単結晶基板上にシリコンエピタキシャル層が形成されたシリコンエピタキシャルウェーハであって、前記シリコン単結晶基板はドープ剤として少なくともボロンとガリウムの両方が添加されたものであり、かつ抵抗率が20[mΩ・cm]以下であることを特徴とするシリコンエピタキシャルウェーハを提供する。
ボロンを高濃度に添加した極低抵抗率シリコン単結晶基板(20[mΩ・cm]以下)は、通常抵抗率(10[Ω・cm]程度)のシリコン単結晶に比べ格子定数が小さい。そのため、このような極低抵抗率のシリコン単結晶基板上に10[Ω・cm]程度のエピタキシャル層を形成すると、それぞれの格子定数の違いによって、ミスフィット転位が発生してしまう。
本発明では、この高濃度ボロンの添加によるシリコン単結晶基板の結晶格子の縮小化がガリウム同時添加によって抑制されている。ガリウムは、シリコンの結晶格子を膨張化する作用を有しているため、20[mΩ・cm]以下といった極低抵抗率シリコンエピタキシャルウェーハのシリコン単結晶基板に、ボロンに加えガリウムが添加されたものを用いることで、ボロンによる結晶格子縮小化とガリウムの膨張作用が打ち消しあい、結晶格子の縮小化が抑えられたものとなっている。その結果、シリコン単結晶基板にシリコンエピタキシャル層が形成された際、シリコンエピタキシャル層の格子定数とシリコン単結晶基板の格子定数との差が小さいものとなり、ミスフィット転位の発生が効果的に抑制されたものとすることができる。
また、ガリウムはアクセプタ型ドーパントとしても働く為、ボロンのみが添加された場合やボロンとゲルマニウムが同時に添加された場合に比べて、ガリウムを同時に添加する本発明のほうが結晶中のボロン濃度やこれに添加するドーパント濃度を低く抑えることが出来るようになる。これによってボロンドープ量を減らせる為、結晶格子の縮小化を更に抑えることが可能となり、結果としてミスフィット転位の発生が抑制されたデバイス特性の優れたシリコンエピタキシャルウェーハとすることが可能となる。
さらに、上述の効果によってボロンとゲルマニウムを添加する場合に比べて結晶育成時の不純物添加量が全体として少なくなり、結晶の有転位化がより起き難くなったシリコンエピタキシャルウェーハとなっている。
ここで、前記シリコン単結晶基板は、前記ドープ剤として添加されたガリウムの濃度CGaとボロンの濃度Cとの比R(CGa/(CGa+C))が、該シリコン単結晶基板の抵抗率をρ[mΩ・cm]、前記シリコンエピタキシャル層の厚さをt[μm]としたとき、
R≦1.0×1020/(t×N)+0.763・・・(1)
R≧−1.0×1020/(t×N)+0.763・・・(2)
ここで、N=1.33×1019/ρ+1.082×1020/(ρ×(1+(0.05456×ρ)1.105))・・・(3)で定められた範囲に入る(但し、(1)式において右辺が1以上の値になった場合はR<1とし、(2)式において右辺が0以下になった場合はR>0とする)ものとすることが好ましい。
このように、ドープ剤として添加されたガリウムの濃度CGaとボロンの濃度Cとの比R(CGa/(CGa+C))が上記(1)式、(2)式を同時に満たすようにドープされたシリコン単結晶基板が用いられたシリコンエピタキシャルウェーハであれば、シリコンエピタキシャル層の格子定数とシリコン単結晶基板の格子定数との差をより小さいものとすることができ、ミスフィット転位の発生がより効果的に抑制されたものとすることができる。
また、本発明では、シリコン単結晶基板上にシリコンエピタキシャル層を気相成長させるシリコンエピタキシャルウェーハの製造方法であって、前記シリコン単結晶基板として、ドープ剤として少なくともボロンとガリウムの両方が添加され、かつ抵抗率が20[mΩ・cm]以下のものを用いることを特徴とするシリコンエピタキシャルウェーハの製造方法を提供する。
このように、ドープ剤として少なくともボロンとガリウムの両方が添加された抵抗率が20[mΩ・cm]以下のシリコン単結晶基板を用いてシリコンエピタキシャルウェーハを製造することによって、高濃度にボロンが添加されたことによるシリコンの結晶格子の縮小化がガリウム添加によって抑制されているため、形成されたシリコンエピタキシャル層とシリコン単結晶基板の格子定数の差が従来に比べて十分に小さなものとすることができる。これによってミスフィット転位の発生をより効果的に抑制することができる。
また、シリコンと同族であるゲルマニウムと異なり、ガリウムはアクセプタ型ドーパントとしても作用するため、ボロンとゲルマニウムを同時にドープする場合に比べて添加量を少なくすることができ、結晶育成の際の有転位化をより効果的に防止することができる。そしてボロンのみをドープする場合に比べてボロン濃度を低減できるため結晶格子の収縮化を防止することができ、よりミスフィット転位の発生が抑制されたものとすることができる。
ここで、前記シリコン単結晶基板として、前記ドープ剤として添加されたガリウムの濃度CGaとボロンの濃度Cとの比R(CGa/(CGa+C))が、該シリコン単結晶基板の抵抗率をρ[mΩ・cm]、前記シリコンエピタキシャル層の厚さをt[μm]としたとき、
R≦1.0×1020/(t×N)+0.763・・・(1)
R≧−1.0×1020/(t×N)+0.763・・・(2)
ここで、N=1.33×1019/ρ+1.082×1020/(ρ×(1+(0.05456×ρ)1.105))・・・(3)で定められた範囲に入る(但し、(1)式において右辺が1以上の値になった場合は、R<1とし、(2)式において右辺が0以下になった場合は、R>0とする)ものとすることが好ましい。
このように、(1)式、(2)式を用いることによって、所望のシリコンエピタキシャルウェーハの基板抵抗率ρとシリコンエピタキシャル層の厚さtから、ミスフィット転位の発生を効果的に抑制する基板結晶中のガリウムとボロンの濃度比R(CGa/(CGa+C))となったシリコン単結晶基板を用いることができ、更にミスフィット転位の発生が抑制されることによるデバイス特性が優れたシリコンエピタキシャルウェーハを製造することができる。
更に、本発明ではその表面上にエピタキシャル層が形成されるエピタキシャル成長用シリコン単結晶基板であって、該シリコン単結晶基板はドープ剤として少なくともボロンとガリウムの両方が添加されたものであり、かつ抵抗率が20[mΩ・cm]以下であることを特徴とするエピタキシャル成長用シリコン単結晶基板を提供する。
このように、抵抗率が20[mΩ・cm]以下で、且つボロンとガリウムが同時に添加されたエピタキシャル成長用シリコン単結晶基板であれば、その表面にシリコンエピタキシャル層を形成する際に、シリコンエピタキシャル層とエピタキシャル成長用シリコン単結晶基板の格子不整合を小さなものとすることができ、ミスフィット転位の発生を抑制することができる。よって歩留りよく極低抵抗率のシリコン単結晶基板を用いたエピタキシャルウェーハを製造することに好適なエピタキシャル成長用シリコン単結晶基板とすることができる。
以上説明したように、本発明によれば、抵抗率が20[mΩ・cm]以下のようなミスフィット転位が発生しやすいシリコン単結晶基板にシリコンエピタキシャル層を成長させる際に、ミスフィット転位の発生を効果的に抑制することができるシリコンエピタキシャルウェーハ及びその製造方法並びにエピタキシャル成長用シリコン単結晶基板が提供される。
本発明の実施例及び比較例のシリコンエピタキシャルウェーハのミスフィット転位の発生状況をX線トポグラフ法にて観察した写真である。(a)は実施例1、(b)は実施例5、(c)は比較例1である。 抵抗率から計算された各々の抵抗率のシリコン単結晶基板の格子変位量とエピタキシャル層の厚さの関係を示したグラフである。
以下、本発明についてより具体的に説明する。
極低抵抗率(20[mΩ・cm]以下)のシリコン単結晶基板を用いてシリコンエピタキシャルウェーハを作製する場合、シリコン単結晶基板とシリコンエピタキシャル層の格子定数の違い(格子不整合)により、シリコンエピタキシャル層にミスフィット転位が多く発生する。
特にボロンをドープしたP型のシリコン単結晶基板を用いた場合、他のドーパントより格子不整合が大きくなるため、ミスフィット転位が発生しやすい。ミスフィット転位は、リーク系のデバイス不良を引き起こすことがあるため、その発生の少ないシリコンエピタキシャルウェーハの開発が必要であった。
そこで、本発明者は、ボロンを高濃度にドープしても格子不整合が大きくならないような何らかの処理を施すことで格子不整合によるミスフィット転位の発生を抑制できないか鋭意検討を重ねた。
その結果、本発明者は、従来のように、p型ドーパントとしてボロンのみを添加したり、ボロンと抵抗率に寄与しないゲルマニウムを同時に添加するのではなく、p型のドープ剤としてボロンとガリウムを同時に添加することによって、ドーパントの共有結合半径に起因する格子定数変化を相殺することが出来、その結果、ボロンのみをドープした結晶よりエピ成長した際の格子不整合が小さくなり、ミスフィット転位の発生を抑制することができることを知見した。またボロンと同様にアクセプタ型のドーパントであるガリウムをドープすることで、所望の低抵抗率にする為のボロンのドープ量を減らすことができ、より格子不整合を小さくすることができることを知見し、本発明を完成させた。
以下、本発明について詳細に説明するが、本発明はこれらに限定されるものではない。
本発明のシリコンエピタキシャルウェーハは、ドープ剤として少なくともボロンとガリウムの両方が添加され、かつ抵抗率が20[mΩ・cm]以下であるシリコン単結晶基板の表面上にシリコンエピタキシャル層が形成されたものである。
また本発明のエピタキシャル成長用シリコン単結晶基板は、その表面上にエピタキシャル層が形成されるものであり、ドープ剤として少なくともボロンとガリウムの両方が添加され、かつ抵抗率が20[mΩ・cm]以下となっているものである。
極低抵抗率(20[mΩ・cm]以下)とするために高濃度にボロンを添加したことによって、作製された基板の格子定数は、通常抵抗率(10[Ω・cm]程度)のシリコン単結晶に比べて小さくなるため、このような極低抵抗率のシリコン単結晶基板上に10[Ω・cm]程度のシリコンエピタキシャル層を形成すると、それぞれの格子定数の違いによって、ミスフィット転位が発生してしまうことになる。しかしこのボロン添加によるシリコンの結晶格子の縮小化を、シリコンの結晶格子を膨張化する作用を有しているガリウムを添加することで抑制することができる。これによって、ボロンによる結晶格子縮小化とガリウムの膨張作用が打ち消し合うため、結晶格子の縮小化を容易に抑制することができる。
その結果、シリコン単結晶基板にシリコンエピタキシャル層が形成された際、シリコンエピタキシャル層の格子定数とシリコン単結晶基板の格子定数との差を小さくすることができ、ミスフィット転位の発生を抑制することができる。
また、アクセプタ型ドーパントとして作用するガリウムがボロンと同時にドープされているため、従来に比べて基板中のそれぞれのドーパント濃度を低く抑える、つまりボロンのドープ量を減らすことができ、更に結晶格子の縮小化を抑えることが可能となる。これによってミスフィット転位の発生が更に抑制されたシリコンエピタキシャルウェーハとすることができ、またそのようなエピタキシャル成長用シリコン単結晶基板を提供することができる。
さらに、上述の効果によってボロンとゲルマニウムを添加する場合に比べて結晶育成時の不純物添加量が少なくなり、結晶の有転位化がより起き難くなったため、コストの低減を図ることができるとともに結晶欠陥自体も従来に比べて低減されたシリコンエピタキシャルウェーハやエピタキシャル成長用シリコン単結晶基板となっている。
ここで、上述のシリコン単結晶基板は、ドープ剤として添加されたガリウムの濃度CGaとボロンの濃度Cとの比R(CGa/(CGa+C))が、シリコン単結晶基板の抵抗率をρ[mΩ・cm]、シリコンエピタキシャル層の厚さをt[μm]としたとき、
R≦1.0×1020/(t×N)+0.763・・・(1)
R≧−1.0×1020/(t×N)+0.763・・・(2)
ここで、N=1.33×1019/ρ+1.082×1020/(ρ×(1+(0.05456×ρ)1.105))・・・(3)で定められた範囲に入る(但し、(1)式において右辺が1以上の値になった場合は、R<1とし、(2)式において右辺が0以下になった場合は、R>0とする)ものとすることができる。
これによって、シリコンエピタキシャル層の格子定数とシリコン単結晶基板の格子定数との差をより小さいものとすることができ、所望の抵抗率及びエピタキシャル層の厚さを有し、且つミスフィット転位の発生が従来に比べて更に抑制されたシリコンエピタキシャルウェーハとすることができる。
ここで、(1)式、(2)式、(3)式について、以下に簡単に説明する。
まず表1に示すように、あらかじめ抵抗率を1.2[mΩ・cm]から10.2[mΩ・cm]まで振った6水準の直径200mm、結晶軸方位<100>のシリコン単結晶基板を準備した。
そのシリコン単結晶基板に、厚みを細かく変えた抵抗率10[Ω・cm]程度のシリコンエピタキシャル層を枚葉式反応機にて堆積させた。そのようにして得られたシリコンエピタキシャルウェーハについて、X線トポグラフにてミスフィット転位の発生状況を調べた。
その結果、図2に示すような結果が得られた。図2は抵抗率から計算された各々の抵抗率のシリコン単結晶基板の格子変位量とエピタキシャル層の厚さの関係を示したグラフである。
Figure 2010177355
各基板抵抗率でのミスフィット転位の発生が生じるシリコンエピタキシャル層の厚さを「ミスフィット転位臨界膜厚(t)」と定義する。さらに、シリコン単結晶基板抵抗率を元に、イントリンシックなSi格子定数(d)から変化量(Δd)の割合(Δd/d)を計算し、図2に示すtとΔd/dの関係の実験式(A)を求めた。
=6.5×10−4×│Δd/d│−1・・・(A)
そして(A)式において、ミスフィット転位の発生しない範囲は、
Δd/d>0のとき、t<6.5×10−4×(Δd/d)−1・・・(A)−1
Δd/d<0のとき、t<−6.5×10−4×(Δd/d)−1・・・(A)−2
と考えた。
次に、ボロンとガリウムがドープされたシリコン単結晶基板の場合、それぞれの濃度によってΔd/dがどのようになるかを、ベガード則から計算すると、
Δd/d=(Δd+ΔdGa)/d・・・(B)
Δd/d=((r−rSi)/rSi)×(N/NSi)・・・(B)−2
ΔdGa/d=((rGa−rSi)/rSi)×(NGa/NSi)・・・(B)−3
(Δd,ΔdGa:B,Ga添加起因の格子定数変化量)
(rSi:1.17Å,Siの共有結合半径)
(r:0.88Å,Bの共有結合半径)
(rGa:1.26Å,Gaの共有結合半径)
(NSi:5.0×1022atoms/cm,Siの密度)
(N,NGa:B,Gaの密度)
のような(B)式が得られる。
Ga濃度比Rの定義式、及びシリコン基板中の全キャリア濃度をN(=N+NGa)とすると、N,NGa
Ga=R×N
=(1−R)×N
と表される。これらと(A)式を(B)式に代入し、Rについて解く。
その結果、
Δd/d>0のとき、
R<(6.5×10−4×rSi×NSi−t×N×(r−rSi))/(t×N×(rGa−r))
従って、R<1.0×1020/(t×N)+0.763・・・(1)
また、Δd/d<0のとき、
R>−(6.5×10−4×rSi×NSi+t×N×(r−rSi))/(t×N×(rGa−r))
従って、R>−1.0×1020/(t×N)+0.763・・・(2)
が得られる。
ここで、ASTM−F723の抵抗−濃度換算式から、
N=1.33×1019/ρ+1.082×1020/(ρ×(1+(0.05456×ρ)1.105)) ・・・(3)
となる。
そしてこのような本発明のシリコンエピタキシャルウェーハの製造方法について以下説明するが、もちろんこれに限定されるものではない。
まず、シリコン単結晶基板を準備する。
この準備するシリコン単結晶基板は、抵抗率が20[mΩ・cm]以下とし、またドープ剤として少なくともボロンとガリウムの両方が添加されたものとする。
このようなシリコン単結晶基板は、例えばCZ法で、ボロンとガリウムをドープして、抵抗率が20[mΩ・cm]以下となるように育成したシリコン単結晶棒からスライスして作製すればよい。
上述のように、ミスフィット転位の発生原因は、主にシリコン単結晶基板とシリコンエピタキシャル層の格子不整合である。
ボロンを高濃度にドープしたシリコン単結晶の場合、ボロンの共有半径がシリコンに比べ小さい為、格子定数もその濃度に応じて小さくなる。そのようなシリコン単結晶基板にシリコンエピタキシャル層を成長させると格子不整合が大きくなる為、ミスフィット転位が発生しやすい。
一方、同じアクセプタ型のドーパントであるガリウムは、シリコンに比べ共有結合半径が大きい。そこで、極低抵抗率ボロンドープシリコン単結晶基板を作製する際に、ボロンに加えガリウムも同時にドープ剤として添加することによって、ボロンによる結晶格子縮小化とガリウムの膨張作用が打ち消しあい、結晶格子の縮小化を抑制することができる。
その結果、シリコン単結晶基板にシリコンエピタキシャル層を成長する際、シリコンエピタキシャル層の格子定数とシリコン単結晶基板の格子定数との差が小さくなり、ミスフィット転位の発生を効果的に抑制することができる。
また、ガリウムはアクセプタ型ドーパントとしても働く為、ボロンのみを添加した場合に比べてガリウムを同時に添加する本発明のほうが従来に比べて結晶中のボロン濃度自体を低く抑えることができる。従って結晶格子の縮小化を更に抑えることが可能となる。
さらに、ボロンとゲルマニウムを添加する場合に比べ、結晶育成時のトータルの不純物添加量が少なくなり、結晶の有転位化の発生を抑制することができる。
ここで、シリコン単結晶基板として、ドープ剤として添加されたガリウムの濃度CGaとボロンの濃度Cとの比R(CGa/(CGa+C))が、シリコン単結晶基板の抵抗率をρ[mΩ・cm]、シリコンエピタキシャル層の厚さをt[μm]としたとき、
R≦1.0×1020/(t×N)+0.763・・・(1)
R≧−1.0×1020/(t×N)+0.763・・・(2)
ここで、N=1.33×1019/ρ+1.082×1020/(ρ×(1+(0.05456×ρ)1.105))・・・(3)で定められた範囲に入る(但し、(1)式において右辺が0以下若しくは1以上の値になった場合はR>0とし、(2)式において右辺が0以下若しくは1以上の値になった場合はR<1とする)ものを用いることができる。
また、ミスフィット転位の発生量は、シリコン単結晶基板の抵抗率とその表面に形成されるエピタキシャル層の厚みに依存している。例えば特公平08−31408号に記載されているように、シリコン単結晶基板の抵抗率が低くなるほど、またシリコンエピタキシャル層の厚さが厚くなるほどミスフィット転位は発生しやすくなる。つまり、所望するシリコンエピタキシャルウェーハの基板抵抗率とエピタキシャル層の厚みによって、ミスフィット転位を抑制するために必要なボロン添加量及びガリウム添加量を変化させることによって、作製されるエピタキシャルウェーハのミスフィット転位の発生を効果的に抑制することができる。
そこで、シリコンエピタキシャル層が形成された時に、更にミスフィット転位の発生を効果的に抑制する為に、上述の(1)式、(2)式の関係を用いて、所望のエピタキシャルウェーハの基板抵抗率ρとエピタキシャル層厚みtから、ガリウム濃度CGa及びボロン濃度Cの濃度比R(CGa/(CGa+C))を算出することが出来るようになり、ミスフィット転位の発生が抑制されたデバイス特性の優れたシリコンエピタキシャルウェーハの作製が可能となる。
そして、準備したシリコン単結晶基板の主表面上に、シリコンエピタキシャル層を気相成長させ、シリコンエピタキシャルウェーハを製造する。
この気相成長方法は、一般的な条件で行えば良く、例えば、HをキャリアガスとしてSiHCl等のソースガスをチャンバー内に導入し、サセプタ上に配置した上記シリコン単結晶基板の主表面上に、1050〜1250℃程度でCVD法により、エピタキシャル成長させればよい。
このようなシリコンエピタキシャルウェーハの製造方法によって、ミスフィット転位の発生が抑制されたことによるデバイス特性の優れたシリコンエピタキシャルウェーハの作製が可能となる。また、基板結晶の生産性や歩留りに優れたシリコンエピタキシャルウェーハの製造方法とすることができる。
以下、実施例及び比較例を示して本発明をより具体的に説明するが、本発明はこれらに限定されるものではない。
(実施例1〜6、比較例1)
CZ法によりシリコン単結晶インゴットを育成する際、シリコン融液にボロンおよびガリウムを所定量ずつドープし、7種類の直径200mm、結晶軸方位<100>のシリコン単結晶インゴットを育成した。
この時のボロン濃度及びガリウム濃度は後述の表2に示したようになるようにした。そして所望のボロン濃度、ガリウム濃度になっているかを確認する為、2次イオン質量分析装置(SIMS)を用いてボロン及びガリウム濃度の実測を行った。
このようにして作製された各シリコン単結晶インゴットからシリコンウェーハをスライスし、面取り、ラップ、エッチング、鏡面研磨の各工程を施してシリコン単結晶基板を作製した。
次に、それぞれのシリコン単結晶基板を枚葉式エピタキシャル成長装置内にそれぞれ仕込み、1100℃程度で水素ベーク後、そのままエピタキシャル成長装置内で、SiHClガスを供給し、各シリコン単結晶基板の表面に10μm及び20μmの厚さのシリコンエピタキシャル層を成長させ、シリコンエピタキシャルウェーハを製造した。
その後、各シリコンエピタキシャルウェーハをX線トポグラフィーにより、ミスフィット転位の発生状況を観察した。そのうち、実施例1,5及び比較例1のシリコンエピタキシャルウェーハの観察結果を図1に示す。
また表2に、本発明の実施例1〜6および比較例1におけるシリコンエピタキシャル層の厚さ、シリコン単結晶基板の抵抗率、ボロン濃度、ガリウム濃度、(1)式や(2)式の値、濃度比R、ミスフィット転位の発生状況をまとめた。
Figure 2010177355
表2、図1(a)(b)に示すように、(1)式、(2)式を満たす実施例1〜4はいずれもミスフィット転位の発生は見られなかった。
ただし図1(b)に示すように、(1)式、(2)式の範囲を満たさない実施例5の場合、実用的には問題ない水準ではあったが、少量のミスフィット転位が発生してしまっていた。
このように、ボロンとガリウムを同時にドープすることによってミスフィット転位の発生を抑制することができ、また本発明に記載した(1)式、(2)式の範囲内であれば、ミスフィット転位の発生を更に抑制できることが判った。
これに対し、ボロンだけをドープした比較例1のシリコンエピタキシャルウェーハでは、図1(c)に示すように、シリコンエピタキシャル層にミスフィット転位の発生が確認され、ボロンドープのみのシリコン単結晶基板を用いたシリコンエピタキシャルウェーハではミスフィット転位の発生を抑制することが容易でないことが判った。
(比較例2)
ドープ剤としてガリウムの代わりにゲルマニウムをドープした以外は実施例1と同様の条件でシリコンエピタキシャルウェーハを製造(比較例2)し、同様の評価を行った。
その結果、比較例2のシリコンエピタキシャル層にはミスフィット転位が発生していた。また、単結晶化が困難で、実施例に比べ単結晶引上げ中に有転位が2倍以上発生した。
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。

Claims (5)

  1. シリコン単結晶基板上にシリコンエピタキシャル層が形成されたシリコンエピタキシャルウェーハであって、
    前記シリコン単結晶基板はドープ剤として少なくともボロンとガリウムの両方が添加されたものであり、かつ抵抗率が20[mΩ・cm]以下であることを特徴とするシリコンエピタキシャルウェーハ。
  2. 前記シリコン単結晶基板は、前記ドープ剤として添加されたガリウムの濃度CGaとボロンの濃度Cとの比R(CGa/(CGa+C))が、該シリコン単結晶基板の抵抗率をρ[mΩ・cm]、前記シリコンエピタキシャル層の厚さをt[μm]としたとき、
    R≦1.0×1020/(t×N)+0.763・・・(1)
    R≧−1.0×1020/(t×N)+0.763・・・(2)
    ここで、N=1.33×1019/ρ+1.082×1020/(ρ×(1+(0.05456×ρ)1.105))・・・(3)で定められた範囲に入る(但し、(1)式において右辺が1以上の値になった場合はR<1とし、(2)式において右辺が0以下になった場合はR>0とする)ものであることを特徴とする請求項1に記載のシリコンエピタキシャルウェーハ。
  3. シリコン単結晶基板上にシリコンエピタキシャル層を気相成長させるシリコンエピタキシャルウェーハの製造方法であって、
    前記シリコン単結晶基板として、ドープ剤として少なくともボロンとガリウムの両方が添加され、かつ抵抗率が20[mΩ・cm]以下のものを用いることを特徴とするシリコンエピタキシャルウェーハの製造方法。
  4. 前記シリコン単結晶基板として、前記ドープ剤として添加されたガリウムの濃度CGaとボロンの濃度Cとの比R(CGa/(CGa+C))が、該シリコン単結晶基板の抵抗率をρ[mΩ・cm]、前記シリコンエピタキシャル層の厚さをt[μm]としたとき、
    R≦1.0×1020/(t×N)+0.763・・・(1)
    R≧−1.0×1020/(t×N)+0.763・・・(2)
    ここで、N=1.33×1019/ρ+1.082×1020/(ρ×(1+(0.05456×ρ)1.105))・・・(3)で定められた範囲に入る(但し、(1)式において右辺が1以上の値になった場合は、R<1とし、(2)式において右辺が0以下になった場合は、R>0とする)ものを用いることを特徴とする請求項3に記載のシリコンエピタキシャルウェーハの製造方法。
  5. その表面上にエピタキシャル層が形成されるエピタキシャル成長用シリコン単結晶基板であって、
    該シリコン単結晶基板はドープ剤として少なくともボロンとガリウムの両方が添加されたものであり、かつ抵抗率が20[mΩ・cm]以下であることを特徴とするエピタキシャル成長用シリコン単結晶基板。
JP2009016864A 2009-01-28 2009-01-28 シリコンエピタキシャルウェーハ及びシリコンエピタキシャルウェーハの製造方法 Active JP5710104B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009016864A JP5710104B2 (ja) 2009-01-28 2009-01-28 シリコンエピタキシャルウェーハ及びシリコンエピタキシャルウェーハの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009016864A JP5710104B2 (ja) 2009-01-28 2009-01-28 シリコンエピタキシャルウェーハ及びシリコンエピタキシャルウェーハの製造方法

Publications (2)

Publication Number Publication Date
JP2010177355A true JP2010177355A (ja) 2010-08-12
JP5710104B2 JP5710104B2 (ja) 2015-04-30

Family

ID=42708020

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009016864A Active JP5710104B2 (ja) 2009-01-28 2009-01-28 シリコンエピタキシャルウェーハ及びシリコンエピタキシャルウェーハの製造方法

Country Status (1)

Country Link
JP (1) JP5710104B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104124292A (zh) * 2013-04-23 2014-10-29 晶澳太阳能有限公司 硼镓共掺单晶硅片及其制备方法和太阳能电池
US9202878B2 (en) 2012-06-12 2015-12-01 Samsung Electronics Co., Ltd. Gallium nitride based semiconductor device and method of manufacturing the same
JP2016032035A (ja) * 2014-07-29 2016-03-07 株式会社Sumco エピタキシャルシリコンウェーハの製造方法
WO2023231648A1 (zh) * 2022-05-31 2023-12-07 高景太阳能股份有限公司 基于掺镓单晶中镓含量的电阻率控制方法、系统及设备

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61141700A (ja) * 1984-12-13 1986-06-28 アメリカン テレフォン アンド テレグラフ カムパニー エピタキシヤル構造およびその形成方法
JPH01258414A (ja) * 1988-04-08 1989-10-16 Nec Corp 半導体装置
JPH0380200A (ja) * 1989-08-24 1991-04-04 Fujitsu Ltd 高強度シリコンウェハの製造方法
JPH10261588A (ja) * 1997-03-19 1998-09-29 Mitsubishi Electric Corp 半導体装置
JP2003209059A (ja) * 2002-01-16 2003-07-25 Sumitomo Mitsubishi Silicon Corp エピタキシャルシリコン単結晶ウェーハ並びにその製造方法
JP2004175658A (ja) * 2002-11-11 2004-06-24 Sumitomo Mitsubishi Silicon Corp シリコンウェーハおよびエピタキシャルシリコンウェーハ
JP2005079134A (ja) * 2003-08-28 2005-03-24 Toshiba Ceramics Co Ltd 半導体基板およびその製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61141700A (ja) * 1984-12-13 1986-06-28 アメリカン テレフォン アンド テレグラフ カムパニー エピタキシヤル構造およびその形成方法
JPH01258414A (ja) * 1988-04-08 1989-10-16 Nec Corp 半導体装置
JPH0380200A (ja) * 1989-08-24 1991-04-04 Fujitsu Ltd 高強度シリコンウェハの製造方法
JPH10261588A (ja) * 1997-03-19 1998-09-29 Mitsubishi Electric Corp 半導体装置
JP2003209059A (ja) * 2002-01-16 2003-07-25 Sumitomo Mitsubishi Silicon Corp エピタキシャルシリコン単結晶ウェーハ並びにその製造方法
JP2004175658A (ja) * 2002-11-11 2004-06-24 Sumitomo Mitsubishi Silicon Corp シリコンウェーハおよびエピタキシャルシリコンウェーハ
JP2005079134A (ja) * 2003-08-28 2005-03-24 Toshiba Ceramics Co Ltd 半導体基板およびその製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9202878B2 (en) 2012-06-12 2015-12-01 Samsung Electronics Co., Ltd. Gallium nitride based semiconductor device and method of manufacturing the same
CN104124292A (zh) * 2013-04-23 2014-10-29 晶澳太阳能有限公司 硼镓共掺单晶硅片及其制备方法和太阳能电池
JP2016032035A (ja) * 2014-07-29 2016-03-07 株式会社Sumco エピタキシャルシリコンウェーハの製造方法
WO2023231648A1 (zh) * 2022-05-31 2023-12-07 高景太阳能股份有限公司 基于掺镓单晶中镓含量的电阻率控制方法、系统及设备

Also Published As

Publication number Publication date
JP5710104B2 (ja) 2015-04-30

Similar Documents

Publication Publication Date Title
KR101082709B1 (ko) 실리콘 에피택셜 웨이퍼 및 그 제조 방법
US20120032229A1 (en) Silicon Wafer And Production Method Thereof
JP2008088045A (ja) シリコン単結晶の製造方法およびシリコンウェーハの製造方法
JP5568431B2 (ja) エピタキシャルウェハ及びその製造方法
JP4708697B2 (ja) エピタキシャルシリコンウェーハ
JP6447351B2 (ja) シリコンエピタキシャルウェーハの製造方法およびシリコンエピタキシャルウェーハ
JP5710104B2 (ja) シリコンエピタキシャルウェーハ及びシリコンエピタキシャルウェーハの製造方法
JP4817078B2 (ja) シリコンウェーハ
JP5609025B2 (ja) エピタキシャルシリコンウェーハの製造方法
JP5463693B2 (ja) シリコンエピタキシャルウェーハの製造方法
JP2011009613A (ja) エピタキシャルシリコンウェーハとその製造方法
JP2010153631A (ja) エピタキシャルシリコンウェーハとその製造方法
JP6437736B2 (ja) 自立基板の製造方法および自立基板
JP5830215B2 (ja) エピタキシャルウエーハ並びにその製造方法
JP5152137B2 (ja) シリコンエピタキシャルウェーハの製造方法
JP5803722B2 (ja) シリコンエピタキシャルウェーハの製造方法
JP6372709B2 (ja) エピタキシャルウェーハの製造方法
WO2010098012A1 (ja) シリコンエピタキシャルウェーハおよびシリコンエピタキシャルウェーハの製造方法
JP5445631B2 (ja) シリコンウェーハの製造方法
KR20230065174A (ko) 실리콘 웨이퍼 및 에피택셜 실리콘 웨이퍼
KR20230065175A (ko) 실리콘 웨이퍼 및 에피택셜 실리콘 웨이퍼
JP2006173323A (ja) 歪みシリコンウェーハの製造方法
JP5652232B2 (ja) シリコンエピタキシャルウェーハの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110309

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130419

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130528

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130717

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140204

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150304

R150 Certificate of patent or registration of utility model

Ref document number: 5710104

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250