JP2016032035A - エピタキシャルシリコンウェーハの製造方法 - Google Patents

エピタキシャルシリコンウェーハの製造方法 Download PDF

Info

Publication number
JP2016032035A
JP2016032035A JP2014153984A JP2014153984A JP2016032035A JP 2016032035 A JP2016032035 A JP 2016032035A JP 2014153984 A JP2014153984 A JP 2014153984A JP 2014153984 A JP2014153984 A JP 2014153984A JP 2016032035 A JP2016032035 A JP 2016032035A
Authority
JP
Japan
Prior art keywords
temperature
silicon wafer
epitaxial
epitaxial silicon
lowering
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014153984A
Other languages
English (en)
Other versions
JP6260485B2 (ja
Inventor
和尚 鳥越
Kazunao Torigoe
和尚 鳥越
小野　敏昭
Toshiaki Ono
敏昭 小野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Priority to JP2014153984A priority Critical patent/JP6260485B2/ja
Priority to US14/754,762 priority patent/US9281216B2/en
Publication of JP2016032035A publication Critical patent/JP2016032035A/ja
Application granted granted Critical
Publication of JP6260485B2 publication Critical patent/JP6260485B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/10—Heating of the reaction chamber or the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/20—Epitaxial-layer growth characterised by the substrate the substrate being of the same materials as the epitaxial layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

【課題】製造後の熱処理温度に依存せずに、ニッケルによる汚染が排除されたエピタキシャルシリコンウェーハを得ることが可能なエピタキシャルシリコンウェーハの製造方法を提供すること。【解決手段】反応容器内において、シリコンウェーハ上に、エピタキシャル膜を成長させるエピタキシャル膜成長工程（ステップＳ３）と、エピタキシャルシリコンウェーハの温度を、エピタキシャル膜を成長させたときの温度から下げる降温工程とを備え、降温工程は、シリコンウェーハの抵抗率をＸ（Ω・ｃｍ）、エピタキシャルシリコンウェーハの温度を５００℃から４００℃まで下げるときの降温レートをＲ（℃／ｍｉｎ）とし、Ｒ≦２．０?１０−４Ｘ−２．９の関係を満たすように降温レートを制御する工程（ステップＳ５）を備えている。【選択図】図４

Description

本発明は、エピタキシャルシリコンウェーハの製造方法に関する。
従来、シリコン単結晶を切り出して得られるシリコンウェーハの表面に、エピタキシャル膜を気相成長させたエピタキシャルシリコンウェーハが知られている。
このようなエピタキシャルシリコンウェーハのエピタキシャル膜が金属不純物で汚染されていると、半導体デバイス特性が悪化してしまう。そこで、エピタキシャル膜の金属不純物による汚染を、排除する検討が行われている（例えば、特許文献１参照）。
特許文献１には、金属不純物としてのニッケルによる汚染が排除された半導体デバイスを得るための方法が記載されている。具体的に、ボロンを含有した低抵抗のシリコンウェーハ（ｐ＋シリコンウェーハ）の表面にエピタキシャル膜を成長させ、エピタキシャルシリコンウェーハを冷却する際に、９００℃から７００℃の温度範囲を４０℃／分以下の冷却速度で冷却することで、酸素析出物密度が１０５〜１０７／ｃｍ２オーダーのエピタキシャルシリコンウェーハが得られる。
このような酸素析出物密度を有するエピタキシャルシリコンウェーハが、半導体デバイスの製造プロセスにおいて熱処理されると、イントリンシックゲッタリングによりエピタキシャル膜のニッケルが除去され、ニッケルによる汚染が排除されたエピタキシャルシリコンウェーハが得られる。
特開平１１−２４３０９３号公報
ところで、近年、半導体デバイスの製造プロセスにおける熱処理温度が低くなってきている。例えば、熱処理温度が９００℃未満になってきている。このように熱処理温度が低くなると、特許文献１に記載の方法で得られたエピタキシャルシリコンウェーハでは、イントリンシックゲッタリングによりニッケルの除去効果が十分に得られないおそれがある。
本発明の目的は、製造後の熱処理温度に依存せずに、ニッケルによる汚染が排除されたエピタキシャルシリコンウェーハを得ることが可能なエピタキシャルシリコンウェーハの製造方法を提供することにある。
本発明者は、鋭意研究を重ね、エピタキシャルシリコンウェーハの温度をエピタキシャル膜の成長時の温度から下げる降温工程について、以下の知見を得た。
５００℃を超える温度では、ニッケルの偏析係数が、偏析型ゲッタリング効果を得ることができる値まで上昇しないため、ニッケルによる汚染を排除できない可能性がある。また、４００℃未満の温度では、ニッケルがエピタキシャル膜の表面に析出し始めるため、ニッケルによる汚染を排除できない可能性がある。これに対し、５００℃以下４００℃以上の温度では、ニッケルがエピタキシャル膜の表面に析出し始める前に、ニッケルの偏析係数が偏析型ゲッタリング効果を得ることができる値まで上昇するため、ニッケルによる汚染を排除できる可能性がある。そこで、本発明者は、以下の実験を行った。
＜実験１＞
ＣＺ法（チョクラルスキー法）でボロンの添加量が異なる複数の単結晶インゴットを製造し、それぞれの単結晶インゴットからシリコンウェーハを切り出した。シリコンウェーハの抵抗率（以下、「基板抵抗率」という場合がある）を表１に示す。
シリコンウェーハの（１００）面を、鏡面研磨面とした。この鏡面研磨面を、２×１０１２ａｔｏｍ／ｃｍ２の濃度のニッケルで汚染した後、膜厚が５μｍのエピタキシャル膜を成長させた。エピタキシャル膜の成長は、トリクロロシランなどのガス雰囲気中で１１５０℃程度の温度で行った。なお、エピタキシャル膜の抵抗率は、０．０１５Ω・ｃｍ以上、１０００Ω・ｃｍ以下であった。
そして、エピタキシャルシリコンウェーハの温度を、エピタキシャル膜を成長させたときの温度から下げる降温工程を行った。降温工程では、エピタキシャル膜を成長させたときの温度から５００℃に下げるときの降温レート（以下、「第１降温範囲の降温レート」という場合がある）を、５００℃／ｍｉｎで制御した。その後の５００℃から４００℃に下げるときの降温レート（以下、「第２降温範囲の降温レート」という場合がある）を、表１に示す条件で制御した。エピタキシャルシリコンウェーハの温度が４００℃以下３５０℃以上の温度まで下がったら、エピタキシャルシリコンウェーハを反応容器から取り出して、室温まで急冷した。その後、エピタキシャル膜のニッケル濃度を測定した。具体的には、エピタキシャル膜中のニッケルの回収と分析を、ＤＳＥ（ｏｎｅ Ｄｒｏｐ Ｓａｎｄｗｉｃｈ Ｅｔｃｈｉｎｇ）−ＩＣＰ−ＭＳ（誘導結合プラズマ質量分析装置（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ））法を用いて行った。エピタキシャル膜中のニッケル濃度を表１に示す。
また、エピタキシャル膜のニッケル濃度に基づいて、ニッケルの偏析型ゲッタリング効果の有無を判定した。その判定結果を表１に示す。このような方法を用いて、ニッケルの偏析型ゲッタリング効果の有無を判定する理由は、偏析型ゲッタリング効果が有る場合、ニッケルがシリコンウェーハにゲッタリングされることで、エピタキシャル膜のニッケル濃度が低くなり、偏析型ゲッタリング効果が無い場合、ニッケルがシリコンウェーハにゲッタリングされないため、エピタキシャル膜のニッケル濃度が低くならないからである。また、実験１において、偏析型ゲッタリング効果の有無を判定するための第１閾値を、１×１０１１ａｔｏｍｓ／ｃｍ２に設定した。その理由は、図１に示すように、ニッケル濃度が上記第１閾値以上の場合、ライフタイムが１０００μｓｅｃ以上となるからである。
Figure 2016032035
表１に示すように、基板抵抗率が一定であれば、第２降温範囲の降温レートが小さいほど、つまり、第２降温範囲でゆっくり冷却するほど、ニッケルの偏析型ゲッタリング効果が得られることがわかった。
また、表１に示す結果を踏まえ、基板抵抗率ごとに、第２降温範囲における適切な降温レートを算出できるか否かを検討した。基板抵抗率と、第２降温範囲の降温レートとの関係を、図２に示す。
図２に示すように、偏析型ゲッタリング効果が有る場合と、無い場合との境界を表す近似曲線は、基板抵抗率をＸ（Ω・ｃｍ）、第２降温範囲（５００℃から４００℃に下げるとき）の降温レートをＲ（℃／ｍｉｎ）として、以下の式（１）で表すことができる。
Ｒ＝２．０×１０−４Ｘ−２．９ … （１）
このことから、第２降温範囲の降温レートを、上記式（１）で得られるＲの値以下とすることにより、偏析型ゲッタリング効果が得られることがわかった。
＜実験２＞
シリコンウェーハの鏡面研磨面を、１×１０１１ａｔｏｍ／ｃｍ２の濃度のニッケルで汚染したこと以外は、実験１と同様の条件でエピタキシャルシリコンウェーハの作成、エピタキシャル膜のニッケル濃度測定を行った。また、偏析型ゲッタリング効果の有無を判定するための第２閾値を、第１閾値より小さい、１×１０９ａｔｏｍｓ／ｃｍ２に設定した。その理由は、ニッケルによる初期の汚染濃度が実験１の第１閾値と同じであり、かつ、初期の汚染濃度と第１閾値との差を大きくしないと、偏析型ゲッタリング効果の有無を適切に判定できないからである。なお、１×１０９ａｔｏｍｓ／ｃｍ２は、現状の測定装置の測定限界値である。
エピタキシャル膜のニッケル濃度と、偏析型ゲッタリング効果の有無の判定結果とを、表２に示す。
Figure 2016032035
表２に示すように、実験１と同様に、基板抵抗率が一定であれば、第２降温範囲の降温レートが小さいほど、ニッケルの偏析型ゲッタリング効果が得られることがわかった。
また、表２に示す結果に基づく、基板抵抗率と、第２降温範囲の降温レートとの関係を、図３に示す。
図３に示すように、偏析型ゲッタリング効果が有る場合と、無い場合との境界を表す近似曲線は、上記式（１）で表される曲線とほぼ同じ曲線で表すことができる。
この図３に示す実験２の結果および図２に示す実験１の結果から、ニッケルによる初期の汚染濃度が異なる場合でも、第２降温範囲の降温レートを、上記式（１）で得られるＲの値以下とすることにより、偏析型ゲッタリング効果が得られることがわかった。
＜実験３＞
エピタキシャル膜形成後の降温工程において、第１降温範囲の降温レートを、５０℃／ｍｉｎで制御したこと以外は、実験１と同様の条件でエピタキシャルシリコンウェーハの作成、エピタキシャル膜のニッケル濃度測定、および、偏析型ゲッタリング効果の有無の判定を行った。
各基板抵抗率、および、第２降温範囲の各降温レートにおける偏析型ゲッタリング効果の有無は、実験１と全く同じ結果であった。
したがって、降温工程において、第１降温範囲（エピタキシャル膜を成長させたときの温度から５００℃に下げるとき）の降温レートは、冷却後のニッケル濃度に影響を与えないことがわかった。
＜実験４＞
実験１で得られたエピタキシャルシリコンウェーハに対し、半導体デバイスの製造プロセスを模擬した熱処理（８００℃で２時間保持、６５０℃で３時間保持、７００℃で１時間保持）を行った。熱処理の雰囲気は、Ｎ２とＯ２との混合雰囲気（Ｏ２を３質量％の割合で混合）とした。
実験１において、ニッケルの偏析型ゲッタリング効果を得ることができた全ての条件については、熱処理後のニッケル濃度が第１閾値未満であることがわかった。
＜実験５＞
実験１で得られたエピタキシャルシリコンウェーハに対し、半導体デバイスの製造プロセスを模擬した熱処理（５００℃で２時間保持、４００℃で３時間保持、４５０℃で１時間保持）を行った。なお、熱処理の雰囲気は、上記実験４と同じにした。
実験１において、ニッケルの偏析型ゲッタリング効果を得ることができた全ての条件については、熱処理後のニッケル濃度が第１閾値未満であることがわかった。
以上、実験４，５の結果から、第２降温範囲の降温レートを、上記式（１）で得られるＲの値以下とした条件については、半導体デバイスの製造プロセスを模擬した熱処理の条件に依存せずに、ニッケルの偏析型ゲッタリング効果が得られることがわかった。
本発明は、上述のような知見に基づいて完成されたものである。
すなわち、本発明のエピタキシャルシリコンウェーハの製造方法は、シリコンウェーハの表面にエピタキシャル膜が設けられたエピタキシャルシリコンウェーハの製造方法であって、反応容器内において、前記シリコンウェーハ上に、前記エピタキシャル膜を成長させるエピタキシャル膜成長工程と、前記エピタキシャルシリコンウェーハの温度を、前記エピタキシャル膜を成長させたときの温度から下げる降温工程とを備え、前記降温工程は、前記シリコンウェーハの抵抗率をＸ（Ω・ｃｍ）、前記エピタキシャルシリコンウェーハの温度を５００℃から４００℃まで下げるときの降温レートをＲ（℃／ｍｉｎ）とし、以下の式（２）を満たすように前記降温レートを制御する工程を備えていることを特徴とする。
Ｒ≦２．０×１０−４Ｘ−２．９ … （２）
本発明によれば、降温工程において降温レートを制御するだけの簡単な方法で、製造後の熱処理温度に依存せずに、ニッケルによる汚染が排除されたエピタキシャルシリコンウェーハを得ることが可能な、エピタキシャルシリコンウェーハの製造方法を提供することができる。
なお、本発明における「エピタキシャルシリコンウェーハの温度」とは、エピタキシャルシリコンウェーハの実際の温度と、エピタキシャル膜を成長させる際にシリコンウェーハが収容される部材（例えばエピタキシャル装置の反応容器）内の温度との両方の意味を含む。
また、本発明における「降温レート」とは、「降温レートの平均値」を意味する。したがって、５００℃から４００℃まで温度を下げるときに、降温レートが一部の温度範囲で上記式（２）を満たさなくても、全温度範囲の平均で上記式（２）を満たせば、本発明に含まれる。
また、本発明者は、第２降温範囲以下での適切な温度制御条件を見つけるために、以下の実験を行った。
＜実験６＞
基板抵抗率が０．０１２Ω・ｃｍのシリコンウェーハを用いたこと、および、エピタキシャル膜形成後の降温工程において、エピタキシャルシリコンウェーハの温度を、４００℃以下３５０℃以上の温度から下げるときの降温レートを、５０℃／ｍｉｎで制御し、１００℃まで下がったら反応容器から取り出して室温まで冷却したこと以外は、実験１と同様の条件でエピタキシャルシリコンウェーハの作成、エピタキシャル膜のニッケル濃度測定、および、偏析型ゲッタリング効果の有無の判定を行った。
全ての条件において、冷却後のニッケル濃度が第１閾値以上となり、偏析型ゲッタリング効果が得られないことがわかった。
したがって、降温工程において、第２降温範囲の降温レートを、上記式（１）で得られるＲの値以下とした場合でも、エピタキシャルシリコンウェーハの温度を室温まで下げるときに、急冷せずに（４００℃以下３５０℃以上の温度の時点で反応容器から出さずに）、徐冷すると（反応容器内で１００℃まで下げてから反応容器から出す）、偏析型ゲッタリング効果が得られないことがわかった。
すなわち、本発明のエピタキシャルシリコンウェーハの製造方法において、前記降温工程は、４００℃未満３５０℃以上の前記エピタキシャルシリコンウェーハを前記反応容器から取り出して、前記エピタキシャルシリコンウェーハの温度を室温まで下げる工程を備えていることが好ましい。
本発明によれば、製造後の熱処理温度に依存せずに、ニッケルによる汚染が排除されたエピタキシャルシリコンウェーハが得られる可能性を高めることができる。
なお、本発明における「室温」とは、外部系から加熱も冷却もされていない状態の温度を意味する。
また、本発明のエピタキシャルシリコンウェーハの製造方法において、前記シリコンウェーハには、ボロンが添加され、前記シリコンウェーハの抵抗率は、０．００５Ω・ｃｍ以上、０．０１４Ω・ｃｍ以下であり、前記エピタキシャル膜の抵抗率は、０．０１５Ω・ｃｍ以上、１０００Ω・ｃｍ以下であることが好ましい。
本発明における降温レートを規定する式を導出するために実施した実験１において、第１閾値の設定に用いたニッケル濃度とライフタイムとの関係を示すグラフ。 前記実験１の結果を示すグラフ。 前記降温レートを規定する式を導出するために実施した実験２の結果を示すグラフ。 本発明の一実施形態に係るエピタキシャルシリコンウェーハの製造方法を表すフローチャート。
［実施形態］
以下、本発明の実施形態を図面を参照して説明する。
図４は、エピタキシャルシリコンウェーハの製造方法を表すフローチャートである。
図４に示すように、エピタキシャルシリコンウェーハの製造方法では、シリコンウェーハ準備工程を行う（ステップＳ１）。
このシリコンウェーハ準備工程では、ＣＺ法や、ＭＣＺ（磁場印加チョクラルスキー）法などによって、引き上げられた単結晶インゴットを、スライス、面取り、研削、ラッピング、エッチング、研磨、洗浄などを含む必要な各工程によって、表面が鏡面研磨されたシリコンウェーハを準備する全ての工程を含む。この際、シリコンウェーハの抵抗率は、０．００５Ω・ｃｍ以上、０．０１４Ω・ｃｍ以下であることが好ましい。また、シリコンウェーハの抵抗率は、ボロンの添加量で調整されることが好ましい。
次に、シリコンウェーハにエピタキシャル膜を形成するエピタキシャル膜形成工程を行う。エピタキシャル膜形成工程は、昇温工程（ステップＳ２）と、エピタキシャル膜成長工程（ステップＳ３）と、降温工程とを備える。
昇温工程では、図示しないエピタキシャル装置の反応容器内にシリコンウェーハを載置し、反応容器内の温度を室温から目的温度まで昇温させる。目的温度は、１０５０℃〜１２８０℃に設定されている。反応容器内の温度が上記目的温度に到達すると、シリコンウェーハの表面にエピタキシャル膜を成長させるエピタキシャル膜成長工程を行う。
このエピタキシャル膜成長工程では、トリクロロシランなどの成長ガスを反応容器内に導入し、この成長ガス雰囲気でエピタキシャル膜の成膜を行う。なお、この成膜において、ボロン、リンなどの必要なドーパントを添加してもよい。
エピタキシャル膜成長工程は、エピタキシャル膜の膜厚が０．５μｍ以上８．０μｍ以下となるまで行われる。そして、エピタキシャル膜が上記膜厚となるまで成膜されると、エピタキシャルシリコンウェーハの温度を、エピタキシャル膜を成長させたときの温度（上記目的温度（１０５０℃〜１２８０℃））から室温まで下げる降温工程を行う。なお、エピタキシャル膜の抵抗率は、０．０１５Ω・ｃｍ以上、１０００Ω・ｃｍ以下であることが好ましい。
降温工程は、第１温度制御工程（ステップＳ４）と、第２温度制御工程（ステップＳ５）と、第３温度制御工程（ステップＳ６）とを備える。
第１温度制御工程では、エピタキシャル膜を成長させたときの温度から５００℃に下げるときの温度を制御する。この第１温度制御工程での降温レートは、５００℃／ｍｉｎ以上、１０００℃／ｍｉｎ以下であることが好ましい。
第２温度制御工程では、５００℃から４００℃に下げるときの温度を制御する。具体的には、降温レートをＲ（℃／ｍｉｎ）、シリコンウェーハの抵抗率をＸ（Ω・ｃｍ）として、上記式（２）を満たすように、降温レートを制御する。
第３温度制御工程では、４００℃から室温に下げるときの温度を制御する。具体的には、４００℃未満３５０℃以上のエピタキシャルシリコンウェーハを反応容器から取り出して、エピタキシャルシリコンウェーハの温度を室温まで下げることで、エピタキシャルシリコンウェーハの製造が終了する。
［実施形態の作用効果］
上述したように、上記実施形態では、以下のような作用効果を奏することができる。
（１）降温工程の第２温度制御工程において、降温レートを上記式（２）に基づき制御するだけの簡単な方法で、製造後の熱処理温度に依存せずに、ニッケルによる汚染が排除されたエピタキシャルシリコンウェーハを得ることができる。
（２）降温工程の第３温度制御工程において、４００℃未満３５０℃以上のエピタキシャルシリコンウェーハを反応容器から取り出すだけの簡単な方法で、製造後の熱処理温度に依存せずに、ニッケルによる汚染が排除されたエピタキシャルシリコンウェーハが得られる可能性を高めることができる。
［他の実施形態］
なお、本発明は上記実施形態にのみ限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々の改良ならびに設計の変更などが可能である。
すなわち、降温工程の第３温度制御工程において、４００℃未満３５０℃以上のエピタキシャルシリコンウェーハを反応容器から取り出さずに、反応容器から取り出したときと同じような降温レートとなるように、反応容器内の温度を制御してもよい。このときの降温レートは、１００℃／ｍｉｎ以上、１０００℃／ｍｉｎ以下であることが好ましい。

Claims (3)

  1. シリコンウェーハの表面にエピタキシャル膜が設けられたエピタキシャルシリコンウェーハの製造方法であって、
    反応容器内において、前記シリコンウェーハ上に、前記エピタキシャル膜を成長させるエピタキシャル膜成長工程と、
    前記エピタキシャルシリコンウェーハの温度を、前記エピタキシャル膜を成長させたときの温度から下げる降温工程とを備え、
    前記降温工程は、
    前記シリコンウェーハの抵抗率をＸ（Ω・ｃｍ）、
    前記エピタキシャルシリコンウェーハの温度を５００℃から４００℃まで下げるときの降温レートをＲ（℃／ｍｉｎ）とし、
    以下の式（１）を満たすように前記降温レートを制御する工程を備えていることを特徴とするエピタキシャルシリコンウェーハの製造方法。
    Ｒ≦２．０×１０−４Ｘ−２．９ … （１）
  2. 請求項１に記載のエピタキシャルシリコンウェーハの製造方法において、
    前記降温工程は、
    ４００℃未満３５０℃以上の前記エピタキシャルシリコンウェーハを前記反応容器から取り出して、前記エピタキシャルシリコンウェーハの温度を室温まで下げる工程を備えていることを特徴とするエピタキシャルシリコンウェーハの製造方法。
  3. 請求項１または請求項２に記載のエピタキシャルシリコンウェーハの製造方法において、
    前記シリコンウェーハには、ボロンが添加され、
    前記シリコンウェーハの抵抗率は、０．００５Ω・ｃｍ以上、０．０１４Ω・ｃｍ以下であり、
    前記エピタキシャル膜の抵抗率は、０．０１５Ω・ｃｍ以上、１０００Ω・ｃｍ以下であることを特徴とするエピタキシャルシリコンウェーハの製造方法。
JP2014153984A 2014-07-29 2014-07-29 エピタキシャルシリコンウェーハの製造方法 Active JP6260485B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2014153984A JP6260485B2 (ja) 2014-07-29 2014-07-29 エピタキシャルシリコンウェーハの製造方法
US14/754,762 US9281216B2 (en) 2014-07-29 2015-06-30 Manufacturing method of epitaxial silicon wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014153984A JP6260485B2 (ja) 2014-07-29 2014-07-29 エピタキシャルシリコンウェーハの製造方法

Publications (2)

Publication Number Publication Date
JP2016032035A true JP2016032035A (ja) 2016-03-07
JP6260485B2 JP6260485B2 (ja) 2018-01-17

Family

ID=55180780

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014153984A Active JP6260485B2 (ja) 2014-07-29 2014-07-29 エピタキシャルシリコンウェーハの製造方法

Country Status (2)

Country Link
US (1) US9281216B2 (ja)
JP (1) JP6260485B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6504133B2 (ja) * 2016-08-25 2019-04-24 信越半導体株式会社 抵抗率標準サンプルの製造方法及びエピタキシャルウェーハの抵抗率測定方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11283987A (ja) * 1998-03-27 1999-10-15 Sumitomo Metal Ind Ltd シリコンエピタキシャルウェーハとその製造方法
JP2003059933A (ja) * 2001-08-15 2003-02-28 Shin Etsu Handotai Co Ltd シリコンエピタキシャルウエーハの製造方法およびシリコンエピタキシャルウエーハ
JP2003309070A (ja) * 2002-04-17 2003-10-31 Shin Etsu Handotai Co Ltd シリコンエピタキシャルウェーハの製造方法
JP2006032799A (ja) * 2004-07-20 2006-02-02 Shin Etsu Handotai Co Ltd シリコンエピタキシャルウェーハおよびその製造方法
JP2010135388A (ja) * 2008-12-02 2010-06-17 Shin Etsu Handotai Co Ltd 気相成長装置、シリコンエピタキシャルウェーハの製造方法及びシリコンエピタキシャルウェーハ
JP2010177355A (ja) * 2009-01-28 2010-08-12 Shin Etsu Handotai Co Ltd シリコンエピタキシャルウェーハ及びシリコンエピタキシャルウェーハの製造方法並びにエピタキシャル成長用シリコン単結晶基板
JP2011129570A (ja) * 2009-12-15 2011-06-30 Shin Etsu Handotai Co Ltd シリコンエピタキシャルウェーハの不純物評価方法
JP2011129572A (ja) * 2009-12-15 2011-06-30 Shin Etsu Handotai Co Ltd シリコンエピタキシャルウェーハの製造方法
JP2017028007A (ja) * 2015-07-17 2017-02-02 信越半導体株式会社 シリコンウェーハのゲッタリング能力評価方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11243093A (ja) 1998-02-25 1999-09-07 Sumitomo Metal Ind Ltd シリコンエピタキシャルウェーハの製造方法
KR100573473B1 (ko) * 2004-05-10 2006-04-24 주식회사 실트론 실리콘 웨이퍼 및 그 제조방법
JP5012554B2 (ja) 2008-02-19 2012-08-29 株式会社Ｓｕｍｃｏ エピタキシャルウェーハの製造方法

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11283987A (ja) * 1998-03-27 1999-10-15 Sumitomo Metal Ind Ltd シリコンエピタキシャルウェーハとその製造方法
JP2003059933A (ja) * 2001-08-15 2003-02-28 Shin Etsu Handotai Co Ltd シリコンエピタキシャルウエーハの製造方法およびシリコンエピタキシャルウエーハ
JP2003309070A (ja) * 2002-04-17 2003-10-31 Shin Etsu Handotai Co Ltd シリコンエピタキシャルウェーハの製造方法
JP2006032799A (ja) * 2004-07-20 2006-02-02 Shin Etsu Handotai Co Ltd シリコンエピタキシャルウェーハおよびその製造方法
US20070269338A1 (en) * 2004-07-20 2007-11-22 Shin-Etsu Handotai Co., Ltd Silicon Epitaxial Wafer and Manufacturing Method Thereof
JP2010135388A (ja) * 2008-12-02 2010-06-17 Shin Etsu Handotai Co Ltd 気相成長装置、シリコンエピタキシャルウェーハの製造方法及びシリコンエピタキシャルウェーハ
JP2010177355A (ja) * 2009-01-28 2010-08-12 Shin Etsu Handotai Co Ltd シリコンエピタキシャルウェーハ及びシリコンエピタキシャルウェーハの製造方法並びにエピタキシャル成長用シリコン単結晶基板
JP2011129570A (ja) * 2009-12-15 2011-06-30 Shin Etsu Handotai Co Ltd シリコンエピタキシャルウェーハの不純物評価方法
JP2011129572A (ja) * 2009-12-15 2011-06-30 Shin Etsu Handotai Co Ltd シリコンエピタキシャルウェーハの製造方法
US20120231612A1 (en) * 2009-12-15 2012-09-13 Shin-Etsu Handotai Co., Ltd. Method for manufacturing silicon epitaxial wafer
JP2017028007A (ja) * 2015-07-17 2017-02-02 信越半導体株式会社 シリコンウェーハのゲッタリング能力評価方法

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
H.SHIMIZU ET AL.: "Oxidation-Induced Stacking Faults Dependent on Oxygen Concentration in Czochralski-Grown Silicon Waf", JAPANESE JOURNAL OF APPLIED PHYSICS, vol. Vol.32, Part1, No.2, JPN6017043165, February 1993 (1993-02-01), JP, pages 758 - 759, ISSN: 0003679649 *
早藤貴範: "Ｓｉ中の不純物の挙動とゲッタリング", 応用物理, vol. 60, no. 8, JPN6017043164, 1 August 1991 (1991-08-01), JP, pages 782 - 789, ISSN: 0003679648 *
渡辺正晴 他: "シリコン中の酸素，炭素による赤外吸収の最近の話題", 応用物理, vol. 56, no. 7, JPN6017043162, 1 July 1987 (1987-07-01), JP, pages 888 - 893, ISSN: 0003679647 *

Also Published As

Publication number Publication date
US9281216B2 (en) 2016-03-08
US20160035583A1 (en) 2016-02-04
JP6260485B2 (ja) 2018-01-17

Similar Documents

Publication Publication Date Title
US7875117B2 (en) Nitrogen doped silicon wafer and manufacturing method thereof
CN101768777B (zh) 硅晶片及其制造方法
TWI548785B (zh) 矽晶圓及其製造方法
US8545622B2 (en) Annealed wafer and manufacturing method of annealed wafer
US8211228B2 (en) Method for producing single crystal and a method for producing annealed wafer
US8231852B2 (en) Silicon wafer and method for producing the same
JPWO2006003812A1 (ja) シリコンウェーハの製造方法及びこの方法により製造されたシリコンウェーハ
JP2004006615A (ja) 高抵抗シリコンウエーハ及びその製造方法
TW201445013A (zh) 單晶矽半導體晶圓及其製造方法
JP2007186376A (ja) エピタキシャルウェーハおよびエピタキシャルウェーハの製造方法
KR101925515B1 (ko) 에피택셜 실리콘 웨이퍼의 제조방법 및 에피택셜 실리콘 웨이퍼
US10211066B2 (en) Silicon epitaxial wafer and method of producing same
JP5207706B2 (ja) シリコンウエハ及びその製造方法
JP6052189B2 (ja) シリコン単結晶ウェーハの熱処理方法
JP5678211B2 (ja) アニールウエハの製造方法
JP2006093645A (ja) シリコンウェーハの製造方法
JP6260485B2 (ja) エピタキシャルシリコンウェーハの製造方法
JP5262021B2 (ja) シリコンウェーハ及びその製造方法
JP2007242920A (ja) 窒素ドープアニールウェーハの製造方法及び窒素ドープアニールウェーハ
JP4962406B2 (ja) シリコン単結晶の育成方法
CN105316767B (zh) 超大规模集成电路用硅片及其制造方法、应用
JP6131842B2 (ja) エピタキシャルシリコンウェーハの製造方法
WO2021166895A1 (ja) 半導体シリコンウェーハの製造方法
JP6524954B2 (ja) シリコン単結晶の育成方法およびシリコン単結晶ウェーハの製造方法
JP2010155748A (ja) アニ―ルウェハの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170307

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20171102

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171114

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171127

R150 Certificate of patent or registration of utility model

Ref document number: 6260485

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250