JP6052189B2 - シリコン単結晶ウェーハの熱処理方法 - Google Patents

シリコン単結晶ウェーハの熱処理方法 Download PDF

Info

Publication number
JP6052189B2
JP6052189B2 JP2014006237A JP2014006237A JP6052189B2 JP 6052189 B2 JP6052189 B2 JP 6052189B2 JP 2014006237 A JP2014006237 A JP 2014006237A JP 2014006237 A JP2014006237 A JP 2014006237A JP 6052189 B2 JP6052189 B2 JP 6052189B2
Authority
JP
Japan
Prior art keywords
heat treatment
single crystal
silicon single
crystal wafer
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014006237A
Other languages
English (en)
Other versions
JP2015135873A (ja
Inventor
星 亮二
亮二 星
洋之 鎌田
洋之 鎌田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2014006237A priority Critical patent/JP6052189B2/ja
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to KR1020167018684A priority patent/KR102188589B1/ko
Priority to PCT/JP2015/000046 priority patent/WO2015107874A1/ja
Priority to DE112015000282.0T priority patent/DE112015000282B4/de
Priority to CN201580004474.6A priority patent/CN105917449B/zh
Publication of JP2015135873A publication Critical patent/JP2015135873A/ja
Priority to US15/107,050 priority patent/US9850595B2/en
Application granted granted Critical
Publication of JP6052189B2 publication Critical patent/JP6052189B2/ja
Priority to US15/680,949 priority patent/US10066322B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • CCHEMISTRY; METALLURGY
    • C01INORGANIC CHEMISTRY
    • C01BNON-METALLIC ELEMENTS; COMPOUNDS THEREOF; METALLOIDS OR COMPOUNDS THEREOF NOT COVERED BY SUBCLASS C01C
    • C01B33/00Silicon; Compounds thereof
    • C01B33/02Silicon
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02Elements
    • C30B29/06Silicon
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/005Oxydation
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/02Heat treatment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02587Structure
    • H01L21/0259Microstructure
    • H01L21/02598Microstructure monocrystalline
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00Single-crystal growth by pulling from a melt, e.g. Czochralski method

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Organic Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Thermal Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Description

本発明は、酸化性雰囲気下でのシリコン単結晶ウェーハの熱処理方法に関する。
近年、デバイスの高集積化に伴い、シリコン(Si)単結晶ウェーハの高品質要求が厳しくなっている。ここでいう高品質とは、デバイスが動作する領域で欠陥が無いことである。メモリーやロジックなど従来大量に製造されてきたデバイスの多くは、ウェーハの表面近傍で動作するので、表面近傍の無欠陥化がなされてきた。それらを達成できるウェーハとして、エピタキシャルウェーハ、アニールウェーハ、無欠陥結晶から切り出されたPW(ポリッシュドウェーハ)などがある。
しかし最近では省エネルギーの観点から、パワーデバイスなどが注目されている。このデバイスをSi結晶で作製する場合、大量の電気を流すために、ウェーハの厚み方向に電気を流す場合が多くなってきた。従って、表層近傍だけでなく、ウェーハの内部においても無欠陥化が必要となってきている。これを達成するために、例えばエピタキシャルウェーハにおいてエピタキシャル層の厚さをデバイスとして使う厚さまで厚く積む、ということは可能である。しかしながらこれは非常に高コストであり、現実的ではない。そこで結晶を育成する段階でGrown−in欠陥を無くし、結晶全体を無欠陥化した無欠陥結晶からウェーハを切り出すことが有効である。
Grown−in欠陥には、格子点のSi原子が欠落したVacancy(空孔)タイプのVoid欠陥と、格子間にSi原子が入り込んだInterstitial−Si(格子間Si、以下I−Siと表記することがある)タイプの転位クラスタ欠陥の2種類存在することが知られている。このGrown−in欠陥の形成状態は、単結晶の成長速度やシリコン融液から引上げられた単結晶の冷却条件により違いが生じる。
例えば成長速度を比較的大きく設定して単結晶を育成した場合には、Vacancyが優勢になることが知られている。このVacancyが凝集して集まった空洞状の欠陥はVoid欠陥と呼ばれ、検出のされ方によって呼称は異なるが、FPD(Flow Pattern Defect)、COP(Crystal Originated Particle)あるいはLSTD(Laser Scattering Tomography Defect)などとして検出される。これらの欠陥が例えばシリコン基板上に形成される酸化膜に取り込まれると、酸化膜の耐圧不良の原因となるなど、電気的な特性を劣化させると考えられている。
一方で成長速度を比較的低速に設定して単結晶を育成した場合には、I−Siが優勢になることが知られている。このI−Siが凝集して集まると、転位ループなどがクラスタリングしたと考えられるLEP(Large Etch Pit=転位クラスタ欠陥)が検出される。この転位クラスタ欠陥が生じる領域にデバイスを形成すると、電流リークなど重大な不良を起こすと言われている。
そこでVacancyが優勢となる条件とI−Siが優勢となる条件との中間的な条件で結晶を育成すると、VacancyやI−Siが無い、もしくはVoid欠陥や転位クラスタ欠陥を形成しない程度の少量しか存在しない、無欠陥領域が得られる。このような無欠陥結晶を得る方法としては、例えば特許文献1に示されるような炉内温度や成長速度の制御による方法が提案されている。しかしながら、無欠陥結晶は一般に成長速度が遅いので生産性は相対的に低いという問題がある。
更にCZ結晶において無欠陥領域を判定する手段は種々あるが、その中のひとつに酸素析出物がある。これはCZシリコン結晶中に存在する酸素が、熱処理を加えると酸素析出物(SiO)を形成するものである。この酸素析出反応はVacancyが存在すると進みやすくなる特性があるので、欠陥領域によって酸素析出物の生成状況が異なることを利用して、欠陥領域を判定するものである。
近年パワーデバイスやRFデバイスをはじめとして、メモリーやロジックなど様々なデバイスで低酸素品の需要が高まってきている。これは酸素があると低温熱処理でドナー化してしまい抵抗率が変化してしまうこと、デバイスプロセスが綺麗になったため従来行ってきたウェーハ内部に酸素析出物を形成して重金属不純物をゲッタリングするという技術が不要になってきていること、などのためである。一方、低酸素濃度化することにより、前述の酸素析出物による欠陥評価が難しくなり、無欠陥領域の判定が難しくなってきているという問題点もある。
以上のような無欠陥結晶における問題点を解決する手段のひとつが、成長速度を速くすることが可能なVacancy−rich領域で結晶を育成することである。しかしこの領域においてはVacancyが凝集したVoid欠陥が発生する。そこでこれらのVoid欠陥を消滅させる技術が過去に開示されている。
特許文献2、3では非酸化性熱処理+酸化熱処理でVoid欠陥を消滅させる技術が開示されている。これらの技術では、まず非酸化性熱処理を施すことにより、ウェーハ表層近傍の酸素を外方拡散させ、空洞状のVoid欠陥の内壁に存在している内壁酸化膜を溶解させる。その後酸化熱処理を行い、表面に形成された酸化膜からI−Siをウェーハ内部に注入してVoid欠陥を埋めるという技術である。特許文献4では処理の順序を逆にした酸化熱処理+非酸化性熱処理という技術が開示されている。
これらの技術によってVoid欠陥を消滅させることは可能であるが、これらの技術では2段階の熱処理が必要であり高コストである。また表層近傍のVoid欠陥しか消すことができないという問題点がある。
また特許文献5では、1,300℃で酸化熱処理する方法が開示されている。これは単段の熱処理ではあるが、1,300℃という高温のため、難易度が高く、ウェーハ汚染やスリップ転位発生の問題もある。
以上の技術では酸素濃度の影響が明確化されていない。酸素濃度の影響を明記したものとしては、例えば特許文献6がある。これは複数のVoid欠陥が連結した形態を増加させることで、熱処理で消えやすくする技術である。しかし、この技術では非酸化性熱処理を行っており、以下に述べる酸化熱処理とは方向が異なり、酸素濃度を増加させたり、冷却速度を遅くしたりする方向が良いとなっている。
これらに対し特許文献7では、酸化熱処理の場合には、酸素濃度が低ければ1,200℃以下の比較的低温の処理のみでVoid欠陥が消滅することが開示され、公知技術となっている。これはシリコン結晶中の酸素固溶限(平衡濃度)が例えば1,200℃では約8ppma−JEIDAであり、これより酸素濃度が低い場合には、Voidの内壁酸化膜が上述の特許文献2、3のように非酸化性熱処理を行わなくとも、溶解するためと考えられる。同時に表面に酸化膜が形成されI−Siが注入されるので、酸化熱処理をしただけで、特別な工程を必要とせずにVoidを消滅させることができるわけである。
特許文献8ではこの技術を応用し、低酸素シリコンウェーハに酸化熱処理しVoid欠陥を消滅させる技術が開示されている。しかしながら、特許文献8にはVoidサイズや結晶育成条件に関する記載がない。また、特許文献9でも同様の技術が開示されており、こちらはVoidサイズとして100nmと比較的大きなサイズが記載されているが、結晶育成条件やその依存性については触れられていない。後述するがVoidサイズが大きくなるような結晶育成条件では、酸化熱処理をしてもVoid欠陥が完全には消えないため、これらの技術ではVoid欠陥を消しきれないという問題がある。またこれらの技術はともに中性子照射品が対象であり、この回復熱処理を兼ねるためか熱処理温度が高めである上、処理時間が長めである。このため低コスト化という点では問題があり、更にはウェーハ汚染やスリップ転位発生の面でも問題があった。
特開平11−157996号公報 特開平11−260677号公報 WO2000/012786号公報 特開2013−89783号公報 WO2003/056621号公報 特開2000−272996号公報 WO2004/073057号公報 特開2006−344823号公報 特開2010−265143号公報
本発明は、上記問題を解決するためになされたものであり、酸化性雰囲気下での熱処理によって、低コストで、効率的、かつ確実にシリコン単結晶ウェーハのVoid欠陥や微小な酸素析出核を消滅させるシリコン単結晶ウェーハの熱処理方法を提供することを目的とする。
上記課題を解決するために、本発明では、シリコン単結晶ウェーハに酸化性雰囲気下で熱処理を行う方法であって、
前記熱処理を行う際の熱処理温度、前記熱処理を行う前の前記シリコン単結晶ウェーハ中の酸素濃度、及び前記シリコン単結晶ウェーハを切り出すシリコン単結晶の育成条件の3者の相関関係から求められる条件に基づいて熱処理を行うシリコン単結晶ウェーハの熱処理方法を提供する。
このような熱処理方法であれば、酸化性雰囲気下での熱処理によって、低コストで、効率的、かつ確実にシリコン単結晶ウェーハのVoid欠陥や微小な酸素析出核を消滅させることができる。
またこのとき、前記シリコン単結晶ウェーハとして、窒素がドープされていないシリコン単結晶から切り出されたものを用い、前記3者の相関関係が、下記の関係式(A−1)で表されることが好ましい。
T≧37.5[Oi]+72.7Ivoid+860 (A−1)
(ここで、T:熱処理温度(℃)、[Oi]:熱処理を行う前のシリコン単結晶ウェーハ中の酸素濃度(ppma−JEIDA)であり、Ivoidは下記の式(A−2)で示される。)
Ivoid={(V/G)−(V/G)crt}1/3×{L(1150−1080)/V}1/2 (A−2)
(ここで、V:成長速度(mm/min)、G:界面近傍温度勾配(℃/mm)、(V/G)crt:無欠陥となるときのV/Gの値、L(1150−1080):Void欠陥形成温度帯1,150℃−1,080℃の距離(mm)である。)
またこのとき、前記シリコン単結晶ウェーハとして、窒素がドープされたシリコン単結晶から切り出されたものを用い、前記3者の相関関係が、下記の関係式(B−1)で表されることが好ましい。
T≧37.5[Oi]+72.7Ivoid+860 (B−1)
(ここで、T:熱処理温度(℃)、[Oi]:熱処理を行う前のシリコン単結晶ウェーハ中の酸素濃度(ppma−JEIDA)であり、Ivoidは下記の式(B−2)で示される。)
Ivoid={(V/G)−(V/G)crt}1/3×{L(1080−1040)/2V}1/2 (B−2)
(ここで、V:成長速度(mm/min)、G:界面近傍温度勾配(℃/mm)、(V/G)crt:無欠陥となるときのV/Gの値、L(1080−1040):窒素ドープ時のVoid欠陥形成温度帯1,080℃−1,040℃の距離(mm)である。)
窒素がドープされていないシリコン単結晶から切り出されたウェーハを用いる場合、窒素がドープされたシリコン単結晶から切り出されたウェーハを用いる場合のいずれにおいても、それぞれの関係式を満たす熱処理温度、酸素濃度、結晶育成条件とすることで、確実にVoid欠陥を消滅させることができる。
また、このとき前記シリコン単結晶ウェーハとして、5×1015atoms/cm以下の窒素がドープされたシリコン単結晶から切り出されたものを用いることが好ましい。
窒素がドープされていなくとも上記条件を満たせばVoid欠陥は消滅するが、窒素がドープされたものであれば、スリップ転位に対する耐性を向上させ、Voidサイズを小さくすることができる。
またこのとき、前記シリコン単結晶ウェーハとして、Interstitial−Siに起因する欠陥を含まないシリコン単結晶から切り出されたものを用いることが好ましい。
このようなシリコン単結晶ウェーハを用いれば、Interstitial−Siに起因する欠陥を含まず、かつ本発明の熱処理方法によってVoid欠陥が消滅した無欠陥のシリコン単結晶ウェーハを得ることができる。
またこのとき、前記熱処理温度は900℃以上1,200℃以下であり、熱処理時間は1分以上180分以下であることが好ましい。
このような熱処理温度であれば、電気的な特性に影響を与えるサイズのVoid欠陥を消滅させることができ、かつスリップ転位の発生を抑制することができる。
また、このような熱処理時間であれば、熱処理を行うのに十分であり、コストの増加を抑制することができる。
またこのとき、前記シリコン単結晶ウェーハとして、前記酸素濃度が8ppma−JEIDA以下のものを用いることが好ましい。
このような酸素濃度であれば、Void欠陥の消滅に必要な熱処理温度を下げることができるため、コストを下げることができる上、高温になるほど発生しやすい熱処理時のスリップ転位の発生を抑制することができる。
またこのとき、前記シリコン単結晶ウェーハとして、厚さが0.1mm以上20mm以下のものを用いることが好ましい。
このような厚さであれば、容易にウェーハの形状を保つことができ、また熱処理時間が長くなり過ぎないため、コストの増加を抑制することができる。
以上のように、本発明のシリコン単結晶ウェーハの熱処理方法であれば、酸化性雰囲気下での熱処理によって、低コストで、効率的、かつ確実に、スリップ転位の発生を抑制しながらシリコン単結晶ウェーハのVoid欠陥や微小な酸素析出核を消滅させることができる。
また、I−Siに起因する欠陥を含まないウェーハを用いることで、Void、I−Siの両方に起因する結晶欠陥を含まない無欠陥のシリコン単結晶ウェーハを得ることができる。このようなウェーハであれば、特に、メモリー・CPU・パワーデバイスなど半導体デバイスの基板として用いられる無欠陥ウェーハとして好適である。
[実験]において各温度((a)1,150℃、(b)1,100℃、(c)1,050℃、(d)1,000℃)での熱処理時のVoid欠陥消滅条件を酸素濃度とIvoidに対してプロットしたグラフである。
上述のように、酸化性雰囲気下での熱処理によって、低コストで、効率的、かつ確実にシリコン単結晶ウェーハのVoid欠陥や微小な酸素析出核を消滅させることができる熱処理方法の開発が求められていた。
酸化熱処理によってVoid欠陥が消滅するかどうかが、熱処理温度とウェーハの酸素濃度に関係することは特許文献7により公知であるが、本発明者らが鋭意検討を重ねた結果、実際にはVoid欠陥を消滅させることができる酸化熱処理の条件には、熱処理温度とウェーハの酸素濃度だけではなく、ウェーハを切り出す単結晶の育成条件も関係していることが判明した。このことから、これら3者の相関関係から求められる条件に基づいて熱処理を行うことで上記課題を達成できることを見出し、本発明を完成させた。
即ち、本発明は、シリコン単結晶ウェーハに酸化性雰囲気下で熱処理を行う方法であって、
前記熱処理を行う際の熱処理温度、前記熱処理を行う前の前記シリコン単結晶ウェーハ中の酸素濃度、及び前記シリコン単結晶ウェーハを切り出すシリコン単結晶の育成条件の3者の相関関係から求められる条件に基づいて熱処理を行うシリコン単結晶ウェーハの熱処理方法である。
以下、本発明について詳細に説明するが、本発明はこれらに限定されるものではない。
なお、本明細書中、単に「酸素濃度」と言う場合、これは「熱処理前のシリコン単結晶ウェーハ中の酸素濃度」を示し、単に「結晶育成条件」と言う場合、これは「シリコン単結晶ウェーハを切り出すシリコン単結晶の育成条件」を示す。
また、IvoidとIvoidを区別しない場合、単に「Ivoid」と記載することがある。
後述するが、各種サンプルを用意し酸化熱処理における熱処理温度、熱処理時間、酸素濃度、結晶育成条件を振って実験を行い、Void欠陥消滅条件を求めたところ、Void欠陥が消滅するかどうかは、熱処理温度と酸素濃度と結晶育成条件に依存していることが判った。
またこの実験から、Void欠陥は、熱処理温度が高ければ消滅しやすく、酸素濃度が低いほど、またはVoidサイズが小さいほど消滅しやすいことが判った。一方で、熱処理時間には大きく影響されることは無かった。これはI−Siの拡散係数が比較的大きいので、数分程度でI−Siがウェーハの内部まで拡散するためと考えられる。従って、熱処理温度、酸素濃度、結晶育成条件の3者の相関関係から求められる条件に基づいて熱処理を行うことが非常に有効である。
これらの3者の関係を具体的に数式で表すと、以下の式で表すことができる。
T≧37.5[Oi]+72.7Ivoid+860 (1)
また、この式を[Oi]、Ivoidを表す式に変形すると、以下の式となる。
[Oi]≦0.0267T−1.94Ivoid−22.9 (2)
Ivoid≦0.0138T−0.516[Oi]−11.8 (3)
ここで、Tは熱処理温度(℃)であり、[Oi]は熱処理を行う前のシリコン単結晶ウェーハ中の酸素濃度(ppma−JEIDA)であり、Ivoidは結晶育成条件から求められVoidサイズを反映する「欠陥サイズ指標」である。
なお、酸素濃度を表す単位は各種あるので、ここでは「ppma−JEIDA」を用いている。これを比較的広く用いられている「atoms/cm−ASTM’79」に変換すると、[Oi](ppma−JEIDA)=[Oi]’(atoms/cm−ASTM’79)/(8×1016)となる。従って、単位として「atoms/cm−ASTM’79」を用いる場合には、上記式(1)〜(3)の[Oi]に[Oi]’/(8×1016)を代入して用いればよい。
上記式(1)は、熱処理温度を、酸素濃度と結晶育成条件から求められる温度以上に設定して熱処理すること、
上記式(2)は、酸素濃度を、熱処理温度と結晶育成条件から求められる濃度以下に制御すること、
上記式(3)は、結晶育成条件を、酸化処理温度と酸素濃度から求められる値以下に制御すること、
をそれぞれ意味しており、本発明の熱処理方法は、具体的には、これらのいずれかを満たす処理もしくは制御を行えばよい。
以下、上記関係式中のIvoidについて詳しく説明する。
上述のように、実験からVoid欠陥の消滅が結晶育成条件にも依存することが判明した。結晶育成条件とVoid欠陥が消滅した条件を比較すると、Voidサイズが小さくなるような結晶育成条件の時に、Void欠陥が消滅している傾向が見られた。このことから、本発明者らは結晶を育成する際の条件でVoidサイズを表すことができれば良いと考え、結晶育成条件から求められVoidサイズを反映する「欠陥サイズ指標:Ivoid」を導入した。
ボロンコフ氏がはじめに提唱し(V.V.Voronkov;Journal of Crystal Growth,59(1982)625〜643参照)発展したシリコン単結晶中のGrown−in欠陥の理解によれば、結晶の成長速度V(mm/min)と結晶成長界面での温度勾配G(℃/mm)との比V/Gが大きければ導入されるVacancy量が増加し、V/Gが小さくなれば導入されるI−Si量が増加するとされる。そこで、本発明ではこのV/Gの値をIvoidを導入するために利用した。
また単結晶には、Vacancy−richとI−Si−richとの境目があり、その近辺では無欠陥になることが知られている。本発明では、この境目のV/Gの値を(V/G)crtとし、Ivoidを導入するために利用した。なお、今回用いた計算条件下では、(V/G)crt=0.180(mm/(min・℃))である。
Voidのサイズは高温で導入されたVacancyが、欠陥形成温度帯を通過する際に凝集することによって決まると考えられる。そこで、Vacancy導入量を、{(V/G)−(V/G)crt}1/3として簡易的に求めた。ここで1/3乗するのは、別途坂道拡散等高温で起こる反応をシミュレーションして求めたVacancy導入量と{(V/G)−(V/G)crt}を1/3乗した値がおおよそ比例したためである。
更に、Void欠陥形成温度帯で凝集する量を該当領域の拡散距離√(Dt)に比例すると仮定し、√(Dt)を求めた。ここで、単結晶に窒素がドープされていない場合と、窒素がドープされている場合とで、Void欠陥形成温度帯が異なるため、順に説明する。
まず、単結晶に窒素がドープされていない場合について説明する。
窒素がドープされていない場合、Void欠陥形成温度帯は1,150℃−1,080℃であることから、拡散距離√(Dt)を、
√(Dt)∝{L(1150−1080)/V}1/2
として求めた。ここで、DはVacancyの拡散係数(ただし、温度が決まっていれば定数)であり、tは通過時間、L(1150−1080)はVoid欠陥形成温度帯1,150℃−1,080℃の距離であり、Vは上記と同様である。
上述のようにして簡易的に求めたVacancy導入量と拡散距離の積から、単結晶に窒素がドープされていない場合のIvoidであるIvoidを、
Ivoid={(V/G)−(V/G)crt}1/3×{L(1150−1080)/V}1/2 (A−2)
として求めた。
更に、このIvoidを上述の式(1)に適用することで、単結晶に窒素がドープされていない場合の熱処理温度、酸素濃度、結晶育成条件の3者の関係式(A−1)として、
T≧37.5[Oi]+72.7Ivoid+860 (A−1)
を求めた。
次に、単結晶に窒素がドープされている場合について説明する。
窒素がドープされている場合、Void欠陥形成温度帯は窒素がドープされていない場合の1,150−1,080℃から1,080−1,040℃に低下するとされている。また、この1,080−1,040℃でのVacancy拡散係数は1,150−1,080℃でのVacancy拡散係数のおおよそ半分である。このことから、拡散距離√(Dt)を、
√(Dt)∝{L(1080−1040)/2V}1/2
として求めた。ここで、D、t、及びVは上記と同様であり、L(1080−1040)はVoid欠陥形成温度帯1,080℃−1,040℃の距離である。
上述のようにして簡易的に求めたVacancy導入量と拡散距離の積から、単結晶に窒素がドープされている場合のIvoidであるIvoidを、
Ivoid={(V/G)−(V/G)crt}1/3×{L(1080−1040)/2V}1/2 (B−2)
として求めた。
更に、このIvoidを上述の式(1)に適用することで、単結晶に窒素がドープされている場合の熱処理温度、酸素濃度、結晶育成条件の3者の関係式(B−1)として、
T≧37.5[Oi]+72.7Ivoid+860 (B−1)
を求めた。
以上のように、窒素がドープされていないシリコン単結晶から切り出されたウェーハを用いる場合、窒素がドープされたシリコン単結晶から切り出されたウェーハを用いる場合のいずれにおいても、それぞれの関係式を満たす熱処理温度、酸素濃度、結晶育成条件とすることで、確実にVoid欠陥を消滅させることができる。
この関係式を用いれば、いちいち育成された結晶中のVoid欠陥のサイズを各種評価法により求める必要がなく、結晶育成条件からVoid欠陥が消滅するかどうかを判断できる。更にこの関係を応用すれば、例えば酸素濃度を低めに制御し、かつVoidサイズを小さくする結晶育成条件に制御することで、熱処理温度を下げられる。熱処理温度を低温化できれば、コストを下げることができる上、高温になるほど発生しやすい熱処理時のスリップ転位の発生を抑制することも可能である。
本発明の熱処理方法に用いられるシリコン単結晶ウェーハは、抵抗率を制御するためのドーパントを除いて、故意に不純物をドープした結晶でない、一般的な結晶から切り出されたものであることが好ましい。一般的な結晶であっても、上記の条件を満たす低酸素濃度であればVoid欠陥が消滅するからである。
一方で窒素をドープすると、スリップ転位に対する耐性が向上することが知られている。また上述のように窒素をドープすると欠陥形成温度帯が低温化し、Voidサイズが小さくなりやすい。従って、本発明の熱処理方法においては、抵抗率を制御するためのドーパントに加え、窒素を故意にドープした結晶から切り出したシリコン単結晶ウェーハを用いることも好ましい。
このとき、窒素をドープする量としては、5×1015atoms/cm以下であることが好ましい。シリコン結晶における窒素の固溶限が15乗台と言われているため、上記の濃度以下とすることで、窒素の高濃度ドープによって結晶が有転位化する恐れがない。一方で窒素濃度が低い方は、いくら低くてもよい。なぜなら窒素ドープしない場合であっても問題なく本発明の熱処理方法を用いることができるからである。
ただし、上述の欠陥サイズ指標Ivoidを計算する上で、窒素をドープとしたものとして取り扱う窒素濃度は、1×1012atoms/cm以上とするのが好ましい。これはVoidサイズの低下など窒素ドープの効果が現れるのがこの濃度以上だからである。
また、本発明の熱処理方法ではVoid欠陥を消滅させることは可能であるが、I−Siに起因する結晶欠陥を消滅させることはできない。従って、シリコン単結晶ウェーハとして、I−Siに起因する欠陥を含まないシリコン単結晶から切り出されたものを用いることが好ましい。
単結晶において、Void欠陥が発生する領域より低速成長側には、OSFの核が発生する領域(OSF領域)があり、更に低速側には無欠陥領域がある。無欠陥領域にはVacancyが多く含まれる領域(Nv領域)とI−Siが多く含まれる領域(Ni領域)があり、Nv領域には微小な酸素析出物の核が含まれる部分がある。更に低速側にI−Si起因の欠陥が発生するI−rich領域がある。
本発明の熱処理方法では、OSF核や微小酸素析出核も消滅可能と考えられる。従って、本発明の熱処理方法が有効に適用されるシリコン単結晶は、上述したI−rich領域を除く、Void欠陥発生領域、OSF領域、Nv領域、Ni領域が対象の領域である。
つまり、本発明の熱処理方法ではVoid欠陥発生領域の改善はもちろんであるが、OSF領域やNv領域の改善効果も期待できる。従ってI−Siに起因する欠陥が無い領域では、全ての領域で本発明の熱処理方法が有効である。
本発明の熱処理方法において、熱処理温度は900℃以上1,200℃以下であることが好ましい。熱処理温度が900℃以上であれば、電気的な特性に影響を与えるサイズのVoid欠陥を消滅させることができる。また、熱処理温度を1,200℃以下とすることで、コストを抑え、またスリップ転位の発生を抑制することができる。また、1,150℃以下であれば、スリップ転位の発生を更に抑制することができるため、1,150℃以下とすることがより好ましい。
また、熱処理時間は、用いるウェーハの厚さにもよるが、1分以上180分以下であることが好ましい。先にも述べたようにI−Siの拡散は比較的速く、1分で通常のウェーハ厚さ1mm弱の拡散距離が得られるので、熱処理時間は1分程度で十分である。一方で熱処理時間が長くなると、コストが増加するので180分を上回る処理時間は必要ない。
また、シリコン単結晶ウェーハとしては、酸素濃度が8ppma−JEIDA以下のものを用いることが好ましい。これは、前述の好ましい熱処理温度である1,200℃の酸素固溶限が約8ppma−JEIDAであり、それを超える酸素濃度ではより高温での処理が必要になるためである。また、酸素濃度が6ppma−JEIDA以下のものを用いることがより好ましい。これは、1,150℃の酸素固溶限が約6ppma−JEIDAであり、1,150℃以下であれば、スリップ転位の発生を更に抑制できるためである。また酸素濃度の下限はなく、上述の式からも判るように酸素濃度が低ければ低いほど、Void欠陥の消滅に必要な熱処理温度を下げることができるため、コストを下げることができる上、高温になるほど発生しやすい熱処理時のスリップ転位の発生を抑制することができる。また、CZ結晶から切り出したウェーハに限らず、FZ結晶のように酸素をほとんど含まない結晶から切り出したウェーハにおいても、本発明の熱処理方法を用いることが可能である。
また本発明の熱処理方法において、シリコン単結晶ウェーハとしては、厚さが0.1mm以上20mm以下のものを用いることが好ましい。本発明の熱処理方法においては、ウェーハが薄くなっても全く問題無いが、0.1mm以上であれば、ウェーハの形状を保つのが容易であるため好ましい。
一方で、前述のようにコストなどの面から熱処理は1,200℃以下、180分以下で行うのが好ましい。1,200℃、180分の熱処理でのI−Siの拡散距離は10mm程度である。酸化膜は表面と裏面との両面に形成され、そこからI−Siが供給されるので、1,200℃、180分の熱処理を行っても20mm程度のウェーハ厚さまでしか改質ができない。従って、前述の熱処理温度、熱処理時間内でウェーハ全体のVoid欠陥を消滅させるためには、ウェーハの厚さが20mm以下のものを用いることが好ましい。
また、本発明の熱処理方法に用いられるシリコン単結晶ウェーハの表面状態は、例えば研磨面、エッチング面、ラップ面、研削面、スライス面など、シリコンウェーハ製造工程で用いられる範囲の面状態であればよい。本発明の熱処理方法においては、酸化膜が形成されればよいので、特に表面の状態を気にする必要がない。熱処理炉に入れるために洗浄などは必要ではあるが、その他に特殊な表面処理などは必要でなく、ウェーハを製造する工程のどこででも熱処理が可能である。従って、シリコンウェーハ製造工程で用いられるどこかの面状態で熱処理を行えばよい。
また、本発明の熱処理方法は、酸化性雰囲気下で行う方法であり、酸素含有雰囲気であればよくこのときの酸素流量等は特に限定されない。
以上のように、本発明のシリコン単結晶ウェーハの熱処理方法であれば、酸化性雰囲気下での熱処理によって、低コストで、効率的、かつ確実に、スリップ転位の発生を抑制しながらシリコン単結晶ウェーハのVoid欠陥や微小な酸素析出核を消滅させることができる。
また、I−Siに起因する欠陥を含まないウェーハを用いることで、Void、I−Siの両方に起因する欠陥を含まない無欠陥のシリコン単結晶ウェーハを得ることができる。このようなウェーハであれば、特に、メモリー・CPU・パワーデバイスなど半導体デバイスの基板として用いられる無欠陥ウェーハとして好適である。
以下、実施例及び比較例を用いて本発明を具体的に説明するが、本発明はこれらに限定されるものではない。
[実験]
CZ法もしくは磁場印加CZ(MCZ)法を用いて、直径が200mmもしくは300mmを少し超える太さのシリコン単結晶を育成した。このとき酸素濃度及び結晶育成条件を振って結晶を育成した。酸素濃度は結晶の回転数、ルツボの回転数、炉内の圧力、パージのために流しているArガスの流量などを変えて制御した。一方で結晶育成条件としては、窒素ドープの有無に加え、炉内部品の構造で界面近傍温度勾配GやVoid欠陥形成温度帯の距離L(1150−1080)、L(1080−1040)を変え、成長速度Vを制御して変化させた。このときI−Si起因の欠陥が含まれないように結晶成長条件を調整した。
この結晶を円筒研削して所望の太さの円柱状のブロックに加工した後、ブロックから厚さ約1.2mmのウェーハ状サンプルを切り出した。なお、このとき、サンプルは1箇所につき隣接する位置で3枚ずつ切り出し、このうち1枚は熱処理前の酸素濃度や、FPD・LEP・LSTDの有無を測定するサンプル(以下、測定用サンプルと称する)とし、他の2枚は実際に後述のような熱処理を行い、熱処理後のFPD・LSTDを測定するサンプル(以下、熱処理用サンプルと称する)とした。サンプルは35水準用意し、このうち5水準は窒素をドープしたものとした。
測定用サンプルを高輝度平面研削した後、FT−IR法によって酸素濃度を求めた。このとき測定用サンプルの酸素濃度は、0.4〜12.2ppma−JEIDA(0.3〜9.8×1017atoms/cm−ASTM’79)の間であった。更に、測定用サンプルをフッ酸、硝酸、酢酸からなる混酸でミラーエッチングした。次に、フッ酸、硝酸、酢酸、水からなる選択性のあるエッチング液に測定用サンプルを揺動せず放置し選択エッチングを行った。これらの測定用サンプルにはFPDは観察されるが、LEPは観察されず、I−Siに起因する欠陥が無いことが確認できた。
更に、これらの測定用サンプルを劈開して赤外散乱トモグラフMO441(レイテック社製)にてLSTDを観察した。なおMO441では表面から深さ約400μmまで観察した。この時点でLSTDが存在していることを確認した。
以上の測定用サンプルを切り出した位置での結晶育成条件を、総合伝熱解析ソフトFEMAG(F.Dupret et al.;Int. J. Heat Mass Transfer,33,1849(1990)参照)にて計算し、それぞれの界面近傍温度勾配G及びVoid欠陥形成温度帯の距離L(1150−1080)、L(1080−1040)を求めた。なお、FEMAGでは界面形状を10mmと固定して計算した。また、界面近傍温度勾配Gは融点(=1,412℃)から1,400℃までで算出した。これらと結晶を育成した際の成長速度Vから、窒素をドープしていない場合のIvoid(Ivoid)を、Ivoid={(V/G)−(V/G)crt}1/3×{L(1150−1080)/V}1/2として求めた。また上述のように、測定用サンプル35水準のうち5水準は窒素をドープしたものであり、その濃度は4〜12×1013atoms/cmであった。そこで、これら窒素をドープした5水準の測定用サンプルのIvoid(Ivoid)は、Ivoid={(V/G)−(V/G)crt}1/3×{L(1080−1040)/2V}1/2として求めた。なお、(V/G)crtは無欠陥となるときのV/Gの値であり、上述した計算条件の下では(V/G)crt=0.180として計算した。
次に、上述の熱処理用サンプルを用いて実際に熱処理を行った。
まず、熱処理の前処理として、2枚の熱処理用サンプルを高輝度平面研削した後、それぞれ4分割し上述の混酸によりミラーエッチングした。エッチング後、熱処理用サンプルをドライ酸素3L/minの酸化性雰囲気で熱処理した。このとき、熱処理温度及び熱処理時間は、(a)1,150℃で30分又は60分、(b)1,100℃で30分又は60分、(c)1,050℃で60分又は120分、(d)1,000℃で60分又は120分、の4×2=8パターンとした。
熱処理したサンプルは表面に酸化膜が形成されているので、フッ酸にてこれを除去した。
その後、測定用サンプルと同様に、表面を混酸にてミラーエッチングした後、選択エッチングを行いFPDの観察を行った。熱処理をしていない測定用サンプルに比較して、FPDが消えているものがあった。次に、このサンプルを劈開し、MO441でLSTDの有無を確認した。ここでも熱処理をしていない測定用サンプルに比較して、LSTDが消えているものが確認された。
表面状態はエッチング面であるが、特に問題なく酸化処理で欠陥が消滅した。FPDが消滅しているケースとLSTDが消滅しているケースは基本的に同じ傾向であった。ただ、FPDの方が消滅しやすい傾向が見られた。これは、FPDは表層数十μmを観察しているのに対し、LSTDはウェーハ内部まで観察しているためと考えられる。一方、各熱処理温度で熱処理時間を2水準振っているが、欠陥が消滅するかどうかは熱処理時間にはほとんど依存していなかった。
以上の結果を、横軸に酸素濃度、縦軸にIvoidをとって、欠陥が消滅した場合を○、残存した場合を×としてプロットしたものを図1の(a)〜(d)に示す。なお、プロットしたのは各温度で60分熱処理した場合のLSTDの結果である。
図1の各温度でVoid欠陥が消滅した条件を見ると、酸素濃度が低いほど、またIvoidが小さいほど消滅しやすいことが判る。また1,150℃から1,000℃と温度が下がるほど、消滅し難くなっていることが判る。
ここで、Void欠陥が消滅する過程を考えると、はじめに内壁酸化膜が消え、次にI−SiがVoid欠陥を埋める。内壁酸化膜が消えるかどうかは、先に述べたように、酸素濃度が熱処理温度での酸素固溶限より下回っているかどうかである。つまり消滅するかどうかの温度依存性は、酸素固溶限によって決まると考えられる。
酸素固溶限は幾つか報告が有るが、例えば[Oi]=2.65×10exp[−1.035/{k(T+273)}]と記述される。ここで、kはボルツマン定数で8.62×10−5である。この式を用いると1,150℃で約6ppma−JEIDA、1,000℃で約2ppma−JEIDAとなる。従ってこの温度範囲であれば温度と酸素との間には、おおよそT∝37.5[Oi]の関係が成り立つことになる。これを元に図1の(a)〜(d)の消滅する条件を求めると、T≧37.5[Oi]+72.7Ivoid+860が求められる。これを酸素濃度について求めると[Oi]≦0.0267T−1.94Ivoid−22.9、Ivoidについて求めるとIvoid≦0.0138T−0.516[Oi]−11.8が得られる。
以上の実験から、酸化によりVoid欠陥が消滅するかどうかが、熱処理温度、酸素濃度、結晶育成条件の3つの関係で決まるということが明らかとなった。
このうち結晶育成条件は、Vacancy導入量に相当する{(V/G)−(V/G)crt}1/3と、欠陥が形成される温度帯での拡散距離に相当する{L(1150−1080)/V}1/2又は{L(1080−1040)/2V}1/2との積で表されるVoidサイズを反映する指標「Ivoid」によって表すと理解しやすい。
[実施例1]
上述の実験で用意したブロックのうち、直径が300mm、酸素濃度が3.2ppma−JEIDA、Ivoidが1.18(V=0.66mm/min、G=3.49℃/mm、L(1150−1080)=21.0mm)である窒素をドープしていないブロックの部分からウェーハを切り出し、厚さが775μmのポリッシュドウェーハ(PW=研磨面)を作製した。測定した酸素濃度[Oi]及び求めたIvoidを関係式に代入して必要な熱処理温度を求めると、
T≧37.5×3.2+72.7×1.18+860=1,066
となった。この求めた熱処理温度に基づいて、ウェーハにドライ酸素3L/minの酸化性雰囲気下、1,150℃にて、30分熱処理を行った。
熱処理後に酸化膜を除去した後、このウェーハをMO441で欠陥観察した結果、LSTDは検出されなかった。
[実施例2]
ルツボの外径が概略660mmである結晶引上げ装置を用いて、直径が概略200mmの結晶をMCZ法により育成した。この結晶には窒素をドープした。この結晶の隣接する位置から1.2mm厚さのウェーハを2枚切り出した。ウェーハを切り出した位置での窒素濃度は8×1013atoms/cmであった。切り出したウェーハのうち1枚を両面研削した後、FT−IRにて酸素濃度を測定したところ、2.8ppma−JEIDAであった。また、この測定用のウェーハをフッ酸、硝酸、酢酸からなる混酸にてミラーエッチングした後、劈開してMO441にて観察しところ、LSTDが検出された。
この測定用のウェーハを切り出した位置の育成条件を上述した要領でFEMAGにて計算すると、融点から1,400℃までの界面近傍温度勾配Gは3.17℃/mmであり、Void欠陥形成温度帯の距離L(1080−1040)は13.8mmであった。また、ウェーハを切り出した位置での成長速度Vは0.90mm/minであった。(V/G)crt=0.180として、上記の値からこのウェーハにおけるIvoidを求めると、
Ivoid={(0.90/3.17)−0.180}1/3×{13.8/(2×0.90)}1/2=1.30
となった。測定した酸素濃度[Oi]及び上述のようにして求めたIvoidを関係式に代入して必要な熱処理温度を求めると、
T≧37.5×2.8+72.7×1.30+860=1,060
となった。切り出したウェーハのうちもう1枚を平面研削した後、ミラーエッチングし、上記のようにして求めた熱処理温度に基づいて、このウェーハにドライ酸素3L/minの酸化性雰囲気下、1,100℃にて、30分熱処理を行った。
熱処理後に酸化膜を除去した後、このウェーハをMO441で欠陥観察した結果、LSTDは検出されなかった。
[比較例1]
ルツボの外径が概略660mmである結晶引上げ装置を用いて、直径が概略200mmの結晶をMCZ法により育成した。この結晶には窒素をドープした。この結晶の隣接する位置から1.2mm厚さのウェーハを2枚切り出した。ウェーハを切り出した位置での窒素濃度は7×1013atoms/cmであった。切り出したウェーハのうち1枚を平面研削した後、ミラーエッチングし、酸素濃度の測定及びIvoidの計算を行わず、ドライ酸素3L/minの酸化性雰囲気下、1,150℃にて、30分熱処理を行った。
熱処理後に酸化膜を除去した後、このウェーハをMO441で欠陥観察した結果、LSTDが検出された。
確認のため、切り出したウェーハのうちもう1枚を両面研削した後、FT−IRにて酸素濃度を測定したところ、11.2ppma−JEIDAであった。また、この測定用のウェーハをフッ酸、硝酸、酢酸からなる混酸にてミラーエッチングした後、劈開してMO441にて観察しところ、非常に小さいLSTDが検出された。
この測定用のウェーハを切り出した位置の育成条件を上述した要領でFEMAGにて計算すると、融点から1,400℃までの界面近傍温度勾配Gは3.82℃/mmであり、Void欠陥形成温度帯の距離L(1080−1040)は11.6mmであった。また、ウェーハを切り出した位置での成長速度Vは0.88mm/minであった。(V/G)crt=0.180として、上記の値からこのウェーハにおけるIvoidを求めると、
Ivoid={(0.88/3.82)−0.180}1/3×{11.6/(2×0.88)}1/2=0.95
となった。測定した酸素濃度[Oi]及び上述のようにして求めたIvoidを関係式に代入して必要な熱処理温度を求めると、
T≧37.5×11.2+72.7×0.95+860=1,349
であり、熱処理温度を1,150℃とした熱処理でLSTDが消えなかったのは、相関関係から求められる熱処理温度を満たさなかったためであることが示唆された。
以上のことから、本発明のシリコン単結晶ウェーハの熱処理方法であれば、酸化性雰囲気下での熱処理によって、低コストで、効率的、かつ確実にシリコン単結晶ウェーハのVoid欠陥や微小な酸素析出核を消滅させられることが明らかとなった。
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。

Claims (6)

  1. シリコン単結晶ウェーハに酸化性雰囲気下で熱処理を行う方法であって、
    前記熱処理を行う際の熱処理温度、前記熱処理を行う前の前記シリコン単結晶ウェーハ中の酸素濃度、及び前記シリコン単結晶ウェーハを切り出すシリコン単結晶の育成条件の3者の相関関係から求められる条件に基づいて熱処理を行う方法であり、
    前記シリコン単結晶ウェーハとして、窒素がドープされていないシリコン単結晶から切り出されたものを用いる場合には、前記3者の相関関係が、下記の関係式(A−1)で表され、
    T≧37.5[Oi]+72.7Ivoid +860 (A−1)
    (ここで、T:熱処理温度(℃)、[Oi]:熱処理を行う前のシリコン単結晶ウェーハ中の酸素濃度(ppma−JEIDA)であり、Ivoid は下記の式(A−2)で示される。)
    Ivoid ={(V/G)−(V/G)crt} 1/3 ×{L(1150−1080)/V} 1/2 (A−2)
    (ここで、V:成長速度(mm/min)、G:界面近傍温度勾配(℃/mm)、(V/G)crt:無欠陥となるときのV/Gの値、L(1150−1080):Void欠陥形成温度帯1,150℃−1,080℃の距離(mm)である。)
    前記シリコン単結晶ウェーハとして、窒素がドープされたシリコン単結晶から切り出されたものを用いる場合には、前記3者の相関関係が、下記の関係式(B−1)で表されることを特徴とするシリコン単結晶ウェーハの熱処理方法。
    T≧37.5[Oi]+72.7Ivoid +860 (B−1)
    (ここで、T:熱処理温度(℃)、[Oi]:熱処理を行う前のシリコン単結晶ウェーハ中の酸素濃度(ppma−JEIDA)であり、Ivoid は下記の式(B−2)で示される。)
    Ivoid ={(V/G)−(V/G)crt} 1/3 ×{L(1080−1040)/2V} 1/2 (B−2)
    (ここで、V:成長速度(mm/min)、G:界面近傍温度勾配(℃/mm)、(V/G)crt:無欠陥となるときのV/Gの値、L(1080−1040):窒素ドープ時のVoid欠陥形成温度帯1,080℃−1,040℃の距離(mm)である。)
  2. 前記シリコン単結晶ウェーハとして、5×1015atoms/cm以下の窒素がドープされたシリコン単結晶から切り出されたものを用いることを特徴とする請求項に記載のシリコン単結晶ウェーハの熱処理方法。
  3. 前記シリコン単結晶ウェーハとして、Interstitial−Siに起因する欠陥を含まないシリコン単結晶から切り出されたものを用いることを特徴とする請求項1又は請求項2に記載のシリコン単結晶ウェーハの熱処理方法。
  4. 前記熱処理温度は900℃以上1,200℃以下であり、熱処理時間は1分以上180分以下であることを特徴とする請求項1から請求項のいずれか一項に記載のシリコン単結晶ウェーハの熱処理方法。
  5. 前記シリコン単結晶ウェーハとして、前記酸素濃度が8ppma−JEIDA以下のものを用いることを特徴とする請求項1から請求項のいずれか一項に記載のシリコン単結晶ウェーハの熱処理方法。
  6. 前記シリコン単結晶ウェーハとして、厚さが0.1mm以上20mm以下のものを用いることを特徴とする請求項1から請求項のいずれか一項に記載のシリコン単結晶ウェーハの熱処理方法。
JP2014006237A 2014-01-16 2014-01-16 シリコン単結晶ウェーハの熱処理方法 Active JP6052189B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2014006237A JP6052189B2 (ja) 2014-01-16 2014-01-16 シリコン単結晶ウェーハの熱処理方法
PCT/JP2015/000046 WO2015107874A1 (ja) 2014-01-16 2015-01-08 シリコン単結晶ウェーハの熱処理方法
DE112015000282.0T DE112015000282B4 (de) 2014-01-16 2015-01-08 Verfahren für die Wärmebehandlung von Siliziumeinkristall-Wafern
CN201580004474.6A CN105917449B (zh) 2014-01-16 2015-01-08 单晶硅晶圆的热处理方法
KR1020167018684A KR102188589B1 (ko) 2014-01-16 2015-01-08 실리콘 단결정 웨이퍼의 열처리방법
US15/107,050 US9850595B2 (en) 2014-01-16 2015-08-01 Method for heat treatment of silicon single crystal wafer
US15/680,949 US10066322B2 (en) 2014-01-16 2017-08-18 Method for heat treatment of silicon single crystal wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014006237A JP6052189B2 (ja) 2014-01-16 2014-01-16 シリコン単結晶ウェーハの熱処理方法

Publications (2)

Publication Number Publication Date
JP2015135873A JP2015135873A (ja) 2015-07-27
JP6052189B2 true JP6052189B2 (ja) 2016-12-27

Family

ID=53542771

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014006237A Active JP6052189B2 (ja) 2014-01-16 2014-01-16 シリコン単結晶ウェーハの熱処理方法

Country Status (6)

Country Link
US (2) US9850595B2 (ja)
JP (1) JP6052189B2 (ja)
KR (1) KR102188589B1 (ja)
CN (1) CN105917449B (ja)
DE (1) DE112015000282B4 (ja)
WO (1) WO2015107874A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU2015374376B2 (en) 2014-12-30 2018-02-15 Dow Agrosciences Llc Picolinamides with fungicidal activity
JP6627800B2 (ja) * 2017-02-21 2020-01-08 信越半導体株式会社 シリコン単結晶ウエハの欠陥領域判定方法
CN110603350B (zh) * 2017-04-06 2021-07-16 胜高股份有限公司 外延硅晶片的制造方法及外延硅晶片
CN112376111B (zh) * 2020-11-02 2022-05-24 新余赛维铸晶技术有限公司 铸造单晶硅用籽晶的制备方法、铸造单晶硅用籽晶、铸造单晶硅

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3747123B2 (ja) 1997-11-21 2006-02-22 信越半導体株式会社 結晶欠陥の少ないシリコン単結晶の製造方法及びシリコン単結晶ウエーハ
JP3011178B2 (ja) 1998-01-06 2000-02-21 住友金属工業株式会社 半導体シリコンウェーハ並びにその製造方法と熱処理装置
JP3800006B2 (ja) 1998-08-31 2006-07-19 信越半導体株式会社 シリコン単結晶ウエーハの製造方法及びシリコン単結晶ウエーハ
JP3601324B2 (ja) * 1998-11-19 2004-12-15 信越半導体株式会社 結晶欠陥の少ないシリコン単結晶ウエーハ及びその製造方法
JP2000272996A (ja) 1999-03-25 2000-10-03 Komatsu Electronic Metals Co Ltd シリコンウェハ及びその製造方法
KR100788988B1 (ko) * 1999-10-15 2007-12-28 신에쯔 한도타이 가부시키가이샤 에피텍셜 웨이퍼용 실리콘 단결정 웨이퍼, 에피텍셜웨이퍼 및 이들의 제조방법 그리고 평가방법
JP3601383B2 (ja) * 1999-11-25 2004-12-15 信越半導体株式会社 エピタキシャル成長用シリコンウエーハ及びエピタキシャルウエーハ並びにその製造方法
WO2002066714A2 (en) * 2001-01-02 2002-08-29 Memc Electronic Materials, Inc. Process for preparing single crystal silicon having improved gate oxide integrity
JP2003059932A (ja) * 2001-08-08 2003-02-28 Toshiba Ceramics Co Ltd シリコン単結晶ウエハの製造方法およびシリコン単結晶ウエハ
JP4147758B2 (ja) * 2001-09-10 2008-09-10 株式会社Sumco ウェーハの製造条件の決定方法
TWI303282B (en) 2001-12-26 2008-11-21 Sumco Techxiv Corp Method for eliminating defects from single crystal silicon, and single crystal silicon
DE10205084B4 (de) * 2002-02-07 2008-10-16 Siltronic Ag Verfahren zur thermischen Behandlung einer Siliciumscheibe sowie dadurch hergestellte Siliciumscheibe
JP4699675B2 (ja) * 2002-10-08 2011-06-15 信越半導体株式会社 アニールウェーハの製造方法
JP4236243B2 (ja) * 2002-10-31 2009-03-11 Sumco Techxiv株式会社 シリコンウェーハの製造方法
TWI265217B (en) * 2002-11-14 2006-11-01 Komatsu Denshi Kinzoku Kk Method and device for manufacturing silicon wafer, method for manufacturing silicon single crystal, and device for pulling up silicon single crystal
JP4231275B2 (ja) * 2002-11-14 2009-02-25 Sumco Techxiv株式会社 シリコンウェーハの製造方法およびその製造装置およびシリコンウェーハ
WO2004073057A1 (ja) 2003-02-14 2004-08-26 Sumitomo Mitsubishi Silicon Corporation シリコンウェーハの製造方法
US7014704B2 (en) * 2003-06-06 2006-03-21 Sumitomo Mitsubishi Silicon Corporation Method for growing silicon single crystal
US7067005B2 (en) * 2004-08-06 2006-06-27 Sumitomo Mitsubishi Silicon Corporation Silicon wafer production process and silicon wafer
JP2006054350A (ja) * 2004-08-12 2006-02-23 Komatsu Electronic Metals Co Ltd 窒素ドープシリコンウェーハとその製造方法
JP2006273631A (ja) * 2005-03-28 2006-10-12 Komatsu Electronic Metals Co Ltd シリコン単結晶の製造方法およびアニールウェーハおよびアニールウェーハの製造方法
JP4791073B2 (ja) * 2005-04-26 2011-10-12 Sumco Techxiv株式会社 シリコンウェーハの製造方法
JP5188673B2 (ja) 2005-06-09 2013-04-24 株式会社Sumco Igbt用のシリコンウェーハ及びその製造方法
US7819972B2 (en) * 2005-06-20 2010-10-26 Sumco Corporation Method for growing silicon single crystal and method for manufacturing silicon wafer
JP2010056316A (ja) * 2008-08-28 2010-03-11 Sumco Corp シリコンウェーハ及びその製造方法
JP2010126401A (ja) * 2008-11-27 2010-06-10 Sumco Corp シリコン単結晶およびその育成方法、シリコンウェーハおよびその製造方法
EP2722423B1 (en) 2009-03-25 2017-01-11 Sumco Corporation Method of manufacturing a silicon wafer
JP5201077B2 (ja) 2009-05-15 2013-06-05 株式会社Sumco シリコンウェーハの製造方法
JP2011054821A (ja) * 2009-09-03 2011-03-17 Sumco Corp エピタキシャルウェーハの製造方法及びエピタキシャルウェーハ
EP2309038B1 (en) * 2009-10-08 2013-01-02 Siltronic AG production method of an epitaxial wafer
JP5764937B2 (ja) * 2011-01-24 2015-08-19 信越半導体株式会社 シリコン単結晶ウェーハの製造方法
JP5993550B2 (ja) * 2011-03-08 2016-09-14 信越半導体株式会社 シリコン単結晶ウェーハの製造方法
JP5965607B2 (ja) 2011-10-19 2016-08-10 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハの製造方法
US20150147258A1 (en) * 2012-05-23 2015-05-28 LG SILTRON INCORPORATION a corporation Single crystal silicon ingot and wafer, and apparatus and method for growing said ingot

Also Published As

Publication number Publication date
JP2015135873A (ja) 2015-07-27
US10066322B2 (en) 2018-09-04
KR102188589B1 (ko) 2020-12-08
US20170037541A1 (en) 2017-02-09
US20170342596A1 (en) 2017-11-30
US9850595B2 (en) 2017-12-26
DE112015000282B4 (de) 2021-10-14
CN105917449B (zh) 2018-09-28
CN105917449A (zh) 2016-08-31
DE112015000282T5 (de) 2016-10-06
KR20160106602A (ko) 2016-09-12
WO2015107874A1 (ja) 2015-07-23

Similar Documents

Publication Publication Date Title
JP5578172B2 (ja) アニールウエーハの製造方法およびデバイスの製造方法
JP4797477B2 (ja) シリコン単結晶の製造方法
JP5993550B2 (ja) シリコン単結晶ウェーハの製造方法
TWI548785B (zh) 矽晶圓及其製造方法
JP2007329488A (ja) シリコンウェーハの製造方法
JP4853027B2 (ja) シリコン単結晶ウエーハの製造方法
JP2004006615A (ja) 高抵抗シリコンウエーハ及びその製造方法
JP4699675B2 (ja) アニールウェーハの製造方法
JP2007045662A (ja) 半導体シリコンウェーハおよびその製造方法
KR20140001815A (ko) 실리콘 기판의 제조 방법 및 실리콘 기판
US10066322B2 (en) Method for heat treatment of silicon single crystal wafer
JP2011054821A (ja) エピタキシャルウェーハの製造方法及びエピタキシャルウェーハ
JP6052188B2 (ja) シリコン単結晶ウェーハの熱処理方法
JP6493105B2 (ja) エピタキシャルシリコンウェーハ
JP4951927B2 (ja) シリコンウエーハの選定方法及びアニールウエーハの製造方法
JP2007070132A (ja) 単結晶シリコンウェーハの製造方法、単結晶シリコンウェーハ及びウェーハ検査方法
JP2010155748A (ja) アニ―ルウェハの製造方法
JP2015008314A (ja) エピタキシャルウェーハの製造方法及びエピタキシャルウェーハ
JP2002134513A (ja) シリコンウェーハの熱処理方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151216

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160802

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160920

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161101

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161114

R150 Certificate of patent or registration of utility model

Ref document number: 6052189

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250