JP2007329488A - シリコンウェーハの製造方法 - Google Patents

シリコンウェーハの製造方法 Download PDF

Info

Publication number
JP2007329488A
JP2007329488A JP2007175212A JP2007175212A JP2007329488A JP 2007329488 A JP2007329488 A JP 2007329488A JP 2007175212 A JP2007175212 A JP 2007175212A JP 2007175212 A JP2007175212 A JP 2007175212A JP 2007329488 A JP2007329488 A JP 2007329488A
Authority
JP
Japan
Prior art keywords
temperature
heat treatment
silicon wafer
silicon
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007175212A
Other languages
English (en)
Inventor
Sung-Ho Yoon
晟 豪 尹
昭 盆 ▲バイ▼
So Ik Bae
Young Hee Mun
英 熙 文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Siltron Co Ltd
Original Assignee
Siltron Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siltron Inc filed Critical Siltron Inc
Publication of JP2007329488A publication Critical patent/JP2007329488A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

【課題】高温工程によるスリップ発生を完璧に制御し、素子の活性領域には均一且つ充分なＤＺ及びＣＯＰフリー(free)領域を提供するとともに、バルク領域には高密度のＢＭＤを有するシリコンウェーハの製造方法を提供する。
【解決手段】不活性ガス雰囲気でシリコンウェーハを第１温度で所定時間維持して予熱させる段階と,水素雰囲気で第１温度より高い第２温度まで第１温度上昇率で昇温させる段階と、第２温度より高い第３温度まで前記第１上昇率より小さい第２温度上昇率で昇温させる段階と、不活性ガス雰囲気で第３温度より高い第４温度まで第３温度上昇率で昇温させる段階と、第４温度で維持して高温熱処理する段階と、第１温度まで下降させ、ウェーハを所定の深さまで研磨した後測定した、０．０６５μｍ以上のサイズを有する欠陥に関するＬＰＤＮ（Light Point Defect Non-cleanable）の個数がウェーハ当たり２０個以下になるようにすることを特徴とする。
【選択図】図２

Description

本発明は、シリコンウェーハの製造方法に係り、さらに詳しくは、ウェーハの表面から一定の深さまで完璧に理想的な素子活性ゾーン(Device ActiveZone)を形成し、且つウェーハのバルク領域では高密度の均一なＢＭＤ(Bulk Micro Defect)を有するシリコンウェーハに、半導体製造過程でなるシリコンウェーハの製造方法に関する。
最近、半導体素子製造工程のデザインルール(design rule)が０.１μｍ以下に超微細化及び高集積化しつつあり、シリコンウェーハも３００ｍｍ以上のウェーハに大口径化しつつある。これにより、シリコンウェーハも半導体素子の活性領域に完全な無欠陥層が要求される。また、活性領域下のバルク領域には酸素析出物とバルク積層欠陥(Bulkstacking Fault)からなるＢＭＤ(Bulk Micro Defect)の密度を増加させ、半導体素子製造工程中に発生しうる金属などの不純物を効率よく除去することが可能なシリコンウェーハが要求されている。
一般に、シリコンウェーハにおいて酸化膜の耐圧に最も影響を与える欠陥としては、ＣＯＰ(Crystal Originated Particle)、ＦＰＤ(FlowPattern Defect)及びＬＳＴＤ(Laser Scattering Tomography Defect)などが知られている。
ウェーハの表面層に現れるＣＯＰは、アンモニアと過酸化水素とが混合された溶液(Standard Cleaning １溶液)で繰り返し処理することにより観察することが可能な０.０９乃至０.１２μｍ程度の欠陥であって、ウェーハの表面にピット(Pit)の形で現れる。ＣＯＰは結晶を引き上げるときに導入される結晶欠陥の一種として知られている。
酸化膜の耐圧と関係のあるＦＰＤは、フッ酸、重クロム酸カリウム系のエッチング液を用いて選択エッチングすることにおり、小波状の形で現れる欠陥として知られている。
ＬＳＴＤはレーザ散乱トモグラフィ法(Laser Scattering Tomography)によって検出される欠陥であって、結晶成長中に現れる微細欠陥として知られている。
ＣＯＰは、一般にＳＰ1−ＴＢＩで測定するときに０.０９乃至０.１２μｍの特定サイズを有する結晶欠陥（すなわち、インゴットを作る時から発生する欠陥）であり、ＦＰＤは、このようなＣＯＰを肉眼で直接容易に確認するために、エッチングを行って顕微鏡で確認する欠陥である。したがって、ＦＰＤの場合、０.０９乃至０.１２μｍよりさらに小さいサイズの０.０９μｍ以下の欠陥まで現れる虞がある。また、ＬＳＴＤの場合、ウェーハ表面の結晶欠陥だけでなく、微細パーティクル(particle)まで含んで測定する。すなわち、表面がパーティクルによって汚染していると、ＣＯＰの個数は少なくてもＬＳＴＤの個数は増加することが可能である。そして、ＬＳＴＤの場合、０.４乃至０.５μｍ以上の欠陥を測定するため、同様にＣＯＰよりはその個数が増加する。要するに、一般にデバイスの酸化膜の耐圧に最も影響を与える要素がＣＯＰであるが、このようなＣＯＰを直接或いは間接に確認することがＦＰＤの密度とＬＳＴＤである。
例えば、特定の顧客の場合、ＣＯＰが表面から約１０μｍまでは存在してはならないとｓｐｅｃ.を提示するが、この場合、前述した装備であるＳＰ１−ＴＢＩ又はエッチングによる方法は、単に表面のみを確認することであり、ＬＳＴＤの場合、最大５μｍまで測定可能である。したがって、ウェーハの製造会社では、前記三つの方法で間接的に確認し、実際１０μｍまで研磨(polishing)してＳＰ１−ＴＢＩ又はＬＳＴＤを測定する。
チョコラルスキー(Czochralski;ＣＺ)法で引上成長されたシリコン単結晶を加工して製作されたシリコンウェーハは、酸素不純物をたくさん含んでおり、この酸素不純物は、転位又は欠陥などを発生させる酸素析出物になる。この酸素析出物が素子の形成される表面に存在する場合、漏洩電流の増大及び酸化膜の耐圧の低下などの原因になって半導体素子の特性に大きい影響を及ぼす。
また、一般的なシリコンウェーハは、ウェーハの前面から後方に至るまで転位、積層欠陥及び酸素析出物などが存在しないデニューデッドゾ―ン(Denuded Zone,以下DZという)が表面から所定の深さまで確保されなければならない。ところが、一般に、シリコンウェーハは表面領域に酸素析出物が発生して漏洩電流のソースとして作用する。
したがって、このような半導体素子の要求条件に応えるために、幾つの方法でシリコンウェーハを製造することができる。
第１方法は、シリコンウェーハを製造するためのシリコンインゴット(ingot)を製造するとき、無欠陥の純粋シリコン単結晶を製作して素子の活性領域に完全な無欠陥領域を作ることである。ところが、この場合、バルク領域には相対的に酸素析出物が少なくてＢＭＤの密度が低いという短所があり、純粋シリコン単結晶の製造には非常に高い水準のインゴット成長技術力が要求されて製造コストが高いという短所もある。
半導体素子の活性領域に完全な無欠陥領域を作る第２方法は、シリコンウェーハ上にシリコンをＣＶＤ(Chemical Vapor Deposition)方法を用いてエピタキシャル層を成長させたエピウェーハを作ることである。純粋シリコン単結晶製造方法及びアニールウェーハ製造方法に比べて多くの技術が蓄積されており、量産にも容易であるが、アニールウェーハに比べて価格が高いため、メモリ素子よりは非メモリ素子に適用している実情である。
半導体素子の活性領域に完全な無欠陥領域を作る第３方法は、ウェーハをアニーリングすることである。これは結晶成長中に発生する欠陥であるＣＯＰ(Crystaloriginated particle)を熱処理によって除去することにより、半導体素子の活性領域からＣＯＰを除去し、且つ表面領域で酸素の外方拡散(Out-Diffusion)によって酸素析出物のないＤＺ領域を一定の深さまで確保することができる。そして、バルク領域には酸素析出物であるＢＭＤの密度を増加させて金属等の不純物を効果的に除去することができる。しかし、熱処理によって前記の特性を有するアニールウェーハを製造するためには、熱処理工程中のガス雰囲気、昇温及び降温速度、そして熱処理の温度と時間などを適切に調節しなければならない。そうでなければ、高温工程中にスリップが発生し、或いは均一且つ充分な無欠陥領域とＢＭＤの密度を有するアニールウェーハを製造することができないなどの問題点がある。
本発明の目的は、高温工程によるスリップ発生を完璧に制御し、素子の活性領域には均一且つ充分なＤＺ及びＣＯＰフリー(free)領域を提供するとともに、バルク領域には高密度のＢＭＤを有するシリコンウェーハに、半導体製造過程でなるシリコンウェーハの製造方法を提供することにある。
上記目的を達成するための本発明に係るシリコンウェーハの製造方法は、（ａ）前面、後面、縁エッジ部、及び前記前面と後面の間の領域を持つシリコンウェーハを準備する段階と、（ｂ）前記シリコンウェーハを第１温度に設定された熱処理装備にローディングする段階と、（ｃ）不活性ガス雰囲気で前記シリコンウェーハを前記熱処理装備内の第１温度で所定時間維持して予熱させる段階と、（ｄ）水素雰囲気で前記熱処理装備内の温度を前記第１温度より高い第２温度まで第１温度上昇率で昇温させる段階と、（ｅ）水素不に気で前記熱処理装備内の温度を前記第２温度より高い第３温度まで前記第１上昇率より小さい第２温度上昇率で昇温させる段階と、（ｆ）不活性ガス雰囲気で前記熱処理装備内の温度を前記第３温度より高い第４温度まで第３温度上昇率で昇温させる段階と、（ｇ）不活性ガス雰囲気で前記熱処理装備内の温度を前記第４温度で維持して前記シリコンウェーハを高温熱処理する段階と、（ｈ）不活性ガス雰囲気で前記熱処理装備内の温度を前記第１温度まで下降させる段階とを含んで、前記ウェーハの前面及び後面の表面から少なくとも深さ８μｍまでの領域は、ウェーハを所定の深さまで研磨した後測定した、０．０６５μｍ以上のサイズを有する欠陥に関するＬＰＤＮ（Light Point Defect Non-cleanable）の個数がウェーハ当たり２０個以下になるようにすることを特徴とする。
前記シリコンウェーハを準備する段階は、シード結晶(Seed Crystal)を溶融シリコンに浸漬し、結晶成長速度と結晶の凝固界面における成長方向の温度勾配を調節しながら引き上げてシリコン単結晶を成長させる段階と、成長したシリコン単結晶をウェーハの形にスライスする段階と、スライスするときに発生したスライシングダメージを除去し、スライスされたウェーハの側面をラウンドし、或いは表面をエッチングするためのエッチング工程を行う段階とを含み、前記シリコン単結晶を成長させる段階において、シリコン単結晶内で核生成に必要なエネルギーを減少させ且つ微細な酸素析出核を増加させるために、窒素を１Ｅ１２ａｔｏｍｓ／ｃｍ３乃至１Ｅ１４ａｔｏｍｓ／ｃｍ３範囲の濃度でドープさせながら、シリコン単結晶を成長させることが好ましい。
前記（ｈ）段階後、前記シリコンウェーハの表面を研磨する段階と、前記シリコンウェーハの表面を鏡面化するための鏡面研磨段階と、前記シリコンウェーハを洗浄する段階とをさらに含むことができる。
前記第１温度は５００℃程度の温度であり、第２温度は９５０℃程度の温度であり、前記第３温度は１１００℃程度の温度であり、第４温度は１２００℃程度の温度であることが好ましい。
前記第１温度上昇率は１０℃／ｍｉｎ程度であり、第２温度上昇率は５℃／ｍｉｎ程度であることが好ましい。
前記第３温度上昇率は０.１乃至５℃／ｍｉｎ程度であることが好ましい。
前記（ｇ）段階は前記第４温度で１分乃至１２０分間維持して熱処理することが好ましい。
前記（ｈ）段階は、前記熱処理装備内の温度を第１温度下降率で前記第３温度まで下降させる段階と、前記熱処理装備内の温度を第２温度下降率で前記第２温度まで下降させる段階と、前記熱処理装備内の温度を第３温度下降率で前記第１温度まで下降させる段階とを含むことをができる。
前記第３温度下降率は前記第２温度下降率より大きく設定することが好ましい。
前記第１温度下降率は０.１乃至５℃／ｍｉｎ程度であることが好ましい。
前記第２温度下降率は５℃／ｍｉｎ程度であり、前記第３温度下降率は１０℃／ｍｉｎ程度であることが好ましい。
本発明によれば、アニールウェーハの問題点であった高温工程によるスリップ発生を制御することができるシリコンウェーハに、半導体製造過程でなるシリコンウェーハを製造できる。
また、本発明によれば、素子の活性領域に均一且つ充分なＤＺ領域及びＣＯＰのない領域を提供することができるシリコンウェーハに、半導体製造過程でなるシリコンウェーハを製造できる。
また、バルク領域には高密度の均一なＢＭＤを有するシリコンウェーハに、半導体製造過程でなるシリコンウェーハを製造することができる。したがって、活性層の下のバルク領域に高密度の均一なＢＭＤが形成されるようにすることにより、金属汚染などの不純物をゲッタリング(gettering)する効果を増大させることができる。したがって、バルク領域内で充分且つ一定に存在するＢＭＤにより後続の熱処理工程でウェーハの表面へ外方拡散される金属汚染物質を十分にゲッタリングすることにより、表面へ外方拡散される金属汚染物質の量を著しく減少させることができる。
以下、添付図面を参照して本発明に係る実施例を詳細に説明する。ところが、これらの実施例は様々な形に変形できるが、本発明の範囲を限定するものではない。これらの実施例は当該技術分野で通常の知識を有する者に本発明を充分理解させるために提供されるものである。図面上において、同一の符号は同一の要素を意味する。
図１は本実施例に係るシリコンウェーハを製造するための工程を説明するために示した図である。
図１を参照すると、まず、チョコラルスキー法を用いて所定の引上装置内でシリコン単結晶を成長させる（Ｓ１０）。すなわち、シード結晶(seed crystal)を溶融シリコンに浸した後、徐々に引き上げながら結晶を成長させる。結晶成長時に窒素イオンをドーピングして窒素がシリコン単結晶インゴットにドープされるようにする。窒素ドーピング濃度は１Ｅ１２ａｔｏｍｓ／ｃｍ３乃至１Ｅ１４ａｔｏｍｓ／ｃｍ３程度にすることが好ましい。
次に、成長したインゴットをウェーハの形でスライスする（Ｓ２０）。
その後、スライスするときに発生したスライシングダメージを除去し、スライスされたウェーハの側面をラウンドし或いは表面をエッチングするためにエッチング工程を行う（Ｓ３０）。
次いで、シリコンウェーハ内に含まれた結晶成長時に発生した酸素がデバイス製作のための後続の熱処理過程で電子を放出してドナーの役割を果たすことを防止するために、熱処理による酸素析出物に作る工程としてのドナーキリング(donorkilling)工程を行う（Ｓ４０）。すなわち、シリコンウェーハ内に結晶成長時に含まれる約１０１８ａｔｏｍｓ／ｃｍ３の酸素原子のうち約１０１６ａｔｏｍｓ／ｃｍ３の程度が単結晶棒冷却過程で複数の酸素原子が集まって電子を放出しドナー化するが、ウェーハの抵抗率を合わせるためにドーパントを添加しても、このようなドナーによって目標とする抵抗率を得ることができなくなる。したがって、結晶成長時に発生する酸素がドナーの役割をすることを防止するために、酸素析出物に作る工程としてのドナーキリングを行うが、本実施例の熱処理工程は前記ドナーキリング工程段階で行うことが好ましい。
次に、シリコンウェーハの表面をポリシングする段階（Ｓ５０）、シリコンウェーハの表面を鏡面化するための鏡面研磨段階（Ｓ６０）及び洗浄段階（Ｓ７０）を行う。前記の工程を経たシリコンウェーハはパッキングされて製品化される。
前記シリコン単結晶を成長させる段階（Ｓ１０）について簡略に説明すると、まず、シード結晶から細長い結晶を成長させるネッキング(necking)段階を経た後、シリコン単結晶を直径方向に成長させて目標の直径に作るショルダーリング(shouldering)段階を経る。前記ショルダーリング段階を経た以後には、一定の直径を有する結晶が成長するが、この過程をボディグロイング(bodygrowing)段階と呼ぶ。一定の深さだけボディグロイングが行われた後には、結晶の直径を徐々に減少させて結局溶融シリコンと分離するテーリング(tailing)工程段階を経て結晶成長段階を仕上げる。このような結晶成長工程はホットゾーン(HotZone)という空間で行われるが、ホットゾーンは結晶成長装置(Grower)で溶融シリコンが単結晶インゴットに成長するときの溶融シリコンとインゴット接触周囲の空間を意味する。前記結晶成長装置は溶融炉、加熱装置、保温構造物、インゴット引上装置、回転軸などを含む装備から構成される。
上述したように一定濃度以下に窒素がドープされたシリコンインゴットを切断、研磨、洗浄などの工程を行ってシリコンウェーハに作る。
図２は本実施例の好適な熱処理工程を説明するために示した図である。本実施例に係る熱処理装備は一般に常用化された装備を使用することができる。
図２を参照すると、まず、チョコラルスキー法で結晶成長されたインゴットをスライスして作られたシリコンウェーハを不活性ガス雰囲気、たとえばアルゴン（Ａｒ）ガス雰囲気の熱処理装備（拡散炉）にロードする。この際、熱処理装備の温度は第１温度（約５００℃）に設定されている。熱処理装備の設定温度はウェーハエッジと中心部との温度差による熱応力によってスリップが発生する可能性があるので、極めて高温に設定することは好ましくない。シリコンウェーハを熱処理装備で第１温度に所定時間予熱して維持する。
次に、熱処理装備内のガス雰囲気を水素（Ｈ２）ガス雰囲気に変え、熱処理装備内の温度を第２温度（たとえば、９５０℃）まで第１温度上昇率(ramp-uprate)（たとえば、約１０℃／ｍｉｎ）で昇温させる。
熱処理装備内の温度が目標の第２温度まで上昇すると、熱処理装備内の温度を第３温度（たとえば、１１００℃）まで第２温度上昇率（たとえば、約５℃／ｍｉｎ）で昇温させる。前記第２温度上昇率は、第１温度上昇率よりは小さくすることが好ましい。ウェーハの中心部と周囲縁の温度差が大きくなるほど熱応力によるスリップ(slip)が発生するが、温度を上昇(heatup)させるときに温度が上がるほど、ウェーハ内でスリップが発生しない温度偏差は減少し、ウェーハの降伏応力(yield stress)は減少する。したがって、温度を上昇させるとき、温度が上がりながら昇温速度を一定速度以下に減少させなければならないが、与えられた特定の温度でウェーハの中心部と周囲縁との間に温度偏差によるスリップ発生を抑制するために、第２温度上昇率は第１温度上昇率より小さくする。
熱処理装備内の温度が目標の第３温度まで上昇すると、熱処理装備内のガス雰囲気を不活性ガス雰囲気、たとえばアルゴン（Ａｒ）ガス雰囲気に変え、熱処理装備内の温度を第４温度（たとえば、１２００℃）まで第３温度上昇率（たとえば、０.１乃至５℃／ｍｉｎ）に昇温させる。
熱処理装備内の温度が目標の第４温度まで上昇すると、第４温度で１乃至１２０分間維持して高温熱処理を行う。一定水準のＤＺの深さとＢＭＤの密度を確保するために、好ましくは６０分程度維持し、１２０分を超過して維持すると、ＣＯＰが存在しない領域の深さは深くなるが、拡散炉の寿命は短くなる可能性がある。
次に、熱処理装備内の温度を第１温度下降率(ramp-down rate)（たとえば、０.１乃至５℃／ｍｉｎ）で第５温度まで下降させる。前記第５温度は第３温度と同一の温度であることが好ましい。
熱処理装備内の温度が第５温度まで下降すると、熱処理装備内の温度を第２温度下降率（たとえば、５℃／ｍｉｎ）で第６温度まで下降させる。前記第６温度は第２温度と同一の温度であることが好ましい。
熱処理装備内の温度が第６温度まで下降すると、熱処理装備内の温度を第３温度下降率（たとえば、１０℃／ｍｉｎ）で第７温度まで下降させる。前記第７温度はローディング時に設定された第１温度と同一であることが好ましい。前記第３温度下降率は第２温度下降率よりは大きくすることが好ましい。前記のような過程によって熱処理工程が行われる。
図２を参照して説明した本実施例による場合、シリコンウェーハのＢＭＤ(Bulk Micro Defect)濃度プロファイルは、ウェーハの前面及び後面から一定の深さによる表面領域にはＣＯＰ及びＢＭＤが存在せず、バルク領域にはゲッタリングの役割を行うことが可能な十分なＢＭＤが全体バルク領域にわたって一定に維持される。ＢＭＤは酸素析出物とバルク積層欠陥(BulkStacking Fault)を含む欠陥をいう。一般に、バルク積層欠陥の核は数乃至数百ｎｍの大きさであって、非常に不均一な大きさで存在するが、臨界サイズ以上の核は本実施例の熱処理工程を経て成長し、バルク積層欠陥を形成する。
図１６は好適な本実施例によって製造されたシリコンウェーハの欠陥濃度プロファイルを示した図である。
図１６を参照すると、ウェーハ前面の表面から所定の深さまではＣＯＰ(Crystal Originated Particle)欠陥のない第１ＤＺ（たとえば、ウェーハの表面から５μｍ乃至４０μｍの深さ）が形成される。ウェーハの後面の表面から所定の深さまでは、ＣＯＰ欠陥のない第２ＤＺ（たとえば、ウェーハの表面から５μｍ乃至４０μｍの深さ）が形成される。前記第１ＤＺと第２ＤＺ間の間にはＢＭＤの濃度プロファイルがウェーハの前面から後面方向へ一定に維持される分布を有するバルク領域が形成される。前記第１ＤＺと前記第２ＤＺ間の領域において、前記ＢＭＤの濃度は、１.０×１０８乃至１.０×１０１０ｅａ／ｃｍ３範囲であり、バルク領域にわたってゲッタリングサイト(getteringsite)としての役割を果たすことが可能な十分且つ均一な濃度を有する。
上述した実施例で言及した熱処理工程によって、図１６を参照して説明したシリコンウェーハの欠陥濃度プロファイルが得られるが、熱処理装備、熱処理温度、熱処理時間、温度上昇率、温度下降率、雰囲気ガスの種類、流量、混合比などによって若干の差がありうるが、窒素ドーピング及び熱処理を用いてバルク領域で十分且つ均一な欠陥濃度プロファイルを得た全ての技術的思想は本実施例に含められるものである。
図３ａ及び図３ｂは窒素ドーピング有無によるＬＬＳ(localized light scattering)大きさ別のＬＬＳ個数を示した図面である。図３ａは一定のプリング速度(pullingspeed)（１.４ｍｍ／ｍｉｎ）でインゴットを成長させながら窒素をド―ピングしない場合であり, 図３ｂは 一定のプリング速度(pulling speed)（１.４ｍｍ／ｍｉｎでインゴットを成長させながら窒素を５Ｅ１３ａｔｏｍｓ／ｃｍ３の濃度でドーピングした場合である。ＬＬＳ個数はＫＬＡ−ＴｅｎｃｏｒＳｕｒｆａｃｅ ＳＰ１装備を用いて測定した。図３ｂに示すように、シリコン単結晶に窒素をドープすることにより、０.１２μｍ以下の微細なパーティクル(particle)の数は増加し、０.１２μｍ以上の大きいパーティクルの数は却って減少している。これはホモジーニアス(homogeneous)なシリコン単結晶にヘテロジーニアス(heterogeneous)な窒素原子が添加されることにより、シリコンマトリックス(matrix)内で核生成に必要なエネルギーを減少させることにより、微細な酸素析出核の増加に起因したものである。このようにシリコン単結晶に不純物としての窒素を添加することにより、微細なパーティクルの数が増加し、大きいパーティクルの個数が減少することにより、高温熱処理時にパーティクルを容易に除去することができる。したがって、ウェーハで十分なＤＺ(DenudedZone)を確保し、ＣＯＰ(Crystal Originated Particle)のない領域を確保するためにはシリコン結晶成長時に窒素を添加することが好ましい。
図４は窒素ドーピング濃度によるＦＰＤ(Flow Pattern Defect)平均値を示した図である。この際、プリング速度を１.４ｍｍ／ｍｉｎにしてインゴットを成長させた。ＦＰＤとは、結晶成長時に発生する欠陥であるＣＯＰのある箇所にＳＥＣＣＯエッチング（たとえば、Ｋ２Ｃｒ２Ｏ７及びＨＦを所定の割合で混合した溶液を使用）を３０分間行い、顕微鏡(microscope)で観察することが可能な欠陥をいう。図４に示すように、特定の窒素濃度以下では、窒素ドーピング濃度が減少するほど、ウェーハ当たり平均ＦＰＤ密度が増加する。すなわち、この区間では窒素濃度が増加するにつれてＦＰＤが減少し、たとえば１Ｅ１４ａｔｏｍｓ／ｃｍ３程度の窒素濃度ではＦＰＤ密度が１００個以下に減少し、窒素が添加されることにより発生する結晶欠陥であるＮｉＬＤ(NitrogenInduced Large Defect)が発生する。また、５Ｅ１４ａｔｏｍｓ／ｃｍ３以上の濃度ではＦＰＤが殆ど発生せず、且つウェーハの前面に窒素による結晶欠陥であるＮｉＬＤが発生する。
したがって、シリコンインゴットの製造時に１Ｅ１４ ａｔｏｍｓ／ｃｍ３濃度以上に窒素濃度を増加させて窒素による結晶欠陥を引き起こすことは好ましくない。アーニルウェーハを製造するためにシリコン単結晶に窒素を添加することは１Ｅ１４ａｔｏｍｓ／ｃｍ３濃度以下に制御することが好ましい。
図５は窒素がドープされたウェーハの熱処理温度によるＧＯＩ(Gate Oxide Integrity)評価結果を示す図である。ＧＯＩ評価は、半導体素子のフェール率(failrate)を間接的に確認するものである。Ａモードフェール(A-mode fail)は０乃至６ＭＶ／ｃｍの電界を加えたときに起こるフェールであり、Ｂモードフェールは６乃至８ＭＶ／ｃｍの電界を加えたときに起こるフェールであり、Ｃモードフェールは８乃至１０ＭＶ／ｃｍの電界を加えたときに起こるフェールであり、Ｃモードフェールは１０乃至１３ＭＶ／ｃｍの電界を加えたときに起こるフェールをいう。一般に、ＢモードフェールはＣＯＰによって発生するものと知られている。シリコンウェーハに対して熱処理工程を行った後、表面から６μmの深さまで研磨した後、ＧＯＩを評価した。好適な本実施例によって熱処理を行った。熱処理条件は、拡散炉内の雰囲気をアルゴン（Ａｒ）ガス雰囲気に作り、シリコンウェーハを拡散炉に装入して５００℃で予熱して維持する段階と、拡散路内のガス雰囲気を水素（Ｈ２）雰囲気に変えた後、９５０℃まで１０℃／ｍｉｎの速度で昇温させる段階と、１１００℃まで５℃／ｍｉｎの速度で昇温させる段階と、拡散路内のガス雰囲気をアルゴン（Ａｒ）雰囲気に変えた後、１２００℃まで１℃／ｍｉｎの速度に昇温させる段階と、１２００℃で６０分間維持する段階と、１１００℃まで１℃／ｍｉｎの速度で降温させる段階と、９５０℃まで５℃／ｍｉｎの速度で降温させる段階と、５００℃まで１０℃／ｍｉｎの速度で降温させる段階とからなった。ＧＯＩ評価条件は、酸化膜の厚さを１２０Å、ポリシリコンの厚さを１０００Å、トランジスタ面積を０.２ｃｍ２にした後、降伏電圧測定装備としてはＨＰ４１５6Ａを使用した。図５の（ａ）から分かるように、熱処理前ベアウェーハ(barewafer)の場合、ウェーハの全領域にわたってフェールが発生した。これは、熱処理を行っていないベアウェーハの結晶特性上、表面にあるＣＯＰによってフェールが発生したが、図５の（ｂ）乃至（ｆ）の如く、熱処理温度が増加するほど、ウェーハの表面のＣＯＰは容易に除去されるので、フェール率は段々減少し、１２００℃の熱処理温度では殆ど発生しないことを示している。すなわち、熱処理を行っていないベアウェーハのボイド性欠陥であるＣＯＰが高温熱処理によって完全消滅し、表面の酸素析出物も高温で分解(dissolution)されたことを示している。
図６は熱処理温度によるＮＳＭＤ(Near Surface Micro Defect)測定結果を示した図である。図６の（ａ）は１μｍの深さに研磨してＮＳＭＤを測定した結果であり、図６の（ｂ）は５μｍの深さに研磨してＮＳＭＤを測定した結果である。ＮＳＭＤは日本の三井鉱山社製のＭＯ６０１装備で測定した。図６の（ａ）に示すように、表面から１μｍの深さに研磨した場合、１１００℃以上の温度でパーティクルを除いたＣＯＰが微量除去され、表面にはＣＯＰが殆ど発見されなかったが、図６の（ｂ）に示すように、表面から５μｍの深さに研磨した場合、１１５０℃の温度までは熱処理後にＣＯＰが完全消滅せず、１１７５℃以上の温度でのみＣＯＰが完全除去された。すなわち、表面から５μｍまでＣＯＰのない深さを確保するためには、少なくとも１１７５℃以上の温度で熱処理を行うことが好ましい。一方、図５に示すように、ＣＯＰによるＧＯＩのフェール率を最小化するためには、１２００℃で熱処理することがさらに好ましい。
図７ａ及び図７ｂは窒素がドープされたウェーハの熱処理時間によるＣＯＰのない領域の深さの変化をＬＬＳの変化で測定した結果を示した図である。図７ａにおいて、（ａ）、（ｂ）、（ｃ）、（ｄ）、（ｅ）はアルゴン（Ａｒ）ガス雰囲気でそれぞれ１５分、３０分、６０分、９０分、１２０分間熱処理を行った場合であり、（ｆ）は水素雰囲気で６０分間熱処理を行った場合を示す。図７ｂにおいて、（ａ）はウェーハの表面から８μｍを研磨した場合、（ｂ）は１０μｍを研磨した場合、（ｃ）は１２μｍを研磨した場合、（ｄ）は１４μｍを研磨した場合のＬＰＤＮ分布をそれぞれ示した図である。熱処理温度は１２００℃に固定した後測定した。熱処理は図５を参照して説明した場合と同一の条件で行った。図７ａと図７ｂに示すように、アニールウェーハを研磨する場合、表面から特定の深さでＬＬＳが急激に増加するが、これはウェーハの表面から特定の深さまでは高温熱処理によってＣＯＰが消滅するが、特定の深さ以上ではこれ以上消滅せずベアウェーハの結晶特性をそのまま反映している。図７ａに示すように、１２００℃の熱処理温度で熱処理時間が増加するほど、ＬＬＳが急激に増加する地点は段々深くなり、よって、ＣＯＰのない領域の深さは増加するといえる。また、同一の熱処理時間の場合、水素雰囲気で熱処理する場合がアルゴン（Ａｒ）雰囲気で熱処理する場合より優れたＣＯＰ除去効率を示す。これは水素熱処理時にＣＯＰの内壁にある酸素がアルゴン（Ａｒ）で熱処理する場合より容易に除去されるので、以後、ボイド性欠陥であるＣＯＰが容易に除去(shrink)できる。ところが、水素ガスを用いる場合、ＣＯＰのない領域の深さの面ではＡｒガスより優れるが、熱処理工程で使用する石英チューブ(Quartztube)などのエッチングによって金属汚染の面ではＡｒガスを使用することが好ましい。
また、図７ａ及び図７ｂから分るように、少なくとも１０μｍ以上のＣＯＰのない領域の深さを確保するためには、１２００℃で熱処理時間を６０分以上とすることが好ましく、それ以上のＣＯＰのない領域の深さを確保するためには６０分以上の熱処理を行うことが好ましいが、拡散炉の寿命が短くなる可能性があるので、これを考慮すべきである。
図８ａは図２を参照して説明した第１温度（５００℃）乃至第２温度（９５０℃）区間で昇温速度（第１温度上昇率）によるＤＺの深さ（図８ａの（ａ）に該当）とＢＭＤの密度（図８ａの（ｂ）に該当）を示した図である。この際、その他の熱処理条件は図５を参照して説明した場合と同一にした。酸素濃度を１２.５ｐｐｍａ、図２を参照して説明した第２温度（９５０℃）乃至第３温度（１１００℃）区間で昇温速度（第２温度上昇率）を５℃／ｍｉｎに固定した後、それぞれのＤＺの深さとＢＭＤの密度を測定した。ＤＺの深さとＢＭＤの密度測定は、１２００℃、アルゴン雰囲気で熱処理を行った後、さらに酸素雰囲気で２段階熱処理（８００℃で４時間熱処理し、１０００℃で１６時間熱処理する）を行ってＳＥＣＣＯエッチングをした後、顕微鏡で確認する方法を使用した。酸素雰囲気で図８ａに示したように昇温速度（第１温度上昇率）が増加するほど、ＤＺの深さは増加し、昇温速度（第１温度上昇率）が１８℃／ｍｉｎ以上ではＤＺの深さが殆ど増加しなかった。反面、１８℃／ｍｉｎまでは昇温速度に比例してＢＭＤ密度が増加した。また、与えられた昇温区間で、ＤＺは２５μｍ以上、ＢＭＤ密度は５Ｅ５ｅａ／ｃｍ２以上充分確保された。これは昇温速度が速いほど相対的に酸素析出物の核生成が可能な充分な時間が確保されないので、核生成密度が低く、１２００℃高温熱処理時に酸素析出物が表面から相対的に容易に消滅する。
図８ｂは図２を参照して説明した第１温度（５００℃）乃至第２温度（９５０℃）区間における昇温速度（第１温度上昇率）を１０℃／ｍｉｎに固定させた後、第２温度（９５０℃）乃至第３温度（１１００℃）区間で昇温速度（第2温度上昇率）の変化によるＤＺの深さ（図８ｂの（ｂ）に該当）とＢＭＤの密度（図８ｂの（ａ）に該当）を示す。この際、その他の熱処理条件は図５を参照して説明した場合と同一にした。図８ａとほぼ同様の結果を示すが、５℃／ｍｉｎ以上では殆ど飽和される形を示している。
図９は酸素濃度によるＤＺの深さとＢＭＤの密度の変化を示す。熱処理条件は図５を参照して説明した場合と同一にした。図２を参照して説明した第１温度（５００℃）乃至第２温度（９５０℃）区間における昇温速度（第１温度上昇率）を１０℃／ｍｉｎ、第２温度（９５０℃）乃至第３温度（１１００℃）区間で昇温速度（第２温度上昇率）を５℃／ｍｉｎに固定した後、ＤＺの深さとＢＭＤの密度の変化を測定した。図９から分かるように、酸素濃度が増加するほど、ＤＺの深さ（図９の（ａ））は増加し、ＢＭＤの密度（図９の（ｂ））は減少する傾向を示し、固定因子として作用した昇温速度より酸素濃度がＤＺの深さ及びＢＭＤの密度にさらに大きい影響を与える。したがって、低い酸素濃度で高いＤＺの深さとＢＭＤの密度を確保しなければならない場合と、高い酸素濃度で低いＤＺの深さとＢＭＤの密度を確保しなければならない場合と、高い酸素濃度で低いＤＺの深さとＢＭＤの密度を確保しなければならない場合、昇温速度（第１温度上昇率及び第２温度上昇率）の適切な調節によって達成可能である。すなわち、半導体素子において要求される酸素濃度に応じてＤＺの深さとＢＭＤの密度を調節するために昇温速度（第１温度上昇率及び第２温度上昇率）を加減することができる。
図１０は窒素がドープされたシリコンウェーハの酸素濃度によるＣＯＰのない領域の深さを示している。図１０は図５を参照して説明した熱処理条件と同一にし、５Ｅ１３ａｔｏｍｓ／ｃｍ３の濃度で窒素をドープした場合を示す。図１０に示すように、酸素濃度が増加するほど、ＣＯＰのない領域の深さは線形的に減少し、酸素濃度が１４ｐｐｍａの場合には６μｍ内外に大幅減少する。ところが、図５から分かるように、ＣＯＰのない領域の深さは熱処理時間が増加するほど増加するので、低い酸素濃度では熱処理時間を調節して、半導体素子で要求されるＣＯＰのない領域の深さを充足させることができる。
図１１ａ及び図１１ｂは昇温速度による全体スリップ長さ(slip length)を示したグラフである。図１１ａは図２を参照して説明した第２温度上昇率を５℃／ｍｉｎに固定し、第１温度上昇率の変化によるスリップ長さの変化であり、図１１ｂは図２を参照して説明した第１温度上昇率を１０℃／ｍｉｎに固定し、第２温度上昇率の変化によるスリップ長さの変化である。図１１ａ及び図１１ｂは熱処理温度を１２００℃とし、熱処理時間を６０分とし、酸素濃度を１２.５ｐｐｍaに固定して熱処理を行った場合である。その他、熱処理条件は図５を参照して説明した場合と同一にした。一般に、拡散炉で昇温速度が増加するほどウェーハ内の中心部と周囲縁の温度偏差が大きくなり、これによる熱応力(thermalstress)によってスリップ(slip)が激しく発生し、熱処理中にシリコンウェーハとシリコン珪素（ＳｉＣ）ボートに接触した部分からシリコンとシリコン珪素（ＳｉＣ）の熱膨張係数の差によって応力が発生し、それによるスリップが発生する。すなわち、昇温速度が増加するほど、それによるスリップ長さが増加する。図１１ａと図１１ｂの全てにおいて昇温速度が増加するにつれて、スリップ長さは長くなることが分かる。
一般に、ある外部応力がシリコン単結晶格子に生じ、このような応力がシリコンの降伏応力以上に加えられるとき、それによる変形をストレイン(strain)或いは転位(dislocation)と定義することができる。もしこのような外部応力が持続的に加えられる場合、このような転位は格子間を移動しながら動くが、これをスリップ(slip)という。このようなスリップはシリコンウェーハ内の析出物が増加して析出物間の間隔が少ないほど、転位の移動が妨げられるので、スリップが容易に発生しない。したがって、ウェーハ内析出物の密度を増加させてスリップ発生を減少させることができ、このような現象を転位ピンニング(dislocationpinning)現象という。図１２ではシリコンウェーハ内で前記酸素析出によってスリップが抑制される過程を示している。
一方、図９から分かるように、酸素濃度が増加するほど、バルク内部の酸素析出物であるＢＭＤの密度は増加する。すなわち、酸素濃度が高いほど、酸素析出物の密度増加によってスリップの発生が抑制される。このような結果は図２を参照して説明した第２温度上昇率を５℃／ｍｉｎに固定し、図２を参照して説明した第１温度上昇率を１０℃／ｍｉｎに固定した後、酸素濃度によるスリップ長さを図１３に示している。図１３に示すように、酸素濃度が増加するほど、スリップ発生が著しく減少し、１４ｐｐｍａでは１ｍｍ内外であって、殆ど発生しなかった。しかし、酸素濃度が増加すると、相対的にＤＺの深さが減少して充分なＤＺの深さの確保面では好ましくない。
したがって、充分なＤＺの深さ及びＣＯＰのない領域の深さを確保するためには、酸素濃度が低いほど有利であり、それによるスリップ発生の増加は熱処理条件を適切に調節して解決することができ、これによりスリップ発生を減少させることができる。本実施例においてテストした結果、１１ｐｐｍａの低い酸素濃度でも第１温度上昇率及び第２温度上昇率を同時に５℃／ｍｉｎ以下にする場合、１ｍｍ以下のスリップが発生した。これをＸＲＴで測定した結果を図１４ｂに示した。
アニールウェーハを製造するためには、熱処理中にウェーハとボートの接触による通常１ｍｍ以下のポイント(point)で表れる損傷(Damage)の場合、完璧に制御することは不可能である。従って、最小の損傷を２段階素子熱処理（８００℃で４時間、１０００℃で１６時間）した後、損傷発生部位から半導体素子駆動領域までスリップが転位されるかを確認しようとした。図１４ｃに示すように、素子熱処理後に表面から約１４４μまでのみスリップが転位され、素子の駆動領域までは転位されなかった。このような結果は、図１４ｃに示すように、バルク内の高いＢＭＤ密度による前述したピンニング効果によってスリップが素子駆動領域まで転位されることを防いでいる。
図１５ａ及び図１５ｂはガス雰囲気による比抵抗の変化を示したグラフである。図１５ａは、図２を参照して説明した第１温度乃至第３温度区間でも、アルゴンガス雰囲気で熱処理した場合の比抵抗の変化を示したグラフ、図１５ｂは第１温度乃至第３温度区間で水素雰囲気で熱処理する場合の比抵抗の変化を示したグラフである。一般に、アルゴン（Ａｒ）雰囲気で熱処理する場合、クリーンルーム内のボロン原子がウェーハの表面上に吸着され、熱処理途中で内部に拡散される。したがって、図１５ａに示すように、表面にボロン原子の密度が増加し、ボロン原子が熱処理途中で内部に拡散して比抵抗値が減少する。このような現象は素子に致命的な影響を及ぼす。したがって、かかる問題点を解決するために、アルゴン（Ａｒ）アニール途中でガス雰囲気を水素雰囲気に変えることにより、ボロン原子を含んだウェーハ上の自然酸化膜(nativeoxide)を完全除去することにより、高温でボロン原子が拡散することを防ぎ、図１５ｂに示すように非常に均一な比抵抗を得ることができる。
このようにガス雰囲気を不活性ガス雰囲気から水素雰囲気に変える場合、水素雰囲気で熱処理される温度区間が重要である。なぜなら、水素は自然酸化膜のみが完全除去できる程度で水素を添加しなければならない。ところが、それ以上水素を添加すると、表面の自然酸化膜を除去した後、ウェーハの表面にあるボロン原子をウェーハの表面の外に拡散させ、却って表面において比抵抗が増加する現象が発生する。また、１１００℃以上で長い間水素雰囲気で熱処理する場合、ウェーハの金属汚染を増加させる。一般に、アルゴン（Ａｒ）雰囲気でのみ熱処理する場合が水素雰囲気で熱処理する場合より石英などの主要消耗品の寿命を増加させ、ウェーハの汚染の面で有利であると知られている。したがって、このような面を総合的に検討したが、水素雰囲気で熱処理する区間を適切に選定して調節することが好ましいことが分かる。
実験した結果、熱処理途中で第１温度（５００℃）乃至第３温度（１１００℃）間の温度区間では水素雰囲気で熱処理し、残りの温度区間ではアルゴン（Ａｒ）雰囲気で熱処理する場合、表面にボロン原子を含んだ自然酸化膜のみを除去して図１５ｂのような非常に均一な比抵抗プロファイル(profile)を得ることができる。
以上、好適な本実施例を挙げて詳細に説明したが、本発明は、これらの実施例に限定されるものではなく、本発明の技術的思想の範囲内で当分野で通常の知識を有する者によって多様な変形が可能である。
本実施例に係るシリコンウェーハを製造するための工程を説明するために示した流れ図である。 好適な本実施例に係る熱処理工程を説明するために示したグラフである。 （ａ）は窒素ドーピング無によるＬＬＳ(Localized Light Scattering)大きさ別のＬＬＳ個数を示したグラフである。（ｂ）は窒素ドーピング有によるＬＬＳ(LocalizedLight Scattering)大きさ別のＬＬＳ個数を示したグラフである。 窒素ドーピング濃度によるＦＰＤ(Flow Pattern Defect)平均値を示したグラフである。 窒素がドープされたウェーハの熱処理温度によるＧＯＩ(Gate Oxide Integrity)評価結果を示した図である。 熱処理温度によるＮＳＭＤ(Near Surface Micro Defect)測定結果を示した図である。 （ａ）、（ｂ）はいずれも、窒素がドープされたウェーハの熱処理時間によるＣＯＰのない領域の深さの変化をＬＬＳの変化で測定した結果を示した図である。 （ａ）、（ｂ）はいずれも、昇温速度によるＤＺ(Denuded Zone)の深さとＢＭＤ(Bulk Micro Defect)の密度を示した図である。 酸素濃度によるＤＺの深さとＢＭＤの密度の変化を示したグラフである。 窒素がドープされたシリコンウェーハの酸素濃度によるＣＯＰのない領域の深さを示したグラフである。 （ａ）、（ｂ）はいずれも、昇温速度による全体スリップ長さ(slip length)を示したグラフである。 シリコンウェーハ内で酸素析出によってスリップが抑制される過程を示す図である。 酸素濃度によるスリップ長さの変化を示した図である。 熱処理後の表面においてスリップが転位される深さを説明するために示した図である。 （ａ）、（ｂ）はいずれも、ガス雰囲気による比抵抗の変化を示したグラフである。 好適な本実施例によって製造されたシリコンウェーハの欠陥濃度プロファイルを示した図グラフである。

Claims (11)

  1. （ａ）前面、後面、縁エッジ部、及び前記前面と後面の間の領域を持つシリコンウェーハを準備する段階と、
    （ｂ）前記シリコンウェーハを第１温度に設定された熱処理装備にローディングする段階と、
    （ｃ）不活性ガス雰囲気で前記シリコンウェーハを前記熱処理装備内の第１温度で所定時間維持して予熱させる段階と、
    （ｄ）水素雰囲気で前記熱処理装備内の温度を前記第１温度より高い第２温度まで第１温度上昇率で昇温させる段階と、
    （ｅ）水素不に気で前記熱処理装備内の温度を前記第２温度より高い第３温度まで前記第１上昇率より小さい第２温度上昇率で昇温させる段階と、
    （ｆ）不活性ガス雰囲気で前記熱処理装備内の温度を前記第３温度より高い第４温度まで第３温度上昇率で昇温させる段階と、
    （ｇ）不活性ガス雰囲気で前記熱処理装備内の温度を前記第４温度で維持して前記シリコンウェーハを高温熱処理する段階と、
    （ｈ）不活性ガス雰囲気で前記熱処理装備内の温度を前記第１温度まで下降させる段階とを含んで、
    前記ウェーハの前面及び後面の表面から少なくとも深さ８μｍまでの領域は、ウェーハを所定の深さまで研磨した後測定した、０．０６５μｍ以上のサイズを有する欠陥に関するＬＰＤＮ（Light Point Defect Non-cleanable）の個数がウェーハ当たり２０個以下になるようにすることを特徴とするシリコンウェーハの製造方法。
  2. 前記シリコンウェーハを準備する段階は、
    シード結晶(Seed Crystal)を溶融シリコンに浸漬し、結晶成長速度と結晶の凝固界面における成長方向の温度勾配を調節しながら引き上げてシリコン単結晶を成長させる段階と、
    成長したシリコン単結晶をウェーハの形にスライスする段階と、
    スライスするときに発生したスライシングダメージを除去し、スライスされたウェーハの側面をラウンドし或いは表面をエッチングするためのエッチング工程を行う段階とを含み、
    前記シリコン単結晶を成長させる段階において、シリコン単結晶内で核生成に必要なエネルギーを減少させ且つ微細な酸素析出核を増加させるために、窒素を１Ｅ１２ａｔｏｍｓ／ｃｍ３乃至１Ｅ１４ａｔｏｍｓ／ｃｍ３範囲の濃度でドープさせながらシリコン単結晶を成長させる請求項１記載のシリコンウェーハの製造方法。
  3. 前記（ｈ）段階後、
    前記シリコンウェーハの表面を研磨する段階と、
    前記シリコンウェーハの表面を鏡面化するための鏡面研磨段階と、
    前記シリコンウェーハを洗浄する段階をさらに含む請求項１記載のシリコンウェーハの製造方法。
  4. 前記第１温度は５００℃程度の温度であり、第２温度は９５０℃程度の温度であり、前記第３温度は１１００℃程度の温度であり、第４温度は１２００℃程度の温度である請求項１記載のシリコンウェーハの製造方法。
  5. 前記第１温度上昇率は１０℃／ｍｉｎ程度であり、第２温度上昇率は５℃／ｍｉｎ程度である請求項１記載のシリコンウェーハの製造方法。
  6. 前記第３温度上昇率が０.１乃至５℃／ｍｉｎ程度である請求項１記載のシリコンウェーハの製造方法。
  7. 前記（ｇ）段階では前記第４温度で１分乃至１２０分間維持して熱処理する請求項１記載のシリコンウェーハの製造方法。
  8. 前記（ｈ）段階は、
    前記熱処理装備内の温度を第１温度下降率で前記第３温度まで下降させる段階と、
    前記熱処理装備内の温度を第２温度下降率で前記第２温度まで下降させる段階と、
    前記熱処理装備内の温度を第３温度下降率で前記第１温度まで下降させる段階とを含む請求項１記載のシリコンウェーハの製造方法。
  9. 前記第３温度下降率が前記第２温度下降率より大きく設定される請求項８記載のシリコンウェーハの製造方法。
  10. 前記第１温度下降率が０.１乃至５℃／ｍｉｎ程度である請求項８記載のシリコンウェーハの製造方法。
  11. 前記第２温度下降率は５℃／ｍｉｎ程度であり、前記第３温度下降率は１０℃／ｍｉｎ程度である請求項８記載のシリコンウェーハの製造方法。
JP2007175212A 2004-05-10 2007-07-03 シリコンウェーハの製造方法 Pending JP2007329488A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040032633A KR100573473B1 (ko) 2004-05-10 2004-05-10 실리콘 웨이퍼 및 그 제조방법

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2004286114A Division JP2005322875A (ja) 2004-05-10 2004-09-30 シリコンウェーハ及びその製造方法

Publications (1)

Publication Number Publication Date
JP2007329488A true JP2007329488A (ja) 2007-12-20

Family

ID=35238298

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2004286114A Pending JP2005322875A (ja) 2004-05-10 2004-09-30 シリコンウェーハ及びその製造方法
JP2007175211A Pending JP2007318160A (ja) 2004-05-10 2007-07-03 シリコンウェーハ
JP2007175212A Pending JP2007329488A (ja) 2004-05-10 2007-07-03 シリコンウェーハの製造方法

Family Applications Before (2)

Application Number Title Priority Date Filing Date
JP2004286114A Pending JP2005322875A (ja) 2004-05-10 2004-09-30 シリコンウェーハ及びその製造方法
JP2007175211A Pending JP2007318160A (ja) 2004-05-10 2007-07-03 シリコンウェーハ

Country Status (5)

Country Link
US (2) US20050247259A1 (ja)
JP (3) JP2005322875A (ja)
KR (1) KR100573473B1 (ja)
CN (1) CN1697130A (ja)
TW (1) TW200536966A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009272443A (ja) * 2008-05-07 2009-11-19 Sumco Corp シリコンウェーハおよびその製造方法

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100531552B1 (ko) * 2003-09-05 2005-11-28 주식회사 하이닉스반도체 실리콘 웨이퍼 및 그 제조방법
JPWO2005073439A1 (ja) * 2004-02-02 2007-09-13 信越半導体株式会社 シリコン単結晶及びシリコンウェーハ及びそれらの製造装置並びに製造方法
KR100573473B1 (ko) * 2004-05-10 2006-04-24 주식회사 실트론 실리콘 웨이퍼 및 그 제조방법
JP4617751B2 (ja) * 2004-07-22 2011-01-26 株式会社Ｓｕｍｃｏ シリコンウェーハおよびその製造方法
JP5188673B2 (ja) * 2005-06-09 2013-04-24 株式会社Ｓｕｍｃｏ Ｉｇｂｔ用のシリコンウェーハ及びその製造方法
EP1811064A1 (fr) * 2006-01-12 2007-07-25 Vesuvius Crucible Company Creuset pour le traitement de silicium à l'état fondu
JP4760729B2 (ja) * 2006-02-21 2011-08-31 株式会社Ｓｕｍｃｏ Ｉｇｂｔ用のシリコン単結晶ウェーハ及びｉｇｂｔ用のシリコン単結晶ウェーハの製造方法
KR100763834B1 (ko) * 2006-09-25 2007-10-05 주식회사 실트론 구리 헤이즈를 이용한 단결정 실리콘의 결정 결함 영역구분 방법 및 결정 결함 영역 평가용 구리 오염 용액
US20080166891A1 (en) * 2006-12-28 2008-07-10 Covalent Materials Corporation Heat treatment method for silicon wafer
JP5350623B2 (ja) * 2006-12-28 2013-11-27 グローバルウェーハズ・ジャパン株式会社 シリコンウエハの熱処理方法
JP5227586B2 (ja) * 2007-12-28 2013-07-03 ジルトロニック アクチエンゲゼルシャフト アニールシリコンウエハの製造方法
JP2009231429A (ja) * 2008-03-21 2009-10-08 Covalent Materials Corp シリコンウェーハの製造方法
JP5561918B2 (ja) * 2008-07-31 2014-07-30 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハの製造方法
DE102008046617B4 (de) * 2008-09-10 2016-02-04 Siltronic Ag Halbleiterscheibe aus einkristallinem Silizium und Verfahren für deren Herstellung
US7977216B2 (en) 2008-09-29 2011-07-12 Magnachip Semiconductor, Ltd. Silicon wafer and fabrication method thereof
KR101105509B1 (ko) * 2009-02-11 2012-01-13 주식회사 엘지실트론 미소결함 분포가 균일한 단결정 제조방법 및 제조장치
KR101507360B1 (ko) * 2009-03-25 2015-03-31 가부시키가이샤 사무코 실리콘 웨이퍼 및 그 제조방법
JP5407473B2 (ja) * 2009-03-25 2014-02-05 株式会社Ｓｕｍｃｏ シリコンウェーハの製造方法
KR101081652B1 (ko) * 2009-05-07 2011-11-09 주식회사 엘지실트론 저온 급속 열처리를 통해 ｂｍｄ농도를 제어하는 실리콘 웨이퍼 제조 방법
US9157681B2 (en) * 2010-02-04 2015-10-13 National University Corporation Tohoku University Surface treatment method for atomically flattening a silicon wafer and heat treatment apparatus
JP4850960B2 (ja) * 2010-04-07 2012-01-11 新日本製鐵株式会社 エピタキシャル炭化珪素単結晶基板の製造方法
KR101148165B1 (ko) * 2010-06-14 2012-05-23 (주)에스엔텍 기판 온도 제어방법
DE102011083041B4 (de) * 2010-10-20 2018-06-07 Siltronic Ag Stützring zum Abstützen einer Halbleiterscheibe aus einkristallinem Silizium während einer Wärmebehandlung und Verfahren zur Wärmebehandlung einer solchen Halbleiterscheibe unter Verwendung eines solchen Stützrings
US8759198B2 (en) 2012-08-13 2014-06-24 Texas Instruments Incorporated Accelerated furnace ramp rates for reduced slip
CN103820862A (zh) * 2012-11-16 2014-05-28 有研半导体材料股份有限公司 一种高温退火硅片的制备方法
JP5885305B2 (ja) * 2013-08-07 2016-03-15 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハ及びその製造方法
JP6260485B2 (ja) * 2014-07-29 2018-01-17 株式会社Sumco エピタキシャルシリコンウェーハの製造方法
CN104651946B (zh) * 2015-03-19 2017-06-23 太原理工大学 基于硅氢键流密度法的硅波导表面光滑工艺
JP6447351B2 (ja) * 2015-05-08 2019-01-09 株式会社Sumco シリコンエピタキシャルウェーハの製造方法およびシリコンエピタキシャルウェーハ
CN105470129B (zh) * 2015-12-01 2018-10-16 北京北方华创微电子装备有限公司 一种消除氧热施主对少子扩散长度影响的方法
JP6704781B2 (ja) * 2016-04-27 2020-06-03 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハ
JP6558308B2 (ja) * 2016-06-08 2019-08-14 信越半導体株式会社 シリコンウェーハの高感度欠陥評価方法およびシリコン単結晶の製造方法
JP6484762B2 (ja) 2016-07-06 2019-03-13 株式会社トクヤマ 単結晶シリコン板状体およびその製造方法
DE102017219255A1 (de) 2017-10-26 2019-05-02 Siltronic Ag Halbleiterscheibe aus einkristallinem Silizium
US11124893B2 (en) * 2017-12-21 2021-09-21 Globalwafers Co., Ltd. Method of treating a single crystal silicon ingot to improve the LLS ring/core pattern
CN109360793A (zh) * 2018-09-13 2019-02-19 胜科纳米（苏州）有限公司 半导体晶圆基片上硅晶体缺陷的快速检测方法
CN109830437B (zh) * 2019-01-25 2021-05-28 西安奕斯伟硅片技术有限公司 一种晶圆热处理方法和晶圆
US11987902B2 (en) * 2020-07-27 2024-05-21 Globalwafers Co., Ltd. Manufacturing method of silicon carbide wafer and semiconductor structure
CN114280072B (zh) * 2021-12-23 2023-06-20 宁夏中欣晶圆半导体科技有限公司 单晶硅体内bmd的检测方法
CN116072524A (zh) * 2023-02-17 2023-05-05 浙江求是创芯半导体设备有限公司 一种改善硅外延片滑移线的方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000211995A (ja) * 1998-11-17 2000-08-02 Shin Etsu Handotai Co Ltd シリコン単結晶ウエ―ハおよびシリコン単結晶ウエ―ハの製造方法
JP2002118114A (ja) * 2000-10-11 2002-04-19 Sumitomo Metal Ind Ltd シリコンウェーハとその製造方法
JP2003086597A (ja) * 2001-09-14 2003-03-20 Wacker Nsce Corp シリコン半導体基板およびその製造方法
JP2003109964A (ja) * 2001-09-28 2003-04-11 Wacker Nsce Corp シリコンウエーハ及びその製造方法
JP2003257981A (ja) * 2002-02-27 2003-09-12 Toshiba Ceramics Co Ltd シリコンウェーハの製造方法
JP2004095717A (ja) * 2002-08-30 2004-03-25 Sumitomo Mitsubishi Silicon Corp アニールウェーハのボロン汚染消滅方法
JP2004119446A (ja) * 2002-09-24 2004-04-15 Shin Etsu Handotai Co Ltd アニールウエーハの製造方法及びアニールウエーハ
JP2005322875A (ja) * 2004-05-10 2005-11-17 Siltron Inc シリコンウェーハ及びその製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3032565B2 (ja) * 1990-10-31 2000-04-17 株式会社東芝 半導体装置の製造方法
JPH0684925A (ja) * 1992-07-17 1994-03-25 Toshiba Corp 半導体基板およびその処理方法
JPH08115919A (ja) * 1994-10-18 1996-05-07 Toshiba Corp 半導体基板の処理方法
US5788763A (en) * 1995-03-09 1998-08-04 Toshiba Ceramics Co., Ltd. Manufacturing method of a silicon wafer having a controlled BMD concentration
US6485807B1 (en) * 1997-02-13 2002-11-26 Samsung Electronics Co., Ltd. Silicon wafers having controlled distribution of defects, and methods of preparing the same
US5994761A (en) * 1997-02-26 1999-11-30 Memc Electronic Materials Spa Ideal oxygen precipitating silicon wafers and oxygen out-diffusion-less process therefor
JP3565205B2 (ja) * 2000-01-25 2004-09-15 信越半導体株式会社 シリコンウエーハおよびシリコン単結晶の製造条件を決定する方法ならびにシリコンウエーハの製造方法
US7081422B2 (en) * 2000-12-13 2006-07-25 Shin-Etsu Handotai Co., Ltd. Manufacturing process for annealed wafer and annealed wafer
JP2003002785A (ja) * 2001-06-15 2003-01-08 Shin Etsu Handotai Co Ltd 表層部にボイド無欠陥層を有する直径３００ｍｍ以上のシリコン単結晶ウエーハおよびその製造方法
KR100423752B1 (ko) * 2001-11-12 2004-03-22 주식회사 실트론 실리콘 반도체 웨이퍼 및 그 제조 방법
US6808781B2 (en) * 2001-12-21 2004-10-26 Memc Electronic Materials, Inc. Silicon wafers with stabilized oxygen precipitate nucleation centers and process for making the same

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000211995A (ja) * 1998-11-17 2000-08-02 Shin Etsu Handotai Co Ltd シリコン単結晶ウエ―ハおよびシリコン単結晶ウエ―ハの製造方法
JP2002118114A (ja) * 2000-10-11 2002-04-19 Sumitomo Metal Ind Ltd シリコンウェーハとその製造方法
JP2003086597A (ja) * 2001-09-14 2003-03-20 Wacker Nsce Corp シリコン半導体基板およびその製造方法
JP2003109964A (ja) * 2001-09-28 2003-04-11 Wacker Nsce Corp シリコンウエーハ及びその製造方法
JP2003257981A (ja) * 2002-02-27 2003-09-12 Toshiba Ceramics Co Ltd シリコンウェーハの製造方法
JP2004095717A (ja) * 2002-08-30 2004-03-25 Sumitomo Mitsubishi Silicon Corp アニールウェーハのボロン汚染消滅方法
JP2004119446A (ja) * 2002-09-24 2004-04-15 Shin Etsu Handotai Co Ltd アニールウエーハの製造方法及びアニールウエーハ
JP2005322875A (ja) * 2004-05-10 2005-11-17 Siltron Inc シリコンウェーハ及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009272443A (ja) * 2008-05-07 2009-11-19 Sumco Corp シリコンウェーハおよびその製造方法

Also Published As

Publication number Publication date
KR100573473B1 (ko) 2006-04-24
KR20050107642A (ko) 2005-11-15
CN1697130A (zh) 2005-11-16
JP2007318160A (ja) 2007-12-06
TW200536966A (en) 2005-11-16
JP2005322875A (ja) 2005-11-17
US20050247259A1 (en) 2005-11-10
US20070169688A1 (en) 2007-07-26

Similar Documents

Publication Publication Date Title
JP2007329488A (ja) シリコンウェーハの製造方法
JP4741793B2 (ja) シリコンウェーハ及びその製造方法
EP1926134B1 (en) Method for manufacturing silicon epitaxial wafers
JP5515406B2 (ja) シリコンウェーハおよびその製造方法
JP2004006615A (ja) 高抵抗シリコンウエーハ及びその製造方法
KR100971163B1 (ko) 어닐 웨이퍼 및 어닐 웨이퍼의 제조방법
TWI548785B (zh) 矽晶圓及其製造方法
JP6044660B2 (ja) シリコンウェーハの製造方法
CN103003927A (zh) 硅基板的制造方法及硅基板
JP5572569B2 (ja) シリコン基板の製造方法及びシリコン基板
JP2007235153A (ja) 高抵抗シリコンウエーハ及びその製造方法
US11695048B2 (en) Silicon wafer and manufacturing method of the same
JP6052189B2 (ja) シリコン単結晶ウェーハの熱処理方法
JP2009231429A (ja) シリコンウェーハの製造方法
JP2010034195A (ja) シリコンウェーハおよびその製造方法
JP2002184779A (ja) アニールウェーハの製造方法及びアニールウェーハ
JP4857517B2 (ja) アニールウエーハ及びアニールウエーハの製造方法
JP2013048137A (ja) シリコンウェーハの製造方法
TWI523107B (zh) 矽晶圓之熱處理方法
JP5999949B2 (ja) シリコンウェーハの製造方法
JP5944643B2 (ja) シリコンウェーハの熱処理方法
JP2010062291A (ja) 半導体基板及びその製造方法
JP5965607B2 (ja) シリコンウェーハの製造方法
JP2013030723A (ja) シリコンウェーハの製造方法
WO2015107875A1 (ja) シリコン単結晶ウェーハの熱処理方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070926

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20070911

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110607

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110609

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120124