JP4617751B2 - シリコンウェーハおよびその製造方法 - Google Patents

シリコンウェーハおよびその製造方法 Download PDF

Info

Publication number
JP4617751B2
JP4617751B2 JP2004214983A JP2004214983A JP4617751B2 JP 4617751 B2 JP4617751 B2 JP 4617751B2 JP 2004214983 A JP2004214983 A JP 2004214983A JP 2004214983 A JP2004214983 A JP 2004214983A JP 4617751 B2 JP4617751 B2 JP 4617751B2
Authority
JP
Japan
Prior art keywords
silicon wafer
layer
wafer
oxide film
annealing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2004214983A
Other languages
English (en)
Other versions
JP2006040979A (ja
Inventor
敏昭 小野
渉 杉村
正隆 宝来
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Priority to JP2004214983A priority Critical patent/JP4617751B2/ja
Priority to US11/184,869 priority patent/US7824493B2/en
Publication of JP2006040979A publication Critical patent/JP2006040979A/ja
Priority to US12/728,970 priority patent/US8758505B2/en
Application granted granted Critical
Publication of JP4617751B2 publication Critical patent/JP4617751B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02Elements
    • C30B29/06Silicon
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/02Heat treatment
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P36/00Gettering within semiconductor bodies
    • H10P36/20Intrinsic gettering, i.e. thermally inducing defects by using oxygen present in the silicon body

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Thermal Sciences (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Description

本発明は、チョクラルスキー法により製造されたシリコン単結晶インゴットをスライスしたシリコンウェーハの製造方法に関し、スリップ転位を抑制してウェーハの強度を改善する際に用いて好適な技術に関するものである。
半導体デバイスなどの基板として用いられる単結晶シリコンウェーハは、シリコン単結晶インゴットをスライスして、熱処理や鏡面加工等を行うことにより製造される。こうしたシリコン単結晶インゴットの製造方法としては、例えば、チョクラルスキー法(CZ法)やが挙げられる。このCZ法は、大口径の単結晶インゴットを得やすいことや、欠陥の制御が比較的容易であるなどの理由により、シリコン単結晶インゴットの製造の大部分を占める
単結晶シリコンウェーハに半導体デバイスを形成するには、デバイス形成領域に結晶欠陥がないことが求められる。回路を形成する面に結晶欠陥が存在すると、その欠陥部分から回路破壊等を引き起こす原因となる。CZ法によって引上げられたシリコン単結晶は、酸素を格子間に過飽和に取り込んでいるが、こうした過飽和酸素は、その後のウェーハ加工工程でのアニール処理において、BMD(Balk Micro Defect)と称される微小欠陥を誘起する原因となる。
一方、こうしたBMDは、結晶欠陥の原因となる金属不純物などをゲッターする作用があるため、シリコンウェーハのアニールを行うことによって、シリコンウェーハの内部にBMDを誘起してIG(Intrinsic Gettering)層を形成し不純物ゲッターとするとともに、シリコンウェーハの表面に結晶欠陥の限りなく少ないDZ(Denuded Zone)層を形成するDZ−IG法等が知られている。
特開2002−134521号公報
ところが、こうしたDZ(Denuded Zone)層を形成したシリコンウェーハは、その後のデバイス製作時などのアニール工程において、ウェーハ内に転位欠陥(Slip)が発生し易いという課題があった。特に、熱処理ボート等によって支持した状態でアニールをおこなうと、ウェーハの裏面周辺の支持されている部分からslip転位が伸展することがあり、製造工程中にウェーハが損傷したり、ウェーハの破壊といった事態が生じる懸念がある。このため、例えば、特許文献1ではDZ層形成熱処理時に熱処理ボートとシリコンウェーハとの接触によって生じるウェーハ裏面のダメージ(接触傷)を、エッチングあるいは機械加工により除去することにより、転位欠陥(Slip)の発生を抑制する方法が提案されている。
ところがDZ層を形成したシリコンウェーハは、酸素の外方拡散によりDZ層内の酸素濃度が非常に低い状態になっていることから、根本的にウェーハの強度が低く、デバイス製作時などのアニール工程において微少傷、転位などが発生した場合にslip転位が容易に伸展してしまい、ウェーハ裏面のダメージ層を除去するだけでは転位欠陥(Slip)の発生を十分に抑制できない問題がある。
本発明は、上記事情に鑑みてなされたものであって、結晶欠陥の極めて少ないDZ層を備えつつ、強度特性に優れたシリコンウェーハおよびその製造方法を提供することを目的とする。
上記の目的を達成するために、本発明によれば、シリコン単結晶インゴットからスライスしたシリコンウェーハをアニールして、シリコンウェーハの中心部にBMD層を形成するとともに、前記シリコンウェーハの第1面側と第2面側に該BMD層を覆うDZ層を形成する工程と、前記第2面側のDZ層だけを除去して、前記第2面側でBMD層を露出させる工程と、を備えたことを特徴とするシリコンウェーハの製造方法が提供される。
前記シリコンウェーハの周縁に形成されたDZ層を除去する工程を更に備えていてもよい。前記シリコンウェーハのアニールは、非酸化性雰囲気で少なくとも1000℃以上の環境下で行うのが好ましい。
前記シリコンウェーハの前記第2面側のDZ層だけを除去する工程により、前記第2面側の酸素濃度を10×1017atms/cm以上にするのが好ましい。
前記DZ層を除去する工程は、鏡面研磨によってDZ層の厚みを減じる工程であればよい。そして、上述したシリコンウェーハの製造方法により加工されたシリコンウェーハが提供される。
また、本発明によれば、シリコン単結晶インゴットからスライスしたシリコンウェーハの第1面側または第2面側のいずれか一方に酸化膜を形成する工程と、前記酸化膜を形成したシリコンウェーハをアニールする工程とを備えたことを特徴とするシリコンウェーハの製造方法が提供される。
前記シリコンウェーハのアニールは、非酸化性雰囲気で少なくとも1150℃以上の環境下で行うのが好ましい。そして、上述したシリコンウェーハの製造方法により加工されたシリコンウェーハが提供される。
さらに、本発明によれば、シリコン単結晶インゴットからスライスしたシリコンウェーハを少なくとも1150℃以上で非酸化性雰囲気から酸化雰囲気に変化させてアニールし、前記シリコンウェーハの第1面側と第2面側に酸化膜を形成する工程と、前記第1面側と第2面側にそれぞれ形成された酸化膜のうち、いずれか一方の面の酸化膜または、両方の面の酸化膜を除去する工程とを備えたことを特徴とするシリコンウェーハの製造方法が提供される。
前記酸化膜は、少なくとも20nm以上の厚みになるように形成されればよい。そして、上述したシリコンウェーハの製造方法により加工されたシリコンウェーハが提供される。
本願発明者らは、ウェーハをアニール処理する際、ウェーハ裏面を支持した部分から熱応力によりSlip転位が発生することあるが、このslip転位の伸展度合いが、ウェーハに形成されたDZ層の厚み寸法、すなわち、ウェーハ裏面(アニール時の支持面)におけるOi濃度に依存することを見出した。これは、Slip転位が発生したした際に、転位付近において形成する酸素析出物がSlip転位を固着することで、転位の伸張を止めることができるが、発生したslip転位を止めるために必要な析出物の密度及び大きさが充分でないとslip転位の伸展が抑制されないためであると考えられる。したがって、ウェーハの強度を低下するおそれのあるslip転位の伸展を抑制するためには、ウェーハ裏面(被支持面)表面におけるslip転位発生位置付近に充分な充分なOi濃度を有するように構成すればよい。
このため、本願発明者らはウェーハの強度を維持するために、ウェーハ裏面(支持面)における酸素濃度を所定の状態にする、すなわち、ウェーハ裏面のDZ層を除去してバルク層(BMD層)を露出させる手段か、ウェーハ裏面(支持面)における酸素濃度を、slip転位固着に必要な密度・大きさを有する析出物を生じる酸素濃度になるように設定する、すなわち、ウェーハ裏面に酸化膜のある状態でアニールをおこなうよう設定する手段を採用したものである。
ここで、酸化膜を積層することでSlip転位を抑制することができることを説明する。
図7はOi濃度とウェーハ厚み方向との関係を示す模式グラフである。
図7にSで示すように、スライスされたウェーハ(鏡面研磨後のウェーハ)におけるOi濃度は、ほぼ一定である。DZ層形成時のアニール時において、酸化膜がない状態では、図7にAで示すように、ウェーハ表面から格子間酸素が外方拡散(Out-diffusion)して、ウェーハ表面付近でOi濃度が低下してしまう。これに対し、酸化膜を積層した状態でアニールすると、図7にYで示すように、ウェーハ表面付近におけるOi濃度の低下が抑制される。その結果、slip転位固着に必要な密度・大きさを有する析出物を生じる酸素濃度になり、Slip転位を抑制するに充分な状態を維持することが可能となると考えられる。なお、図7は、アニール時においては、BMD層にあたる部分のOi濃度の挙動に関しては詳細に示すものではない。なお、本発明で採用する酸素濃度は全てASTM-F121-1979による値である。
本発明のシリコンウェーハの製造方法によれば、第2面(アニール時支持面)のDZ層を除去することによって第2面にBMD層が露出しているため、転位が格子間酸素に起因した析出物によって固着されて転位の伸展が抑制されるので、DZ層が露出した第1面にデバイスを形成する前に所望の特性を持たせるなどの際にアニール処理を行う場合、アニール処理中にSlip転位が発生したとしても、Slip転位付近における酸素析出物の形成により転位の伸張が止まり、Slip転位に起因するウェーハ強度の低下が抑制される。これにより、デバイス形成に不可欠なDZ層を備え、かつ強度が大きいシリコンウェーハを実現することができる。
また、本発明のシリコンウェーハの製造方法によれば、少なくとも第2面に酸化膜を形成することによって第2面に酸化膜が露出しているため、酸化膜によってアニール時におけるウェーハの酸素濃度低下が抑制され、その結果、slip転位の伸張を抑制するのに充分な酸素濃度を維持して、後工程でアニール処理を行う際に、アニール時におけるslip転位の伸展を抑制することができる。これにより、Slip転位によるウェーハ強度の低下が抑制され、デバイス形成に不可欠なDZ層を備え、かつ強度が大きいシリコンウェーハを実現することができる。
以下、本発明の実施の形態を図面に基づいて説明する。
図1は、本発明のシリコンウェーハを示す模式図である。なお、図示したシリコンウェーハは説明のため、実際よりも厚みを誇張して描かれていることに留意されたい。本発明のシリコンウェーハ10は、後工程でデバイスを形成する第1面11にDZ(Denuded Zone)層12が露出しており、同様に、周縁面15および面取り面16,17にDZ(Denuded Zone)層12が露出している。また、アニール時に被支持面となるとともにデバイス形成面の裏面となる第2面13にはBMD(Balk Micro Defect)層14が露出している。
DZ層12は結晶欠陥が存在しない層とされ、後工程において、表面にデバイスが形成される。BMD層14は、第2面13近傍における酸素濃度が、例えば10×1017atms/cm以上とされており、ゲッタリング層(IG層)とされる。本発明のシリコンウェーハ10では、こうしたBMD層14がデバイス形成面の裏面となる第2面13に露出していることが特徴とされる。
後述するアニール時に熱処理治具等によって支持される第2面13における酸素濃度は、8×1017atms/cm以上とされることが好ましく、10×1017atms/cm以上とされることがより好ましい。ここで、上記の値が、8×1017atms/cmより小さい場合には、充分な析出物が形成されず、slip転位が伸展してしましウェーハ強度が低下するため好ましくない。また、10×1017atms/cmより小さい場合には、Slip転位伸展を抑制する析出物は一応できるが、ウェーハ面内方向において、この析出物形成が不充分な部分が生じるような密度分布を生じる可能性があるため好ましくない。
本発明のシリコンウェーハ10によれば、第2面13にBMD層14が露出していることにより、後工程の熱処理において、第2面13に転位欠陥(Slip)が発生した場合でも伸展することが抑制される。これは、シリコン中の転位の運動は格子間酸素濃度に大きく依存することに起因する。酸素濃度の高いシリコンウェーハでは転位線上に微小な析出物が形成することで転位が固着され、転位が運動するには大きな熱応力が必要となる。ところが、酸素濃度が低いDZ層で転位が発生した場合には、格子間酸素による転位の固着効果が期待できない。DZ層で運動を始めた転位はDZ層より深く酸素濃度が高いBMD層(バルク領域)においてもその運動を止めることはなくSlip転位は伸展する。したがって第2面13にBMD層14が充分露出していることが必要である。
アニール時にslip転位の発生しやすい第2面13にBMD層14を露出させることで、転位の伸展が第2面13表面近傍に位置する格子間酸素による析出物によって抑制されるので、シリコンウェーハ10は後工程の熱処理を経ても強度の低下が抑制される。これにより、DZ層12を備え、かつ強度が大きいシリコンウェーハ10を実現することができる。
なお、図2に示すように、シリコンウェーハ20の周縁面25もBMD層24が露出する構造であってもよい。
このシリコンウェーハ20は、後工程でデバイスを形成する第1面21にDZ層22が露出しており、同様に、面取り面26にDZ(Denuded Zone)層22が露出している。また、デバイス形成面の裏面となる第2面23にはBMD層24が露出しており、同様に、周縁面25および面取り面27にDZ(Denuded Zone)層12が露出している。ここで、シリコンウェーハ20の周縁面25の第1面21側にはDZ層22が露出している。
このようなシリコンウェーハ20においては、第2面23にBMD層24を露出させることで、転位の伸展が析出物によって抑制され、さらにシリコンウェーハ20の周縁面25もBMD層24が露出していることで、シリコンウェーハ20の周縁面25および面取り面17における転位の伸張をも抑制されているので、後工程において衝撃を受けやすいシリコンウェーハ20の周縁面25や面取り面27付近において必要充分な強度を維持し、破損等の危険性を低減して、シリコンウェーハ20の強度をより一層強く保つことが可能になる。
次に、上述した構成のシリコンウェーハを形成するための、本発明のシリコンウェーハの製造方法を説明する。
図3は本発明のシリコンウェーハの製造方法の概要を示す説明図である。CZ法によって引上げられたシリコン単結晶Cは、その一部が円柱状のインゴットNに切り出され、周縁部が除去される(図3b)。こうした筒状のインゴットNを所定の厚みにスライスし、多数のウェーハ素材(シリコンウェーハ)30aが形成される(図3c)。ウェーハ素材30aは第1面31と第2面33とがラッピング工程(Lapping)、面取り工程(Beveling)、エッチング(Etching)等の平坦化工程およびダメージ層除去工程などを経て鏡面研磨される(図3d)。なお、図3では面取り状態を省略して記載してある。
鏡面研磨されたウェーハ素材30aは、次にアニール工程によって酸素析出の制御が行われる。こうした工程は、例えば非酸化性雰囲気で少なくとも1000℃以上のアニールを行えばよい。この熱処理を経たウェーハ素材30aは、図3eに示すように、中心部にゲッタリング(IG(Intrinsic Gettering))領域を成すBMD層34が形成されるとともに、第1面31、第2面33、および周縁面35にはDZ(Denuded Zone)層32が形成される。
そして、図3fに示すように、このようなウェーハ素材30aのうち、デバイスを形成しない第2面33に鏡面研磨を行い、第2面33側のDZ層32を除去し、第2面33側にBMD層34を露出させる。DZ層32の除去は、第2面33の表面の酸素濃度が少なくとも8×1017atms/cm以上、好ましくは10×1017atms/cm以上になるまでDZ層32の厚みを減じる研磨を行うようにすればよい。以上のようなDZ層の除去工程によって、第1面31にDZ層32が露出するとともに第2面33にBMD層34が露出した本発明のシリコンウェーハ30が形成される。
こうしたシリコンウェーハ30は、DZ層34が露出した第1面31にデバイスを形成する以前で、所望の特性を持たせるためにアニール処理を行う際に、第2面33にBMD層34が露出しているため、転位の伸展がBMD層34中の析出物によって抑制されるので、Slip転位によるウェーハ強度の低下が抑制される。これにより、デバイス形成に不可欠なDZ層34を備え、かつ強度が大きいシリコンウェーハ30を実現することができる。
上述の説明では省略したが、さらに面取り工程を施すことで、このような製造方法により、上述した図1に示すような面取り面16,17を有するシリコンウェーハ10と同等な構造のシリコンウェーハが製造される。
なお、図3fに示す鏡面研磨による第2面33側のDZ層34を除去するとともに、ウェーハ素材30aの周縁面35に位置するDZ層32を除去し、周縁面35にもBMD層34を露出させることで、シリコンウェーハ30の周縁面35からの転位の伸展を抑制し、シリコンウェーハ30の強度を更に高めるようにするのも好ましい。
上述の説明では省略したが、さらに面取り工程を施すことで、このような製造方法により、上述した図2に示すような面取り面26,27を有するシリコンウェーハ20と同等な構造のシリコンウェーハが製造される。
また、DZ層35を除去するためには、最終的に鏡面研磨された表面状態とされていればよく、レーザーエッチ、表面研削、ウエットエッチなどの工程を経た上で鏡面研磨するというように、鏡面研磨にそれ以外の手段を併用する、あるいは、それ以外の手段でおこなうことも可能である。
次に、本発明に係るシリコンウェーハの第2実施形態図面に基づいてを説明する。
図4は、本発明のシリコンウェーハの第2実施形態における製造方法の概要を示す模式図である。
本実施形態のシリコンウェーハ50は、図3dおよび図3eに示す第1実施形態におけるDZ層34を形成する際の工程に対応した工程において、デバイス形成面の裏面となる第2面43には酸化膜58が形成されている点が上記の第1実施形態と異なっている。
図3に示す第1実施形態と同様に、CZ法によって引上げられたシリコン単結晶インゴットを所定の厚みにスライスして形成されたウェーハ素材(シリコンウェーハ)50aは、第1面51と第2面53とに鏡面研磨等の表面処理が施される(図4a)。
次いで、図4bに示すように、熱処理をおこなう前に第2面53に酸化膜58を積層する。こうした酸化膜58は、例えば厚みが20nm以上に形成されるのが好ましい。酸化膜58の形成は、ウェーハ素材50aを酸化雰囲気で加熱して、ウェーハ素材50a全体に酸化膜を形成した後、第1面51側の酸化膜だけをフッ化水素酸等によって選択的に除去してもよく、その他、選択的に第2面53側だけに酸化膜58を形成してもよい。
こうして、第2面53側だけに酸化膜58を形成したウェーハ素材50aをアニール工程によってIG(Intrinsic Gettering)が行われる。こうしたIGは、例えば非酸化性雰囲気で少なくとも1150℃以上のアニールを行えばよい。こうしたアニール工程を経て、図4dに示すように、第1面51およhび周縁面55にDZ層52が形成されるとともに、内部にIGにおけるゲッタリング層とされるBMD(Balk Micro Defect)層54が広がり、第2面53に酸化膜58が積層された状態のウェーハ素材50aが形成される。
次いで、第2面53側の酸化膜58を鏡面研磨して除去する。ここで、酸化膜58をフッ化水素酸等によって選択的に除去することも可能である。
これにより、上述した図1に示すような実施形態1と同様の構成とされるシリコンウェーハ50が製造される。
このシリコンウェーハ50は、図4dに示すように、後工程でデバイスを形成する第1面51にDZ(Denuded Zone)層52が露出している。そして、熱処理時に支持具等によって支持される第2面53には、IGにおけるゲッタリング層とされるBMD(Balk Micro Defect)層54が露出している。
本発明のシリコンウェーハ50によれば、第2面53に酸化膜58が積層されていることにより、酸素濃度の極めて高い酸化膜58で第2面43を覆うことで、DZ層52を形成する際の熱処理において第2面43における充分なOi濃度を維持して、転位の伸展を抑制するために充分な密度・大きさを有する析出物をSlip転位近傍に得ることができる。その結果、後工程の熱処理において、第2面53に転位欠陥(Slip)が発生しても転位線近傍に酸素析出物が形成され、その伸展が抑制される。つまり、酸化膜58を積層することによって転位の伸展が抑制されることになる。このように、シリコンウェーハ50における転位の伸展が抑制されるので、シリコンウェーハ50は後工程の熱処理等を経ても強度の低下が抑制される。これにより、DZ層54を備え、かつ強度が大きいシリコンウェーハ50を実現することができる。
図5は、本発明のシリコンウェーハの第2実施形態における他の例を示す模式図である。
本実施形態のシリコンウェーハ60は、図5に示すように、シリコンウェーハ60の第1面61には、DZ層62が露出しているが、第2面63、周縁面65および面取り面66,67にはBMD層54が露出される構成とされる。このように、周縁面65および面取り面66,67にもBMD層64を露出させることで、シリコンウェーハ30の周縁面35および面取り面66,67からの転位の伸展を抑制し、シリコンウェーハ60の強度を更に高めるようにするのも好ましい。
上述したシリコンウェーハを形成するための、本発明のシリコンウェーハの第2の実施形態である製造方法を説明する。図6は本発明のシリコンウェーハの製造方法の概要を示す説明図である。
図3に示す第1実施形態と同様に、CZ法によって引上げられたシリコン単結晶インゴットを所定の厚みにスライスして形成されたウェーハ素材(シリコンウェーハ)60aは第1面61、第2面63、周縁面65および図5に示した面取り面66,67に対応する面が鏡面研磨等の表面処理が施される(図6a)。図6においては、面取り面は図示していない。
鏡面研磨されたウェーハ素材60aは、次に図6bに示すように、第2面63、周縁面65、および、面取り面66,67に対応した位置に酸化膜68が形成される。こうした酸化膜68は、例えば厚みが20nm以上に形成されるのが好ましい。酸化膜68の形成は、ウェーハ素材60aを酸化雰囲気で加熱して、ウェーハ素材60a全体に酸化膜を形成した後、第1面61に対応した位置の酸化膜だけをフッ化水素酸によって選択的に除去してもよく、その他、選択的に第2面63、周縁面65,および面取り面66,67に対応する位置だけに酸化膜68を形成してもよい。
こうして、第2面63、周縁面65,および面取り面66,67に対応する位置だけに酸化膜68を形成したウェーハ素材60aをアニール工程によって、酸化膜68のある表面部分およびウェーハ深部においてIG(Intrinsic Gettering)となりうる析出核を析出するとともに、酸化膜68のない表面部分では格子間酸素を外方拡散してDZ層62を形成する。ここでのアニールは、例えば非酸化性雰囲気で少なくとも1150℃以上のアニールを行えばよい。第2面63、周縁面65,および面取り面66,67に対応する位置では、酸化膜68があることにより、いわば酸素供給源となる酸化膜68からウェーハ表面内に酸素が内方拡散(in-diffuse)するため酸素濃度の低下がDZ層62を形成する部分よりも穏やかになる。
その結果、こうしたアニール工程を経て、図6cに示すように、第1面61にのみDZ層62が形成されるとともに、内部および第2面63、周縁面65,および面取り面66,67に対応する位置にBMD(Balk Micro Defect)層64を有するウェーハ素材60aが形成される。
次いで、酸化膜68を除去して第1面61のみにDZ層62が露出した状態のシリコンウェーハ60が形成される。
こうしたシリコンウェーハ60は、上記のアニール処理を行う際に、第2面63、周縁面65,および面取り面66,67に酸化膜68が積層されているため、DZ層62を形成する際の熱処理において第2面63、周縁面65,および面取り面66,67における充分な酸素濃度を維持して、転位の伸展を抑制するために充分な密度・大きさを有する析出物を得ることができる。その結果、この析出物によって第2面63、周縁面65,および面取り面66,67における転位の伸展を抑制することができるので、Slip転位によるウェーハ強度の低下が抑制される。これにより、デバイス形成に不可欠なDZ層62を備え、かつ強度が大きいシリコンウェーハ60を実現することができる。
なお、酸化膜の形成は、アニール処理を行う際に、例えば1150℃以上で非酸化性雰囲気から酸化雰囲気に変化させてアニールして、シリコンウェーハの第1面側と第2面側に酸化膜を形成してもよい。そして、この後、デバイスを形成する第1面側の酸化膜のみを除去すればよい。
さらに、製品の規格によっては、アニール時に積層した酸化膜を除去しないことも可能である。すなわち、DZ層以外の部分、または、第2面のみ、あるいは少なくともデバイス領域となるDZ層の部分を除いて酸化膜を有するシリコンウェーハとすることができる。
本願発明者は、ウェーハの強度(Slip)に与えるDZ層の影響をを検証した。検証に当たっては、アニール前の鏡面研磨ウェーハ(Sample1)、Arアニール1200℃/1hr後のウェーハ(Sample2)、Arアニール後に裏面(第2面)を10μm研磨したウェーハ(Sample3)、Arアニール後に裏面を30μm研磨したウェーハ(Sample4)を準備した。
すべてのウェーハの抵抗率は3〜11Ωcmの範囲である。これらのウェーハに縦型炉にて熱応力を負荷する熱処理(900℃投入→ramping up 10℃/min→1150℃/30min→ramping down 3℃/min→900℃取り出し)を行なった。熱処理ボートと接する面はウェーハ裏面である。熱処理後にX-rayトポグラフィー観察すると、ウェーハボート痕よりSlip転位が伸展していた。この伸展したSlip転位発生状況と各サンプルの関係を表1に示す。また表1には熱応力負荷試験前の各サンプルのバルク酸素濃度と、SIMS測定の結果、同定したウェーハ裏面側の表面近傍の酸素濃度も示す。ここで、表明近傍とはコンタミネーションの影響が少なくなる深さ0.5μm程度を意味しているが、コンタミネーションの影響が少ない程度であれば、必ずしも0.5μmでなくともよい。
Figure 0004617751
表1に示す検証結果によれば、裏面(第2面)側の表面酸素濃度が高いほどSlip転位の発生が無く、本発明のように、シリコンウェーハの第2面側に酸素濃度の高いBMD層や酸化膜を露出させることで、Slip転位を抑えてシリコンウェーハの強度を大幅に高められることが確認された。
次に、本願発明者は、酸化膜の形成によるSlip転位の抑制を検証した。アニール工程前にウェーハ裏面を酸化膜にて保護することでもアニール工程における酸素の外方拡散を防止できる。これは常に酸化膜/シリコン表面界面における酸素濃度が熱平衡濃度に保たれるからである。1150℃以上の温度であれば、格子間酸素の熱平衡濃度は8x1017atoms/cc程度でありSlip転位の伸展を防止する効果が期待できる。アニール工程前に形成する酸化膜は20nm以上が望ましいが、これはArやHのような非酸化性雰囲気での熱処理では酸化膜厚が薄いと酸化膜が表面より簡単に乖離するためでり、20nm以上であればアニールプロセスで十分安定な酸化膜と成り得るからである。
酸化膜の形成はアニールプロセス途中でも有効である。アニールプロセス途中にてガス雰囲気を非酸化生雰囲気から若干の酸素ガスを含む雰囲気に切り替えることでウェーハ表面を酸化させる。この際に形成させる熱酸化膜からは格子間酸素がIn-diffusionし、ウェーハ表面の格子間酸素濃度を上昇させることができる。
アニールウェーハの強度(Slip)に与える酸化膜の影響を調査するために、アニール前の鏡面研磨ウェーハに1000℃にて20nm程度に酸化膜を成長させ、表面側のみ酸化膜を希HF溶液で剥離したウェーハを1200℃/1hr(Sample5)、1150℃/2hr(Sample6)、それぞれArアニールした。また1200℃/1hrのArアニールプロセス後に炉内の温度を1150℃に変化させAr95%+O5%にて3hr, 5hrそれぞれ保持し、酸化膜厚を成長させたウェーハ (Sample7, 8)を準備した。またアニールに裏面に成長した酸化膜厚を測定後、酸化膜を希HF溶液にて剥離し、以下のテストを行った。
すべてのウェーハの抵抗率は3〜11Ωcmの範囲である。これらのウェーハに縦型炉にて熱応力を負荷する熱処理(900℃投入→ramping up 10℃/min→1150℃/30min→ramping down 3℃/min→900℃取り出し)を行なった。熱処理ボートと接する面はウェーハ裏面(第2面)である。熱処理後にX-rayトポグラフィー観察すると、ウェーハボート痕よりSlip転位が伸展していた。この伸展したSlip転位発生状況と各サンプルの関係を表2に示す。また表2には熱応力負荷試験前の各サンプルのバルク酸素濃度と、SIMS測定の結果同定したウェーハ裏面側の表面近傍の酸素濃度も示している。
Figure 0004617751
表2に示す検証結果によれば、すべての水準でSample1と比較して大幅にSlip転位の発生が抑制された。また高温アニールは表面近傍のCOPや微小酸素析出物を消滅させることを目的に行うが、MO601(三井金属製)を用いて表面近傍の微小欠陥を観察したところ、Sample5〜8の欠陥個数はSample1と同等であり、優れた結晶完全性を有することが確認された。
図1は、本発明の第1実施形態に係るシリコンウェーハを示す模式図である。 図2は、本発明の第1実施形態に係る別のシリコンウェーハを示す模式図である。 図3は、本発明の第2実施形態に係るシリコンウェーハの製造方法を示す説明図である。 図4は、本発明の第2実施形態に係るシリコンウェーハの別の製造方法を示す説明図である。 図5は、本発明の第2実施形態に係る別のシリコンウェーハを示す模式図である。 図6は、本発明の第2実施形態に係るシリコンウェーハの他の製造方法を示す説明図である。 図6は、本発明に係るシリコンウェーハにおける酸化膜の作用について説明するためのOi濃度とウェーハ深さ方向との関係を示すグラフである。
符号の説明
10,20,30,50,60 シリコンウェーハ
11,21,31,51,61 第1面
12,22,32,52,62 DZ層
13,23,33,53,63 第2面
14,24,34,54,64 BMD層
58,68 酸化膜

Claims (6)

  1. シリコン単結晶インゴットからスライスしたシリコンウェーハをアニールして、シリコンウェーハの中心部にBMD層を形成するとともに、前記シリコンウェーハの第1面側と第2面側に該BMD層を覆うDZ層を形成する工程と、
    記第2面側のDZ層だけを除去して、前記第2面側でBMD層を露出させる工程と、を備えたことを特徴とするシリコンウェーハの製造方法。
  2. 前記シリコンウェーハの周縁に形成されたDZ層を除去する工程を更に備えたことを特徴とする請求項1に記載のシリコンウェーハの製造方法。
  3. 前記シリコンウェーハのアニールは、非酸化性雰囲気で少なくとも1000℃以上の環境下で行うことを特徴とする請求項1または2に記載のシリコンウェーハの製造方法。
  4. 前記シリコンウェーハの前記第2面側のDZ層だけを除去する工程により、前記第2面側の酸素濃度を10×1017atms/cm以上にすることを特徴とする請求項1ないし3のいずれか1項に記載のシリコンウェーハの製造方法。
  5. 前記DZ層を除去する工程は、鏡面研磨によってDZ層の厚みを減じる工程であることを特徴とする請求項1ないし4のいずれか1項に記載のシリコンウェーハの製造方法。
  6. 請求項1からのいずれかに記載のシリコンウェーハの製造方法によって製造されたことを特徴とするシリコンウェーハ。
JP2004214983A 2004-07-22 2004-07-22 シリコンウェーハおよびその製造方法 Expired - Lifetime JP4617751B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2004214983A JP4617751B2 (ja) 2004-07-22 2004-07-22 シリコンウェーハおよびその製造方法
US11/184,869 US7824493B2 (en) 2004-07-22 2005-07-20 Silicon wafer and method for manufacturing the same
US12/728,970 US8758505B2 (en) 2004-07-22 2010-03-22 Silicon wafer and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004214983A JP4617751B2 (ja) 2004-07-22 2004-07-22 シリコンウェーハおよびその製造方法

Publications (2)

Publication Number Publication Date
JP2006040979A JP2006040979A (ja) 2006-02-09
JP4617751B2 true JP4617751B2 (ja) 2011-01-26

Family

ID=35655789

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004214983A Expired - Lifetime JP4617751B2 (ja) 2004-07-22 2004-07-22 シリコンウェーハおよびその製造方法

Country Status (2)

Country Link
US (2) US7824493B2 (ja)
JP (1) JP4617751B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006294691A (ja) * 2005-04-06 2006-10-26 Toshiba Corp 半導体基板及び半導体装置とその製造方法
JP5572091B2 (ja) * 2008-08-08 2014-08-13 Sumco Techxiv株式会社 半導体ウェーハの製造方法
WO2010083995A2 (en) * 2009-01-21 2010-07-29 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V Method of enhancing the strength of semiconductor wafers or chips
DE102012214085B4 (de) * 2012-08-08 2016-07-07 Siltronic Ag Halbleiterscheibe aus einkristallinem Silizium und Verfahren zu deren Herstellung
JP5885305B2 (ja) * 2013-08-07 2016-03-15 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハ及びその製造方法

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4548654A (en) * 1983-06-03 1985-10-22 Motorola, Inc. Surface denuding of silicon wafer
JPS60133734A (ja) * 1983-12-21 1985-07-16 Mitsubishi Electric Corp 半導体装置の製造方法
JPH04171827A (ja) * 1990-11-05 1992-06-19 Nec Yamagata Ltd 半導体装置の製造方法
JP3524141B2 (ja) * 1994-03-25 2004-05-10 株式会社東芝 半導体装置及びその製造方法
JPH0969526A (ja) * 1995-08-31 1997-03-11 Toshiba Corp 半導体装置の製造方法
US5994761A (en) * 1997-02-26 1999-11-30 Memc Electronic Materials Spa Ideal oxygen precipitating silicon wafers and oxygen out-diffusion-less process therefor
JP3416468B2 (ja) * 1997-06-20 2003-06-16 キヤノン株式会社 Si異方性エッチング方法、インクジェットヘッド、及びその製造方法
US6245430B1 (en) * 1997-12-12 2001-06-12 Sumitomo Sitix Corporation Silicon single crystal wafer and manufacturing method for it
JP3697106B2 (ja) * 1998-05-15 2005-09-21 キヤノン株式会社 半導体基板の作製方法及び半導体薄膜の作製方法
EP1110240B1 (en) * 1998-09-02 2006-10-25 MEMC Electronic Materials, Inc. Process for preparing an ideal oxygen precipitating silicon wafer
DE69941196D1 (de) * 1998-09-02 2009-09-10 Memc Electronic Materials Wärmebehandelte Siliziumscheiben mit verbesserter Eigengetterung
JP3589119B2 (ja) * 1999-10-07 2004-11-17 三菱住友シリコン株式会社 エピタキシャルウェーハの製造方法
JP2001253795A (ja) * 2000-03-09 2001-09-18 Sumitomo Metal Ind Ltd シリコンエピタキシャルウェーハとその製造方法
ATE313096T1 (de) * 2000-06-17 2005-12-15 Leica Microsystems Anordnung zum untersuchen mikroskopischer präparate mit einem scanmikroskop
US6835245B2 (en) * 2000-06-22 2004-12-28 Sumitomo Mitsubishi Silicon Corporation Method of manufacturing epitaxial wafer and method of producing single crystal as material therefor
JP2002009081A (ja) * 2000-06-26 2002-01-11 Toshiba Corp 半導体装置及びその製造方法
JP4718668B2 (ja) * 2000-06-26 2011-07-06 株式会社Sumco エピタキシャルウェーハの製造方法
US6606444B2 (en) * 2000-09-28 2003-08-12 Murray R. Harman Positioning device especially for assembling optical components
JP2002134521A (ja) 2000-10-30 2002-05-10 Sumitomo Metal Ind Ltd シリコン半導体基板の熱処理方法
JP4720058B2 (ja) * 2000-11-28 2011-07-13 株式会社Sumco シリコンウェーハの製造方法
DE10115309A1 (de) * 2001-03-28 2002-10-02 Gnothis Holding Sa Ecublens Mikroskopanordnung zur Fluoreszenzspektorskopie, insbesondere Fluoreszenzkorrelationsspektroskopie
WO2002086960A1 (en) * 2001-04-20 2002-10-31 Memc Electronic Materials, Inc. Method for the preparation of a silicon wafer having stabilized oxygen precipitates
US6709957B2 (en) * 2001-06-19 2004-03-23 Sumitomo Mitsubishi Silicon Corporation Method of producing epitaxial wafers
CN1324664C (zh) * 2002-04-10 2007-07-04 Memc电子材料有限公司 用于控制理想氧沉淀硅片中洁净区深度的方法
JP2004006615A (ja) * 2002-04-26 2004-01-08 Sumitomo Mitsubishi Silicon Corp 高抵抗シリコンウエーハ及びその製造方法
US6905771B2 (en) * 2002-11-11 2005-06-14 Sumitomo Mitsubishi Silicon Corporation Silicon wafer
JP2004172391A (ja) * 2002-11-20 2004-06-17 Sumitomo Mitsubishi Silicon Corp シリコンウェーハおよびその製造方法
US7014704B2 (en) * 2003-06-06 2006-03-21 Sumitomo Mitsubishi Silicon Corporation Method for growing silicon single crystal
US6955718B2 (en) * 2003-07-08 2005-10-18 Memc Electronic Materials, Inc. Process for preparing a stabilized ideal oxygen precipitating silicon wafer
KR100531552B1 (ko) * 2003-09-05 2005-11-28 주식회사 하이닉스반도체 실리콘 웨이퍼 및 그 제조방법
KR100573473B1 (ko) * 2004-05-10 2006-04-24 주식회사 실트론 실리콘 웨이퍼 및 그 제조방법
JP2007022863A (ja) * 2005-07-19 2007-02-01 Sumco Corp シリコン単結晶の育成方法およびシリコンウェーハの製造方法

Also Published As

Publication number Publication date
JP2006040979A (ja) 2006-02-09
US7824493B2 (en) 2010-11-02
US8758505B2 (en) 2014-06-24
US20060016385A1 (en) 2006-01-26
US20100178753A1 (en) 2010-07-15

Similar Documents

Publication Publication Date Title
JP4715470B2 (ja) 剥離ウェーハの再生加工方法及びこの方法により再生加工された剥離ウェーハ
JPWO2008136500A1 (ja) シリコンウエハ及びその製造方法
JP5251137B2 (ja) 単結晶シリコンウェーハおよびその製造方法
JP2006004983A (ja) シリコンウエーハの製造方法及びシリコンウエーハ
TWI553172B (zh) 由矽構成的半導體晶圓和其製造方法
JPWO2005024917A1 (ja) 貼り合わせウェーハの製造方法
US8758505B2 (en) Silicon wafer and method for manufacturing the same
JP2003257981A (ja) シリコンウェーハの製造方法
WO2002049091A1 (en) Anneal wafer manufacturing method and anneal wafer
JP2006040980A (ja) シリコンウェーハおよびその製造方法
JP2010287885A (ja) シリコンウェーハおよびその製造方法
JP5572091B2 (ja) 半導体ウェーハの製造方法
JP2005317973A (ja) Soi基板及びその製造方法
JP2013030723A (ja) シリコンウェーハの製造方法
JP2013048137A (ja) シリコンウェーハの製造方法
JPH06252154A (ja) シリコンウェーハ
JP6822375B2 (ja) シリコンエピタキシャルウエーハの製造方法
JP2012049397A (ja) シリコンウェーハの製造方法
WO2011021349A1 (ja) シリコンエピタキシャルウェーハの製造方法
JP5965607B2 (ja) シリコンウェーハの製造方法
JP5999949B2 (ja) シリコンウェーハの製造方法
JP2013201314A (ja) シリコンウェーハの製造方法
JP5211550B2 (ja) シリコン単結晶ウェーハの製造方法
JP5584959B2 (ja) シリコンウェーハの製造方法
JPH0555233A (ja) 半導体基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061101

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071218

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100506

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100702

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100928

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101011

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131105

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4617751

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term