JP4617751B2 - シリコンウェーハおよびその製造方法 - Google Patents
シリコンウェーハおよびその製造方法 Download PDFInfo
- Publication number
- JP4617751B2 JP4617751B2 JP2004214983A JP2004214983A JP4617751B2 JP 4617751 B2 JP4617751 B2 JP 4617751B2 JP 2004214983 A JP2004214983 A JP 2004214983A JP 2004214983 A JP2004214983 A JP 2004214983A JP 4617751 B2 JP4617751 B2 JP 4617751B2
- Authority
- JP
- Japan
- Prior art keywords
- silicon wafer
- layer
- wafer
- oxide film
- annealing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
- C30B29/02—Elements
- C30B29/06—Silicon
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
- C30B33/02—Heat treatment
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P36/00—Gettering within semiconductor bodies
- H10P36/20—Intrinsic gettering, i.e. thermally inducing defects by using oxygen present in the silicon body
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- Materials Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Physics & Mathematics (AREA)
- Thermal Sciences (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
Description
前記シリコンウェーハの前記第2面側のDZ層だけを除去する工程により、前記第2面側の酸素濃度を10×1017atms/cm3以上にするのが好ましい。
前記酸化膜は、少なくとも20nm以上の厚みになるように形成されればよい。そして、上述したシリコンウェーハの製造方法により加工されたシリコンウェーハが提供される。
図7はOi濃度とウェーハ厚み方向との関係を示す模式グラフである。
図7にSで示すように、スライスされたウェーハ(鏡面研磨後のウェーハ)におけるOi濃度は、ほぼ一定である。DZ層形成時のアニール時において、酸化膜がない状態では、図7にAで示すように、ウェーハ表面から格子間酸素が外方拡散(Out-diffusion)して、ウェーハ表面付近でOi濃度が低下してしまう。これに対し、酸化膜を積層した状態でアニールすると、図7にYで示すように、ウェーハ表面付近におけるOi濃度の低下が抑制される。その結果、slip転位固着に必要な密度・大きさを有する析出物を生じる酸素濃度になり、Slip転位を抑制するに充分な状態を維持することが可能となると考えられる。なお、図7は、アニール時においては、BMD層にあたる部分のOi濃度の挙動に関しては詳細に示すものではない。なお、本発明で採用する酸素濃度は全てASTM-F121-1979による値である。
後述するアニール時に熱処理治具等によって支持される第2面13における酸素濃度は、8×1017atms/cm3 以上とされることが好ましく、10×1017atms/cm3 以上とされることがより好ましい。ここで、上記の値が、8×1017atms/cm3 より小さい場合には、充分な析出物が形成されず、slip転位が伸展してしましウェーハ強度が低下するため好ましくない。また、10×1017atms/cm3 より小さい場合には、Slip転位伸展を抑制する析出物は一応できるが、ウェーハ面内方向において、この析出物形成が不充分な部分が生じるような密度分布を生じる可能性があるため好ましくない。
このシリコンウェーハ20は、後工程でデバイスを形成する第1面21にDZ層22が露出しており、同様に、面取り面26にDZ(Denuded Zone)層22が露出している。また、デバイス形成面の裏面となる第2面23にはBMD層24が露出しており、同様に、周縁面25および面取り面27にDZ(Denuded Zone)層12が露出している。ここで、シリコンウェーハ20の周縁面25の第1面21側にはDZ層22が露出している。
図3は本発明のシリコンウェーハの製造方法の概要を示す説明図である。CZ法によって引上げられたシリコン単結晶Cは、その一部が円柱状のインゴットNに切り出され、周縁部が除去される(図3b)。こうした筒状のインゴットNを所定の厚みにスライスし、多数のウェーハ素材(シリコンウェーハ)30aが形成される(図3c)。ウェーハ素材30aは第1面31と第2面33とがラッピング工程(Lapping)、面取り工程(Beveling)、エッチング(Etching)等の平坦化工程およびダメージ層除去工程などを経て鏡面研磨される(図3d)。なお、図3では面取り状態を省略して記載してある。
上述の説明では省略したが、さらに面取り工程を施すことで、このような製造方法により、上述した図1に示すような面取り面16,17を有するシリコンウェーハ10と同等な構造のシリコンウェーハが製造される。
上述の説明では省略したが、さらに面取り工程を施すことで、このような製造方法により、上述した図2に示すような面取り面26,27を有するシリコンウェーハ20と同等な構造のシリコンウェーハが製造される。
また、DZ層35を除去するためには、最終的に鏡面研磨された表面状態とされていればよく、レーザーエッチ、表面研削、ウエットエッチなどの工程を経た上で鏡面研磨するというように、鏡面研磨にそれ以外の手段を併用する、あるいは、それ以外の手段でおこなうことも可能である。
本実施形態のシリコンウェーハ50は、図3dおよび図3eに示す第1実施形態におけるDZ層34を形成する際の工程に対応した工程において、デバイス形成面の裏面となる第2面43には酸化膜58が形成されている点が上記の第1実施形態と異なっている。
次いで、図4bに示すように、熱処理をおこなう前に第2面53に酸化膜58を積層する。こうした酸化膜58は、例えば厚みが20nm以上に形成されるのが好ましい。酸化膜58の形成は、ウェーハ素材50aを酸化雰囲気で加熱して、ウェーハ素材50a全体に酸化膜を形成した後、第1面51側の酸化膜だけをフッ化水素酸等によって選択的に除去してもよく、その他、選択的に第2面53側だけに酸化膜58を形成してもよい。
これにより、上述した図1に示すような実施形態1と同様の構成とされるシリコンウェーハ50が製造される。
このシリコンウェーハ50は、図4dに示すように、後工程でデバイスを形成する第1面51にDZ(Denuded Zone)層52が露出している。そして、熱処理時に支持具等によって支持される第2面53には、IGにおけるゲッタリング層とされるBMD(Balk Micro Defect)層54が露出している。
本実施形態のシリコンウェーハ60は、図5に示すように、シリコンウェーハ60の第1面61には、DZ層62が露出しているが、第2面63、周縁面65および面取り面66,67にはBMD層54が露出される構成とされる。このように、周縁面65および面取り面66,67にもBMD層64を露出させることで、シリコンウェーハ30の周縁面35および面取り面66,67からの転位の伸展を抑制し、シリコンウェーハ60の強度を更に高めるようにするのも好ましい。
図3に示す第1実施形態と同様に、CZ法によって引上げられたシリコン単結晶インゴットを所定の厚みにスライスして形成されたウェーハ素材(シリコンウェーハ)60aは第1面61、第2面63、周縁面65および図5に示した面取り面66,67に対応する面が鏡面研磨等の表面処理が施される(図6a)。図6においては、面取り面は図示していない。
その結果、こうしたアニール工程を経て、図6cに示すように、第1面61にのみDZ層62が形成されるとともに、内部および第2面63、周縁面65,および面取り面66,67に対応する位置にBMD(Balk Micro Defect)層64を有するウェーハ素材60aが形成される。
次いで、酸化膜68を除去して第1面61のみにDZ層62が露出した状態のシリコンウェーハ60が形成される。
さらに、製品の規格によっては、アニール時に積層した酸化膜を除去しないことも可能である。すなわち、DZ層以外の部分、または、第2面のみ、あるいは少なくともデバイス領域となるDZ層の部分を除いて酸化膜を有するシリコンウェーハとすることができる。
11,21,31,51,61 第1面
12,22,32,52,62 DZ層
13,23,33,53,63 第2面
14,24,34,54,64 BMD層
58,68 酸化膜
Claims (6)
- シリコン単結晶インゴットからスライスしたシリコンウェーハをアニールして、シリコンウェーハの中心部にBMD層を形成するとともに、前記シリコンウェーハの第1面側と第2面側に該BMD層を覆うDZ層を形成する工程と、
前記第2面側のDZ層だけを除去して、前記第2面側でBMD層を露出させる工程と、を備えたことを特徴とするシリコンウェーハの製造方法。 - 前記シリコンウェーハの周縁に形成されたDZ層を除去する工程を更に備えたことを特徴とする請求項1に記載のシリコンウェーハの製造方法。
- 前記シリコンウェーハのアニールは、非酸化性雰囲気で少なくとも1000℃以上の環境下で行うことを特徴とする請求項1または2に記載のシリコンウェーハの製造方法。
- 前記シリコンウェーハの前記第2面側のDZ層だけを除去する工程により、前記第2面側の酸素濃度を10×1017atms/cm3以上にすることを特徴とする請求項1ないし3のいずれか1項に記載のシリコンウェーハの製造方法。
- 前記DZ層を除去する工程は、鏡面研磨によってDZ層の厚みを減じる工程であることを特徴とする請求項1ないし4のいずれか1項に記載のシリコンウェーハの製造方法。
- 請求項1から5のいずれかに記載のシリコンウェーハの製造方法によって製造されたことを特徴とするシリコンウェーハ。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004214983A JP4617751B2 (ja) | 2004-07-22 | 2004-07-22 | シリコンウェーハおよびその製造方法 |
| US11/184,869 US7824493B2 (en) | 2004-07-22 | 2005-07-20 | Silicon wafer and method for manufacturing the same |
| US12/728,970 US8758505B2 (en) | 2004-07-22 | 2010-03-22 | Silicon wafer and method for manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004214983A JP4617751B2 (ja) | 2004-07-22 | 2004-07-22 | シリコンウェーハおよびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2006040979A JP2006040979A (ja) | 2006-02-09 |
| JP4617751B2 true JP4617751B2 (ja) | 2011-01-26 |
Family
ID=35655789
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004214983A Expired - Lifetime JP4617751B2 (ja) | 2004-07-22 | 2004-07-22 | シリコンウェーハおよびその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US7824493B2 (ja) |
| JP (1) | JP4617751B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006294691A (ja) * | 2005-04-06 | 2006-10-26 | Toshiba Corp | 半導体基板及び半導体装置とその製造方法 |
| JP5572091B2 (ja) * | 2008-08-08 | 2014-08-13 | Sumco Techxiv株式会社 | 半導体ウェーハの製造方法 |
| WO2010083995A2 (en) * | 2009-01-21 | 2010-07-29 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V | Method of enhancing the strength of semiconductor wafers or chips |
| DE102012214085B4 (de) * | 2012-08-08 | 2016-07-07 | Siltronic Ag | Halbleiterscheibe aus einkristallinem Silizium und Verfahren zu deren Herstellung |
| JP5885305B2 (ja) * | 2013-08-07 | 2016-03-15 | グローバルウェーハズ・ジャパン株式会社 | シリコンウェーハ及びその製造方法 |
Family Cites Families (32)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4548654A (en) * | 1983-06-03 | 1985-10-22 | Motorola, Inc. | Surface denuding of silicon wafer |
| JPS60133734A (ja) * | 1983-12-21 | 1985-07-16 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| JPH04171827A (ja) * | 1990-11-05 | 1992-06-19 | Nec Yamagata Ltd | 半導体装置の製造方法 |
| JP3524141B2 (ja) * | 1994-03-25 | 2004-05-10 | 株式会社東芝 | 半導体装置及びその製造方法 |
| JPH0969526A (ja) * | 1995-08-31 | 1997-03-11 | Toshiba Corp | 半導体装置の製造方法 |
| US5994761A (en) * | 1997-02-26 | 1999-11-30 | Memc Electronic Materials Spa | Ideal oxygen precipitating silicon wafers and oxygen out-diffusion-less process therefor |
| JP3416468B2 (ja) * | 1997-06-20 | 2003-06-16 | キヤノン株式会社 | Si異方性エッチング方法、インクジェットヘッド、及びその製造方法 |
| US6245430B1 (en) * | 1997-12-12 | 2001-06-12 | Sumitomo Sitix Corporation | Silicon single crystal wafer and manufacturing method for it |
| JP3697106B2 (ja) * | 1998-05-15 | 2005-09-21 | キヤノン株式会社 | 半導体基板の作製方法及び半導体薄膜の作製方法 |
| EP1110240B1 (en) * | 1998-09-02 | 2006-10-25 | MEMC Electronic Materials, Inc. | Process for preparing an ideal oxygen precipitating silicon wafer |
| DE69941196D1 (de) * | 1998-09-02 | 2009-09-10 | Memc Electronic Materials | Wärmebehandelte Siliziumscheiben mit verbesserter Eigengetterung |
| JP3589119B2 (ja) * | 1999-10-07 | 2004-11-17 | 三菱住友シリコン株式会社 | エピタキシャルウェーハの製造方法 |
| JP2001253795A (ja) * | 2000-03-09 | 2001-09-18 | Sumitomo Metal Ind Ltd | シリコンエピタキシャルウェーハとその製造方法 |
| ATE313096T1 (de) * | 2000-06-17 | 2005-12-15 | Leica Microsystems | Anordnung zum untersuchen mikroskopischer präparate mit einem scanmikroskop |
| US6835245B2 (en) * | 2000-06-22 | 2004-12-28 | Sumitomo Mitsubishi Silicon Corporation | Method of manufacturing epitaxial wafer and method of producing single crystal as material therefor |
| JP2002009081A (ja) * | 2000-06-26 | 2002-01-11 | Toshiba Corp | 半導体装置及びその製造方法 |
| JP4718668B2 (ja) * | 2000-06-26 | 2011-07-06 | 株式会社Sumco | エピタキシャルウェーハの製造方法 |
| US6606444B2 (en) * | 2000-09-28 | 2003-08-12 | Murray R. Harman | Positioning device especially for assembling optical components |
| JP2002134521A (ja) | 2000-10-30 | 2002-05-10 | Sumitomo Metal Ind Ltd | シリコン半導体基板の熱処理方法 |
| JP4720058B2 (ja) * | 2000-11-28 | 2011-07-13 | 株式会社Sumco | シリコンウェーハの製造方法 |
| DE10115309A1 (de) * | 2001-03-28 | 2002-10-02 | Gnothis Holding Sa Ecublens | Mikroskopanordnung zur Fluoreszenzspektorskopie, insbesondere Fluoreszenzkorrelationsspektroskopie |
| WO2002086960A1 (en) * | 2001-04-20 | 2002-10-31 | Memc Electronic Materials, Inc. | Method for the preparation of a silicon wafer having stabilized oxygen precipitates |
| US6709957B2 (en) * | 2001-06-19 | 2004-03-23 | Sumitomo Mitsubishi Silicon Corporation | Method of producing epitaxial wafers |
| CN1324664C (zh) * | 2002-04-10 | 2007-07-04 | Memc电子材料有限公司 | 用于控制理想氧沉淀硅片中洁净区深度的方法 |
| JP2004006615A (ja) * | 2002-04-26 | 2004-01-08 | Sumitomo Mitsubishi Silicon Corp | 高抵抗シリコンウエーハ及びその製造方法 |
| US6905771B2 (en) * | 2002-11-11 | 2005-06-14 | Sumitomo Mitsubishi Silicon Corporation | Silicon wafer |
| JP2004172391A (ja) * | 2002-11-20 | 2004-06-17 | Sumitomo Mitsubishi Silicon Corp | シリコンウェーハおよびその製造方法 |
| US7014704B2 (en) * | 2003-06-06 | 2006-03-21 | Sumitomo Mitsubishi Silicon Corporation | Method for growing silicon single crystal |
| US6955718B2 (en) * | 2003-07-08 | 2005-10-18 | Memc Electronic Materials, Inc. | Process for preparing a stabilized ideal oxygen precipitating silicon wafer |
| KR100531552B1 (ko) * | 2003-09-05 | 2005-11-28 | 주식회사 하이닉스반도체 | 실리콘 웨이퍼 및 그 제조방법 |
| KR100573473B1 (ko) * | 2004-05-10 | 2006-04-24 | 주식회사 실트론 | 실리콘 웨이퍼 및 그 제조방법 |
| JP2007022863A (ja) * | 2005-07-19 | 2007-02-01 | Sumco Corp | シリコン単結晶の育成方法およびシリコンウェーハの製造方法 |
-
2004
- 2004-07-22 JP JP2004214983A patent/JP4617751B2/ja not_active Expired - Lifetime
-
2005
- 2005-07-20 US US11/184,869 patent/US7824493B2/en not_active Expired - Lifetime
-
2010
- 2010-03-22 US US12/728,970 patent/US8758505B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2006040979A (ja) | 2006-02-09 |
| US7824493B2 (en) | 2010-11-02 |
| US8758505B2 (en) | 2014-06-24 |
| US20060016385A1 (en) | 2006-01-26 |
| US20100178753A1 (en) | 2010-07-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4715470B2 (ja) | 剥離ウェーハの再生加工方法及びこの方法により再生加工された剥離ウェーハ | |
| JPWO2008136500A1 (ja) | シリコンウエハ及びその製造方法 | |
| JP5251137B2 (ja) | 単結晶シリコンウェーハおよびその製造方法 | |
| JP2006004983A (ja) | シリコンウエーハの製造方法及びシリコンウエーハ | |
| TWI553172B (zh) | 由矽構成的半導體晶圓和其製造方法 | |
| JPWO2005024917A1 (ja) | 貼り合わせウェーハの製造方法 | |
| US8758505B2 (en) | Silicon wafer and method for manufacturing the same | |
| JP2003257981A (ja) | シリコンウェーハの製造方法 | |
| WO2002049091A1 (en) | Anneal wafer manufacturing method and anneal wafer | |
| JP2006040980A (ja) | シリコンウェーハおよびその製造方法 | |
| JP2010287885A (ja) | シリコンウェーハおよびその製造方法 | |
| JP5572091B2 (ja) | 半導体ウェーハの製造方法 | |
| JP2005317973A (ja) | Soi基板及びその製造方法 | |
| JP2013030723A (ja) | シリコンウェーハの製造方法 | |
| JP2013048137A (ja) | シリコンウェーハの製造方法 | |
| JPH06252154A (ja) | シリコンウェーハ | |
| JP6822375B2 (ja) | シリコンエピタキシャルウエーハの製造方法 | |
| JP2012049397A (ja) | シリコンウェーハの製造方法 | |
| WO2011021349A1 (ja) | シリコンエピタキシャルウェーハの製造方法 | |
| JP5965607B2 (ja) | シリコンウェーハの製造方法 | |
| JP5999949B2 (ja) | シリコンウェーハの製造方法 | |
| JP2013201314A (ja) | シリコンウェーハの製造方法 | |
| JP5211550B2 (ja) | シリコン単結晶ウェーハの製造方法 | |
| JP5584959B2 (ja) | シリコンウェーハの製造方法 | |
| JPH0555233A (ja) | 半導体基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061101 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071218 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100506 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100702 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100928 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101011 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131105 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4617751 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |
