JPH0969526A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0969526A JPH0969526A JP22381395A JP22381395A JPH0969526A JP H0969526 A JPH0969526 A JP H0969526A JP 22381395 A JP22381395 A JP 22381395A JP 22381395 A JP22381395 A JP 22381395A JP H0969526 A JPH0969526 A JP H0969526A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- film
- semiconductor device
- region
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】
【課題】素子形成領域のみにＤＺを形成することによ
り、有害不純物を除去し、かつ、基板強度を保ち歩留ま
りを向上する。 【解決手段】半導体基板１上の半導体装置が形成される
領域を除く領域の少なくとも一部を被覆するように膜４
を形成しと、１０００℃以上の非酸化性ガス雰囲気中で
基板１を熱処理し、被覆膜４は基板１中に含有された酸
素の外方拡散を防止する膜である。
り、有害不純物を除去し、かつ、基板強度を保ち歩留ま
りを向上する。 【解決手段】半導体基板１上の半導体装置が形成される
領域を除く領域の少なくとも一部を被覆するように膜４
を形成しと、１０００℃以上の非酸化性ガス雰囲気中で
基板１を熱処理し、被覆膜４は基板１中に含有された酸
素の外方拡散を防止する膜である。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体基板の信頼
性を高めるための製造方法に係わり、特に基板中の酸素
濃度を制御する半導体装置の製造方法に関する。
性を高めるための製造方法に係わり、特に基板中の酸素
濃度を制御する半導体装置の製造方法に関する。
【０００２】
【従来の技術】シリコン（Ｓｉ）等の半導体結晶基板
は、ＣＺ（チョクラルスキ−）法やＦＺ（フロ−ティン
グゾ−ン）法により形成された棒状の単結晶を円盤状の
基板に切断し、鏡面研磨したものが使用される。ＣＺ法
は、多結晶シリコンをルツボに入れて加熱溶融し、種結
晶を溶融液に浸してから引き上げて単結晶を成長させる
方法である。この時、ルツボの石英に由来して、単結晶
中に酸素が混入する。
は、ＣＺ（チョクラルスキ−）法やＦＺ（フロ−ティン
グゾ−ン）法により形成された棒状の単結晶を円盤状の
基板に切断し、鏡面研磨したものが使用される。ＣＺ法
は、多結晶シリコンをルツボに入れて加熱溶融し、種結
晶を溶融液に浸してから引き上げて単結晶を成長させる
方法である。この時、ルツボの石英に由来して、単結晶
中に酸素が混入する。
【０００３】このような結晶中の酸素は、基板中の転位
に析出して転位の運動を阻止するため、半導体装置の製
造中の熱処理応力または機械的応力による転位の発生が
小さく、基板の反りも少ない。このため、多くの半導体
装置の製造にＣＺ結晶が用いられている。
に析出して転位の運動を阻止するため、半導体装置の製
造中の熱処理応力または機械的応力による転位の発生が
小さく、基板の反りも少ない。このため、多くの半導体
装置の製造にＣＺ結晶が用いられている。
【０００４】また、基板中の酸素濃度が融解飽和濃度以
上の場合には、熱処理により余剰酸素が析出し結晶欠陥
を作るが、この結晶欠陥は、基板中に含まれる金属等の
有害不純物を捕らえ、不活性化することができる。この
ようにＣＺ結晶に含まれる酸素を析出させてゲッタリン
グ用の欠陥を作る処理を、一般にイントリンシックゲッ
タリングという。
上の場合には、熱処理により余剰酸素が析出し結晶欠陥
を作るが、この結晶欠陥は、基板中に含まれる金属等の
有害不純物を捕らえ、不活性化することができる。この
ようにＣＺ結晶に含まれる酸素を析出させてゲッタリン
グ用の欠陥を作る処理を、一般にイントリンシックゲッ
タリングという。
【０００５】しかし、一方で、このような結晶欠陥が素
子領域に存在すると、例えば接合リ−ク電流を増大させ
てしまう。また、基板表面を酸化する時に、この析出酸
素が酸化膜中に取り込まれると、例えばゲ−ト酸化膜等
の耐圧が低下し、偶発不良率が高くなるという問題が生
じる。このため、素子形成領域の酸素濃度を低下させ、
素子形成領域以外の析出酸素により、有害不純物のゲッ
タリングを行う方法が一般に行われる。
子領域に存在すると、例えば接合リ−ク電流を増大させ
てしまう。また、基板表面を酸化する時に、この析出酸
素が酸化膜中に取り込まれると、例えばゲ−ト酸化膜等
の耐圧が低下し、偶発不良率が高くなるという問題が生
じる。このため、素子形成領域の酸素濃度を低下させ、
素子形成領域以外の析出酸素により、有害不純物のゲッ
タリングを行う方法が一般に行われる。
【０００６】すなわち、酸素濃度が例えば１〜２×１０
ｃｍ-3程度の高酸素濃度基板を、１０００℃以上の非酸
化性ガス雰囲気中で高温熱処理し、表面近傍の酸素を外
方に拡散させて濃度を低下させる。この時、基板内部で
は酸素の析出核が形成される。
ｃｍ-3程度の高酸素濃度基板を、１０００℃以上の非酸
化性ガス雰囲気中で高温熱処理し、表面近傍の酸素を外
方に拡散させて濃度を低下させる。この時、基板内部で
は酸素の析出核が形成される。
【０００７】このようにして形成された基板の酸素濃度
分布を図３に示す。このように、素子が形成される基板
表面領域の酸素濃度は低減され、基板内部の酸素濃度は
高く保たれている。例えば酸素濃度が５×１０17ｃｍ-3
以下に減少した表面近傍領域（厚さ１０〜数十μｍ程
度）をＤＺ（デヌ−デッドゾ−ン）と呼び、素子形成領
域となる。また、基板内部の高濃度酸素領域をＢＭＤ
（バルクマイクロディフェクト）層と呼び、ここで析出
した酸素の核が有害不純物をゲッタリングする。
分布を図３に示す。このように、素子が形成される基板
表面領域の酸素濃度は低減され、基板内部の酸素濃度は
高く保たれている。例えば酸素濃度が５×１０17ｃｍ-3
以下に減少した表面近傍領域（厚さ１０〜数十μｍ程
度）をＤＺ（デヌ−デッドゾ−ン）と呼び、素子形成領
域となる。また、基板内部の高濃度酸素領域をＢＭＤ
（バルクマイクロディフェクト）層と呼び、ここで析出
した酸素の核が有害不純物をゲッタリングする。
【０００８】しかし、図３に示すように、従来のゲッタ
リング方法によれば、素子が形成される基板表面側のみ
でなく、基板裏面側の酸素濃度も低下してしまう。この
ため、熱応力や物理的応力により転位が発生しやすくな
り基板の強度が弱くなってしまい、歩留まりが低下する
という問題があった。特に半導体装置の製造工程中には
基板裏面側において基板を支えることが多いため、裏面
側の酸素濃度が低下すると、転位がより発生しやすくな
ってしまう。さらに、基板裏面側には素子が形成されな
いため、酸素濃度を低減する必要はない。
リング方法によれば、素子が形成される基板表面側のみ
でなく、基板裏面側の酸素濃度も低下してしまう。この
ため、熱応力や物理的応力により転位が発生しやすくな
り基板の強度が弱くなってしまい、歩留まりが低下する
という問題があった。特に半導体装置の製造工程中には
基板裏面側において基板を支えることが多いため、裏面
側の酸素濃度が低下すると、転位がより発生しやすくな
ってしまう。さらに、基板裏面側には素子が形成されな
いため、酸素濃度を低減する必要はない。
【０００９】
【発明が解決しようとする課題】このように、従来の半
導体装置の製造方法では、素子領域の酸素濃度を低減す
る工程において、素子が形成されない領域の酸素濃度も
低下し、このために基板強度が低下してしまうという問
題があった。
導体装置の製造方法では、素子領域の酸素濃度を低減す
る工程において、素子が形成されない領域の酸素濃度も
低下し、このために基板強度が低下してしまうという問
題があった。
【００１０】本発明の目的は、素子形成領域のみにＤＺ
を形成することにより、有害不純物を除去し、かつ、基
板強度を保ち歩留まりを向上することができる半導体装
置の製造方法を提供することである。
を形成することにより、有害不純物を除去し、かつ、基
板強度を保ち歩留まりを向上することができる半導体装
置の製造方法を提供することである。
【００１１】
【課題を解決するための手段】上記課題を解決し目的を
達成するために、本発明による半導体装置の製造方法
は、半導体基板上の半導体装置が形成される領域を除く
領域の少なくとも一部を被覆するように膜を形成する工
程と、１０００℃以上の非酸化性ガス雰囲気中で前記基
板を熱処理する工程とを具備し、前記被覆膜は前記基板
中に含有された酸素の外方拡散を防止する膜であること
を特徴とする。
達成するために、本発明による半導体装置の製造方法
は、半導体基板上の半導体装置が形成される領域を除く
領域の少なくとも一部を被覆するように膜を形成する工
程と、１０００℃以上の非酸化性ガス雰囲気中で前記基
板を熱処理する工程とを具備し、前記被覆膜は前記基板
中に含有された酸素の外方拡散を防止する膜であること
を特徴とする。
【００１２】このように、基板中に含有された酸素の外
方拡散を防止する膜により半導体装置が形成される領域
を除く領域の少なくとも一部を覆った後に高温熱工程を
行うため、この領域の酸素含有濃度が低下しないので、
基板の転位発生を防止し、有害不純物のゲッタリングを
十分に行うことができる。また、半導体装置が形成され
る領域は、膜で覆わないで熱処理を行うことにより酸素
濃度を低下させて、余剰酸素の析出による結晶欠陥の形
成を防止することができる。
方拡散を防止する膜により半導体装置が形成される領域
を除く領域の少なくとも一部を覆った後に高温熱工程を
行うため、この領域の酸素含有濃度が低下しないので、
基板の転位発生を防止し、有害不純物のゲッタリングを
十分に行うことができる。また、半導体装置が形成され
る領域は、膜で覆わないで熱処理を行うことにより酸素
濃度を低下させて、余剰酸素の析出による結晶欠陥の形
成を防止することができる。
【００１３】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して説明する。図１は本発明の第１の実施
の形態を示す製造工程断面図である。シリコン（Ｓｉ）
等の半導体基板１を酸化して例えば１００ｎｍのＳｉＯ
2 等の熱酸化膜４を形成する（図１の（ａ））。
て図面を参照して説明する。図１は本発明の第１の実施
の形態を示す製造工程断面図である。シリコン（Ｓｉ）
等の半導体基板１を酸化して例えば１００ｎｍのＳｉＯ
2 等の熱酸化膜４を形成する（図１の（ａ））。
【００１４】次に、基板１の裏面側の酸化膜４上に、例
えばフォトレジスト膜等の耐エッチング性を有する膜５
を形成する（図１の（ｂ））。続いて、半導体基板１の
表面側の酸化膜４を例えばＮＨ4 Ｆ等により除去する
（図１の（ｃ））。
えばフォトレジスト膜等の耐エッチング性を有する膜５
を形成する（図１の（ｂ））。続いて、半導体基板１の
表面側の酸化膜４を例えばＮＨ4 Ｆ等により除去する
（図１の（ｃ））。
【００１５】さらに、例えばＨ2 Ｏ2 とＨ2 ＳＯ4 の混
合液に基板１を浸す等の処理により基板１の裏面側のフ
ォトレジスト膜５を剥離する（図１の（ｄ））。このよ
うにして、裏面側に熱酸化膜４が形成された半導体基板
１を１０００℃以上の、例えば水素（Ｈ2 ）、アルゴン
（Ａｒ）等の非酸化性ガス雰囲気中で熱処理する（図１
の（ｅ））。
合液に基板１を浸す等の処理により基板１の裏面側のフ
ォトレジスト膜５を剥離する（図１の（ｄ））。このよ
うにして、裏面側に熱酸化膜４が形成された半導体基板
１を１０００℃以上の、例えば水素（Ｈ2 ）、アルゴン
（Ａｒ）等の非酸化性ガス雰囲気中で熱処理する（図１
の（ｅ））。
【００１６】この時の酸素濃度分布を図２に示す。この
図のように、半導体基板１の表面近傍領域の酸素が外方
拡散して、基板１の表面近傍にＤＺが形成される。基板
１の裏面側においても基板１中の酸素が外方拡散して酸
素濃度は低下するが、基板１の裏面表面を酸化膜が覆っ
ているため、外方拡散の量はわずかである。このため、
基板１の裏面側を含めて、基板１の表面近傍以外の領域
には酸素が残存し、余剰酸素が析出してＢＭＤが形成さ
れる。
図のように、半導体基板１の表面近傍領域の酸素が外方
拡散して、基板１の表面近傍にＤＺが形成される。基板
１の裏面側においても基板１中の酸素が外方拡散して酸
素濃度は低下するが、基板１の裏面表面を酸化膜が覆っ
ているため、外方拡散の量はわずかである。このため、
基板１の裏面側を含めて、基板１の表面近傍以外の領域
には酸素が残存し、余剰酸素が析出してＢＭＤが形成さ
れる。
【００１７】このように、本実施の形態によれば、基板
１の素子が形成されない裏面側に酸化膜４を形成した後
に高温熱工程を行うため、この酸化膜４が酸素の外方拡
散を防止することにより、基板１の裏面側の酸素濃度を
保持することができる。このため、従来のように裏面側
の酸素濃度が低い基板に比べて、特に裏面側での転位の
発生を抑制し、基板強度を増大させ、歩留まりを向上さ
せることが可能となる。
１の素子が形成されない裏面側に酸化膜４を形成した後
に高温熱工程を行うため、この酸化膜４が酸素の外方拡
散を防止することにより、基板１の裏面側の酸素濃度を
保持することができる。このため、従来のように裏面側
の酸素濃度が低い基板に比べて、特に裏面側での転位の
発生を抑制し、基板強度を増大させ、歩留まりを向上さ
せることが可能となる。
【００１８】なお、本実施の形態では、熱酸化膜４によ
り基板１の裏面を覆い、酸素の外方拡散を防止したが、
例えばオキシナイトライド（ＯＮ）膜、ＣＶＤ（気相化
学成長）法を用いて形成した酸化膜（ＳｉＯ2 ）、ＣＶ
Ｄ（気相化学成長）法を用いて形成した窒化膜（Ｓｉ
Ｎ）等の酸素の外方拡散を防止する単層膜もしくはこれ
らの膜を２つ以上積層した積層膜でも構わない。
り基板１の裏面を覆い、酸素の外方拡散を防止したが、
例えばオキシナイトライド（ＯＮ）膜、ＣＶＤ（気相化
学成長）法を用いて形成した酸化膜（ＳｉＯ2 ）、ＣＶ
Ｄ（気相化学成長）法を用いて形成した窒化膜（Ｓｉ
Ｎ）等の酸素の外方拡散を防止する単層膜もしくはこれ
らの膜を２つ以上積層した積層膜でも構わない。
【００１９】また、本実施の形態では、基板１の裏面全
体に酸化膜４を残存させたが、基板１の表面側の最終的
に素子が形成されない領域にも残存させることができ
る。または基板１の裏面全体ではなくその一部のみに酸
化膜４を残存させることも可能である。例えば、基板１
の裏面側にも素子を形成する場合には、これらの素子の
形成領域以外に酸化膜４を残存させる。また、基板１の
裏面の周辺部または基板１を支持する治具が接触する部
分等、特に転位の発生しやすい部分のみに酸化膜４を残
存させることもできる。このようにすることにより、基
板１のこのように、半導体基板１の素子形成領域以外の
少なくとも一部を酸化膜４等により覆っていればよい。
ただし、素子形成領域以外のできるかぎり広い領域に酸
化膜４等を残存させる方が、ＢＭＤ領域を広くすること
ができ、より基板１の強度を増大させることができるた
め、好ましい。
体に酸化膜４を残存させたが、基板１の表面側の最終的
に素子が形成されない領域にも残存させることができ
る。または基板１の裏面全体ではなくその一部のみに酸
化膜４を残存させることも可能である。例えば、基板１
の裏面側にも素子を形成する場合には、これらの素子の
形成領域以外に酸化膜４を残存させる。また、基板１の
裏面の周辺部または基板１を支持する治具が接触する部
分等、特に転位の発生しやすい部分のみに酸化膜４を残
存させることもできる。このようにすることにより、基
板１のこのように、半導体基板１の素子形成領域以外の
少なくとも一部を酸化膜４等により覆っていればよい。
ただし、素子形成領域以外のできるかぎり広い領域に酸
化膜４等を残存させる方が、ＢＭＤ領域を広くすること
ができ、より基板１の強度を増大させることができるた
め、好ましい。
【００２０】また、形成される酸化膜４等の膜厚は、高
温熱処理により酸素が外方に拡散しない膜厚を設定する
必要がある。酸素の拡散係数は膜材料、熱処理温度に依
存するので、膜厚もこれらに依存して適宜設定する必要
がある。
温熱処理により酸素が外方に拡散しない膜厚を設定する
必要がある。酸素の拡散係数は膜材料、熱処理温度に依
存するので、膜厚もこれらに依存して適宜設定する必要
がある。
【００２１】なお、膜４を残存させたまま高温熱処理を
行うため、膜４と基板１の間に熱応力が発生する。この
熱応力が結晶欠陥を発生させない程度の範囲内にとどま
るように、膜材料、膜厚、積層構造を適宜設定する必要
がある。
行うため、膜４と基板１の間に熱応力が発生する。この
熱応力が結晶欠陥を発生させない程度の範囲内にとどま
るように、膜材料、膜厚、積層構造を適宜設定する必要
がある。
【００２２】また、本実施の形態では、基板１の裏面側
の酸化膜４をエッチングから保護するためにレジスト膜
５を形成したが、レジスト膜に限らず、例えば窒化膜等
のエッチング耐性を有する膜を使用することが可能であ
る。窒化膜の場合、この膜を残存させたまま高温熱処理
を行うことができるので、工程を簡略化することができ
る。
の酸化膜４をエッチングから保護するためにレジスト膜
５を形成したが、レジスト膜に限らず、例えば窒化膜等
のエッチング耐性を有する膜を使用することが可能であ
る。窒化膜の場合、この膜を残存させたまま高温熱処理
を行うことができるので、工程を簡略化することができ
る。
【００２３】
【発明の効果】以上のように、本発明による半導体装置
の製造方法では、素子形成領域のみにＤＺを形成するこ
とにより、有害不純物を除去し、かつ、基板強度を保ち
歩留まりを向上することができる。
の製造方法では、素子形成領域のみにＤＺを形成するこ
とにより、有害不純物を除去し、かつ、基板強度を保ち
歩留まりを向上することができる。
【図１】本発明による第１の実施の形態を説明する断面
図。
図。
【図２】本発明により製造された半導体装置の酸素濃度
分布を示す図。
分布を示す図。
【図３】従来の方法により製造された半導体装置の酸素
濃度分布を示す図。
濃度分布を示す図。
１…Ｓｉ基板、２…ＤＺ、３…ＢＭＤ、４…酸化膜、５
…レジスト
…レジスト
Claims (4)
- 【請求項１】 半導体基板上の半導体装置が形成される
領域を除く領域の少なくとも一部を被覆するように膜を
形成する工程と、１０００℃以上の非酸化性ガス雰囲気
中で前記基板を熱処理する工程とを具備し、前記被覆膜
は前記基板中に含有された酸素の外方拡散を防止する膜
であることを特徴とする半導体装置の製造方法。 - 【請求項２】 前記被覆膜は、熱酸化膜（ＳｉＯ2 ）、
オキシナイトライド（ＯＮ）膜、化学気相成長法により
形成された酸化膜（ＣＶＤ−ＳｉＯ2 ）、化学気相成長
法により形成された窒化膜（ＣＶＤ−ＳｉＮ）よりなる
グル−プより選択された１つ以上の膜により形成される
請求項２記載の半導体装置の製造方法。 - 【請求項３】 半導体基板上に熱酸化膜を形成する工程
と、前記基板の裏面側に形成された前記熱酸化膜上に膜
を形成する工程と、前記膜をマスクとして前記基板の表
面側の前記熱酸化膜をエッチングする工程と、前記膜を
剥離する工程と、１０００℃以上の非酸化性ガス雰囲気
中で前記基板を熱処理する工程とを具備することを特徴
とする半導体装置の製造方法。 - 【請求項４】 前記膜はレジスト膜である請求項３記載
の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22381395A JPH0969526A (ja) | 1995-08-31 | 1995-08-31 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22381395A JPH0969526A (ja) | 1995-08-31 | 1995-08-31 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0969526A true JPH0969526A (ja) | 1997-03-11 |
Family
ID=16804130
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22381395A Pending JPH0969526A (ja) | 1995-08-31 | 1995-08-31 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0969526A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002246573A (ja) * | 2001-02-13 | 2002-08-30 | Nippon Steel Corp | Ｓｉｍｏｘ基板の作製方法 |
| JP2002324802A (ja) * | 2001-02-21 | 2002-11-08 | Shin Etsu Handotai Co Ltd | アニールウェーハの製造方法 |
| JP2006040979A (ja) * | 2004-07-22 | 2006-02-09 | Sumco Corp | シリコンウェーハおよびその製造方法 |
| JP2010003899A (ja) * | 2008-06-20 | 2010-01-07 | Fuji Electric Device Technology Co Ltd | シリコンウェハ、半導体装置、シリコンウェハの製造方法および半導体装置の製造方法 |
| WO2010016586A1 (ja) * | 2008-08-08 | 2010-02-11 | Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 | 半導体ウェーハの製造方法 |
-
1995
- 1995-08-31 JP JP22381395A patent/JPH0969526A/ja active Pending
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002246573A (ja) * | 2001-02-13 | 2002-08-30 | Nippon Steel Corp | Ｓｉｍｏｘ基板の作製方法 |
| JP2002324802A (ja) * | 2001-02-21 | 2002-11-08 | Shin Etsu Handotai Co Ltd | アニールウェーハの製造方法 |
| JP2006040979A (ja) * | 2004-07-22 | 2006-02-09 | Sumco Corp | シリコンウェーハおよびその製造方法 |
| US7824493B2 (en) | 2004-07-22 | 2010-11-02 | Sumitomo Mitsubishi Silicon Corporation | Silicon wafer and method for manufacturing the same |
| JP4617751B2 (ja) * | 2004-07-22 | 2011-01-26 | 株式会社Ｓｕｍｃｏ | シリコンウェーハおよびその製造方法 |
| US8758505B2 (en) | 2004-07-22 | 2014-06-24 | Sumitomo Mitsubishi Silicon Corporation | Silicon wafer and method for manufacturing the same |
| JP2010003899A (ja) * | 2008-06-20 | 2010-01-07 | Fuji Electric Device Technology Co Ltd | シリコンウェハ、半導体装置、シリコンウェハの製造方法および半導体装置の製造方法 |
| WO2010016586A1 (ja) * | 2008-08-08 | 2010-02-11 | Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 | 半導体ウェーハの製造方法 |
| US8426297B2 (en) | 2008-08-08 | 2013-04-23 | Sumco Techxiv Corporation | Method for manufacturing semiconductor wafer |
| JP5572091B2 (ja) * | 2008-08-08 | 2014-08-13 | Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 | 半導体ウェーハの製造方法 |
| US8853103B2 (en) | 2008-08-08 | 2014-10-07 | Sumco Techxiv Corporation | Method for manufacturing semiconductor wafer |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6958092B2 (en) | Epitaxial silicon wafer with intrinsic gettering and a method for the preparation thereof | |
| US4645546A (en) | Semiconductor substrate | |
| JPH0684925A (ja) | 半導体基板およびその処理方法 | |
| EP0954018B1 (en) | Method for manufacturing semiconductor silicon epitaxial wafer and semiconductor device | |
| JPH07335657A (ja) | シリコンウェーハの熱処理方法およびシリコンウェーハ | |
| US6436846B1 (en) | Combined preanneal/oxidation step using rapid thermal processing | |
| JPH09199416A (ja) | 半導体基板とその製造方法 | |
| US5940722A (en) | Method of manufacturing a semiconductor comprising an oxygen-containing silicon wafer | |
| KR20000006001A (ko) | 무결함영역을가진반도체 | |
| WO2002049091A1 (fr) | Procede de fabrication d'une tranche de recuit et tranche obtenue | |
| JPH05291097A (ja) | シリコン基板およびその製造方法 | |
| JPH0969526A (ja) | 半導体装置の製造方法 | |
| KR960016219B1 (ko) | 반도체 장치 | |
| KR100309462B1 (ko) | 반도체 소자의 웨이퍼 및 그 제조방법 | |
| JPH06295913A (ja) | シリコンウエハの製造方法及びシリコンウエハ | |
| JPH023539B2 (ja) | ||
| JP2774855B2 (ja) | ゲッタリング効果増強シリコン基板及びその製造方法 | |
| JPS63142822A (ja) | 半導体装置の製造方法 | |
| JPS60148127A (ja) | 半導体基板の製造方法 | |
| JPH0897221A (ja) | シリコンウェーハの製造方法及びシリコンウェーハ | |
| KR0185985B1 (ko) | 실리콘 웨이퍼의 에피택셜층 형성방법 | |
| JPS6115335A (ja) | シリコンウエ−ハのゲツタリング方法 | |
| JPH02170522A (ja) | 半導体装置の製造方法 | |
| JP3282265B2 (ja) | 半導体装置の製造方法 | |
| JPH0936123A (ja) | 半導体装置及びその製造方法 |