JP2002246573A - Simox基板の作製方法 - Google Patents
Simox基板の作製方法Info
- Publication number
- JP2002246573A JP2002246573A JP2001035698A JP2001035698A JP2002246573A JP 2002246573 A JP2002246573 A JP 2002246573A JP 2001035698 A JP2001035698 A JP 2001035698A JP 2001035698 A JP2001035698 A JP 2001035698A JP 2002246573 A JP2002246573 A JP 2002246573A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- film
- cap
- heat treatment
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Element Separation (AREA)
Abstract
をできるだけ小さくして、健全な埋め込み酸化膜層を形
成可能なSIMOX基板の作製方法を提供することを目的と
する。 【解決手段】 単結晶基板に酸素イオン注入し、その後
の熱処理を行うことにより埋め込み酸化膜を形成するSI
MOX基板の製造方法において、イオン注入後の基板表面
に酸素の外方拡散を抑制するキャップ膜を形成した後、
埋め込み酸化膜を形成する熱処理を行うことを特徴とす
るSIMOX基板の作製方法である。
Description
板中に絶縁性の埋め込み酸化膜を形成するSIMOX基板の
作製方法に関する。
的で、単結晶基板中に絶縁膜を埋め込むSOI基板が開発
されている。SOI基板の製造技術の一つとして、SIMOX基
板がある。SIMOX基板とは、単結晶基板に酸素イオンを
注入して、その後の高温熱処理を行うことで、基板内の
所定の深さに埋め込み酸化膜を形成する技術である。SI
MOX基板は、その他の作製方法である貼り合わせSOI基板
と比較して、研摩加工を伴うことなく、均一厚みのデバ
イス活性領域を形成することができる。また、不純物の
無害化能力が高い(高いゲッタリング特性を持つ)などの
特徴を有する。
注入し、アニール処理によって作製されるSIMOX基板に
は、以下のような課題がある。単結晶層と埋め込み酸化
膜層の界面に凹凸があり、デバイス特性にばらつきが生
じる。一般には、後段の酸化性雰囲気における長時間の
熱処理により改善されるが、単結晶層の酸化による消費
が激しく狙いの単結晶厚みを確保することが困難とな
る。
により不完全になると、埋め込み酸化膜中にピンホール
が発生し、電気絶縁性は低下する。これも後段の酸化性
雰囲気における長時間熱処理により改善されるが、上記
と同様の理由により問題がある。以上のような理由によ
り、埋め込み酸化膜の電気絶縁性を確保しつつ、単結晶
シリコン層の膜厚を維持することがこれまで困難であっ
た。
積することで転位を低減する方法については以前に報告
がある。キャップ酸化膜を堆積後、1100℃/6時間のAr雰
囲気下での熱処理を行い、1300℃の熱処理を行う。この
熱処理中で、キャップ酸化膜/SOI界面では、シリコンの
酸化に伴い、以下の反応が進行する。
iOの外方拡散)ここで、100nm以下の酸化膜の場合、SiO
がキャップ酸化膜中を拡散し、系外に放出される。これ
以上厚い酸化膜では、SiOの拡散バリアとして作用して
しまうとされている。また、後段の1300 ℃超熱処理に
より、残留するSiOx析出物を除去することを狙ってい
る。SiOの放出に伴って発生するVacancyは、BOX成長の
際に発生する格子間シリコンと対消滅し、過剰な格子間
シリコンによる貫通転位の発生を抑制すると期待される
(特開平6-283420)。
素を含む雰囲気における高温熱処理において、酸素に対
する十分な内方拡散抑止効果がなく、単結晶シリコン層
の厚みを確保することが困難であった。
上述した従来の問題点を解決すべく、基板中の単結晶シ
リコン層の消費をできるだけ小さくして、健全な埋め込
み酸化膜層を形成可能なSIMOX基板の作製方法を提供す
ることを目的とする。
に、本発明に関わるSIMOX基板は、酸素イオン注入とそ
の後のアニールの中間に基板表面にキャップ膜を形成す
る工程を加えることで、適切な厚みの単結晶シリコン層
/埋め込み酸化膜層を形成することを特徴とする。
素イオン注入し、その後の熱処理を行うことにより埋め
込み酸化膜を形成するSIMOX基板の製造方法において、
イオン注入後の基板表面に酸素の外方拡散を抑制するキ
ャップ膜を形成した後、埋め込み酸化膜を形成する熱処
理を行うことを特徴とするSIMOX基板の作製方法を提供
するものである。
ップ膜が、シリコンの酸化膜及び/又は窒化膜である請
求項1記載のSIMOX基板の作製方法を提供するものであ
る。
ップ膜がシリコン酸化膜の場合、その厚みが100nm超、2
000nm未満である請求項1又は2に記載のSIMOX基板の作製
方法を提供するものである。
ップ膜がシリコン窒化膜の場合、その厚みが10nm超、20
0nm未満である請求項1又は2に記載のSIMOX基板の作製方
法を提供するものである。
み酸化膜を形成する熱処理が、不活性ガスに対して0.5
体積%以上5体積%以下の少量の酸素が含有された雰囲気
で、熱処理温度が1300℃以上である請求項1記載のSIMOX
基板の作製方法を提供するものである。
方法は、キャップ膜層を有することを特徴とする。この
キャップ膜の存在により、後段の酸化性雰囲気における
高温熱処理において、単結晶シリコン層の酸化を抑制す
るとともに、イオン注入により導入された酸素の外方拡
散をも抑制する。Deal-Groveモデルにおける反応律速か
ら拡散律速へ遷移する膜厚について結論は得られていな
いのが現状であるが、100nm超のキャップ膜を堆積する
ことにより、単結晶シリコン層の酸化がかなり抑制され
る。従って、注入した酸素イオンは、効率的に埋め込み
酸化膜形成に寄与し、キャップ膜により、単結晶シリコ
ン層の酸化が抑制されることで、単結晶シリコン層を十
分な厚みで保持しつつ、埋め込み酸化膜を形成すること
ができる。
散を抑制できるものであれば良く、特に制限するもので
はないが、酸化膜及び/又は窒化膜が酸化抑制効果の面
でも、膜形成、膜剥離の容易さからも好適である。膜の
形成は、スパッタ法、化学気相蒸着法、オゾン水を利用
する方法、オゾンガスを利用する方法、ゾルゲル法、レ
ーザーアブレーション法、イオンビーム法、クラスター
イオンビーム法などを利用することができる。また、こ
れら方法と試料加熱を組み合わせたり、オゾンを用いる
場合は、紫外線ランプ、レーザを用いて活性化した原子
状酸素を試料表面に供給して効率的に酸化を促進しても
よい。
り、単結晶シリコン層の厚みを自由に制御することがで
きる。キャップ膜の厚みを厚くすることで、酸化の抑制
効果は増大し、単結晶シリコン層の厚みを厚く残すこと
ができる。
の内方拡散が抑制されると同時に、注入により導入され
た酸素の外方拡散が抑制されるため、注入酸素の埋め込
み酸化膜形成への寄与が大きくなる。従って、外方拡散
による酸素の不足分を後段の酸化性雰囲気における高温
熱処理に期待する必要がない。よって、単結晶シリコン
層の厚みを多く確保しながら、埋め込み酸化膜を従来な
みに確保することが可能となる。なお、埋め込み酸化膜
を形成する熱処理の熱処理温度が1300℃以上であり、好
ましくは1300℃〜1380℃の範囲である。
m超にすることで、単結晶シリコン膜厚と埋め込み酸化
膜厚との比を大幅に増加させることを特徴としている。
100nm以下では、高温熱処理後の単結晶シリコン膜の消
費量が、キャップ膜を堆積しない試料と比較してあまり
変化がなく、厚い単結晶シリコン層を確保したい場合に
は、キャップ膜堆積の工程を一工程付与する利点が小さ
い。一方、厚いキャップ膜、例えば500nmのキャップ膜
を用いると、注入後に1350℃/8時間、0.5%O2-Ar雰囲気
において、表面酸化膜の増分は57nmに抑えられ、キャッ
プ膜のない場合の236nmと比較すると、著しく単結晶シ
リコン層の消費を抑制することができる。一方、埋め込
み酸化膜厚は、キャップ酸化膜ありで80nm、ないもので
82nmとほとんど差が生じない。このように、単結晶シリ
コン層を厚く残すことができるため、高酸化性雰囲気に
おける熱処理のプロセスマージンを格段に向上できる。
また、実施例で詳しく述べるが、100nm超のキャップ膜
を用いても、無転位の単結晶シリコン層を形成すること
が可能である。しかし、キャップ酸化膜厚が2000nmを越
えると、埋め込み酸化膜中にSi島が発生しやすくなる。
従って、酸化膜をキャップ膜に用いる場合、100nm超、2
000nm未満とするのが適当である。
拡散を抑制するため、より薄膜でも抑止効果が大きい。
1350℃での酸化速度は、酸化膜のそれより1桁程度小さ
いため、酸化膜の1/10程度の膜厚を堆積すれば十分であ
る。従って、その膜厚は10nm超、200nm未満となる。
に基づいて説明する。図1〜図3は、本発明の実施例を説
明する工程図である。
〜650℃に加熱し、加速電圧180keV、ドーズ量0.4×1018
ions/cm2の条件で、酸素イオン(O+)を注入する(図1)。
この後、単結晶シリコン基板のイオン注入側の面に、キ
ャップ膜(SiO2及び/又はSi3N4)を形成する(図2)。次
に、低酸素分圧下(例えば、0.5%O2-Ar)で1350℃まで昇
温し、例えば8時間保持する熱処理を施す(図3)。
の酸素の拡散は抑制され、かつ注入された酸素イオンは
系外に放出されることなく、埋め込み酸化膜形成に効率
的に消費される。
理時の雰囲気から導入される酸素の挙動を区別するため
に、18O+イオンを180keV、0.4×1018ions/cm2注入した
試料を作製した。
例を、比較例1として従来のキャップ膜を利用しないも
のの結果を示す。比較例1は、従来どおりに注入後、キ
ャップ酸化膜を堆積せず、低酸素分圧下(0.5%O2-Ar)で
昇温し、1350℃で8時間保持したものである。また、実
施例1は、注入後、RFマグネトロンパッタ装置を用い
て、ターゲットにSiO2を用いて、O2(30体積%)-Ar雰囲気
(5×10-3Torr)にて、酸化膜を50nm堆積させ、同様の熱
処理を施したもの、実施例2は、酸化膜を150nm堆積さ
せ、同様の熱処理を行ったものである。また、実施例3
は、500nmのキャップ酸化膜を堆積させた後、同様の熱
処理を行ったものである。
法により、SiH4とNH3を用いて、酸素注入したウェハ上
に100nm堆積させた後、低酸素分圧下(0.5%O2-Ar)で昇温
し、1350℃で8時間保持したものである。
例とほぼ等しい値となっていることがわかる。よって、
キャップ酸化膜厚500nmの範囲においては、キャップ酸
化膜厚の厚みに関わらず、埋め込み酸化膜厚は80nm〜83
nmの範囲内となることがわかった。
厚みには、大きな違いが生じている。同一の熱処理条件
である比較例1では、残存単結晶シリコン膜厚が245nmで
あるのに対して、キャップ酸化膜を50nm堆積させた実施
例1では、252nmの単結晶シリコン層が残存している。ま
た、150nm堆積させた実施例2では、301nmの単結晶シリ
コン層厚が確保されている。更に、500nm堆積させた実
施例2では、348nmの単結晶シリコン層が残存してい
る。埋め込み酸化膜厚がほぼ同じで、キャップ膜厚を十
分厚くすることで、50nmから130nm程度の単結晶シリコ
ン層が、消費されることなく、残存させることができる
ことがわかる。
が、窒化膜の酸化速度が酸化膜と比較しても非常に小さ
いため、ほとんど酸素が内方拡散しておらず、残存単結
晶シリコン膜厚が最も厚い。
totalの比からも理解できる。キャップ膜を堆積しない
比較例1では、埋め込み酸化膜中の16O/Ototal比は67.8%
で、実に2/3は、後段の熱処理により導入された酸素に
より、埋め込み酸化膜が形成されることを示している。
即ち、注入酸素の外方拡散、雰囲気ガス中の酸素の内方
拡散が活発に起り、その結果、表面酸化膜を成長させな
がら埋め込み酸化膜の酸素の交換反応が起っていると考
えられる。
合、雰囲気からの酸素の内方拡散が律速となり、容易に
単結晶シリコン層界面まで到達しない。よって、表面酸
化膜厚はさほど成長せず、注入酸素も外方拡散あるいは
交換が進まぬまま、埋め込み酸化膜を形成することにな
る。よって、キャップ酸化膜50nm の場合、16O/Ototal
比は65.1%、150nmの場合は50.3%、500nmの場合、44.3%
となり、18Oの比率が上がっている。以上のように、キ
ャップ酸化膜の効果で、系外の酸素の試料内への供給が
抑制され、その結果、単結晶シリコン層が消費されるこ
となく単結晶シリコン層/埋め込み酸化膜層/シリコン基
板構造が形成される。
完璧に遮断され、16O/Ototal比は88.0%まで向上してい
る。
顕微鏡観察結果を示す。観察結果からも、単結晶シリコ
ン層の厚みに顕著な差が現れていることがわかる。ま
た、比較例1と同様に、実施例3においても単結晶シリコ
ン層中に酸素析出物や転位等は観察されていない。ま
た、転位密度の測定結果から、103cm-2程度まで転位密
度が低減されている。これは、キャップ膜が単結晶シリ
コン相の酸化を抑制しているため、酸化に伴う格子間シ
リコンの単結晶シリコン相への放出が抑制されたことに
より、転位の発生が抑えられたためであると考えられ
る。
酸化膜堆積後の多段の熱処理を施さないため、堆積した
キャップ膜中に存在する多量の欠陥等を経由してSiOが
系外に放出されたことや、表面の酸化抑止に伴う格子間
シリコンの放出の低減によるものと考えられる。このこ
とが、厚膜キャップ膜の適用を可能とし、単結晶シリコ
ン層/埋め込み酸化膜層の膜厚比を格段に向上させるこ
とを可能にした。
コン層/埋め込み酸化膜層の膜厚比を、イオン注入装置
の条件を変化させることなく、大きく改善することがで
きる。また、所望の単結晶シリコン層の厚みをキャップ
膜の種類や膜厚により制御することも可能である。この
キャップ膜を用いる本発明は、従来用いられる低酸素分
圧下の熱処理+高酸素分圧下熱処理という2段以上の熱処
理も必要としない。よって、熱処理プロセスのより一層
の簡略化も併せて可能とした。これにより、単結晶シリ
コン中に存在する酸素析出物の消失を促進する後段の低
酸素分圧下での熱処理工程や、埋め込み酸化膜のピンホ
ール解消やシリコン島の消失に効果のある高酸素分圧下
での高温熱処理工程に対して、幅広いプロセスマージン
を確保することができる。
方法の一工程を示す断面図(酸素イオン注入工程)
方法の一工程を示す断面図(キャップ膜堆積工程)
方法の一工程を示す断面図(熱処理工程)
Claims (5)
- 【請求項1】 単結晶基板に酸素イオン注入し、その後
の熱処理を行うことにより埋め込み酸化膜を形成するSI
MOX基板の製造方法において、イオン注入後の基板表面
に酸素の外方拡散を抑制するキャップ膜を形成した後、
埋め込み酸化膜を形成する熱処理を行うことを特徴とす
るSIMOX基板の作製方法。 - 【請求項2】 前記キャップ膜が、シリコンの酸化膜及
び/又は窒化膜である請求項1記載のSIMOX基板の作製方
法。 - 【請求項3】 前記キャップ膜がシリコン酸化膜の場
合、その厚みが100nm超、2000nm未満である請求項1又は
2に記載のSIMOX基板の作製方法。 - 【請求項4】 前記キャップ膜がシリコン窒化膜の場
合、その厚みが10nm超、200nm未満である請求項1又は2
に記載のSIMOX基板の作製方法。 - 【請求項5】 前記埋め込み酸化膜を形成する熱処理の
熱処理温度が1300℃以上である請求項1記載のSIMOX基板
の作製方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001035698A JP5008799B2 (ja) | 2001-02-13 | 2001-02-13 | Simox基板の作製方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001035698A JP5008799B2 (ja) | 2001-02-13 | 2001-02-13 | Simox基板の作製方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002246573A true JP2002246573A (ja) | 2002-08-30 |
JP5008799B2 JP5008799B2 (ja) | 2012-08-22 |
Family
ID=18899110
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001035698A Expired - Fee Related JP5008799B2 (ja) | 2001-02-13 | 2001-02-13 | Simox基板の作製方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5008799B2 (ja) |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04264724A (ja) * | 1991-02-19 | 1992-09-21 | Nippon Telegr & Teleph Corp <Ntt> | 半導体基板の製造方法 |
JPH06283420A (ja) * | 1993-03-16 | 1994-10-07 | Mitsubishi Materials Corp | Soi基板の製造方法 |
JPH06333829A (ja) * | 1993-03-26 | 1994-12-02 | Mitsubishi Materials Corp | Soi基板およびsimox法によるsoi基板の製造方法 |
JPH0846161A (ja) * | 1994-07-29 | 1996-02-16 | Mitsubishi Materials Corp | Soi基板及びその製造方法 |
JPH08162462A (ja) * | 1994-12-07 | 1996-06-21 | Fujitsu Ltd | 半導体基板の処理方法、半導体基板、半導体結晶の評価方法及び半導体装置の製造方法 |
JPH08250504A (ja) * | 1995-03-10 | 1996-09-27 | Fujitsu Ltd | 半導体装置の製造方法 |
JPH0969526A (ja) * | 1995-08-31 | 1997-03-11 | Toshiba Corp | 半導体装置の製造方法 |
JPH11111724A (ja) * | 1997-09-30 | 1999-04-23 | Fujitsu Ltd | 半導体装置の製造方法 |
JP2000260867A (ja) * | 1999-03-09 | 2000-09-22 | Toshiba Corp | 半導体装置および半導体装置の製造方法 |
-
2001
- 2001-02-13 JP JP2001035698A patent/JP5008799B2/ja not_active Expired - Fee Related
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04264724A (ja) * | 1991-02-19 | 1992-09-21 | Nippon Telegr & Teleph Corp <Ntt> | 半導体基板の製造方法 |
JPH06283420A (ja) * | 1993-03-16 | 1994-10-07 | Mitsubishi Materials Corp | Soi基板の製造方法 |
JPH06333829A (ja) * | 1993-03-26 | 1994-12-02 | Mitsubishi Materials Corp | Soi基板およびsimox法によるsoi基板の製造方法 |
JPH0846161A (ja) * | 1994-07-29 | 1996-02-16 | Mitsubishi Materials Corp | Soi基板及びその製造方法 |
JPH08162462A (ja) * | 1994-12-07 | 1996-06-21 | Fujitsu Ltd | 半導体基板の処理方法、半導体基板、半導体結晶の評価方法及び半導体装置の製造方法 |
JPH08250504A (ja) * | 1995-03-10 | 1996-09-27 | Fujitsu Ltd | 半導体装置の製造方法 |
JPH0969526A (ja) * | 1995-08-31 | 1997-03-11 | Toshiba Corp | 半導体装置の製造方法 |
JPH11111724A (ja) * | 1997-09-30 | 1999-04-23 | Fujitsu Ltd | 半導体装置の製造方法 |
JP2000260867A (ja) * | 1999-03-09 | 2000-09-22 | Toshiba Corp | 半導体装置および半導体装置の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP5008799B2 (ja) | 2012-08-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6593173B1 (en) | Low defect density, thin-layer, SOI substrates | |
JP3762144B2 (ja) | Soi基板の作製方法 | |
EP1835533B1 (en) | Method for manufacturing compound material wafers and method for recycling a used donor substrate | |
US20090098707A1 (en) | Method for producing bonded wafer | |
JP2006216826A (ja) | Soiウェーハの製造方法 | |
JP2009272471A (ja) | 貼り合わせウェーハの製造方法 | |
KR20100027947A (ko) | 감소된 secco 결함 밀도를 갖는 반도체-온-절연체 기판의 제조 방법 | |
WO2009031392A1 (ja) | 貼り合わせウェーハの製造方法 | |
US20080268621A1 (en) | Method for manufacturing compound material wafer and corresponding compound material wafer | |
JP2021163954A (ja) | 複合基板およびその製造方法 | |
KR100878732B1 (ko) | Simox 웨이퍼 제조 방법 | |
JP5008799B2 (ja) | Simox基板の作製方法 | |
JPH10223551A (ja) | Soi基板の製造方法 | |
JPH0846161A (ja) | Soi基板及びその製造方法 | |
JP2010062291A (ja) | 半導体基板及びその製造方法 | |
JP2777783B2 (ja) | シリコンウェハ内に埋込酸化層を形成するための方法 | |
JP2006032752A (ja) | Simox基板の製造方法 | |
US7632735B2 (en) | Process for manufacturing silicon-on-insulator substrate | |
JP4370647B2 (ja) | Simox基板及びその製造方法 | |
US6316337B1 (en) | Production process of SOI substrate | |
JPH05217916A (ja) | 半導体装置の製造方法 | |
JP2002231651A (ja) | Simox基板およびその製造方法 | |
JP2000031079A (ja) | Soi基板の製造方法 | |
JPH08321594A (ja) | Soi基板の製造方法 | |
JP3748499B2 (ja) | 半導体基板の作製方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070905 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110705 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110707 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110819 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20111206 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120306 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20120425 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120522 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120530 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5008799 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150608 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150608 Year of fee payment: 3 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150608 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |