JP2021163954A - 複合基板およびその製造方法 - Google Patents

複合基板およびその製造方法 Download PDF

Info

Publication number
JP2021163954A
JP2021163954A JP2020067930A JP2020067930A JP2021163954A JP 2021163954 A JP2021163954 A JP 2021163954A JP 2020067930 A JP2020067930 A JP 2020067930A JP 2020067930 A JP2020067930 A JP 2020067930A JP 2021163954 A JP2021163954 A JP 2021163954A
Authority
JP
Japan
Prior art keywords
single crystal
silicon wafer
wafer
composite substrate
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2020067930A
Other languages
English (en)
Other versions
JP7262415B2 (ja
Inventor
昌次 秋山
Shoji Akiyama
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Chemical Co Ltd
Original Assignee
Shin Etsu Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Chemical Co Ltd filed Critical Shin Etsu Chemical Co Ltd
Priority to JP2020067930A priority Critical patent/JP7262415B2/ja
Priority to PCT/JP2021/014152 priority patent/WO2021201220A1/ja
Priority to US17/906,733 priority patent/US20230207307A1/en
Priority to KR1020227034135A priority patent/KR20220163388A/ko
Priority to EP21782255.0A priority patent/EP4131337A4/en
Priority to CN202180022997.9A priority patent/CN115315779A/zh
Publication of JP2021163954A publication Critical patent/JP2021163954A/ja
Application granted granted Critical
Publication of JP7262415B2 publication Critical patent/JP7262415B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/06—Joining of crystals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2252—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase
    • H01L21/2253—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase by ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76262—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using selective deposition of single crystal silicon, i.e. SEG techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/07—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
    • H10N30/072—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by laminating or bonding of piezoelectric or electrostrictive bodies
    • H10N30/073—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by laminating or bonding of piezoelectric or electrostrictive bodies by fusion of metals or by adhesives
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/16—Oxides
    • C30B29/22—Complex oxides
    • C30B29/30—Niobates; Vanadates; Tantalates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/03444—Manufacturing methods by blanket deposition of the material of the bonding area in gaseous form
    • H01L2224/0345—Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/03444—Manufacturing methods by blanket deposition of the material of the bonding area in gaseous form
    • H01L2224/03452—Chemical vapour deposition [CVD], e.g. laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1067—Oxide
    • H01L2924/1068—Lithium niobate [LiNbO3]

Abstract

【課題】 張り合わせを行うウェーハの表面の粗さが十分に小さく、且つ膜剥がれの発生を防ぐことができる複合基板およびその製造方法を提供する。複合基板およびその製造方法を提供する。【解決手段】 本発明の複合基板４０は、シリコンウェーハ１０と、介在層１１と、単結晶シリコン薄膜または酸化物単結晶薄膜２０ａとが順に積層されたものであって、シリコンウェーハ１０の介在層１１側の部分内にダメージ層１２ａを形成する。【選択図】 図１

Description

本発明は、複合基板およびその製造方法に関する。
近年、従来の機能性材料（半導体、酸化物単結晶等）の応用範囲を拡大するために異種の基板を貼り合せて、より高性能化する開発が盛んに行われている。半導体の分野ではＳｉｌｉｃｏｎｏｎ Ｉｎｓｕｌａｔｏｒ（ＳＯＩ）などが知られており、また酸化物単結晶の分野では、タンタル酸リチウム（ＬｉＴａＯ３；略号「ＬＴ」）やニオブ酸リチウム（ＬｉＮｂＯ３；略号「ＬＮ」）等の酸化物単結晶基板をサファイア等に貼り合せ、この酸化物単結晶基板を薄化することで温度特性を向上させることが報告されている。
また、機能性薄膜とシリコンウェーハとの間に分離を目的とした介在層を設けることも行われている。介在層の材質としては、具体的にはＳｉＯ２のように絶縁性が高く、高周波損失が少なく（低誘電損失）、加工（平坦化）が容易な材料が良く用いられる。介在層には上記特性を満たすために金属酸化物が選択される事が多い（ＳｉＯ２の他、ＳｉＯＮ、ＴｉＯ２、Ａｌ２Ｏ３、Ｔａ２Ｏ５、Ｎｂ２Ｏ５、Ｙ２Ｏ３、ＺｒＯ２に加え、ＳｉＮなど）。特に多く用いられるのは、シリコンを熱酸化して得られるＳｉＯ２である。このようにして得られたＳＯＩウェーハや酸化物単結晶ｏｎ Ｓｉウェーハ（以下ではＰｉｅｚｏ−ｍａｔｅｒｉａｌ ｏｎ ｉｎｓｕｌａｔｏｒ：ＰＯＩ）は活性層が薄いが故に、優れた高周波特性（低高周波ロス、リニアリティーの向上、クロストークの低減）などの優れた特性を有することが多い。
米国特許出願公開第２０１７／００３３７６４号明細書
しかしながら、介在層を介して貼り合わせた複合基板も欠点を有する。一般に高周波ロスを低減するためにベース基板となるシリコンは高抵抗のものを用いるが、そのためにシリコンウェーハの上層が帯電してしまい、特性の悪化をもたらすことが知られている。この問題を避けるために、ＳＯＩでは埋め込み絶縁膜の直下のキャリアトラップ層を設けて、発生したキャリアを消滅させる機能を付与するというもので対策が打たれている（一般的にはＴｒａｐ−ｒｉｃｈＳＯＩと呼ばれている）。具体的には、キャリアトラップ層は多結晶シリコン（ポリシリコン）で形成されることが一般的であるが、問題点としては、ＳＯＩやＰＯＩなどの製作過程で貼り合せを行う際にポリシリコン層を原子レベル(Ｒａ＜１ｎｍ)まで平滑化しなければならないことである。シリコンは方位によって研磨速度が若干異なるため、多結晶シリコンを平滑化することは時間・コストの点から得策では無い。
この問題を解決するために、本発明者は以下のような方法を考案した。ベース基板となるシリコンウェーハ、もしくは熱酸化やＣＶＤ法やＰＶＤ法により絶縁膜を形成したウェーハに水素イオンでイオン注入を行い、シリコン基板上層にイオン注入によるダメージ層を形成することである。イオン注入によりダメージ層を設け、ＰＯＩウェーハのベース基板とすることは、特許文献１などでも提案されている。特許文献１では、イオン注入により、ダメージ層を「非単結晶化」することでキャリアトラップ層とすることが謳われている。イオン注入の後も表面の粗さは大きく劣化しないため、そのまま貼り合せが出来るという大きな利点のある方法である。特に熱酸化を施したシリコンウェーハのように、原子レベルでの平滑な表面を持っているものにイオン注入した場合、注入後に研磨などの工程を加えなくても、そのまま貼り合せを行うことが出来る。
しかし、このような手法を用いると問題があることがわかった。イオン注入処理によってイオン打ち込みに用いたイオンがウェーハ中に多量に残存し、貼り合せ後に熱処理や長期間の使用などで、残存している過剰なイオンが貼り合せ界面に到達し、膜剥がれを引き起こすというものである。よって、高い信頼性を保つためには、貼り合せの前に過剰イオンを取り除く必要がある。そこで、過剰な残存イオンを取り除くために熱処理を施し、過剰イオンを外方拡散することも可能であるが、イオン注入したシリコンウェーハは熱処理によりマイクロキャビティと呼ばれる気泡を内部で発生し、表面の粗さを劣化させ、貼り合せには不適な表面状態をもたらす。
そこで本発明は、上記の問題点に鑑み、張り合わせを行うウェーハの表面の粗さが十分に小さく、且つい膜剥がれの発生を防ぐことができる複合基板およびその製造方法を提供することを目的とする。
上記の目的を達成するために、本発明は、その一態様として、シリコンウェーハと、介在層と、単結晶シリコン薄膜または酸化物単結晶薄膜とが順に積層された複合基板の製造方法であって、シリコンウェーハにイオン注入処理をした後、熱処理を施すことで、前記シリコンウェーハの上層部にダメージ層を形成するステップと、前記シリコンウェーハと単結晶シリコンウェーハまたは酸化物単結晶ウェーハとを、介在層を介して貼り合わせて接合体を得るステップと、前記接合体の前記単結晶シリコンウェーハまたは前記酸化物単結晶ウェーハを薄化して単結晶シリコン薄膜または酸化物結晶薄膜とするステップとを含む。
前記介在層は、ＳｉＯ２、ＳｉＯＮ、ＳｉＮ、Ａｌ２Ｏ３、ＴｉＯ２、Ｔａ２Ｏ５、Ｎｂ２Ｏ５、Ｙ２Ｏ３又はＺｒＯ２を含むことが好ましい。
前記介在層は、前記シリコンウェーハを熱酸化することで形成することが好ましい。又は、前記介在層は、化学的気相成長法（ＣＶＤ法）又は物理的気相成長法（ＰＶＤ法）で形成することが好ましい。
前記イオン注入処理で注入するイオン種は水素原子イオン（Ｈ＋）であり、ドーズ量は２．５×１０１６〜５．０×１０１６ａｔｏｍ／ｃｍ２の間とすることが好ましい。又は、前記イオン注入処理で注入するイオン種は水素分子イオン（Ｈ２ ＋）であり、ドーズ量は１．２５×１０１６〜２．５×１０１６ａｔｏｍｓ／ｃｍ２の間とすることが好ましい。
前記熱処理は４００℃以上の温度で行うことが好ましい。
前記接合体の前記単結晶シリコンウェーハまたは前記酸化物単結晶ウェーハの薄化は、研削、研磨又はこれらの組み合わせによって行うことが好ましい。又は、前記単結晶シリコンウェーハまたは前記酸化物単結晶ウェーハの張り合わせ面に対してイオン注入処理を行い、前記単結晶シリコンウェーハまたは前記酸化物単結晶ウェーハの内部にイオン注入層を形成するステップを更に含み、前記接合体の前記単結晶シリコンウェーハまたは前記酸化物単結晶ウェーハの薄化を、前記接合体から、単結晶シリコン薄膜または酸化物単結晶薄膜として前記イオン注入層を残して前記単結晶シリコンウェーハまたは前記酸化物単結晶ウェーハの残りの部分を剥離することによって行うことが好ましい。
また、本発明は、別の態様として、シリコンウェーハと、介在層と、単結晶シリコン薄膜または酸化物単結晶薄膜とが順に積層された複合基板であって、前記シリコンウェーハの前記介在層側の部分内にダメージ層を有するものである。
前記介在層は、ＳｉＯ２、ＳｉＯＮ、ＳｉＮ、Ａｌ２Ｏ３、ＴｉＯ２、Ｔａ２Ｏ５、Ｎｂ２Ｏ５、Ｙ２Ｏ３又はＺｒＯ２を含むことが好ましい。
前記酸化物単結晶薄膜は、タンタル酸リチウム（ＬＴ）又はニオブ酸リチウム（ＬＮ）を含むことが好ましい。
このように本発明によれば、張り合わせを行うウェーハの表面の粗さが十分に小さく、且つい膜剥がれの発生を防ぐことができる複合基板およびその製造方法を提供することができる。
本発明に係る複合基板の製造方法の一実施の形態を説明する模式的なフロー図である。 膜剥がれが生じたウェーハの表面を示す光学顕微鏡写真である。 実施例１のウェーハ上の熱酸化膜の表面を示す原子間力顕微鏡（ＡＦＭ）像である。 実施例１のウェーハの断面を示す透過電子顕微鏡（ＴＥＭ）像である。
以下、添付図面を参照して、本発明に係る複合基板およびその製造方法の実施形態について説明するが、本発明の範囲は、これに限定されるものではない。
本実施形態の複合基板の製造方法は、図１に示すように、シリコンウェーハ１０を準備するステップ（図１中の（ａ））と、単結晶シリコンウェーハまたは酸化物単結晶ウェーハ２０を準備するステップ（図１中の（ｂ））と、シリコンウェーハ上に介在層１１を形成するステップ（図１中の（ｃ））と、シリコンウェーハ１０の介在層１１側にイオン注入処理をするステップ（図１中の（ｄ））と、イオン注入処理後のシリコンウェーハ１０に熱処理を行うステップ（図１中の（ｅ））と、介在層１１、ダメージ層１２ａを介してシリコンウェーハ１０と単結晶シリコンウェーハまたは酸化物単結晶ウェーハ２０を張り合わせて接合体３０を得るステップ（図１中の（ｆ））と、接合体３０の単結晶シリコンウェーハまたは酸化物単結晶ウェーハ２０を薄化して単結晶シリコン薄膜または酸化物単結晶薄膜２０ａとし、複合基板４０を得るステップ（図１中の（ｇ））を含む。以下、各ステップについて詳細に説明する。
ステップ（ａ）において準備するシリコンウェーハ１０は、複合基板の支持ウェーハとして通常用いられているものでよく、ウェーハのサイズは、例えば、直径２〜１２インチで、板厚５００〜８００μｍが好ましい。
ステップ（ｂ）において準備する単結晶シリコンウェーハまたは酸化物単結晶ウェーハ２０（以下、「第２のウェーハ２０」とも称する）について、単結晶シリコンウェーハとしては、例えば、チョクラルスキー法により育成された一般に市販されているものを用いることができ、また、酸化物単結晶ウェーハとしては、圧電体単結晶が好ましく、例えば、リチウムと、タンタルまたはニオブ等の金属元素と、酸素とからなる化合物が好ましい。このような化合物としては、例えば、タンタル酸リチウム（ＬｉＴａＯ３；略号「ＬＴ」）やニオブ酸リチウム（ＬｉＮｂＯ３；略号「ＬＮ」）がある。第２のウェーハ２０のサイズは、特に限定されないが、例えば、直径２〜８インチとしてもよく、板厚１００〜１０００μｍとしてもよい。
ステップ（ｃ）では、シリコンウェーハ１０の張り合わせ面に介在層１１を形成する。介在層１１の材料としては、絶縁性が高く、高周波損失が少なく（低誘電損失）、加工（平坦化）が容易な材料が好ましく、これらに限定されないが、例えば、ＳｉＯ２、ＳｉＯＮ、ＳｉＮ、Ａｌ２Ｏ３、ＴｉＯ２、Ｔａ２Ｏ５、Ｎｂ２Ｏ５、Ｙ２Ｏ３又はＺｒＯ２が挙げられる。介在層１１の形成方法としては、例えば、シリコンウェーハ１０を熱酸化することで熱酸化膜（ＳｉＯ２）を形成してもよいし、化学的気相成長法（ＣＶＤ法）又は物理的気相成長法（ＰＶＤ法）でＳｉＯ２の他、上記の金属酸化物等の層を形成してもよい。
熱酸化膜を形成する場合、例えば、シリコンウェーハ１０を大気雰囲気下７００〜１２００℃で熱処理することで、シリコンウェーハ１０の表面上に熱酸化膜を形成することができる。ＣＶＤ法としては、例えば、熱ＣＶＤ法、プラズマＣＶＤ法、光ＣＶＤ法などがある。ＰＶＤ法としては、例えば、蒸着法、イオンプレーティング法、スパッタリング法などがある。介在層１１を厚さは、例えば、１００〜５，０００ｎｍであることが好ましい。
ステップ（ｄ）では、シリコンウェーハ１０の介在層１１側に対してイオン注入処理を行う。これにより、大部分のイオンが介在層１１を通過してシリコンウェーハ１０の上層部（介在層１１側の部分内）に蓄積しダメージ層１２が形成される。イオン注入処理の条件として、イオン注入処理の条件として、例えば、水素原子イオン（Ｈ＋）の場合、注入量は、２．５×１０１６ａｔｏｍ／ｃｍ２〜５．０×１０１６ａｔｏｍ／ｃｍ２が好ましい。２．５×１０１６ａｔｏｍ／ｃｍ２未満だと、ダメージ層を形成することが難しい。５．０×１０１６ａｔｏｍ／ｃｍ２を超えると、イオン注入を受けたシリコンウェーハ１０はその後の熱処理によってマイクロキャビティと呼ばれる気泡を内部で発生し、ダメージ層表面の粗さを劣化させ、張り合わせに不適な表面状態をもたらし得る。また、水素分子イオン（Ｈ２ ＋）であれば、注入量は、１．２５×１０１６ａｔｏｍｓ／ｃｍ２〜２．５×１０１６ａｔｏｍｓ／ｃｍ２が好ましく、これにより水素原子イオンと同様の効果を得ることができる。
ダメージ層１２の表面粗さは、例えば、算術平均粗さＲａで表すことができる（ＪＩＳ Ｂ ０６０１：２０１３）。原子間力顕微鏡（ＡＦＭ）で観察、測定することができる。算術平均粗さＲａは、例えば、０．３ｎｍ以下とすることが好ましい。また、ＲＭＳは、ＪＩＳ Ｂ ０６０１：２０１３に規定される二乗平均平方根粗さＲｑともいい、例えば、０．３ｎｍ以下が好ましい。Ｒｍａｘは、ＪＩＳ Ｂ ０６０１：２０１３に規定される最大高さを表し、例えば、３．０ｎｍ以下が好ましい。
また、イオンの加速エネルギーは、水素原子イオン（Ｈ＋）の場合、２５ＫｅＶ〜２００ＫｅＶが好ましく、水素分子イオン（Ｈ２ ＋）の場合、５０ＫｅＶ〜４００ＫｅＶが好ましい。加速エネルギーを調整することで、イオン注入の深さを変えることができる。ダメージ層１２の厚みは、１００ｎｍ〜５００ｎｍとすることが好ましい。
ステップ（ｅ）では、ダメージ層１２を形成したシリコンウェーハ１０に熱処理を施す。これにより、イオン注入処理によってシリコンウェーハ１０中に多量に残存する過剰なイオンを外方拡散することができる。熱処理の温度としては、４００℃以上が好ましい。これによって、過剰なイオンを確実に外方拡散させることができるとともに、ダメージ層１２ａを形成することができる。熱処理の温度の上限は特に限定されないが、例えば、８００℃以下が好ましい。
ステップ（ｆ）では、介在層１１、ダメージ層１２ａを介してシリコンウェーハ１０と第２のウェーハ２０を貼り合わせて接合体３０を得る。なお、張り合わせる前に、シリコンウェーハ１０と第２のウェーハ２０の一方または両方の張り合わせ面に、表面活性化処理を行う。表面活性化処理としては、貼り合わせ面を活性化できるものであれば特に限定されないが、例えば、プラズマ活性化処理、真空イオンビーム法、オゾン水処理法、ＵＶオゾン処理法などが挙げられる。表面活性化処理の雰囲気は、窒素やアルゴンなどの不活性ガス、又は酸素、それら単独または組み合わせて使用することができる。
このように介在層１１、ダメージ層１２ａを介して貼り合わせたシリコンウェーハ１０と第２のウェーハ２０の接合体３０に、熱処理を施してもよい。これにより接合強度を上げることができる。
そして、ステップ（ｇ）では、接合体３０における第２のウェーハ２０を薄化して、単結晶シリコン薄膜または酸化物単結晶薄膜２０ａとする。これにより、シリコンウェーハ１０上にダメージ層１２ａ、介在層１１を介して単結晶シリコン薄膜または酸化物単結晶薄膜２０ａが形成された複合基板４０を得ることができる。単結晶シリコン薄膜または酸化物単結晶薄膜２０ａの厚さは、例えば、０．１〜３０μｍが好ましい。薄化の方法としては、例えば、第２のウェーハ２０を研削・研磨することでもよいし、Ｓｍａｒｔ−Ｃｕｔ法で行ってもよい。
Ｓｍａｒｔ−Ｃｕｔ法は、具体的には、第２のウェーハ２０の張り合わせ面に対して予めイオン注入処理を行い、第２のウェーハ２０の内部にイオン注入層を形成するステップを行っておくことで、接合体３０から、単結晶シリコン薄膜または酸化物単結晶薄膜２０ａとしてイオン注入層を残して、第２のウェーハ２０の残りの部分を剥離するというものである。なお、この剥離に際し、楔状の刃（図示省略）等で機械的に衝撃を与えてもよいし、所定の熱処理を加えてもよい。
このようにして得られた複合基板４０は、熱処理されていてもマイクロキャビティと呼ばれる気泡が内部で発生しておらず、ダメージ層１２ａの表面の粗さは劣化しておらず、単結晶シリコン薄膜または酸化物単結晶薄膜２０ａと適切に張り合わせられており、また、シリコンウェーハ２０内の過剰イオンも十分に外方拡散されていることから、貼り合せ後の熱処理や長期間の使用などによっても、膜剥がれが発生することを防ぐことができる。
以下に、実施例および比較例について説明するが、本発明はこれらに限定されるものではない。
［実施例１］
直径１５０ｍｍのシリコンウェーハの表面に熱酸化法（１０００℃の水蒸気雰囲気を使用）で５００ｎｍの熱酸化膜（ＳｉＯ２膜）を形成した。この時の熱酸化膜の表面粗さは１０×１０μｍの原子間力顕微鏡（ＡＦＭ）観察でＲａ＝０．１６ｎｍであった。このウェーハに、水素イオン（Ｈ＋）を３．６×１０１６／ｃｍ２のドーズ量で８３ＫｅＶの加速エネルギーでイオン注入処理を行った。この時の熱酸化膜の表面粗さもＡＦＭ観察でＲａ＝０．１６ｎｍであった。そして、この熱酸化を施した熱酸化シリコンウェーハ単体に温度５００℃、窒素雰囲気で１２時間の熱処理を行った。
この時の熱酸化膜の表面粗さもＡＦＭ観察でＲａ＝０．１６ｎｍであり、ＲＭＳ＝０．２０ｎｍ、Ｒｍａｘ＝１．９２ｎｍであった。この時の熱酸化膜の表面のＡＦＭ像を図３に示す。また、この時のウェーハの断面の透過電子顕微鏡（ＴＥＭ）像を図４に示す。図４に示すように、シリコンウェーハ上層にダメージ層６１が形成されていることが確認されたが、熱酸化膜／シリコンの界面６２を荒らしていないことが分かる。
［実施例２］
直径１５０ｍｍの第１のシリコンウェーハの表面に熱酸化法（１０００℃の水蒸気雰囲気を使用）で５００ｎｍの熱酸化膜（ＳｉＯ２膜）を形成した。この時の熱酸化膜の表面粗さは１０×１０μｍのＡＦＭ観察でＲａ＝０．１６ｎｍであった。この熱酸化を施した熱酸化シリコンウェーハに、水素イオン（Ｈ＋）を表１に示す１．５×１０１６〜５．５×１０１６／ｃｍ２の範囲のドーズ量、８３ＫｅＶの加速エネルギーでイオン注入処理を行った。そして、これらイオン注入を施した熱酸化シリコンウェーハ単体に、表１に示す３００〜８００℃の範囲の各温度で熱処理を行った。（保持時間は全て６時間）。
次に、これらウェーハに第２のシリコンウェーハと表面活性化処理を行った後に貼り合せて、接合体を得た。これら接合体を、２５０℃、２４時間の熱処理の後に、研削・研磨によって第２のシリコンウェーハを１０μｍの厚さまで薄化して、複合基板を得た。このようにして得られた複合基板に対して９００℃１０分の熱処理を施した。９００℃は、シリコンデバイスを作製する際の最高温度として選択した。各試験例における膜剥がれの有無を調べた。また、各試験例の断面をＴＥＭで観察して、熱酸化膜におけるダメージ層の形成について調べた。ダメージ層の形成および膜剥がれの有無の結果を、表１に示す。なお、表１中の縦の数値が注入した水素イオンのドーズ量（×１０１６／ｃｍ２）であり、横の数値が、貼り合せ前のイオン注入済みのシリコンウェーハに施した熱処理の温度（℃）である。
Figure 2021163954
表１に示すように、ダメージ層（キャリアトラップ層）が形成された試験例のうち、膜剥がれが無いという結果が得られた試験例は、、ドーズ量が２．５×１０１６〜５．０×１０１６／ｃｍ２の間であった。なお、ダメージ層があり、外周・内部剥がれが生じた試験例のウェーハの表面の光学顕微鏡写真を図２に示す。図２に示すように、シリコンウェーハ表面５０に複数の膜剥がれ５１が生じていた。
［実施例３］
第２のシリコンウェーハに代えてタンタル酸リチウム（ＬＴ）ウェーハを用いた点と、研削・研磨によってＬＴウェーハを５μｍの厚さまで薄化した点と、イオン注入を施した熱酸化シリコンウェーハに、表２に示す３００〜６００℃の範囲の各温度で熱処理を行った点を除いて（６００℃はＬＴのキュリー温度から上限とした）、実施例２と同様にして複合基板を作製して、３００℃３０分の処理を施し、ダメージ層の形成および膜剥がれの有無について調べた。その結果を、表２に示す。なお、表２中の縦の数値が注入した水素イオンのドーズ量（×１０１６／ｃｍ２）であり、横の数値が貼り合せ前のイオン注入済みのシリコンウェーハに施した熱処理の温度（℃）である。
Figure 2021163954
表２に示すように、ダメージ層（キャリアトラップ層）が形成された試験例のうち、膜剥がれが無いという結果が得られた試験例は、ドーズ量が２．５×１０１６〜５．０×１０１６／ｃｍ２の間であった。
［実施例４］
熱酸化法に代えてＣＶＤ法、ＰＶＤ法の各方法でシリコンウェーハ上にシリコン酸化膜を形成し、研磨により表面を平滑化した点を除いて、実施例２、３と同様に複合基板を作製して、ダメージ層の形成および膜剥がれの有無について調べた。その結果は、実施例２、３と同様となり、本発明の効果は、酸化膜の形成方法に依存しないことがわかった。
［実施例５］
張り合わせ面への活性化処理をプラズマ活性化処理に代えて真空イオンビーム法、オゾン水処理法、ＵＶオゾン処理法の各処理法を行った点を除いて、実施例２、３と同様に複合基板を作製しして、ダメージ層の形成および膜剥がれの有無について調べた。その結果、活性化処理の違いによる有意差は認められなかった。よって、本発明の効果は、活性化処理の方法に強く依存しないことがわかった。また、活性化処理をウェーハのどちらか一方に施す場合と、双方に施す場合についても試験したが、結果に大きな違いは無かった。
［実施例６］
注入するイオンをＨ＋に代えてＨ２ ＋にして、ドーズ量を半分とするとともに加速エネルギーを２倍とした点を除いて、実施例２、３と同様に複合基板を作製しして、ダメージ層の形成および膜剥がれの有無について調べた。その結果、実施例２、３と同様の結果が得られた。
［実施例７］
熱酸化膜（ＳｉＯ２）に代えてＳｉＯＮ、ＳｉＮ、Ａｌ２Ｏ３、ＴｉＯ２、Ｔａ２Ｏ５、Ｎｂ２Ｏ５、Ｙ２Ｏ３又はＺｒＯ２の各材料で介在層を形成した点を除いて、実施例２、３と同様に複合基板を作製しして、ダメージ層の形成および膜剥がれの有無について調べた。その結果、実施例２、３と同様の結果が得られた。
［実施例８］
接合体における研削・研磨によるシリコンウェーハ又はＬＴウェーハの薄化に代えて、シリコンウェーハ又はＬＴウェーハの貼り合せ面に予め水素イオンを注入し、貼り合せ後の接合体において注入界面に沿って剥離を行うことでシリコンウェーハ又はＬＴウェーハの薄化を行った点を除いて、実施例２、３と同様に複合基板を作製しして、ダメージ層の形成および膜剥がれの有無について調べた。その結果、実施例２、３と同様の結果が得られた。
１０ シリコンウェーハ
１１ 介在層
１２ ダメージ層
２０ 単結晶シリコン基板または酸化物単結晶基板
２０ａ 単結晶シリコン薄膜または酸化物単結晶薄膜
３０ 接合体
４０ 複合基板

Claims (12)

  1. シリコンウェーハと、介在層と、単結晶シリコン薄膜または酸化物単結晶薄膜とが順に積層された複合基板の製造方法であって、
    シリコンウェーハにイオン注入処理をした後、熱処理を施すことで、前記シリコンウェーハの上層部にダメージ層を形成するステップと、
    前記シリコンウェーハと単結晶シリコンウェーハまたは酸化物単結晶ウェーハとを、介在層を介して貼り合わせて接合体を得るステップと、
    前記接合体の前記単結晶シリコンウェーハまたは前記酸化物単結晶ウェーハを薄化して単結晶シリコン薄膜または酸化物結晶薄膜とするステップと
    を含む複合基板の製造方法。
  2. 前記介在層が、ＳｉＯ２、ＳｉＯＮ、ＳｉＮ、Ａｌ２Ｏ３、ＴｉＯ２、Ｔａ２Ｏ５、Ｎｂ２Ｏ５、Ｙ２Ｏ３又はＺｒＯ２を含む請求項１に記載の複合基板の製造方法。
  3. 前記介在層を、前記シリコンウェーハを熱酸化することで形成する請求項１に記載の複合基板の製造方法。
  4. 前記介在層を、化学的気相成長法（ＣＶＤ法）又は物理的気相成長法（ＰＶＤ法）で形成する請求項１又は２に記載の複合基板の製造方法。
  5. 前記イオン注入処理で注入するイオン種が水素原子イオン（Ｈ＋）であり、ドーズ量が２．５×１０１６〜５．０×１０１６ａｔｏｍ／ｃｍ２の間である請求項１〜４のいずれか一項に記載の複合基板の製造方法。
  6. 前記イオン注入処理で注入するイオン種が水素分子イオン（Ｈ２ ＋）であり、ドーズ量が１．２５×１０１６〜２．５×１０１６ａｔｏｍｓ／ｃｍ２の間である請求項１〜４のいずれか一項に記載の複合基板の製造方法。
  7. 前記熱処理を４００℃以上の温度で行う請求項１〜６のいずれか一項に記載の複合基板の製造方法。
  8. 前記接合体の前記単結晶シリコンウェーハまたは前記酸化物単結晶ウェーハの薄化を、研削、研磨又はこれらの組み合わせによって行う請求項１〜７のいずれか一項に記載の複合基板の製造方法。
  9. 前記単結晶シリコンウェーハまたは前記酸化物単結晶ウェーハの張り合わせ面に対してイオン注入処理を行い、前記単結晶シリコンウェーハまたは前記酸化物単結晶ウェーハの内部にイオン注入層を形成するステップを更に含み、
    前記接合体の前記単結晶シリコンウェーハまたは前記酸化物単結晶ウェーハの薄化を、前記接合体から、単結晶シリコン薄膜または酸化物単結晶薄膜として前記イオン注入層を残して前記単結晶シリコンウェーハまたは前記酸化物単結晶ウェーハの残りの部分を剥離することによって行う請求項１〜７のいずれか一項に記載の複合基板の製造方法。
  10. シリコンウェーハと、介在層と、単結晶シリコン薄膜または酸化物単結晶薄膜とが順に積層された複合基板であって、前記シリコンウェーハの前記介在層側の部分内にダメージ層を有する複合基板。
  11. 前記介在層が、ＳｉＯ２、ＳｉＯＮ、ＳｉＮ、Ａｌ２Ｏ３、ＴｉＯ２、Ｔａ２Ｏ５、Ｎｂ２Ｏ５、Ｙ２Ｏ３又はＺｒＯ２を含む請求項１０に記載の複合基板。
  12. 前記酸化物単結晶薄膜が、タンタル酸リチウム（ＬＴ）又はニオブ酸リチウム（ＬＮ）を含む請求項１０又は１１に記載の複合基板。
JP2020067930A 2020-04-03 2020-04-03 複合基板およびその製造方法 Active JP7262415B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2020067930A JP7262415B2 (ja) 2020-04-03 2020-04-03 複合基板およびその製造方法
PCT/JP2021/014152 WO2021201220A1 (ja) 2020-04-03 2021-04-01 複合基板およびその製造方法
US17/906,733 US20230207307A1 (en) 2020-04-03 2021-04-01 Composite substrate and production method therefor
KR1020227034135A KR20220163388A (ko) 2020-04-03 2021-04-01 복합 기판 및 그 제조 방법
EP21782255.0A EP4131337A4 (en) 2020-04-03 2021-04-01 COMPOSITE SUBSTRATE AND MANUFACTURING METHODS THEREFOR
CN202180022997.9A CN115315779A (zh) 2020-04-03 2021-04-01 复合基板及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020067930A JP7262415B2 (ja) 2020-04-03 2020-04-03 複合基板およびその製造方法

Publications (2)

Publication Number Publication Date
JP2021163954A true JP2021163954A (ja) 2021-10-11
JP7262415B2 JP7262415B2 (ja) 2023-04-21

Family

ID=77929162

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020067930A Active JP7262415B2 (ja) 2020-04-03 2020-04-03 複合基板およびその製造方法

Country Status (6)

Country Link
US (1) US20230207307A1 (ja)
EP (1) EP4131337A4 (ja)
JP (1) JP7262415B2 (ja)
KR (1) KR20220163388A (ja)
CN (1) CN115315779A (ja)
WO (1) WO2021201220A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3140474A1 (fr) * 2022-09-30 2024-04-05 Soitec Substrat donneur et Procédé de fabrication d’un substrat donneur pour être utilisé dans un procédé de transfert de couche mince piézoélectrique.
CN117438293B (zh) * 2023-12-20 2024-03-12 青禾晶元(晋城)半导体材料有限公司 一种注入剥离方法以及其中氢离子注入的方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015050425A (ja) * 2013-09-04 2015-03-16 株式会社Sumco シリコンウェーハおよびその製造方法
US20170033764A1 (en) * 2015-07-28 2017-02-02 Rf Micro Devices, Inc. Bonded wafers and surface acoustic wave devices using same
JP2017200101A (ja) * 2016-04-28 2017-11-02 信越化学工業株式会社 複合ウェーハの製造方法
WO2018088093A1 (ja) * 2016-11-11 2018-05-17 信越化学工業株式会社 複合基板、表面弾性波デバイスおよび複合基板の製造方法
JP2019193242A (ja) * 2018-04-23 2019-10-31 住友金属鉱山株式会社 表面弾性波素子用複合基板とその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015050425A (ja) * 2013-09-04 2015-03-16 株式会社Sumco シリコンウェーハおよびその製造方法
US20170033764A1 (en) * 2015-07-28 2017-02-02 Rf Micro Devices, Inc. Bonded wafers and surface acoustic wave devices using same
JP2017200101A (ja) * 2016-04-28 2017-11-02 信越化学工業株式会社 複合ウェーハの製造方法
WO2018088093A1 (ja) * 2016-11-11 2018-05-17 信越化学工業株式会社 複合基板、表面弾性波デバイスおよび複合基板の製造方法
JP2019193242A (ja) * 2018-04-23 2019-10-31 住友金属鉱山株式会社 表面弾性波素子用複合基板とその製造方法

Also Published As

Publication number Publication date
US20230207307A1 (en) 2023-06-29
CN115315779A (zh) 2022-11-08
KR20220163388A (ko) 2022-12-09
WO2021201220A1 (ja) 2021-10-07
EP4131337A1 (en) 2023-02-08
JP7262415B2 (ja) 2023-04-21
EP4131337A4 (en) 2024-05-15

Similar Documents

Publication Publication Date Title
JP6650463B2 (ja) 電荷トラップ層を備えた高抵抗率の半導体・オン・インシュレーターウェハーの製造方法
KR101828635B1 (ko) 경화층을 갖는 유리-상-반도체 기판 및 이를 제조하는 방법
US7449395B2 (en) Method of fabricating a composite substrate with improved electrical properties
TWI610335B (zh) 貼合式soi晶圓的製造方法及貼合式soi晶圓
JP5466410B2 (ja) Ｓｏｉ基板の表面処理方法
JP2009513009A (ja) 基板に貼り合わされたゲルマニウム層の処理
WO2002043153A1 (fr) Procede de fabrication de plaquette de semi-conducteur
WO2021201220A1 (ja) 複合基板およびその製造方法
CN112260660B (zh) 一种复合基底、复合薄膜及其制备方法
TW201810628A (zh) 貼合式soi晶圓的製造方法
JP2022542224A (ja) 多結晶炭化ケイ素で作られたキャリア基板上に単結晶炭化ケイ素の薄層を含む複合構造を製造するためのプロセス
JPH11191617A (ja) Ｓｏｉ基板の製造方法
CN111834205B (zh) 一种异质半导体薄膜及其制备方法
US10796946B2 (en) Method of manufacture of a semiconductor on insulator structure
JP2021163779A (ja) Ｓｏｉウェーハおよびその製造方法
WO2004102668A1 (ja) Ｓｏｉウェーハおよびその製造方法
JP2001085649A (ja) Ｓｏｉウェーハおよびその製造方法
KR20220163387A (ko) 복합 기판 및 그 제조 방법
TW202331791A (zh) 用於製作在多晶碳化矽載體底材上包括單晶碳化矽薄層之複合結構之方法
CN117497477A (zh) 复合薄膜及其制备方法
CN113922778A (zh) 一种滤波器用压电衬底结构及其制备方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220422

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230117

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230317

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230404

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230411

R150 Certificate of patent or registration of utility model

Ref document number: 7262415

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150