CN115315779A - 复合基板及其制造方法 - Google Patents

复合基板及其制造方法 Download PDF

Info

Publication number
CN115315779A
CN115315779A CN202180022997.9A CN202180022997A CN115315779A CN 115315779 A CN115315779 A CN 115315779A CN 202180022997 A CN202180022997 A CN 202180022997A CN 115315779 A CN115315779 A CN 115315779A
Authority
CN
China
Prior art keywords
silicon wafer
single crystal
wafer
composite substrate
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180022997.9A
Other languages
English (en)
Inventor
秋山昌次
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Chemical Co Ltd
Original Assignee
Shin Etsu Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Chemical Co Ltd filed Critical Shin Etsu Chemical Co Ltd
Publication of CN115315779A publication Critical patent/CN115315779A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/06—Joining of crystals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2252—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase
    • H01L21/2253—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase by ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76262—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using selective deposition of single crystal silicon, i.e. SEG techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/07—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
    • H10N30/072—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by laminating or bonding of piezoelectric or electrostrictive bodies
    • H10N30/073—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by laminating or bonding of piezoelectric or electrostrictive bodies by fusion of metals or by adhesives
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/16—Oxides
    • C30B29/22—Complex oxides
    • C30B29/30—Niobates; Vanadates; Tantalates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/03444—Manufacturing methods by blanket deposition of the material of the bonding area in gaseous form
    • H01L2224/0345—Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/03444—Manufacturing methods by blanket deposition of the material of the bonding area in gaseous form
    • H01L2224/03452—Chemical vapour deposition [CVD], e.g. laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1067—Oxide
    • H01L2924/1068—Lithium niobate [LiNbO3]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Element Separation (AREA)

Abstract

本发明提供一种复合基板以及制造该复合基板的方法，所述复合基板的待粘合的晶片具有足够小的表面粗糙度并且能够防止膜剥离的发生。本发明的复合基板(40)具有按列出顺序层叠的硅晶片(10)、夹层(11)和单晶硅薄膜或氧化物单晶薄膜(20a)，并且在硅晶片(10)的位于夹层(11)一侧的部分中具有损伤层(12a)。

Description

复合基板及其制造方法
技术领域
本发明涉及复合基板及其制造方法。
背景技术
为了扩大传统功能材料(如半导体和氧化物单晶)的应用范围，近年来广泛进行了针对不同种类的基板的粘合从而获得更高性能的开发。在半导体领域中已知有绝缘体上硅(Silicon on Insulator：SOI)等，而在氧化物单晶领域中报告了通过将诸如钽酸锂(lithium tantalate，LiTaO3缩写为LT)或铌酸锂(lithium niobate，LiNbO3缩写为LN)的氧化物单晶基板与蓝宝石等进行粘合并且通过减薄该氧化物单晶基板来使复合基板的温度特性得到改善。
也有人试图在功能性薄膜与硅晶片之间设置夹层(又称“间层”或“中间层”)以用于分离。诸如SiO2那样的绝缘性高、高频损耗少(低介电损耗)且易加工(平坦化)的材料通常用作夹层的材料。为了满足上述性质，经常选择金属氧化物(除SiO2以外例如SiON、TiO2、Al2O3、Ta2O5、Nb2O5、Y2O3或ZrO2等)用于夹层。特别常用的材料是通过硅的热氧化而获得的SiO2。由此获得的SOI晶片或“硅晶片上的氧化物单晶(oxide single-crystal on Siwafer)”(以下称为“绝缘体上压电材料(Piezo-material on insulator:POI)”)由于其活性层较薄，所以通常具有诸如优异的高频特性(低高频损耗、线性度改进和串扰减少)等优异性能。
现有技术文献
专利文献
专利文件1：US2017/0033764A
发明内容
本发明要解决的技术问题
然而，通过经由夹层粘合而获得的上述复合基板也具有缺点。通常作为基底基板的硅使用高电阻的硅以减少高频损耗，但已知在这种情况下硅晶片的上层会带电并且导致所获得的复合基板的特性恶化。为了避免上述问题，通过在SOI(通常称为“富陷阱SOI(Trap-rich SOI)”)中设置有埋入的绝缘膜的正下方的载流子陷阱层以赋予使其产生的载流子消失的功能来采取对策。具体而言，载流子陷阱层通常由多晶硅(polysilicon)形成，然而伴随的问题点是在SOI或POI的制造过程中进行粘合时应该将多晶硅层平滑化到原子水平(Ra<1nm)。从时间或成本的观点出发，由于硅的抛光速率因方位而稍有不同，因此对多晶硅进行平滑化并不是上策。
为了解决上述问题，本发明人设计了以下方法。该方法是利用氢离子针对成为基底基板的硅晶片或者通过热氧化、CVD法或PVD法形成了绝缘膜的晶片进行离子注入，并由此通过离子注入在硅基板的上部中形成损伤层。专利文献1等中还提出通过离子注入来形成损伤层并将所得基板用作POI晶片的基底基板。在专利文献1中，通过离子注入将“损伤层”转换为“非单晶层”来获得载流子陷阱层。这种方法非常有利，这是由于即使在离子注入之后表面粗糙度也不会大幅劣化，并且晶片可以按原样直接粘合。特别地，当针对诸如经受热氧化的硅晶片那样具有原子水平的平滑表面的基板进行离子注入时，可以在注入后不施加抛光等步骤而直接按原样进行粘合。
然而，已知这种方法会导致问题发生。具体地，在离子注入处理期间用于离子注入的大量离子会保留在晶片中，并且在粘合之后经过热处理或长期使用等情况下晶片中保留的这些多余离子会到达粘合界面且导致膜剥离发生。因此，为了保持高可靠性，有必要在粘合前去除多余的离子。虽然为了去除多余的残存离子可以进行热处理以使多余的离子向外扩散，但是离子注入的硅晶片通过热处理在其中产生被称为“微腔”的气泡，使表面的粗糙度劣化，由此会产生不适合粘合的表面状态。
鉴于上述问题，本发明的目的在于提供一种复合基板以及提供一种制造复合基板的方法，所述复合基板的待粘合的晶片具有足够小的表面粗糙度并且能够防止膜剥离的发生。
解决问题的方法
为了达到上述目的，作为本发明的一个方面，本发明提供了一种制造复合基板的方法，该复合基板具有按列出顺序层叠的硅晶片、夹层、单晶硅薄膜或氧化物单晶薄膜，该方法包括下列步骤：对硅晶片进行离子注入处理后进行热处理，以在硅晶片的上层部分形成损伤层；将所述硅晶片和与所述单晶硅晶片或所述氧化物单晶硅晶片经由其间的夹层彼此粘合以获得接合体；以及，
将所述接合体的所述单晶硅晶片或所述氧化物单晶晶片减薄成为单晶硅薄膜或氧化物晶体薄膜。
夹层优选包含SiO2、SiON、SiN、Al2O3、TiO2、Ta2O5、Nb2O5、Y2O3或ZrO2。
所述夹层优选通过对所述硅晶片进行热氧化来形成。或者，所述夹层优选通过化学气相沉积法(CVD法)或物理气相沉积法(PVD法)来形成。
在上述离子注入处理中注入的离子种类是氢原子离子(H+)，且剂量优选设定在2.5×1016～5.0×1016atom/cm2之间。或者，在上述离子注入处理中注入的离子种类是氢分子离子(H2 +)，且剂量优选设定在1.25×1016至2.5×1016atom/cm2之间。
热处理优选在400℃或更高的温度下进行。
接合体的单晶硅晶片或氧化物单晶晶片优选通过磨削或抛光或者它们的组合来减薄。本发明的方法可还包括对单晶硅晶片或氧化物单晶晶片的待粘合表面(简称“粘合面”)进行离子注入处理处理以在单晶硅晶片或氧化物单晶晶片的内部形成离子注入层的步骤，并且优选通过在所述接合体上留下离子注入层作为单晶硅薄膜或氧化物单晶薄膜并且从所述接合体上剥离所述单晶硅晶片或所述氧化物单晶晶片的剩余部分，以使所述接合体的所述单晶硅晶片或所述氧化物单晶晶片减薄。
在本发明的另一方面，本发明提供一种复合基板，该复合基板具有按列出顺序层叠的硅晶片、夹层和单晶硅薄膜或氧化物单晶薄膜，并且该复合基板在该所述夹层一侧的所述硅晶片的一部分中还具有损伤层。
夹层优选包含SiO2、SiON、SiN、Al2O3、TiO2、Ta2O5、Nb2O5、Y2O3或ZrO2。
氧化物单晶薄膜优选包含钽酸锂(LT)或铌酸锂(LN)。
发明效果
因此，本发明提供一种复合基板以及提供一种制造复合基板的方法，所述复合基板的待粘合的晶片具有足够小的表面粗糙度并且能够防止膜剥离的发生。
附图说明
图1是说明本发明的制造复合基板的方法的一个实施方式的示意性流程图。
图2是示出发生膜剥离的晶片表面的显微镜照片。
图3是示出实施例1的晶片上热氧化膜表面的原子力显微镜(AFM)图像。
图4是示出实施例1的晶片的截面的透射电子显微镜(TEM)图像。
具体实施方式
下面，通过参考附图来描述本发明的复合基板的实施方式及其制造方法，但本发明的范围不局限于这些。
本实施例的制造复合基板的方法，如图1所示，包括：准备硅晶片10的步骤(图1中的(a))，准备单晶硅晶片或氧化物单晶晶片20的步骤(图1中的(b))，在硅晶片上形成夹层11的步骤(图1中的(c))，对硅晶片10的夹层11一侧进行离子注入处理的步骤(图1中的(d))，对离子注入处理后的硅晶片10进行热处理的步骤(图1中的(e))，将硅晶片10与单晶硅晶片或氧化物单晶晶片20经由夹层11和损伤层12a彼此粘合而得到接合体30的步骤(图1中的(f))，以及将接合体30的单晶硅晶片或氧化物单晶晶片20减薄成为单晶硅薄膜或氧化物单晶薄膜20a而得到复合基板40的步骤(图1中的(g))。下面针对各步骤进行详细说明。
在步骤(a)中准备的硅晶片10可以是通常用作复合基板的支承晶片的硅晶片，晶片的尺寸具有例如2至12英寸的直径和500至800μm的晶片厚度(板厚)。
关于在步骤(b)中准备的单晶硅晶片或氧化物单晶晶片20(下面也可称为“第二晶片20”)，作为单晶硅晶片例如可以使用通过提拉法(Czochralski method)培育的通常市售的单晶硅晶片，并且作为氧化物单晶晶片优选为压电单晶，例如由锂以及钽或铌等金属元素和氧来构成的化合物。此类化合物的实例包含钽酸锂(LiTaO3缩写为“LT”)和铌酸锂(LiNbO3缩写为“LN”)。第二晶片20的尺寸没有特别限制，可以具有例如2至8英寸的直径以及100至1000μm的晶片厚度。
在步骤(c)中，在硅晶片10的待粘合表面上形成夹层11。夹层11的材料优选绝缘性高、高频损失少(低介电损耗)、加工(平坦化)容易的材料。该材料的实例包括但不限于SiO2、SiON、SiN、Al2O3、TiO2、Ta2O5、Nb2O5、Y2O3或ZrO2。作为夹层11的形成方法，例如可以通过对硅晶片10进行热氧化来形成热氧化膜(SiO2)，也可以通过化学气相沉积法(CVD法)或物理气相沉积法(PVD法)形成SiO2层或上述金属氧化物等的层。
当形成热氧化膜时，例如可以在空气气氛中在700至1200℃下对硅晶片10进行热处理，以在硅晶片10的表面上形成热氧化膜。CVD法的实例包括热CVD法、等离子体CVD法和光CVD法等。PVD法的实例包括气相沉积法、离子镀法和溅射法等。夹层11优选具有例如100至5000nm的厚度。
在步骤(d)中，对硅晶片10的夹层11一侧进行离子注入处理。通过该处理，大部分离子穿过夹层11并累积于硅晶片10的上层部分(夹层11一侧的部分内)，由此形成损伤层12。对于离子注入处理的条件，例如，氢原子离子(H+)的剂量(注入量)优选在2.5×1016atom/cm2至5.0×1016atom/cm2之间。当剂量不足2.5×1016atom/cm2时，难以形成损伤层。当剂量超过5.0×1016atom/cm2时，随后的热处理可能会致使在经受这种离子注入的硅晶片内部产生被称为微腔的气泡并且使损伤层表面的粗糙度劣化，可能导致表面状态不适合于粘合。氢分子离子(H2 +)的剂量优选在1.25×1016atom/cm2至2.5×1016atom/cm2之间，由其可产生类似于氢原子离子的效果。
损伤层12的表面粗糙度例如可以用算术平均粗糙度Ra表示(JIS B 0601:2013)。可通过原子力显微镜(AFM)进行观察和测量。算术平均粗糙度Ra例如优选为0.3nm或更小。RMS也称为JIS B 0601:2013规定的“均方根粗糙度Rq”，例如，优选为0.3nm或更小。Rmax表示JIS B 0601:2013中规定的最大高度，例如优选为3.0nm或更小。
关于离子的加速能，氢原子离子(H+)的加速能优选为25至200KeV，氢分子离子(H2 +)的加速能优选为50至400KeV。通过调节加速能可以改变离子注入的深度。优选将损伤层12的厚度调节至100nm至500nm。
在步骤(e)中，对形成有损伤层12的硅晶片10进行热处理。这使得能够通过离子注入处理使硅晶片10中保留的大量多余离子向外扩散。热处理温度优选为400℃或更高。这确保了多余离子的向外扩散，同时能够形成损伤层12a。热处理温度的上限不受特别限制，但优选例如为800℃或更低。
在步骤(f)中，经由夹层11和损伤层12a将硅晶片10和第二晶片20彼此粘合以获得接合体30。在粘合之前，使硅晶片10和第二晶片20中的一者或两者的待粘合表面经受表面活化处理。作为表面活化处理，只要可活化待粘合表面即可，不受特别限制。实例包括等离子体活化处理、真空离子束法、臭氧水处理法以及UV臭氧处理法等。作为表面活化处理的气氛，可以单独或组合使用惰性气体(例如氮气或氩气)和氧气。
通过经由夹层11和损伤层12a将硅晶片10和第二晶片20彼此粘合而获得的接合体30可经受热处理。通过这种处理，接合体增加了接合强度。
在步骤(g)中，将接合体30中的第二晶片20减薄成单晶硅薄膜或氧化物单晶薄膜20a。结果，可获得在硅晶片10上经由损伤层12a及夹层11而形成有单晶硅薄膜或氧化物单晶薄膜20a的复合基板40。单晶硅薄膜或氧化物单晶薄膜20a的厚度例如优选为0.1至30μm。作为第二晶片20的减薄方法，例如可使用磨削或抛光或者也可使用Smart-Cut法(智能剥离法)。
具体而言，Smart-Cut法是一种执行如下步骤的方法：预先对第二晶片20的待粘合表面进行离子注入处理，从而在第二晶片20的内部形成离子注入层，从接合体30剥离第二晶片20的剩余部分而留下离子注入层作为单晶硅薄膜或氧化物单晶薄膜20a。可通过使用楔形刀片(图中未示出)施加机械冲击或者施加规定的热处理来实现剥离。
在如此获得的复合基板40中，即使在热处理之后也不会在其中产生被称为微腔的气泡，在损伤层12a的表面粗糙度未见劣化，与单晶硅薄膜或氧化物单晶薄膜20a适当地彼此粘合，并且硅晶片20中的多余离子也充分地向外扩散，所以即使经过粘合后的热处理或长时间的使用等，也可以防止膜剥离的发生。
实施例
下面针对实施例和比较例进行说明，但本发明并不局限于这些示例。
实施例1
在直径为150mm的硅晶片的表面上，通过热氧化法(在1000℃的水蒸气气氛中)形成500nm的热氧化膜(SiO2膜)。通过10×10μm原子力显微镜(AFM)观察，此时热氧化膜的表面粗糙度Ra＝0.16nm。以3.6×1016/cm2的剂量(注入量)和83KeV的加速能对所得晶片进行氢离子(H+)离子注入处理。作为AFM观察的结果，此时热氧化膜的表面粗糙度也为Ra＝0.16nm。针对通过热氧化获得的热氧化硅晶片单体在氮气气氛中在500℃的温度下进行热处理12小时。
作为AFM观察的结果，此时热氧化膜的表面粗糙度也为Ra＝0.16nm，RMS为0.20nm，Rmax为1.92nm。此时的热氧化膜表面的AFM图像如图3所示。图4中示出了此时的晶片截面的透射电子显微镜(TEM)图像。如图4所示，确认到在硅晶片上层中形成有损伤层61，但可知没有使热氧化膜与硅之间的界面62变粗糙。
实施例2
在直径为150mm的第一硅晶片的表面上，通过热氧化法(在1000℃的水蒸气气氛中)形成500nm热氧化膜(SiO2膜)。通过10×10μmAFM观察，此时热氧化膜的表面粗糙度Ra＝0.16nm。以表1所示的剂量范围1.5×1016/cm2至5.5×1016/cm2、加速能83KeV针对通过热氧化获得的热氧化硅晶片进行氢离子(H+)离子注入处理。在表1所示的300至800℃的各温度下对这些施加离子注入后获得的热氧化物硅晶片单体进行热处理。(在各种情况下保留时间均为6小时)。
接下来，分别将所得晶片与第二硅晶片在表面活化处理之后彼此粘合以获得接合体。将所得接合体在250℃下热处理24小时后通过磨削或抛光将第二硅晶片减薄至10μm厚度以获得复合基板。将如此获得的复合基板在900℃下热处理10分钟。选择900℃作为制造硅器件时的最高温度。调查研究了各试验例中是否存在膜剥离现象。此外，通过对各试验例的截面(剖面)进行TEM观察，调查研究了热氧化膜中损伤层的形成。关于有无损伤层的形成以及有无膜剥离的发生的结果如表1所示。应注意，表1中纵向列出的数值是注入氢离子的剂量(×1016/cm2)、横向列出的数值是针对粘合前已完成离子注入的硅晶片实施的热处理温度(℃)。
表1
Figure BDA0003855778120000091
如表1所示，在形成损伤层(载流子陷阱层)的试验例中显示没有发生膜剥离的结果的试验例的剂量在2.5×1016/cm2至5.0×1016/cm2的范围。图2中示出具有损伤层并且产生了外周和内部剥离的试验例的晶片表面的显微镜照片。如图2所示，在硅晶片表面50上产生多个膜剥离51。
实施例3
除了使用钽酸锂(LT)晶片替代第二硅晶片、通过磨削或抛光使LT晶片减薄至5μm的厚度并且在表2所示的300℃至600℃的范围的各温度下对已施行离子注入的热氧化硅晶片进行热处理(600℃是从LT的居里温度开始的上限温度)以外，与实施例2同样地制备了复合基板。将所得复合基板在300℃下处理30分钟，以调查研究有无损伤层的形成以及有无膜剥离发生。其结果如表2所示。表2中纵向列出的数值是注入氢离子的剂量(×1016/cm2)、横向列出的数值是针对粘合前已完成离子注入的硅晶片实施的热处理温度(℃)。
表2
Figure BDA0003855778120000101
如表2所示，在形成损伤层(载流子陷阱层)的试验例中显示没有发生膜剥离的结果的试验例的剂量在2.5×1016/cm2至5.0×1016/cm2的范围。
实施例4
除了使用CVD法和PVD法各种方法替代热氧化法在硅晶片上形成氧化硅膜并且通过抛光使表面平滑化以外，与实施例2和3同样地制备了复合基板，并且调查研究了有无损伤层的形成以及有无膜剥离发生。其结果与实施例2和3的结果相似，表明本发明的效果不依赖于氧化膜的形成方法。
实施例5
除了使用真空离子束法、臭氧水处理法和UV臭氧处理法等各种处理法来替代等离子体活化处理对待粘合表面进行活化处理以外，与实施例2和3同样地制备了复合基板，并且调查研究了有无损伤层的形成以及有无膜剥离发生。其结果，未见由活化处理的不同引起的显著差异。因此，可知本发明的效果不强烈依赖于活化处理的方法。此外，对任一个晶片施加活化处理的情况与对两个晶片都施加活化处理的情况进行了试验，结果没有大的差异。
实施例6
除了使用H2 +替代H+作为待注入离子并且使剂量减少一半且使加速能加倍(成为2倍)以外，与实施例2和实施例3同样地制备了复合基板，并且调查研究了有无损伤层的形成以及有无膜剥离发生。其结果，得到与实施例2和3同样的结果。
实施例7
除了使用SiON、SiN、Al2O3、TiO2、Ta2O5、Nb2O5、Y2O3或ZrO2各种材料替代热氧化膜(SiO2)而形成夹层以外，与实施例2和3同样地制备了复合基板，并且调查研究了有无损伤层的形成以及有无膜剥离发生。其结果，得到与实施例2和3同样的结果。
实施例8
除了将通过预先在硅晶片或LT晶片的待粘合表面上注入氢离子并且在粘合后的接合体中沿注入界面进行剥离来减薄硅晶片或LT晶片的操作替代通过磨削或抛光接合体来减薄其硅晶片或LT晶片的操作以外，与实施例2和3同样地制备了复合基板，并且调查研究了有无损伤层的形成以及有无膜剥离发生。其结果，得到与实施例2和3同样的结果。
附图标记的说明
10：硅晶片
11：夹层
12：损伤层
20：单晶硅晶片或氧化物单晶晶片
20a：单晶硅薄膜或氧化物单晶薄膜
30：接合体
40：复合基板

Claims (12)

1.一种制造复合基板的方法，所述复合基板具有按列出顺序层叠的硅晶片、夹层和单晶硅薄膜或氧化物单晶薄膜，所述方法包括下列步骤：
对硅晶片进行离子注入处理后实施热处理以在所述硅晶片的上层部分形成损伤层；
将所述硅晶片与单晶硅晶片或氧化物单晶晶片经由所述夹层彼此粘合来获得接合体；以及
将所述接合体的所述单晶硅晶片或所述氧化物单晶晶片减薄而成为单晶硅薄膜或氧化物晶体薄膜。
2.如权利要求1所述的制造复合基板的方法，其中所述夹层包含SiO2、SiON、SiN、Al2O3、TiO2、Ta2O5、Nb2O5、Y2O3或ZrO2。
3.如权利要求1所述的制造复合基板的方法，其中，所述夹层通过将所述硅晶片进行热氧化来形成。
4.如权利要求1或2所述的制造复合基板的方法，其中，所述夹层通过化学气相沉积CVD法或物理气相沉积PVD法来形成。
5.如权利要求1至4中任一项所述的制造复合基板的方法，其中通过所述离子注入处理注入的离子种类是氢原子离子H+且剂量在2.5×1016atom/cm2至5.0×1016atom/cm2之间。
6.如权利要求1至4中任一项所述的制造复合基板的方法，其中通过所述离子注入处理注入的离子种类是氢分子离子H2 +且剂量在1.25×1016atom/cm2至2.5×1016atom/cm2之间。
7.如权利要求1至6中任一项所述的制造复合基板的方法，其中所述热处理在400℃或更高的温度下进行。
8.如权利要求1至7中任一项所述的制造复合基板的方法，其中通过磨削或抛光或者它们的组合来减薄所述接合体的所述单晶硅晶片或所述氧化物单晶晶片。
9.如权利要求1至7中任一项所述的制造复合基板的方法，其还包括如下步骤：对所述单晶硅晶片或所述氧化物单晶晶片的待粘合表面进行离子注入处理以在所述单晶硅晶片或所述氧化物单晶晶片的内部形成离子注入层；
其中，通过在所述接合体上留下所述离子注入层作为单晶硅薄膜或氧化物单晶薄膜并且从所述接合体上剥离所述单晶硅晶片或所述氧化物单晶晶片的剩余部分来减薄所述接合体的所述单晶硅晶片或所述氧化物单晶晶片。
10.一种复合基板，其具有按列出顺序层叠的硅晶片、夹层以及单晶硅薄膜或氧化物单晶薄膜，其中所述硅晶片在其位于所述夹层一侧的部分内具有损伤层。
11.如权利要求10所述的复合基板，其中所述夹层包含SiO2、SiON、SiN、Al2O3、TiO2、Ta2O5、Nb2O5、Y2O3或ZrO2。
12.如权利要求10或11所述的复合基板，其中所述氧化物单晶薄膜包含钽酸锂LT或铌酸锂LN。
CN202180022997.9A 2020-04-03 2021-04-01 复合基板及其制造方法 Pending CN115315779A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2020067930A JP7262415B2 (ja) 2020-04-03 2020-04-03 複合基板およびその製造方法
JP2020-067930 2020-04-03
PCT/JP2021/014152 WO2021201220A1 (ja) 2020-04-03 2021-04-01 複合基板およびその製造方法

Publications (1)

Publication Number Publication Date
CN115315779A true CN115315779A (zh) 2022-11-08

Family

ID=77929162

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180022997.9A Pending CN115315779A (zh) 2020-04-03 2021-04-01 复合基板及其制造方法

Country Status (6)

Country Link
US (1) US20230207307A1 (zh)
EP (1) EP4131337A4 (zh)
JP (1) JP7262415B2 (zh)
KR (1) KR20220163388A (zh)
CN (1) CN115315779A (zh)
WO (1) WO2021201220A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3140474A1 (fr) * 2022-09-30 2024-04-05 Soitec Substrat donneur et Procédé de fabrication d’un substrat donneur pour être utilisé dans un procédé de transfert de couche mince piézoélectrique.
CN117438293B (zh) * 2023-12-20 2024-03-12 青禾晶元(晋城)半导体材料有限公司 一种注入剥离方法以及其中氢离子注入的方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6159825A (en) * 1997-05-12 2000-12-12 Silicon Genesis Corporation Controlled cleavage thin film separation process using a reusable substrate
JP6516957B2 (ja) 2013-09-04 2019-05-22 株式会社Sumco エピタキシャルウェーハの製造方法及び貼り合わせウェーハの製造方法
US10381998B2 (en) 2015-07-28 2019-08-13 Qorvo Us, Inc. Methods for fabrication of bonded wafers and surface acoustic wave devices using same
JP6632462B2 (ja) 2016-04-28 2020-01-22 信越化学工業株式会社 複合ウェーハの製造方法
JP6770089B2 (ja) 2016-11-11 2020-10-14 信越化学工業株式会社 複合基板、表面弾性波デバイスおよび複合基板の製造方法
JP2019193242A (ja) 2018-04-23 2019-10-31 住友金属鉱山株式会社 表面弾性波素子用複合基板とその製造方法

Also Published As

Publication number Publication date
US20230207307A1 (en) 2023-06-29
WO2021201220A1 (ja) 2021-10-07
EP4131337A1 (en) 2023-02-08
KR20220163388A (ko) 2022-12-09
JP2021163954A (ja) 2021-10-11
JP7262415B2 (ja) 2023-04-21
EP4131337A4 (en) 2024-05-15

Similar Documents

Publication Publication Date Title
US7449395B2 (en) Method of fabricating a composite substrate with improved electrical properties
JP6650463B2 (ja) 電荷トラップ層を備えた高抵抗率の半導体・オン・インシュレーターウェハーの製造方法
JP7470233B2 (ja) 優れた性能、安定性および製造性を有する無線周波数シリコン・オン・インシュレータ・ウエハ・プラットフォーム
US9881832B2 (en) Handle substrate for use in manufacture of semiconductor-on-insulator structure and method of manufacturing thereof
US6326285B1 (en) Simultaneous multiple silicon on insulator (SOI) wafer production
CN115315779A (zh) 复合基板及其制造方法
CN109314040B (zh) 贴合式soi晶圆的制造方法
CN112260660B (zh) 一种复合基底、复合薄膜及其制备方法
TW201123282A (en) Method for controlling the distribution of stresses in a semiconductor-on-insulator type structure and corresponding structure
TW202141582A (zh) 用於製作複合結構之方法，該複合結構包含一單晶ＳｉＣ薄層在一ＳｉＣ支撐底材上
KR20090042138A (ko) 반도체 기판의 제조 방법
CN116613058A (zh) 一种复合基底、复合薄膜及其制备方法
CN111834205B (zh) 一种异质半导体薄膜及其制备方法
JP7487659B2 (ja) Ｓｏｉウェーハの製造方法
JP2024081790A (ja) 優れた性能、安定性および製造性を有する無線周波数シリコン・オン・インシュレータ・ウエハ・プラットフォーム
CN117497477A (zh) 复合薄膜及其制备方法
KR20220163387A (ko) 복합 기판 및 그 제조 방법
CN118173578A (zh) 一种改善翘曲的复合薄膜及其制备方法
TW202105522A (zh) 用於供射頻應用之半導體-絕緣體結構的接收器基材之製造方法以及該結構之製造方法
CN113922778A (zh) 一种滤波器用压电衬底结构及其制备方法
CN115101657A (zh) 一种单晶压电衬底结构、制备方法及声波器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination