CN118173578A - 一种改善翘曲的复合薄膜及其制备方法 - Google Patents

一种改善翘曲的复合薄膜及其制备方法 Download PDF

Info

Publication number
CN118173578A
CN118173578A CN202410133101.XA CN202410133101A CN118173578A CN 118173578 A CN118173578 A CN 118173578A CN 202410133101 A CN202410133101 A CN 202410133101A CN 118173578 A CN118173578 A CN 118173578A
Authority
CN
China
Prior art keywords
layer
composite film
active layer
bonding
substrate layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202410133101.XA
Other languages
English (en)
Inventor
殷菲菲
刘学军
李德民
连坤
陈明珠
王金翠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jinan Jingzheng Electronics Co Ltd
Original Assignee
Jinan Jingzheng Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jinan Jingzheng Electronics Co Ltd filed Critical Jinan Jingzheng Electronics Co Ltd
Priority to CN202410133101.XA priority Critical patent/CN118173578A/zh
Publication of CN118173578A publication Critical patent/CN118173578A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/16—Oxides
    • C30B29/22—Complex oxides
    • C30B29/30—Niobates; Vanadates; Tantalates
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B31/00—Diffusion or doping processes for single crystals or homogeneous polycrystalline material with defined structure; Apparatus therefor
    • C30B31/20—Doping by irradiation with electromagnetic waves or by particle radiation
    • C30B31/22—Doping by irradiation with electromagnetic waves or by particle radiation by ion-implantation
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/02—Heat treatment
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/06—Joining of crystals
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/08—Etching
    • C30B33/10—Etching in solutions or melts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/465—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67288—Monitoring of warpage, curvature, damage, defects or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Thermal Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Acoustics & Sound (AREA)
  • Electromagnetism (AREA)
  • Ceramic Engineering (AREA)
  • Weting (AREA)

Abstract

本申请提供一种改善翘曲的复合薄膜及其制备方法，所述复合薄膜包括键合连接的有源层和衬底层，所述有源层和衬底层为异质材质；所述有源层背离所述衬底层的表面为经湿法腐蚀处理后的腐蚀面。本申请通过上述复合薄膜及其制备方法改善了降低晶圆的翘曲度的技术效果，提升了降低晶圆翘曲度的工艺。

Description

一种改善翘曲的复合薄膜及其制备方法
技术领域
本发明涉及半导体制备技术领域，特别涉及一种改善翘曲的复合薄膜及其制备方法。
背景技术
复合薄膜材料在当今半导体产业中成为越来越重要的材料。其满足了电子元器件向小型化、低功耗、高性能方向发展的要求。近年来一种被称为绝缘体上的薄膜结构材料越来越引起工业界的重视。其主要包含最上方的有源层、中间的绝缘介质层和半导体衬底。有源层可以为半导体薄膜(如Si，Ge，GaAs，SiC)，压电薄膜(铌酸锂和钽酸锂)，铁电薄膜等。这种材料在CPU芯片、存储器、放大器、滤波器、调制器的都展现出良好的应用性能。
复合薄膜翘曲是半导体制造中的一项重要指标。复合薄膜翘曲是指复合薄膜工艺制程中和使用过程中衬底层和有源层的弯曲程度。目前普遍认为引起复合薄膜翘曲改变的因素有：1)材料：不同的材料的晶圆翘曲程度差别显著；2)尺寸：晶圆自身的重量会影响翘曲，晶圆越大，自重越大，相应的翘曲也会增大；3)加工应力：加工过程中的应力作用在晶圆上，如研磨、抛光、切割、腐蚀等，晶圆应力状态改变，使得晶圆翘曲增大；4)温度：晶圆在加热过程中，温度使得晶圆受热膨胀，发生弯曲。
晶圆的翘曲是影响晶圆应用的重要因素，翘曲过大会导致晶圆无法进行下步加工；而且对于翘曲度达到120um及以上的薄膜，现有的降低翘曲度达到120um及以上的薄膜的方式有：接触式和湿法腐蚀式，但这两种方式法均需要作用于的晶圆，导致降低翘曲的效果不佳。
发明内容
本申请提供一种改善翘曲的复合薄膜及其制备方法，以解决晶圆翘曲度大于120um时降低晶圆翘曲度技术效果不佳的问题。
第一方面，本申请提供一种改善翘曲的复合薄膜，所述复合薄膜包括键合连接的有源层和衬底层，所述有源层和衬底层为异质材质；
所述有源层背离所述衬底层的表面为经湿法腐蚀处理后的腐蚀面。
优选的，所述腐蚀面经湿法腐蚀处理前，所述复合薄膜的翘曲度大于120um。
优选的，所述有源层的材质为铌酸锂和钽酸锂；
所述湿法腐蚀的腐蚀液为碱性腐蚀液，所述碱性腐蚀液的成分为双氧水、氨水和水，所述双氧水、氨水和水的比例为2:2:1；
所述衬底层的材质为硅、碳化硅、蓝宝石、石英、氮化硅或石英玻璃。
优选的，所述复合薄膜还包括隔离层，所述隔离层设置在所述衬底层和所述有源层之间；
所述隔离层的材质为二氧化硅、氮化硅、氧化铝或氮化铝。
优选的，所述复合薄膜还包括缺陷层或捕获层，所述缺陷层或所述捕获层键合在所述隔离层和所述衬底层之间，所述隔离层键合在所述有源层和所述缺陷层或所述捕获层之间；
所述缺陷层或所述捕获层的材质由多晶、非晶碳化硅层、硅层、氮化硅层或多晶锗中的至少一种材质构成。
第二方面，本申请还提供一种改善翘曲的复合薄膜的制备方法，所述制备方法包括：
准备衬底层和有源层，所述衬底层和所述有源层的材质不同；
将所述衬底层和所述有源层键合，得到复合薄膜；
对所述复合薄膜的所述有源层背离所述衬底层的腐蚀面进行湿法腐蚀处理，所述腐蚀面经湿法腐蚀处理前，所述复合薄膜的翘曲度大于120um；
对所述复合薄膜进行高温退火，去除残余应力。
优选的，所述将所述衬底层和所述有源层键合的步骤包括：
在所述衬底层朝向所述有源层的表面制备隔离层；
将所述隔离层和所述有源层键合连接，得到具有所述衬底层、所述隔离层和所述有源层的复合薄膜；所述隔离层的材质为二氧化硅、氮化硅、氧化铝或氮化铝；制备所述隔离层的方式包括为沉积和氧化，沉积的方式包括化学气相沉积、物理气相沉积和磁控溅射。
优选的，所述将所述衬底层和所述有源层键合的步骤还包括：
在所述衬底层朝向所述有源层的表面制备缺陷层或捕获层；
在所述缺陷层或所述捕获层的背离所述衬底层的表面制备隔离层；
将所述隔离层和所述有源层键合连接，得到具有所述衬底层、所述隔离层、所述有源层和所述缺陷层或所述捕获层的复合薄膜。
优选的，所述将所述衬底层和所述有源层键合的步骤之前还包括：
基于离子注入法对所述有源层的工艺面进行注入离子得到功能注入片，所述功能注入片依次包括薄膜层、注入层、余质层；
将所述功能注入片的所述薄膜层与所述衬底层进行键合连接形成键合体；
对所述键合体执行退火处理，退火后在所述注入层断裂，使所述余质层沿所述注入层由所述键合体剥离下来，以此将所述有源层的薄膜层转移至所述衬底层上形成复合薄膜。
优选的，所述离子注入法注入的离子为氢离子、氦离子、氮离子、氧离子或氩离子。
由上述可知，本申请提供一种改善翘曲的复合薄膜及其制备方法，所述复合薄膜包括键合连接的有源层和衬底层，所述有源层和衬底层为异质材质；所述有源层背离所述衬底层的表面为经湿法腐蚀处理后的腐蚀面。本申请通过上述复合薄膜及其制备方法改善了降低晶圆的翘曲度的技术效果，提升了降低晶圆翘曲度的工艺。
附图说明
为了更清楚地说明本申请的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，对于本领域普通技术人员而言，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本申请一种改善翘曲的复合薄膜的结构图；
图2为本申请一种改善翘曲的复合薄膜的制备方法的流程图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整的描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
图1为本实施例一种改善翘曲的复合薄膜的结构图。
参见图1可知，本实施例提供一种改善翘曲的复合薄膜，所述复合薄膜包括键合连接的有源层和衬底层，所述有源层和衬底层为异质材质；所述有源层背离所述衬底层的表面为经湿法腐蚀处理后的腐蚀面，具体的，在本实施例中，通过对所述有源层的上表面进行湿法腐蚀处理，以此进行减薄以减小翘曲。
其中，需要说明的是，本实施例针对翘曲度较大的对象，即翘曲度大于120um，但对于翘曲度较小，即翘曲度小于120um的对象，也可适用。
图2为本实施例一种改善翘曲的复合薄膜的制备方法的流程图。
参见图2可知，本实施例还提供一种改善翘曲的复合薄膜的制备方法，所述制备方法包括：
S100，准备衬底层和有源层，所述衬底层和所述有源层的材质不同；
S200，将所述衬底层和所述有源层键合，得到复合薄膜；
S300，对所述复合薄膜的所述有源层背离所述衬底层的腐蚀面进行湿法腐蚀处理，所述腐蚀面经湿法腐蚀处理前，所述复合薄膜的翘曲度大于120um；
S400，对所述复合薄膜进行高温退火，去除残余应力。
具体的，在本实施例中，在复合薄膜的制备工艺中，需要先获取到不同材质的衬底层和有源层，将衬底层与有源层键合得复合薄膜，对所述复合薄膜的有源层的上表面进行湿法腐蚀减薄，通过有源层的上表面的减薄，有源层上表面的应力分布状态发生改变，翘曲降低，最后对复合薄膜进行高温退火，去除残余应力，以此得到经过湿法腐蚀处理降低翘曲度的复合薄膜。
实施例1：
1、准备6英寸的硅晶圆和钽酸锂晶圆，将硅晶圆或者钽酸锂晶圆分别固定在抛光设备的多孔陶瓷吸盘上，进行化学机械抛光处理获得光滑表面，然后对两种晶圆进行半导体RCA清洗，获得洁净表面。
2、将清洗后的钽酸锂与硅晶圆进行键合，形成复合薄膜；键合的步骤为：先对钽酸锂与硅晶圆的工艺面进行活化处理，然后将两者键合，本实施例对钽酸锂的工艺面进行表面活化的方式不做特别限定，可以采用现有技术中任意一种对钽酸锂的工艺面进行表面活化的方式，例如，等离子体活化以及化学溶液活化等；同样地，本实施例对硅晶圆键合面表面活化的方式也不做特别限定，可以采用现有技术中任意一种可用于硅晶圆键合面进行表面活化的方式，例如，等离子体活化。
3、对钽酸锂的上表面通过湿法腐蚀的方式进行减薄以减小翘曲，选择的腐蚀液为双氧水，氨水，水＝2:2:1。
4、然后将键合体放入加热设备内在高温下进行退火，所述退火温度为100-600℃，退火时间(1分钟～48小时)。
实施例2
1、准备6英寸的硅晶圆和钽酸锂晶圆，将硅晶圆或者钽酸锂晶圆分别固定在抛光设备的多孔陶瓷吸盘上，进行化学机械抛光处理获得光滑表面，然后对两种晶圆进行半导体RCA清洗，获得洁净表面。
2、在清洗后的硅晶圆上采用LPCVD工艺沉积二氧化硅层，沉积温度可以控制在580～650℃，然后进行化学机械抛光至厚度为100-700nm，获得光滑表面，RCA清洗得到洁净表面。
3、将钽酸锂晶圆与二氧化硅层进行清洗，采用等离子体键合的方法将清洗后的钽酸锂的工艺面与二氧化硅层隔离层进行键合，形成复合薄膜；本实施例对钽酸锂薄膜的工艺面进行表面活化的方式不做特别限定，可以采用现有技术中任意一种对薄膜的工艺面进行表面活化的方式，例如，等离子体活化以及化学溶液活化等；同样地，本实施例对二氧化硅键合面表面活化的方式也不做特别限定，可以采用现有技术中任意一种可用于二氧化硅键合面进行表面活化的方式，例如，等离子体活化。
4、对钽酸锂的上表面通过湿法腐蚀的方式进行减薄以减小翘曲，选择的腐蚀液为双氧水，氨水，水＝2:2:1。
5、然后将复合薄膜放入加热设备内在高温下进行退火，所述退火温度为100-600℃，退火时间(1分钟～48小时)。
实施例3
1、准备6英寸的硅晶圆和铌酸锂晶圆，将硅晶圆或者铌酸锂晶圆分别固定在抛光设备的多孔陶瓷吸盘上，进行化学机械抛光处理获得光滑表面，然后对两种晶圆进行半导体RCA清洗，获得洁净表面。
2、在清洗后的硅晶圆上采用LPCVD工艺沉积多晶硅PolySI，沉积温度可以控制在580～650℃，沉积厚度在300nm；
3、采用LPCVD法(包括但不限于溅射、蒸发、电镀等)在PolySI上制作二氧化硅层，然后进行化学机械抛光至厚度为100nm，获得光滑表面，RCA清洗得到洁净表面。
4、将铌酸锂晶圆与二氧化硅层进行清洗，采用等离子体键合的方法将清洗后的铌酸锂的工艺面与二氧化硅层进行键合，形成复合薄膜；本实施例对铌酸锂薄膜的工艺面进行表面活化的方式不做特别限定，可以采用现有技术中任意一种对薄膜的工艺面进行表面活化的方式，例如，等离子体活化以及化学溶液活化等；同样地，本实施例对二氧化硅键合面表面活化的方式也不做特别限定，可以采用现有技术中任意一种可用于二氧化硅键合面进行表面活化的方式，例如，等离子体活化。
5、对铌酸锂的上表面通过湿法腐蚀的方式进行减薄以减小翘曲，选择的腐蚀液为双氧水，氨水，水＝2:2:1。
6、然后将复合薄膜放入加热设备内在高温下进行退火，所述退火温度为100-600℃，退火时间(1分钟～48小时)。
实施例4
1、准备3英寸硅晶圆和铌酸锂晶圆，将硅晶圆或者铌酸锂晶圆分别固定在抛光设备的多孔陶瓷吸盘上，进行化学机械抛光处理获得光滑表面，然后对两种晶圆进行半导体RCA清洗，获得洁净表面。
2、在清洗后的硅晶圆上用PECVD法(包括但不限于溅射、蒸发、电镀等)制作多晶硅层，多晶硅层的厚度为1μm。
3、采用LPCVD法(包括但不限于溅射、蒸发、电镀等)在多晶硅层上制作二氧化硅层，然后进行化学机械抛光获得光滑表面，厚度为1μm，RCA清洗得到洁净表面。
4、对步骤1处理后的铌酸锂晶圆采用剥离离子注入法注入He+，使铌酸锂晶圆从注入面开始依次分割成余质层、分离层和薄膜层，注入的He+离子分布在分离层，得到单晶铌酸锂晶圆注入片。
采用剥离离子注入法注入He+时，注入剂量参数为：离子注入的深度为840nm，注入的能量为250kev，注入的剂量为2×1016ions/cm2。
5、将单晶铌酸锂晶圆注入片的薄膜层与二氧化硅层进行清洗，采用等离子体键合的方法将清洗后的铌酸锂薄膜层的工艺面与二氧化硅层进行键合，形成键合体；本实施例对铌酸锂薄膜的工艺面进行表面活化的方式不做特别限定，可以采用现有技术中任意一种对薄膜的工艺面进行表面活化的方式，例如，等离子体活化以及化学溶液活化等；同样地，本实施例对二氧化硅键合面表面活化的方式也不做特别限定，可以采用现有技术中任意一种可用于二氧化硅键合面进行表面活化的方式，例如，等离子体活化。
6、然后将键合体放入加热设备内在高温下进行退火，直至余料层从键合体上分离下来形成铌酸锂复合薄膜。保温工艺在真空环境下或在氮气及惰性气体中至少一种气体形成的保护气氛下进行，所述退火温度为100-600℃，退火时间(1分钟～48小时)，其中包括一退和二退，一退温度范围在100-300℃-目的是剥离掉余质层，使得薄膜层和余质层分离，二退温度范围在300℃-600℃-目的是消除注入损伤。此环节可以提升键合力大于10MPa，并且能够恢复离子注入对薄膜层的损伤，使得所获得的铌酸锂薄膜层接近铌酸锂晶圆的性质。将键合体放入加热设备以在预定温度下进行保温预定时间。在此过程中，分离层中的离子发生化学反应变成气体分子或原子，并产生微小的气泡，随着加热时间的延长或加热温度的升高，气泡会越来越多，体积也逐渐增大。当这些气泡连成一片时，实现余料层与分离层分离，从而使薄膜层转移到隔离层上，并形成复合结构。接着，可以将复合结构放入加热设备中以在预定温度下进行保温预定时间，进而消除由离子注入工艺造成的损伤。然后，可以将隔离层上的薄膜层研磨抛光至预定厚度，并获得复合薄膜。
7、复合薄膜的铌酸锂薄膜层上表面通过湿法腐蚀的方式进行减薄以减小翘曲，选择的腐蚀液为双氧水，氨水，水＝2:2:1。
8、然后将复合薄膜放入加热设备内在高温下进行退火，所述退火温度为100-600℃，退火时间(1分钟～48小时)。
本实施例对有源层与衬底层键合的方式不做特别限定，可以采用现有技术中任意一种有源层与衬底层键合的方式，例如，将有源层的键合面进行表面活化，将衬底层的键合面也进行表面活化，再将两个活化后的表面进行键合，获得键合体。
本实施例对离子注入的方式不做特别限定，可以使用现有技术中任意一种离子注入的方式，所注入的离子可以为通过热处理能够生成气体的离子，例如：注入的离子可以为氢离子、氦离子、氮离子、氧离子或氩离子。例如：氢离子或者氦离子。注入氢离子时，注入剂量可以为3×1016ions/cm2～8×1016ions/cm2，注入能量可以为100KeV～400KeV；注入氦离子时，注入剂量可以为1×1016ions/cm2～1×1017ions/cm2，注入能量可以为50KeV～1000KeV。例如，注入氢离子时，注入计量可以为4×1016ions/cm2，注入能量可以为180KeV；注入氦离子时，注入剂量为4×1016ions/cm2，注入能量为200KeV。本实施例实施例中，可以通过调整离子注入深度来调整薄膜层的厚度，具体地，离子注入的深度越大，所制备的薄膜层的厚度越大；相反，离子注入的深度越小，所制备的薄膜层的厚度越小。本实施例中，可以通过调整离子注入剂量来调整离子注入层的扩散宽度，具体地，离子注入的剂量越大，离子注入层的扩散宽度越广；相反，离子注入的剂量越小，离子注入层的扩散宽度越窄。
对键合体进行热处理，所述退火温度为180-600℃，其中包括一退和二退，一退温度范围在180-300℃-目的是剥离掉余质层，使得薄膜层和余质层分离，二退温度范围在300℃-600℃目的是消除注入损伤。对键合体进行退火热处理，热处理工艺可以在180-600℃下热处理1-100小时，在热处理过程中，注入层内形成气泡，例如，H离子形成氢气，He离子形成氦气等，随着热处理进展，注入层内的气泡连成一片，最后注入层裂开，将余质层与薄膜层分离，从而使余质层由键合体上剥离下来，在处理后的衬底顶表面形成薄膜层得到复合薄膜。
缺陷层的材质选择多晶硅、非晶硅或多晶锗中的至少一者。可通过采用沉积法沉积多晶硅、采用沉积法非晶硅、采用沉积法多晶锗、采用腐蚀法腐蚀衬底层或者通过注入法注入衬底层产生注入损伤，以形成缺陷层。然后在该缺陷层上采用沉积法或者氧化法制作隔离层，隔离层的材质选择二氧化硅、氮氧化硅或氮化硅中的至少一者。
其中，缺陷层中存在一定密度的晶格缺陷，可以捕获存在于隔离层和衬底层之间的载流子，避免这些载流子引起隔离层与衬底层界面处的载流子聚集，降低复合薄膜的损耗。示例性的，缺陷层的厚度可以为300nm～5000nm。
例如：当缺陷层为多晶硅层时，对多晶硅层进行氧化，隔离层的材质此时为二氧化硅。采用沉积法制备隔离层的方式不作限定，可以为化学气相沉积法(CVD)、物理气相沉积法(PVD)或者磁控溅射法等。隔离层的厚度可以为200nm～3000nm。
当采用氧化法制备隔离层时，对多晶硅层进行氧化处理。其中，多晶硅层中远离衬底层的一侧被氧化形成二氧化硅层，形成隔离层，多晶硅层中靠近衬底层的一侧未被氧化；氧化法制备隔离层时的氧化温度可为900～1000℃。
本发明的有益效果：
晶圆的翘曲是影响晶圆应用的重要因素，翘曲过大会导致晶圆无法进行下步加工；而且对于翘曲度达到120um及以上的薄膜，接触式调整翘曲的方式法作用于此时的晶圆。(对于翘曲度达到120um及以上的薄膜，通过常规磨削方式难以加工，只能通过湿法腐蚀减薄薄膜，同时薄膜减薄后翘曲减小。)湿法腐蚀对于加工晶圆的几何外形无特殊要求，可以通过化学反应对晶圆进行刻蚀，较为均匀的去除晶圆表面层，降低晶圆表面的应力，使晶圆翘曲度降低。

Claims (10)

1.一种改善翘曲的复合薄膜，其特征在于，所述复合薄膜包括键合连接的有源层和衬底层，所述有源层和衬底层为异质材质；
所述有源层背离所述衬底层的表面为经湿法腐蚀处理后的腐蚀面。
2.根据权利要求1所述的一种改善翘曲的复合薄膜，其特征在于，所述腐蚀面经湿法腐蚀处理前，所述复合薄膜的翘曲度大于120um。
3.根据权利要求2所述的一种改善翘曲的复合薄膜，其特征在于，所述有源层的材质为铌酸锂和钽酸锂；
所述湿法腐蚀的腐蚀液为碱性腐蚀液，所述碱性腐蚀液的成分为双氧水、氨水和水，所述双氧水、氨水和水的比例为2:2:1；
所述衬底层的材质为硅、碳化硅、蓝宝石、石英、氮化硅或石英玻璃。
4.根据权利要求1所述的一种改善翘曲的复合薄膜，其特征在于，所述复合薄膜还包括隔离层，所述隔离层设置在所述衬底层和所述有源层之间；
所述隔离层的材质为二氧化硅、氮化硅、氧化铝或氮化铝。
5.根据权利要求4所述的一种改善翘曲的复合薄膜，其特征在于，所述复合薄膜还包括缺陷层或捕获层，所述缺陷层或所述捕获层键合在所述隔离层和所述衬底层之间，所述隔离层键合在所述有源层和所述缺陷层或所述捕获层之间；
所述缺陷层或所述捕获层的材质由多晶、非晶碳化硅层、硅层、氮化硅层或多晶锗中的至少一种材质构成。
6.一种改善翘曲的复合薄膜的制备方法，其特征在于，所述改善翘曲的复合薄膜的制备方法适用于权利要求1至5中任意一项所述改善翘曲的复合薄膜，所述制备方法包括：
准备衬底层和有源层，所述衬底层和所述有源层的材质不同；
将所述衬底层和所述有源层键合，得到复合薄膜；
对所述复合薄膜的所述有源层背离所述衬底层的腐蚀面进行湿法腐蚀处理，所述腐蚀面经湿法腐蚀处理前，所述复合薄膜的翘曲度大于120um；
对所述复合薄膜进行高温退火，去除残余应力。
7.根据权利要求6所述的一种改善翘曲的复合薄膜的制备方法，其特征在于，所述将所述衬底层和所述有源层键合的步骤包括：
在所述衬底层朝向所述有源层的表面制备隔离层；
将所述隔离层和所述有源层键合连接，得到具有所述衬底层、所述隔离层和所述有源层的复合薄膜；所述隔离层的材质为二氧化硅、氮化硅、氧化铝或氮化铝；制备所述隔离层的方式包括为沉积和氧化，沉积的方式包括化学气相沉积、物理气相沉积和磁控溅射。
8.根据权利要求7所述的一种改善翘曲的复合薄膜的制备方法，其特征在于，所述将所述衬底层和所述有源层键合的步骤还包括：
在所述衬底层朝向所述有源层的表面制备缺陷层或捕获层；
在所述缺陷层或所述捕获层的背离所述衬底层的表面制备隔离层；
将所述隔离层和所述有源层键合连接，得到具有所述衬底层、所述隔离层、所述有源层和所述缺陷层或所述捕获层的复合薄膜。
9.根据权利要求6所述的一种改善翘曲的复合薄膜的制备方法，其特征在于，所述将所述衬底层和所述有源层键合的步骤之前还包括：
基于离子注入法对所述有源层的工艺面进行注入离子得到功能注入片，所述功能注入片依次包括薄膜层、注入层、余质层；
将所述功能注入片的所述薄膜层与所述衬底层进行键合连接形成键合体；
对所述键合体执行退火处理，退火后在所述注入层断裂，使所述余质层沿所述注入层由所述键合体剥离下来，以此将所述有源层的薄膜层转移至所述衬底层上形成复合薄膜。
10.根据权利要求9所述的一种改善翘曲的复合薄膜的制备方法，其特征在于，所述离子注入法注入的离子为氢离子、氦离子、氮离子、氧离子或氩离子。
CN202410133101.XA 2024-01-31 2024-01-31 一种改善翘曲的复合薄膜及其制备方法 Pending CN118173578A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202410133101.XA CN118173578A (zh) 2024-01-31 2024-01-31 一种改善翘曲的复合薄膜及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202410133101.XA CN118173578A (zh) 2024-01-31 2024-01-31 一种改善翘曲的复合薄膜及其制备方法

Publications (1)

Publication Number Publication Date
CN118173578A true CN118173578A (zh) 2024-06-11

Family

ID=91355430

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202410133101.XA Pending CN118173578A (zh) 2024-01-31 2024-01-31 一种改善翘曲的复合薄膜及其制备方法

Country Status (1)

Country Link
CN (1) CN118173578A (zh)

Similar Documents

Publication Publication Date Title
CN108493334B (zh) 一种薄膜异质结构的制备方法
US10381261B2 (en) Method of manufacturing high resistivity semiconductor-on-insulator wafers with charge trapping layers
TWI758133B (zh) 製備多層結構的方法
US8975156B2 (en) Method of sealing two plates with the formation of an ohmic contact therebetween
JP7470233B2 (ja) 優れた性能、安定性および製造性を有する無線周波数シリコン・オン・インシュレータ・ウエハ・プラットフォーム
JP3112126B2 (ja) 半導体物品の製造方法
CN110534474B (zh) 衬底上薄膜的制备方法
CN110880920B (zh) 异质薄膜结构的制备方法
WO2003092041B1 (en) Method for fabricating a soi substrate a high resistivity support substrate
US6326285B1 (en) Simultaneous multiple silicon on insulator (SOI) wafer production
EP0843346A2 (en) Method of manufacturing a semiconductor article
WO2007074550A1 (ja) Ｓｏｉウェーハの製造方法及びｓｏｉウェーハ
CN114420834A (zh) 一种基于倾斜键合的薄膜制备方法及其复合薄膜
WO2005024925A1 (ja) Ｓｏｉウェーハの作製方法
CN114070227B (zh) 一种氮化铝声波谐振器的制备方法及谐振器
CN113394338A (zh) 一种异质单晶薄膜的制备方法及异质单晶薄膜
KR101695862B1 (ko) 적어도 하나의 결정성 실리콘 초박층을 포함하는 다층 막 제조 방법, 및 상기 방법에 의해 얻어진 장치
KR20220163388A (ko) 복합 기판 및 그 제조 방법
CN116613058A (zh) 一种复合基底、复合薄膜及其制备方法
CN116669523A (zh) 一种热释电复合薄膜的制备方法
JP2018085536A (ja) 多層半導体デバイス作製時の低温層転写方法
CN111477543A (zh) 一种键合衬底晶圆与单晶压电晶圆的方法及复合单晶压电晶圆基板
CN116230492A (zh) 一种超平复合薄膜及其制备方法
USRE41841E1 (en) Method for making a silicon substrate comprising a buried thin silicon oxide film
CN118173578A (zh) 一种改善翘曲的复合薄膜及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination