CN111477543A - 一种键合衬底晶圆与单晶压电晶圆的方法及复合单晶压电晶圆基板 - Google Patents
一种键合衬底晶圆与单晶压电晶圆的方法及复合单晶压电晶圆基板 Download PDFInfo
- Publication number
- CN111477543A CN111477543A CN202010326702.4A CN202010326702A CN111477543A CN 111477543 A CN111477543 A CN 111477543A CN 202010326702 A CN202010326702 A CN 202010326702A CN 111477543 A CN111477543 A CN 111477543A
- Authority
- CN
- China
- Prior art keywords
- single crystal
- crystal piezoelectric
- substrate
- wafer
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000013078 crystal Substances 0.000 title claims abstract description 219
- 239000000758 substrate Substances 0.000 title claims abstract description 194
- 238000000034 method Methods 0.000 title claims abstract description 102
- 239000002131 composite material Substances 0.000 title claims abstract description 72
- 238000005468 ion implantation Methods 0.000 claims description 70
- 239000000463 material Substances 0.000 claims description 49
- 239000010409 thin film Substances 0.000 claims description 47
- 238000011282 treatment Methods 0.000 claims description 35
- 239000010408 film Substances 0.000 claims description 25
- 238000002513 implantation Methods 0.000 claims description 17
- 150000002500 ions Chemical class 0.000 claims description 14
- 238000012545 processing Methods 0.000 claims description 11
- 238000002347 injection Methods 0.000 claims description 6
- 239000007924 injection Substances 0.000 claims description 6
- 230000003247 decreasing effect Effects 0.000 claims description 4
- 238000010329 laser etching Methods 0.000 claims description 4
- 235000012431 wafers Nutrition 0.000 description 245
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 30
- 238000002955 isolation Methods 0.000 description 25
- 229910052710 silicon Inorganic materials 0.000 description 19
- 239000010703 silicon Substances 0.000 description 19
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 17
- 230000008569 process Effects 0.000 description 12
- 235000012239 silicon dioxide Nutrition 0.000 description 12
- 238000010438 heat treatment Methods 0.000 description 11
- 230000007547 defect Effects 0.000 description 8
- 239000007943 implant Substances 0.000 description 8
- 239000000377 silicon dioxide Substances 0.000 description 8
- 238000002360 preparation method Methods 0.000 description 7
- 230000003746 surface roughness Effects 0.000 description 7
- 230000003647 oxidation Effects 0.000 description 6
- 238000007254 oxidation reaction Methods 0.000 description 6
- 230000008646 thermal stress Effects 0.000 description 6
- WSMQKESQZFQMFW-UHFFFAOYSA-N 5-methyl-pyrazole-3-carboxylic acid Chemical compound CC1=CC(C(O)=O)=NN1 WSMQKESQZFQMFW-UHFFFAOYSA-N 0.000 description 5
- 229910021417 amorphous silicon Inorganic materials 0.000 description 5
- GQYHUHYESMUTHG-UHFFFAOYSA-N lithium niobate Chemical compound [Li+].[O-][Nb](=O)=O GQYHUHYESMUTHG-UHFFFAOYSA-N 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 238000004140 cleaning Methods 0.000 description 4
- 230000007423 decrease Effects 0.000 description 4
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 4
- 238000000678 plasma activation Methods 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 239000010453 quartz Substances 0.000 description 4
- 229910052594 sapphire Inorganic materials 0.000 description 4
- 239000010980 sapphire Substances 0.000 description 4
- 125000006850 spacer group Chemical group 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000035882 stress Effects 0.000 description 3
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 238000002207 thermal evaporation Methods 0.000 description 2
- 238000009834 vaporization Methods 0.000 description 2
- 230000008016 vaporization Effects 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 239000011230 binding agent Substances 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 238000000608 laser ablation Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 238000012805 post-processing Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/185—Joining of semiconductor bodies for junction formation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Pressure Welding/Diffusion-Bonding (AREA)
- Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
Abstract
本申请提供一种键合衬底晶圆与单晶压电晶圆的方法以及由该方法制备的复合单晶压电晶圆基板，所述方法在键合前对单晶压电晶圆的键合面进行损伤，形成与衬底晶圆键合面晶格排布相近的损伤层，从而减小键合界面应力集中，提高复合单晶压电晶圆基板的结构稳定性，本申请还提供一种制备复合单晶压电薄膜的方法，所述方法通过在注入片的薄膜层表面进行损伤形成损伤层，再基于所述损伤层与衬底晶圆进行键合，最后除去注入片中的余料层，从而提高复合单晶压电薄膜基板的结构稳定性。
Description
技术领域
本申请属于功能性材料制备领域，特别涉及一种键合衬底晶圆与单晶压电晶圆的方法及基于该方法制备的复合单晶压电晶圆基板和复合单晶压电薄膜基板。
背景技术
键合(Bonding)是将两个或多个基片结合成为一体的方法，是半导体制造过程中的重要环节。在众多键合方法中，直接键合受到广泛青睐。直接键合通常将待键合两晶圆的键合面直接结合在一起，形成分子间氢键，然后退火处理将氢键变成化学键，无需使用粘结剂，制备工艺简便，因此，直接键合在集成电路制造、微机电系统(MEMS)封装和多功能芯片集成等领域具有广泛的应用。
键合界面间的键合力决定制备薄膜的完整性，对于同种材料间的键合，由于材料性质一致，键合力较好；然而，对于不同材料的待键合晶圆，由于材料之间物理性质不同等原因，特别是单晶材料和非晶材料之间键合，两者的热膨胀系数和热应力不同，在制备薄膜过程中遇到热处理后发生形变，键合界面之间键合力差会引起薄膜解键合脱落。近些年，不同材料之间键合制备的薄膜在调制器、滤波器等领域的应用越来越广泛，但是通过直接键合制备的键合体在键合界面处的键合力较小，稳定性差，导致在后续工艺的加工处理中，引起键合体存在薄膜脱落的问题，严重影响薄膜制备成品率，进而影响薄膜在制备器件时遇到切割工序薄膜崩边，影响器件性能及降低成品率。
发明内容
为解决由传统直接键合方法制得的复合单晶压电晶圆基板中薄膜层易变形，甚至从衬底层上脱落等问题，本申请提供一种键合衬底晶圆与单晶压电晶圆的方法以及由该方法制备而得的复合单晶压电晶圆基板。所述方法通过首先对单晶压电晶圆的键合面进行损伤处理，再与衬底晶圆进行直接键合，其中，单晶压电晶圆中具有损伤的键合面与衬底晶圆的键合面接触，使得两晶圆在键合面上的晶格结构相近，从而减小两待键合晶圆在键合面上的热膨胀系数以及热应力的差值，进而提高两晶圆的键合力，增加键合体的稳定性。
在本申请中，所用术语“晶圆”是指由特定材料或者材料组合物制备而得的晶片，可以是圆形也可以是其它特定形状，例如，矩形等，其既可以由单晶压电材料制备，也可以多晶或者非晶材料制备。
本申请的目的在于提供以下几个方面：
第一方面，本申请提供一种键合衬底晶圆与单晶压电晶圆的方法，所述方法包括：
取待键合的衬底晶圆和单晶压电晶圆；
对所述单晶压电晶圆的键合面进行损伤处理；
将所述衬底晶圆与所述单晶压电晶圆的键合面键合。
本申请首先对单晶压电晶圆的键合面进行损伤，使得被损伤部分的晶格产生缺陷，与无缺陷的键合面相比，具有缺陷的键合面其晶格结构与衬底晶圆键合面的晶格结构较为接近，而晶格结构相近的键合面其在热膨胀系数以及热应力等参数也较为接近，通过参数较为接近的键合面键合所得键合体的稳定性能够大幅度提高，进一步地，所得复合单晶压电晶圆基板中薄膜在所述衬底上的稳定性也能够提高，因此，本申请提供的方法能够提高复合单晶压电晶圆基板中单晶压电层的稳定性，减小单晶压电薄膜层变形甚至脱落的风险。
在一种可实现的方式中，对所述单晶压电晶圆进行损伤处理的方法包括离子注入法以及激光损蚀法，优选为离子注入法。由于离子注入法为本领域中的常用工艺，本申请进一步发现，采用离子注入法进行损伤后的键合面无明显缺陷，损伤程度人为可控，即，能够根据衬底层的晶格状态通过控制离子注入的参数来控制单晶压电晶圆键合面的晶格状态，因此，本申请优选使用离子注入法对所述单晶压电晶圆的键合面进行损伤。
可选地，所述离子注入法中离子注入的能量为30～60Kev，优选为50Kev，因此，该能量形成的损伤层厚度能够达到目标厚度，即，20～40nm，所述损伤层在该厚度范围能够减小晶圆的翘曲，离子注入的剂量为5×1015～1.5×1016atoms/cm2，优选为1×1016atoms/cm2，在此剂量下所形成损伤层的表面粗糙度Ra能够达到0.2nm以下，能够满足后续加工和使用的需求，离子注入的束流为0.8mA～1.5mA，优选为1mA，上述束流大小能够使离子注入过程中束流稳定，并且，能够保持所述单晶压电晶圆表面粗糙度不变，从而保证所述单晶压电晶圆的压电性能。
可选地，所述激光损蚀法中激光的波长为200nm～1064nm，能量密度为1J/cm2～100J/cm2。
可选地，对所述单晶压电晶圆进行损伤处理包括多次损伤处理，优选地，多次损伤处理的深度逐次减小。
在一种可实现的方式中，对所述单晶压电晶圆的键合面进行损伤处理所述损伤层的厚度为20～40nm。
在一种可实现的方式中，由所述单晶压电晶圆的键合面至其内部，所述损伤层中所注入离子的剂量逐渐减小，从而避免在所述单晶压电晶圆内形成明显的分层界面，从而保证所述单晶压电晶圆结构的稳定性。
在一种可实现的方式中，在将所述衬底晶圆与所述单晶压电晶圆的键合面键合后还可以包括：
对所述单晶压电晶圆进行减薄处理。
在一种可实现的方式中，所述衬底晶圆包括硅衬底晶圆和复合衬底晶圆。
可选地，所述复合衬底晶圆包括硅衬底层和隔离层，其中，隔离层的键合面为与所述单晶压电晶圆进行键合的键合面。
在一种可实现的方式中，制备所述单晶压电晶圆的材料包括钽酸锂、铌酸锂等。
第二方面，本申请还提供一种根据第一方面所述方法制得的复合单晶压电晶圆基板，所述复合单晶压电晶圆基板包括键合为一体的单晶压电晶圆1与衬底晶圆2，在所述单晶压电晶圆1内设置有损伤层3，所述损伤层3与所述衬底晶圆2相接。
在一种可实现的方式中，所述损伤层3的厚度为20nm～40nm。
在一种可实现的方式中，所述损伤层3内晶格损伤程度由键合面向所述单晶压电晶圆1的内部逐渐减小。
第三方面，本申请还提供一种制备复合单晶压电薄膜基板的方法，所述方法包括：
向单晶压电晶圆中进行离子注入，获得注入片，所述注入片包括薄膜层、注入层和余料层；
对所述薄膜层的表面进行损伤处理，获得损伤层；
将衬底晶圆与所述损伤层键合；
沿所述注入层剥离余料层，获得复合单晶压电薄膜基板。
在一种可实现的方式中，所述衬底晶圆包括单相衬底和复合衬底。
可选地，所述复合衬底包括硅衬底子层和隔离子层，其中，隔离子层的键合面为与所述单晶压电晶圆进行键合的键合面，进一步地，制备所述隔离子层的材料包括二氧化硅、非晶硅或者多晶硅等。
在一种可实现的方式中，制备所述单晶压电晶圆的材料包括钽酸锂、铌酸锂等。
在一种可实现的方式中，所述向单晶压电晶圆中进行离子注入中，离子注入的剂量为5×1015～1.5×1016atoms/cm2，优选为1.0×1016atoms/cm2，向所述单晶压电晶圆中按照上述剂量进行离子注入所形成损伤层的表面粗糙度Ra能够达到0.2nm以下，从而满足后续加工和使用的需求；离子注入的能量可以为30-60Kev，优选为50Kev，从而所形成的损伤层厚度能够达到目标厚度。
在一种可实现的方式中，所述损伤层的厚度为20～40nm。
可选地，对所述单晶压电晶圆进行损伤处理的方法包括离子注入法以及激光损蚀法，优选为离子注入法。
在一种可实现的方式中，采用离子注入法制备损伤层，其中，离子注入的能量为低于60Kev，优选为50Kev，使得所形成的损伤层厚度能够达到20～40nm，损伤层在该厚度范围能够减小晶圆的翘曲；离子注入的剂量为5×1015～1.5×1016atoms/cm2，优选为1×1016atoms/cm2，从而形成损伤层的表面粗糙度Ra能达到0.2nm以下，使得所述单晶压电晶体与损伤层的界面平整，减少光波或声波损耗；离子注入的束流为0.8mA～1.5mA，优选为1mA，在离子注入过程中该大小的束流易于保持稳定，并且，能够保持所述单晶压电晶圆表面粗糙度不变，从而保证所述单晶压电晶圆的压电性能。
在另一种可实现的方式中，采用激光损蚀法制备损伤层，激光的波长为200nm～1064nm，能量密度为1J/cm2～100J/cm2。
在一种可实现的方式中，对所述薄膜层的表面进行损伤处理包括多次损伤处理，优选地，多次损伤处理的深度逐次减小。
可选地，由所述单晶压电晶圆的键合面至其内部，所述损伤层中所注入离子的剂量逐渐减小，从而避免在所述单晶压电晶圆内形成明显的分层界面，从而保证所述单晶压电晶圆结构稳定。
在一种可实现的方式中，沿所述注入层剥离余料层的方法包括热处理法，或者，机械辅助热处理法等。
第四方面，本申请还提供一种根据第三方面所述方法制备的复合单晶压电薄膜基板，所述复合单晶压电薄膜基板包括：衬底层2’和薄膜层1’，在所述薄膜层1’内设置有损伤层3，所述损伤层3与所述衬底层2’接触。
在一种可实现的方式中，所述损伤层3的厚度为20nm～40nm。
在一种可实现的方式中，所述损伤层3的晶格损伤程度由键合面向所述单晶压电晶圆的内部逐渐减小。
在一种可实现的方式中，所述衬底层2’包括单相衬底和复合衬底。
可选地，所述复合衬底包括硅衬底子层21’和隔离子层22’，其中，制备所述隔离子层22’的材料包括二氧化硅、非晶硅或者多晶硅等。
与现有技术相比，本申请提供的键合衬底晶圆与单晶压电晶圆的方法，首先对单晶压电晶圆的键合面进行损伤处理，形成损伤层，所述损伤层为多晶状态，甚至为非晶状态，因此，其与衬底晶圆的键合属于多晶材料-非晶材料或者非晶材料-非晶材料之间的键合，并且，由于两待键合晶圆的状态接近甚至相同，所以，它们在键合面上的热膨胀系数、热应力等参数相近，因此，以所述损伤层为媒介将两待键合晶圆进行直接键合，能够提高两晶圆直接键合的键合力，增加键合体的稳定性，由该方法制得的复合单晶压电晶圆基板结构稳定，在后续加工过程中两晶圆不易分离。进一步地，基于此构思而提供的制备复合单晶压电薄膜基板的方法，首先对单晶压电晶圆进行离子注入，使所述单晶压电晶圆形成薄膜层、注入层和余料层，再对薄膜层进行损伤处理，在薄膜层表面形成损伤层，再将损伤层与衬底晶圆进行键合，然后去除余料层，最终获得复合单晶压电薄膜基板，该方法工艺简单，易于操作，成品率高，所述复合单晶压电薄膜基板结构稳定，薄膜不易脱落。
附图说明
图1示出根据本实例优选键合衬底晶圆与单晶压电晶圆的流程示意图；
图2示出本实例一种根据第一方面所述方法制得复合单晶压电晶圆基板的剖面结构示意图；
图3示出本实例所提供一种制备复合单晶压电薄膜基板方法的流程示意图；
图4示出本实例一种根据前述方法制备的复合单晶压电薄膜基板的剖面结构示意图。
附图标记说明
1-单晶压电晶圆，1’-薄膜层，2-衬底晶圆，21-硅衬底层，22-隔离层，2’-衬底层，21’-硅衬底子层，22’-隔离子层，3-损伤层。
具体实施方式
这里将详细地对示例性实施例进行说明，其示例表示在附图中。下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本发明相一致的所有实施方式。相反，它们仅是与如所附权利要求书中所详述的、本发明的一些方面相一致方法的例子。
下面通过具体的实施例对本申请提供的键合衬底晶圆与单晶压电晶圆的方法以及由该方法制备的复合单晶压电晶圆基板、制备复合单晶压电薄膜基板的方法及由该方法制备的复合单晶压电薄膜基板进行详细阐述。
图1示出根据本实例优选键合衬底晶圆与单晶压电晶圆的流程示意图，如图1所示，本实例提供键合衬底晶圆与单晶压电晶圆的方法包括以下步骤S101至步骤S103：
步骤S101，取待键合的衬底晶圆和单晶压电晶圆。
在本实例中，所述衬底晶圆可以为本领域常用衬底晶圆，包括硅衬底晶圆和复合衬底晶圆。
其中，所述硅衬底晶圆可以为单晶硅衬底、石英衬底或者蓝宝石衬底等。
所述复合衬底晶圆可以包括硅衬底层和隔离层，其中，所述硅衬底可以为单晶硅，还可以为石英衬底、蓝宝石衬底；制备所述隔离层的材料可以为二氧化硅、非晶硅或者多晶硅等，所述隔离层与所述硅衬底层稳定结合。
在本实例中，所述隔离层的折射率小于所述单晶压电晶圆的折射率。
在本实例中，所述隔离层可以通过热氧化或者热沉积的方式制备于所述硅衬底层的表面，本实例对制备所述隔离层的具体参数不做特别限定，可以根据需要而具体设定。
在本实例中，所述隔离层中未与所述硅衬底层接触的表面为与所述单晶压电晶圆进行键合的键合面。
在本实例中，制备所述单晶压电晶圆的材料为压电材料，包括钽酸锂和铌酸锂等，所述单晶压电晶圆可以为市售产品。
步骤S102，对所述单晶压电晶圆的键合面进行损伤处理。
在本实例中，所述对单晶压电晶圆的键合面进行损伤是对所述键合面在微观层面上进行损伤，而非宏观层面上的损伤，即，从原子排布的层面看，单晶压电晶圆的原子排布发生改变，不再规则排布，但是，从宏观层面看，所述单晶压电晶圆的键合面并未发生明显的缺损。
本申请人发现，单晶压电晶圆被离子注入或者激光损蚀后，其在宏观上不会发生损坏，但其内部的原子排布会发生改变，由规则排布变成不规则排布，即，原子排布变得混乱，进一步地，本申请人发现，单晶压电晶圆中原子排布的混合程度可以通过控制离子注入的剂量或者激光刻蚀的能量密度来控制。
在本实例中，对所述单晶压电晶圆进行损伤处理的方法包括离子注入法以及激光损蚀法。
在一种可实现的方式，由于离子注入法为本领域中的常用工艺，本申请进一步发现，采用离子注入法进行损伤后的键合面无明显缺陷，损伤程度人为可控，即，能够根据衬底层的晶格状态通过控制离子注入的参数来控制单晶压电晶圆键合面的晶格状态，因此，本申请优选使用离子注入法对所述单晶压电晶圆的键合面进行损伤。
本申请人发现，损伤层的厚度在20～40nm，优选为30nm内，损伤层的厚度在上述范围内晶圆翘曲变形较小，能够控制在10微米以内，以利于后续的加工和使用，从而保证基于所述复合单晶压电基板以及复合单晶压电薄膜基板的品质，进而保证基于所述复合单晶压电基板以及复合单晶压电薄膜基板所制备器件的性能。
进一步地，本申请人发现，如果采用所述离子注入法进行损伤，则，离子注入的能量可以为30～60Kev，优选为50Kev下进行离子注入能够使形成的损伤层达到目标厚度，因此，本实例选择离子注入的能量为30～60Kev，特别优选地，不超过50Kev。
进一步地，由于两种材料的晶圆晶格混乱程度接近，它们在键合后所形成的键合界面越稳定，因此，在保证单晶压电晶圆本身结构稳定的前提下，尽量使损伤层中晶格混乱程度与待键合对象键合面的晶格混乱程度相近，从而使得单晶压电晶圆中晶格混乱程度与待键合对象键合面的晶格混乱程度接近，本申请人发现，如果采用离子注入的方式对所述单晶压电晶体的键合进行损伤，则，在离子注入的剂量为5×1015～1.5×1016atoms/cm2，优选为1×1016atoms/cm2的条件下，在所述单晶压电晶体的键合面上所形成损伤层的表面粗糙度Ra在0.2nm以下，使得所述单晶压电晶体与损伤层的界面平整，减少光波或声波损耗。
进一步地，本申请人发现，如果离子注入的束流为0.8mA～1.5mA，优选为1mA，则能够在离子注入过程中保持束流稳定，并且，能够保持所述单晶压电晶圆表面粗糙度不变，从而保证所述单晶压电晶圆的压电性能，因此，本实例中，如果采用离子注入方式制备损伤层，则选择在上述束流条件下进行。
在另一种可实现的方式中，还可以采用激光损蚀法在单晶压电晶圆的键合面上制备损伤层。本申请人发现，如果激光的波长为200nm～1064nm，能量密度为1J/cm2～100J/cm2，对所述单晶压电晶圆进行损伤处理，则所获得的损伤层的晶格混乱程度与待键合对象键合面的晶格混乱程度接近，并且，上述激光获取也相对较为容易，因此，本申请选择使用波长为200nm～1064nm，能量密度为1J/cm2～100J/cm2的激光。
在本实例中，对所述单晶压电晶圆进行损伤处理可以包括多次损伤处理，多次损伤处理的深度可以相同也可以不同，优选地，多次损伤处理的深度逐次减小。
可选地，多次损伤处理的程度可以保持不变，也可以逐次减小，从而，使得由所述单晶压电晶圆的键合面至其内部，所述损伤层中所注入离子的剂量逐渐减小，从而避免在所述单晶压电晶圆内形成明显的分层界面，从而保证所述单晶压电晶圆结构的稳定性。
步骤S103，将所述衬底晶圆与所述单晶压电晶圆的键合面键合。
在本实例中，本步骤可采用现有技术中任意一种直接键合衬底晶圆与单晶压电晶圆的方法，例如，高真空键合或者常温直接键合等。
本步骤键合所得键合体为一种复合单晶压电晶圆基板，所述单晶复合压电基板包括衬底层和单晶压电层，可选地，可以基于所述复合单晶压电晶圆基板制备其它下游产品，例如复合单晶压电薄膜基板等。
例如，在步骤S103之后还可以包括：
步骤S104，对所述单晶压电晶圆进行减薄处理。
在本步骤中，所述减薄处理的方法可以采用现有技术中任意一种对附着于衬底上单晶压电层进行减薄处理的方法，包括研磨、通过离子注入形成分离层而剥离等，减薄处理后所得产品可以被视作一种复合单晶压电薄膜基板。
进一步地，在对所述单晶压电晶圆进行减薄处理后，还可以对所形成的单晶压电薄膜进行抛光等后处理。
本申请首先对单晶压电晶圆的键合面进行损伤，使得被损伤部分的晶格产生缺陷，与无缺陷的键合面相比，具有缺陷的键合面其晶格结构与衬底晶圆键合面的晶格结构较为接近，而晶格结构相近的键合面其在热膨胀系数以及热应力等参数也较为接近，通过参数较为接近的键合面键合所得键合体的稳定性能够大幅度提高，进一步地，所得复合单晶压电晶圆基板中薄膜在所述衬底上的稳定性也能够提高，因此，本申请提供的方法能够提高复合单晶压电晶圆基板中单晶压电层的稳定性，减小单晶压电薄膜层变形甚至脱落的风险。
图2示出本实例一种根据第一方面所述方法制得复合单晶压电晶圆基板的剖面结构示意图，如图2所示，所述复合单晶压电晶圆基板包括键合为一体的单晶压电晶圆1与衬底晶圆2，在所述单晶压电晶圆1内设置有损伤层3，所述损伤层3与所述衬底晶圆2相接。
在本实例中，所述衬底晶圆2可以为本领域常用的衬底晶圆，包括单相衬底晶圆和复合衬底晶圆。
其中，所述单相衬底晶圆2可以为单晶硅衬底、石英衬底或者蓝宝石衬底等。
所述复合衬底晶圆2可以包括硅衬底层21和隔离层22，其中，所述硅衬底层21可以为单晶硅，还可以为石英、蓝宝石；制备所述隔离层22的材料可以为二氧化硅、非晶硅或者多晶硅等，所述隔离层22与所述硅衬底层21稳定结合。
在本实例中，所述隔离层22的折射率小于单晶压电晶圆1的折射率。
在本实例中，所述隔离层22可以通过热氧化或者热沉积的方式制备于所述硅衬底层21的表面，本实例对制备所述隔离层22的具体参数不做特别限定，可以根据需要而具体设定。
在本实例中，所述隔离层22中未与所述硅衬底层21接触的表面为与所述单晶压电晶圆1进行键合的键合面。
在本实例中，制备所述单晶压电晶圆1的材料为压电材料，包括钽酸锂和铌酸锂等，所述单晶压电晶圆1可以为市售产品。
在本实例中，所述损伤层3的厚度可以为20nm～40nm，优选为30nm。
在本实例中，所述损伤层3内晶格损伤程度由键合面向所述单晶压电晶圆1的内部逐渐减小，所述损伤层3键合面上晶格损伤程度与衬底晶圆2键合面上晶格混乱程度相近。
本申请还提供一种制备复合单晶压电薄膜基板的方法，所述复合单晶压电薄膜基板与前述复合单晶压电晶圆基板的区别在于，所述复合单晶压电薄膜基板包括单晶压电薄膜层，而不包括单晶压电晶圆层，可选地，所述单晶压电薄膜层可以基于所述复合单晶压电晶圆基板中的单晶压电晶圆制备而得。
具体地，图3示出本实例所提供一种制备复合单晶压电薄膜基板方法的流程示意图，如图3所示，所述方法可以包括以下步骤S201至步骤S204：
步骤S201，向单晶压电晶圆中进行离子注入，获得注入片，所述注入片包括薄膜层、注入层和余料层。
在本实例中，制备所述单晶压电晶圆的材料包括钽酸锂、铌酸锂等。
在本实例中，向单晶压电晶圆中进行离子注入的参数不做特别限定，可以采用现有技术中能够在单晶压电晶圆中进行离子注入的参数，具体的参数可以根据离子注入的深度以及离子注入剂量而具体设定，以能够通过热处理的方式沿注入层将余料层从薄膜层上剥离下来为优选。
例如，在本实例中，所述向单晶压电晶圆中进行离子注入中，离子注入的剂量为5×1015～1.5×1016atoms/cm2，优选为1.0×1016atoms/cm2，；离子注入的能量为30～60Kev，优选为50Kev。
步骤S202，对所述薄膜层的表面进行损伤处理，获得损伤层。
本步骤的实现方式与步骤S102基本相同，区别仅在于损伤处理的对象为薄膜层的表面，本步骤的具体实现方式可参见步骤S102，在此不再赘述。
本申请人发现，通过控制离子注入的剂量为5×1015～1.5×1016atoms/cm2，优选为1×1016atoms/cm2，使得损伤层中晶格损伤的程度远小于注入层的晶格损伤程度，因此，在后续剥离余料层的操作中，损伤层的结构仍然能够保持稳定，余料层仅沿离子注入层分离。
本实例在低能量(例如能量低于50K)，大束流(例如，束流大于1mA)条件下对单晶压电层的键合面进行损伤，使得所述键合面形成多晶甚至非晶状态，从而使得所述键合面的晶格混乱程度与隔离层的晶格混乱程度相近，进而实现单晶压电薄膜层与隔离层稳定键合。
步骤S203，将衬底晶圆与所述损伤层键合。
本步骤的实现方式与步骤S102基本相同，本步骤的具体实现方式可参见步骤S102，在此不再赘述。
步骤S204，沿所述注入层剥离余料层，获得复合单晶压电薄膜基板。
在本实例中，沿所述注入层剥离余料层的方法可以采用现有技术中任意一种剥离注入片上余料层的方法，包括热处理法，或者，机械辅助热处理法可以等。
在本实例中，所述热处理法包括对所述注入片进行加热，使得注入层中的离子气化，利用离子气化所产生的应力将余料层从注入片上剥离下来。
在本实例中，所述机械辅助热处理法包括对所述注入片进行加热，使得注入层中的离子气化，同时，向所述余料层以及衬底晶圆上施加方向相反，并且均远离所述注入层的机械力，从而，使得余料层在所述离子气化所产生的应力与外加机械力的共同作用下，能够快速完整地沿所述注入层从所述注入片上剥离下来，并在所述衬底晶圆上形成具有损伤层的薄膜层。
可以理解的是，在步骤204之后还可以包括对薄膜层进行抛光等后处理的步骤。
所述后处理的方式可以根据需要而依据现有技术的方式进行选择。
图4示出本实例一种根据前述方法制备的复合单晶压电薄膜基板的剖面结构示意图，如图4所示，所述复合单晶压电薄膜基板包括：衬底层2’和薄膜层1’，在所述薄膜层1’内设置有损伤层3，所述损伤层3与所述衬底层2’接触。
在本实例中，所述损伤层3的厚度为20nm～40nm。
可选地，所述损伤层3的晶格损伤程度由键合面向所述单晶压电晶圆的内部逐渐减小。
在一种可实现的方式中，所述衬底层2’包括单相衬底和复合衬底。
可选地，所述复合衬底包括硅衬底子层21’和隔离子层22’，其中，制备所述隔离子层22’的材料包括二氧化硅、非晶硅或者多晶硅等。
与现有技术相比，本申请提供的键合衬底晶圆与单晶压电晶圆的方法，首先对单晶压电晶圆的键合面进行损伤处理，形成损伤层，再将两待键合晶圆进行直接键合，其中，损伤层与衬底晶圆相接，使得两待键合晶圆在键合面上的热膨胀系数、热应力等参数相近，避免在后期热处理工序集聚大量界面应力，导致薄膜解键合甚至脱落，从而提高两晶圆直接键合的键合力，增加键合体的稳定性，由该方法制得的复合单晶压电晶圆基板结构稳定，在后续加工过程中两晶圆不易分离，提高薄膜成品率。
进一步地，基于此构思而提供的制备复合单晶压电薄膜基板的方法，首先对单晶压电晶圆进行离子注入，使所述单晶压电晶圆形成薄膜层、注入层和余料层，再对薄膜层进行损伤处理，在薄膜层表面形成损伤层，再将损伤层与衬底晶圆进行键合，然后去除余料层，最终获得复合单晶压电薄膜基板，该方法工艺简单，易于操作，成品率高，所述复合单晶压电薄膜基板结构稳定，薄膜不易脱落。
实施例
实施例1复合单晶压电晶圆基板的制备
取4寸衬底晶圆和4寸单晶压电晶圆，在所述衬底晶圆上通过热氧化的方式制备一层二氧化硅作为隔离层，所述二氧化硅层的厚度为2000nm；
通过离子注入法对所述单晶压电晶圆的键合面进行3次损伤处理，其中，离子注入的总剂量为1.0×1016atoms/cm2，离子注入的能量依次为50Kev、40KeV和30keV，每次离子注入的束流均为1mA；
将衬底晶圆与所述单晶压电晶圆的键合面进行直接键合，具体地，将待键合衬底晶圆与单晶压电晶圆采用RCA标准清洗；对待键合衬底晶圆与单晶压电晶圆进行等离子体活化；使用键合机对两者进行键合。
本实施例所制得复合单晶压电晶圆基板中，单晶压电晶圆与衬底晶圆键合面的稳定性键合力大于15N/cm2。
实施例2复合单晶压电晶圆基板的制备
取4寸衬底晶圆和4寸单晶压电晶圆，在所述衬底晶圆上通过热氧化的方式制备一层二氧化硅作为隔离层，所述二氧化硅层的厚度为2000nm；
通过激光刻蚀法对所述单晶压电晶圆的键合面进行损伤处理，其中，激光的波长为380nm，能量密度为80J/cm2；
将衬底晶圆与所述单晶压电晶圆的键合面进行直接键合，具体地，将待键合衬底晶圆与单晶压电晶圆采用RCA标准清洗；对待键合衬底晶圆与单晶压电晶圆进行等离子体活化；使用键合机对两者进行键合。
本实施例所制得复合单晶压电晶圆基板中，单晶压电晶圆与衬底晶圆键合面的稳定性键合力大于15N/cm2。
实施例3复合单晶压电薄膜基板的制备
取4寸衬底晶圆和4寸单晶压电晶圆，在所述衬底晶圆上通过热氧化的方式制备一层二氧化硅作为隔离层，所述二氧化硅层的厚度为2000nm；
向所述单晶压电晶圆中进行离子注入形成注入片，所述注入片包括薄膜层、注入层和余料层，其中，离子注入的总剂量为3×1016atoms/cm2，离子注入的能量为120Kev-390Kev；
通过离子注入法对所述注入片的键合面进行损伤处理，其中，离子注入的剂量为1×1016，离子注入的能量为50Kev，离子注入的束流为1mA；
将衬底晶圆与所述单晶压电晶圆的键合面进行直接键合，具体地，将待键合衬底晶圆与单晶压电晶圆采用RCA标准清洗；对待键合衬底晶圆与单晶压电晶圆进行等离子体活化；使用键合机对两者进行键合。
本实施例所制得复合单晶压电晶圆基板中，单晶压电晶圆与衬底晶圆键合面的稳定性键合力大于15N/cm2。
实施例4复合单晶压电薄膜基板的制备
取4寸衬底晶圆和4寸单晶压电晶圆，在所述衬底晶圆上通过热氧化的方式制备一层二氧化硅作为隔离层，所述二氧化硅层的厚度为2000nm；
向所述单晶压电晶圆中进行离子注入形成注入片，所述注入片包括薄膜层、注入层和余料层，其中，离子注入的剂量为3×1016atoms/cm2，离子注入的能量为120Kev～390Kev；
通过激光刻蚀法对所述注入片的键合面进行损伤处理，其中，激光的波长1064nm，能量密度为30J/cm2；
将衬底晶圆与所述单晶压电晶圆的键合面进行直接键合，具体地，将待键合衬底晶圆与单晶压电晶圆采用RCA标准清洗；对待键合衬底晶圆与单晶压电晶圆进行等离子体活化；使用键合机对两者进行键合。
本实施例所制得复合单晶压电晶圆基板中，单晶压电晶圆与衬底晶圆键合面的稳定性键合力大于15N/cm2。
以上结合具体实施方式和范例性实例对本申请进行了详细说明，不过这些说明并不能理解为对本申请的限制。本领域技术人员理解，在不偏离本申请精神和范围的情况下，可以对本申请技术方案及其实施方式进行多种等价替换、修饰或改进，这些均落入本申请的范围内。本申请的保护范围以所附权利要求为准。
Claims (10)
1.一种键合衬底晶圆与单晶压电晶圆的方法，其特征在于，所述方法包括：
取待键合的衬底晶圆和单晶压电晶圆；
对所述单晶压电晶圆的键合面进行损伤处理；
将所述衬底晶圆与所述单晶压电晶圆的键合面键合。
2.根据权利要求1所述的方法，其特征在于，对所述单晶压电晶圆进行损伤处理的方法包括离子注入法以及激光损蚀法；
优选地，所述离子注入法中，离子注入的能量为30～60Kev，优选为50Kev；离子注入的剂量为5×1015～1.5×1016atoms/cm2，优选为1.0×1016atoms/cm2；离子注入的束流为0.8mA-1.5mA，优选为1mA；和/或
所述激光损蚀法中，激光的波长为200nm～1064nm，激光的能量密度为1J/cm2～100J/cm2。
3.根据权利要求1或2所述的方法，其特征在于，对所述单晶压电晶圆进行损伤处理包括多次损伤处理，优选地，多次损伤处理的深度逐次减小。
4.根据权利要求1至3任一项所述的方法，其特征在于，由所述单晶压电晶圆的键合面至其内部，所述损伤层中所注入离子的剂量或者所用激光的能量密度逐渐减小。
5.一种根据权利要求1至4任一项所述方法制得的复合单晶压电晶圆基板，其特征在于，所述复合单晶压电晶圆基板包括键合为一体的单晶压电晶圆(1)与衬底晶圆(2)，在所述单晶压电晶圆(1)内设置有损伤层(3)，所述损伤层(3)与所述衬底晶圆(2)相接。
6.根据权利要求5所述的复合单晶压电晶圆基板，其特征在于，所述损伤层(3)的厚度为20nm～40nm。
7.根据权利要求5或6所述的复合单晶压电晶圆基板，其特征在于，所述损伤层(3)内晶格损伤程度由键合面向所述单晶压电晶圆的内部逐渐减小。
8.一种制备复合单晶压电薄膜基板的方法，其特征在于，所述方法包括：
向单晶压电晶圆中进行离子注入，获得注入片，所述注入片包括薄膜层、注入层和余料层；
对所述薄膜层的表面进行损伤处理，获得损伤层；
将衬底晶圆与所述损伤层键合；
沿所述注入层剥离余料层，获得复合单晶压电薄膜基板。
9.根据权利要求8所述的方法，其特征在于，对所述薄膜层的表面进行损伤处理包括多次损伤处理，优选地，多次损伤处理的深度逐次减小。
10.一种根据权利要求8或9所述方法制备的复合单晶压电薄膜基板，其特征在于，所述复合单晶压电薄膜基板包括：衬底层(2’)和薄膜层(1’)，在所述薄膜层(1’)内设置有损伤层(3)，所述损伤层(3)与所述衬底层(2’)接触。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010326702.4A CN111477543A (zh) | 2020-04-23 | 2020-04-23 | 一种键合衬底晶圆与单晶压电晶圆的方法及复合单晶压电晶圆基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010326702.4A CN111477543A (zh) | 2020-04-23 | 2020-04-23 | 一种键合衬底晶圆与单晶压电晶圆的方法及复合单晶压电晶圆基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN111477543A true CN111477543A (zh) | 2020-07-31 |
Family
ID=71761634
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010326702.4A Pending CN111477543A (zh) | 2020-04-23 | 2020-04-23 | 一种键合衬底晶圆与单晶压电晶圆的方法及复合单晶压电晶圆基板 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111477543A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112959526A (zh) * | 2021-02-04 | 2021-06-15 | 济南晶正电子科技有限公司 | 一种复合薄膜切割方法、复合薄膜及电子元器件 |
| CN116782738A (zh) * | 2023-08-23 | 2023-09-19 | 青禾晶元(晋城)半导体材料有限公司 | 键合片的分离装置及其分离方法 |
Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007318102A (ja) * | 2006-04-24 | 2007-12-06 | Shin Etsu Handotai Co Ltd | Ｓｏｉウエーハの製造方法 |
| JP2009033135A (ja) * | 2007-06-26 | 2009-02-12 | Semiconductor Energy Lab Co Ltd | 半導体基板及び半導体基板の作製方法、半導体装置、電子機器 |
| US20090280620A1 (en) * | 2006-04-24 | 2009-11-12 | Shin-Etsu Handotai Co., Ltd. | Method for Producing Soi Wafer |
| US20100175236A1 (en) * | 2009-01-09 | 2010-07-15 | Murata Manufacturing Co., Ltd. | Method for manufacturing piezoelectric device |
| CN109103079A (zh) * | 2018-08-06 | 2018-12-28 | 济南晶正电子科技有限公司 | 一种纳米级单晶薄膜及其制备方法 |
| US20190097596A1 (en) * | 2016-04-28 | 2019-03-28 | Shin-Etsu Chemical Co., Ltd. | Method for producing composite wafer |
| CN109671801A (zh) * | 2017-10-13 | 2019-04-23 | 济南晶正电子科技有限公司 | 超薄超平晶片基板及其制备方法 |
| CN109950392A (zh) * | 2019-03-13 | 2019-06-28 | 电子科技大学 | 具有沟槽的单晶薄膜制备方法、单晶薄膜及谐振器 |
| CN110098145A (zh) * | 2019-04-03 | 2019-08-06 | 京东方科技集团股份有限公司 | 单晶硅薄膜及其制作方法 |
| CN110246757A (zh) * | 2019-05-25 | 2019-09-17 | 上海浦睿信息科技有限公司 | 一种基于cmos电路衬底的单晶薄膜的制备方法 |
| US20200052189A1 (en) * | 2016-10-06 | 2020-02-13 | Shin-Etsu Chemical Co., Ltd. | Composite substrate and method of manufacturing composite substrate |
| CN110952068A (zh) * | 2019-11-20 | 2020-04-03 | 电子科技大学 | 图形化单晶薄膜制备方法、图形化单晶薄膜及谐振器 |
-
2020
- 2020-04-23 CN CN202010326702.4A patent/CN111477543A/zh active Pending
Patent Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007318102A (ja) * | 2006-04-24 | 2007-12-06 | Shin Etsu Handotai Co Ltd | Ｓｏｉウエーハの製造方法 |
| US20090280620A1 (en) * | 2006-04-24 | 2009-11-12 | Shin-Etsu Handotai Co., Ltd. | Method for Producing Soi Wafer |
| JP2009033135A (ja) * | 2007-06-26 | 2009-02-12 | Semiconductor Energy Lab Co Ltd | 半導体基板及び半導体基板の作製方法、半導体装置、電子機器 |
| US20100175236A1 (en) * | 2009-01-09 | 2010-07-15 | Murata Manufacturing Co., Ltd. | Method for manufacturing piezoelectric device |
| US20190097596A1 (en) * | 2016-04-28 | 2019-03-28 | Shin-Etsu Chemical Co., Ltd. | Method for producing composite wafer |
| US20200052189A1 (en) * | 2016-10-06 | 2020-02-13 | Shin-Etsu Chemical Co., Ltd. | Composite substrate and method of manufacturing composite substrate |
| CN109671801A (zh) * | 2017-10-13 | 2019-04-23 | 济南晶正电子科技有限公司 | 超薄超平晶片基板及其制备方法 |
| CN109103079A (zh) * | 2018-08-06 | 2018-12-28 | 济南晶正电子科技有限公司 | 一种纳米级单晶薄膜及其制备方法 |
| CN109950392A (zh) * | 2019-03-13 | 2019-06-28 | 电子科技大学 | 具有沟槽的单晶薄膜制备方法、单晶薄膜及谐振器 |
| CN110098145A (zh) * | 2019-04-03 | 2019-08-06 | 京东方科技集团股份有限公司 | 单晶硅薄膜及其制作方法 |
| CN110246757A (zh) * | 2019-05-25 | 2019-09-17 | 上海浦睿信息科技有限公司 | 一种基于cmos电路衬底的单晶薄膜的制备方法 |
| CN110952068A (zh) * | 2019-11-20 | 2020-04-03 | 电子科技大学 | 图形化单晶薄膜制备方法、图形化单晶薄膜及谐振器 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112959526A (zh) * | 2021-02-04 | 2021-06-15 | 济南晶正电子科技有限公司 | 一种复合薄膜切割方法、复合薄膜及电子元器件 |
| CN116782738A (zh) * | 2023-08-23 | 2023-09-19 | 青禾晶元(晋城)半导体材料有限公司 | 键合片的分离装置及其分离方法 |
| CN116782738B (zh) * | 2023-08-23 | 2023-10-20 | 青禾晶元(晋城)半导体材料有限公司 | 键合片的分离装置及其分离方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP3413464B1 (en) | Composite substrate and method for producing composite substrate | |
| US11336250B2 (en) | Method for preparing film bulk acoustic wave device by using film transfer technology | |
| US7498245B2 (en) | Embrittled substrate and method for making same | |
| CN110828298A (zh) | 单晶薄膜复合基板及其制造方法 | |
| EP2402983B1 (en) | Method for manufacturing soi wafer | |
| CN111477543A (zh) | 一种键合衬底晶圆与单晶压电晶圆的方法及复合单晶压电晶圆基板 | |
| US8764998B2 (en) | Method for manufacturing composite substrate | |
| TWI430339B (zh) | 用於製備一多層結晶結構之方法 | |
| CN113394338A (zh) | 一种异质单晶薄膜的制备方法及异质单晶薄膜 | |
| US8303745B2 (en) | Process for transferring films | |
| CN116669523A (zh) | 一种热释电复合薄膜的制备方法 | |
| TW202338916A (zh) | 用於製備鐵電材料薄膜之方法 | |
| CN116613058A (zh) | 一种复合基底、复合薄膜及其制备方法 | |
| CN115915899A (zh) | 一种优化注入颗粒的复合薄膜及其制备方法 | |
| CN112768354B (zh) | 一种退火方法、复合薄膜及电子元件 | |
| CN114141630A (zh) | 一种二次离子注入薄膜晶圆方法、复合薄膜及电子元器件 | |
| EP2030076A2 (en) | Method for forming a semiconductor on insulator structure | |
| CN114381808A (zh) | 微波加热制备复合薄膜的方法、复合薄膜及电子元器件 | |
| CN112259678A (zh) | 一种用于改善薄膜层炸裂的方法及薄膜材料 | |
| JP2008532328A (ja) | 半導体材料の少なくとも１つの厚い層を含むヘテロ構造の製造方法 | |
| WO2022176689A1 (ja) | 複合ウェーハおよびその製造方法 | |
| CN112259675B (zh) | 一种具有图案的薄膜键合体、制备方法及电子器件 | |
| CN112259677B (zh) | 一种具有图案的薄膜键合体、制备方法及电子器件 | |
| CN118173578A (zh) | 一种改善翘曲的复合薄膜及其制备方法 | |
| CN118116792A (zh) | 一种调整翘曲的工艺方法以及复合薄膜 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20200731 |